專利名稱：帶有阻抗調(diào)節(jié)的電流垂直平面磁致電阻傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及電流垂直平面(current-perpendicular-to-the-plane, CPP)磁致電阻傳感器，其利用垂直于構(gòu)成傳感器堆疊的層的平面指向的檢 測電流操作，更特別地，涉及帶有阻抗調(diào)節(jié)的CPP傳感器以減小電干擾。
背景技術(shù)：
"自旋閥(spin-valve， SV )，，傳感器是用作磁記錄盤驅(qū)動器中的讀頭的 一種常規(guī)磁致電阻傳感器。SV磁致電阻傳感器具有層的堆疊，其包括由通 常是銅(Cu)的非磁導(dǎo)電間隔層分隔開的兩個鐵磁層。 一鐵磁層例如通過與 相鄰反鐵磁層的交換耦合而被釘扎來使其磁化方向被固定，另 一鐵磁層使其 磁化方向在存在外部磁場時"自由，，旋轉(zhuǎn)。利用施加到傳感器的檢測電流， 自由層^f茲化相對于固定層石茲化的旋轉(zhuǎn)可被4全測為電阻的變化。'
在磁記錄盤驅(qū)動器的SV讀傳感器或讀頭中，當(dāng)外磁場不存在時，固定 或被釘扎層的磁化基本垂直于盤的平面，且自由層的磁化基本平行于盤平 面。當(dāng)暴露到來自盤上記錄數(shù)據(jù)的外磁場時，自由層磁化將旋轉(zhuǎn)，引起電阻 改變。如果流過SV的檢測電流平行于傳感器堆疊中的層平面指向，則該傳 感器被稱為面內(nèi)電流(current-in-the-plane ， CIP )傳感器，而如果檢測電流 垂直于傳感器堆疊中的層平面指向，則其被稱為電流垂直平面(CPP)傳感 器。A. Tanaka等人在"Spin-valve heads in the current-perpendicular-to-plane mode for ultrahigh-density recording", 7TL4A^4C7TOA/5 CWM4GA^77GS", 38(1): 84-88 Parti JAN 2002中描述了 CPP-SV讀頭。另一類型的CPP傳 感器是磁隧道結(jié)(MTJ)傳感器，其中非磁間隔層是非常薄的非磁隧道勢壘 層。在MTJ傳感器中，垂直通過層的隧穿電流取決于兩個鐵磁層中的磁化 的相對取向。雖然在也稱為隧穿MR (TMR)讀頭的MTJMR讀頭中，間隔 層由電絕緣材料形成，例如Ti02 、 MgO或A1203 ，而在CPP-SV MR讀頭中， 間隔層由導(dǎo)電材料例如Cu形成。
在磁記錄盤驅(qū)動器中，CPP讀頭結(jié)構(gòu)通過形成互連對的兩個導(dǎo)體連接到
微分預(yù)放大器。如果在互連對中不均^f地分布寄生電容，則共態(tài)電干擾轉(zhuǎn)換 為微分模式干擾，其加到讀取數(shù)據(jù)信號上。然而，如果在互連對之間寄生電 容是平衡的，則共態(tài)電干擾保持共態(tài)，其能被微分預(yù)放大器拒絕。

發(fā)明內(nèi)容
本發(fā)明涉及具有平衡的寄生電容的CPPMR讀頭結(jié)構(gòu)。MR讀頭位于襯 底上在第一和第二屏蔽件(Sl、 S2)之間，分路電阻器Rl將Sl連接到襯 底，分路電阻器R2將S2連接到襯底，Rl和R2大致相等。Sl和襯底之間 的電容可由C1表示，S2和襯底之間的電容可由C2表示。因為R1和R2的 值足夠接近，所以在低頻區(qū)域沒有顯著的干擾拾取(pickup )。分路電阻器可 由高電阻率金屬氮化物或金屬陶瓷(cermet)(陶瓷和金屬性材料的復(fù)合物) 形成，例如是由金屬和非融合氧化物構(gòu)成的多相材料的金屬陶瓷(例如 Pt-SiO和Cr-SiO )、以及諸如TaN的金屬氮化物。
在該結(jié)構(gòu)的一實施中，選#^襯底和Sl之間的間隔以實現(xiàn)Cl近似等于 C2,從而基本減小高頻區(qū)域的干擾拾取。
在該結(jié)構(gòu)的另 一實施中，第一均衡導(dǎo)體EC1連接到襯底且通過電絕緣材 料與S2間隔開，EC1和S2之間的電容由C4表示。選擇C4的值以基本上 使S2上的總寄生電容與Sl上的總寄生電容相等。第二均tf導(dǎo)體EC2可連 接到襯底且通過電絕緣材料與Sl間隔開，EC2和Sl之間的電容由C5表示， 在此情況下，選擇C4和C5兩者的值以使S2上的總寄生電容與Sl上的總 寄生電容基本相等。
為了更全面地理解本發(fā)明的性質(zhì)和優(yōu)點，請參照下面結(jié)合附圖的詳細(xì)描述。


圖1是去除罩的常規(guī)磁記錄硬盤驅(qū)動器的示意性頂視圖。 圖2是沿圖1的2-2方向取得的滑塊的放大端視圖和盤的剖視圖。 圖3是沿圖2的3-3方向的視圖，示出了從盤觀察時讀/寫頭的端部。 圖4是帶有讀頭100和屏蔽件S1和S2的普通CPP讀頭結(jié)構(gòu)的示意圖， 示出寄生電容元件。 '
圖5是本發(fā)明的阻抗調(diào)節(jié)CPP讀頭的示意圖，示出連接到屏蔽件Sl和S2以用于使低頻(LF)區(qū)域的阻抗水平相等的分路電阻器R1、 R2。
圖6是本發(fā)明的阻抗調(diào)節(jié)CPP讀頭的示意圖，其具有通過電阻器R1和 R2產(chǎn)生的低和高頻均衡、以及增大的距離d以減小Cl。
圖7是本發(fā)明的阻抗調(diào)節(jié)CPP讀頭的示意圖，其具有通過電阻器R1和 R2產(chǎn)生的低和高頻均衡、以及增加的均衡電阻器以增加電容C4。
圖8是本發(fā)明的阻抗調(diào)節(jié)CPP讀頭的示意圖，其具有通過電阻器R1和 R2產(chǎn)生的低和高頻均衡、以及增加的均衡電阻器以增加電容C4和C 5 。
圖9是其上制造本發(fā)明的阻抗調(diào)節(jié)CPP讀頭的晶片的頂視圖，且示出 了可如何制造分路電阻器和均衡導(dǎo)體。
具體實施例方式
本發(fā)明的CPP傳感器可用作磁記錄盤驅(qū)動器中的磁致電阻讀頭，將參 照圖1-3簡要描述其操作。圖l是傳統(tǒng)磁記錄硬盤驅(qū)動器的結(jié)構(gòu)圖。盤驅(qū)動 器包括磁記錄盤12和支承在盤驅(qū)動器殼體或基座(base) 16上的旋轉(zhuǎn)音圈 馬達(dá)(VCM)制動器14。盤12具有旋轉(zhuǎn)中心13,且通過安裝到基座16的 主軸馬達(dá)(未示出)沿方向15旋轉(zhuǎn)。制動器14繞軸17樞轉(zhuǎn)，且包括剛性 制動臂18?；救嵝缘膽冶?0包括撓曲件23且連接到臂18的末端。頭載 具或氣墊滑塊22連接到撓曲件23。磁記錄讀/寫頭24形成在滑塊22的尾表 面25上。撓曲件23和懸臂20使滑塊能夠在旋轉(zhuǎn)盤12產(chǎn)生的氣墊上"俯仰" 和"橫轉(zhuǎn)'，。通常，在通過主軸馬達(dá)旋轉(zhuǎn)的軸上堆疊有多個盤，單獨的滑塊 和讀/寫頭與每個盤表面相關(guān)聯(lián)。
圖2是沿圖1的2-2方向取得的滑塊22的放大端視圖和盤12的剖面。 滑塊22連接到撓曲件23且具有面對盤12的氣墊面(ABS ) 27和基本垂直 于ABS的尾表面(trailing surface) 25。 ABS 27使源自旋轉(zhuǎn)盤12的氣流產(chǎn) 生氣墊，其支承滑塊22非常接近或幾乎接觸盤12的表面。讀/寫頭24形成 在尾表面25上且通過到尾表面25上的端子焊盤29的電連接連接到盤驅(qū)動 器讀/寫電子裝置。
圖3是圖2沿3-3方向的視圖，且顯示了從盤12觀察的讀/寫頭24的端 部。讀/寫頭24是沉積且光刻構(gòu)圖在滑塊22的尾表面25上的一系列薄膜。 滑塊體(slider body， SB )通常為陶瓷材料，例如氧化鋁/碳化鈦(Al203/TiC ) 復(fù)合物。寫頭包括通過寫間隙30分隔開的磁寫極P2和P1。 CPP-SV磁致電
阻傳感器或讀頭100位于兩個磁屏蔽件Sl和S2之間。磁屏蔽件Sl、 S2由 導(dǎo)磁材料形成，通常為電鍍的NiFe合金膜，并且是導(dǎo)電的，從而他們可以 用作到讀頭100的電引線。也可以采用單獨的電引線，在此情況下，讀頭100 形成得與導(dǎo)電引線材料的層接觸，導(dǎo)電引線材料例如為鉭、金或銅，其與屏 蔽件S1、 S2接觸。讀頭100包括形成在兩個磁屏蔽層Sl、 S2之間的疊層。 下屏蔽件Sl通常通過化學(xué)機(jī)械拋光(chemical-mechanical polishing, CMP ) 被拋光，以提供生長所述疊層的光滑襯底。讀頭100中的層結(jié)構(gòu)是周知的， 且通常包括具有橫向(進(jìn)入紙面)取向的固定磁矩或磁化方向的參考鐵磁層、 具有能響應(yīng)于來自盤12的橫向外磁場在層平面中旋轉(zhuǎn)的磁矩或磁化方向的 自由鐵磁層、以及在參考和自由層之間的間隔層。在CPP-SV讀頭中，間隔 層是導(dǎo)電的，而在MTJ型CPP讀頭中，間隔層是電絕緣的?；緡@讀/ 寫頭24的材料是絕緣材料，例如在屏蔽件S1、 S2之間的區(qū)域40中和在圍 繞P2和寫間隙30的區(qū)域42中，通常為氧化鋁。
圖4是具有讀頭100和屏蔽件S1、 S2的普通CPP讀頭結(jié)構(gòu)的示意圖， 用于示出寄生電容元件。作為制造工藝的固有結(jié)果，該結(jié)構(gòu)具有相對于參考 線A-A的固有不對稱性。該不對稱性產(chǎn)生SB至Sl和SB至S2的不等電容 值。在CPP讀頭中，互連系統(tǒng)中的不均衡分布的電容導(dǎo)致共態(tài) (common-mode )電干4無壽爭4灸成孩吏分才莫干4尤(differential-mode interference )， 其加到讀取數(shù)據(jù)信號且不能使用盤驅(qū)動器的讀/寫集成電路(IC )中的微分預(yù) 放大器拒絕。然而，如果電容是平衡的，則共態(tài)電干擾保持為共態(tài)干擾，其 易于被微分預(yù)放大器拒絕。
屏蔽件的總電容由下面的等式描述
屏蔽件1總電容(C1T): cir = Cl+H (等式l)
C2 + C3
屏蔽件2總電容(C2T): C2r = C2+^^ (等式2)
除了寄生電容元件之外，可以有電阻器元件，將每個屏蔽件連接到滑塊 體(SB)。因此，對于結(jié)構(gòu)中的干擾耦合有兩個頻率區(qū)域低頻(LF)區(qū)域 和高頻(HF)區(qū)域。
在本發(fā)明的阻抗調(diào)節(jié)CPP讀頭中，通過均tf LF和HF頻率區(qū)域中阻抗 水平來減小干擾。對于LF區(qū)域，采用分別連接到屏蔽件Sl、 S2的分路電阻
器R1、 R2。圖5是示出分路電阻器連接的示意圖。使R1和R2的電阻值近 似相等，Rl和R2的一般值為約10至100 kH之間。Rl和R2的電阻值足夠 接近，從而在LF區(qū)域沒有顯著的干擾拾取。
對于HF均衡，阻抗調(diào)節(jié)CPP讀頭通過最小化和均衡寄生電容來降低干 擾。對此有三個步驟
1) 盡可能多地減少寄生電容Cl,如圖6所示；
2) 引入或利用接近或連接到S2的導(dǎo)電結(jié)構(gòu)來增加和/或均衡寄生電 容C1T和C2T,如圖7所示；以及
3) 引入或利用接近Sl和S2的導(dǎo)電結(jié)構(gòu)來增加和/或均衡寄生電容 C1T和C2T，如圖8所示。
兩個導(dǎo)體之間的電容由下面的等式確定
C=^ (等式3)
其中A-兩個導(dǎo)體之間的橫截面積， d二兩個導(dǎo)體之間的距離，和
￡=兩個導(dǎo)體之間材料的介電常數(shù)。
根據(jù)等式3，增大圖6中的距離d使得電容Cl和C2近似相等，這導(dǎo)致 C1T和C2T (等式1和2 )變得基本相等。電容Cl和C2的值足夠接近，從 而在HF區(qū)域中沒有顯著的干擾拾取。
在圖7中，屏蔽件S2附近的均衡導(dǎo)體(equalization conductor) 1 ( EC1 ) 通過增加電容C4修改每個屏蔽件的總電容。例如，可以通過在該結(jié)構(gòu)上構(gòu) 圖適當(dāng)橫截面積和厚度的銅或其他導(dǎo)電材料的層來增加EC1。 EC1的功能還 可以通過相鄰的導(dǎo)體來實施，例如用于寫頭的導(dǎo)體。由于電容C4的增加， 等式1和2變化為如下的表達(dá)式
屏蔽件l總電容Cir = Cl + (C2 + C4)C3 (等式4)
C2 + C3 + C4
屏蔽件2總電容C2r = C2 + C4 + H (等式5)
Cl + C3
采用特定的電容元件(Cl、 C2和C3)，可以調(diào)節(jié)電容C4使得電容C1T
和C2T基本相等。
在圖8中，屏蔽件S1附近的均衡導(dǎo)體2 (EC2)通過增加電容C5而與
通過EC1增加的電容C4結(jié)合修改每個屏蔽件的總電容。由于電容C5的增 加，等式4和5變化為下面的表達(dá)式 .
屏蔽件l總電容cir = Ci + C5+(C2 + C4)C3 (等式6)
C2 + C3 + C4
屏蔽件2總電容C2r = C2 + C4 + (C1 + C5)C3 (等式7)
Cl + C3 + C5
采用特定的電容元件(Cl、 C2、 C3和C4),可以調(diào)節(jié)電容C5使得電 容C1T和C2T基本相等。
在阻抗調(diào)節(jié)CPP讀頭的制造中，要求分路電阻器R1、 R2具有約10至 lOOkH之間的電阻。然而，Rl和R2必須物理上是小的，否則他們將貢獻(xiàn) 他們自身的寄生電容。因此Rl和R2必須由具有高電阻率的材料制造。
在本發(fā)明中，分路電阻器由高電阻率金屬氮化物或金屬陶瓷(陶瓷和金 屬性材料的復(fù)合物)形成。金屬氮化物的實例包括TaN或者可以在大的電阻 率范圍上合成的任何金屬氮化物。金屬陶瓷的實例包括諸如Cr、 Pt、 Ta、 Ni、 Mo、 Pt、 Au、 Ag的金屬與非融合氧化物(immiscible oxide)例如珪、鋁、 鉭和鉻的氧化物(即SiO、 Si02、 Al203、 Ta20^。CrOx)的復(fù)合物，以產(chǎn)生 多相高電阻率的膜。如Cr-SiO (例如Cr6(rSi04())的含硅金屬陶瓷是特別關(guān) 注的。在這些材料類中，可以容易地獲得從約200至約10000微歐厘米 (micro-n-cm)的電阻率。這棒大小的電阻率允許制造較厚的膜(例如30 至100nm)用于分路電阻器。因為固定表面積的薄膜的電阻與膜厚度成反比， 所以這些高電阻率材料允許該膜做得顯著更厚，因此避免了需要制造非常薄 的膜來實現(xiàn)高電阻。使用較厚膜的能力使得電阻更易于控制，且使得該膜更 能容忍制造與膜的歐姆接觸可能需要的表面處理工藝。合金陶瓷和金屬氮化 物膜可以通過諸如濺射、反應(yīng)濺射、離子束濺射、反應(yīng)離子束濺射、等離子 氣相沉積(PVD)、蒸鍍和化學(xué)氣相沉積(CVD)的技術(shù)容易地沉積。膜可 以沉積且隨后氧化或氮化。這樣的化學(xué)處理可以通過反應(yīng)離子、化學(xué)溶液、 離子注入、臭氧(ozone )、蒸汽(steam)或其他已知技術(shù)實施。構(gòu)圖該膜以
獲得期望的用于分路電阻器的區(qū)域可利用減技術(shù)例如頂離、離子研磨、反應(yīng) 離子蝕刻(RIE)或化學(xué)蝕刻來進(jìn)行。
圖9是其上制造本發(fā)明的阻抗調(diào)節(jié)CPP讀頭的晶片的頂視圖，且示出 可以如何制造分路電阻器和均衡導(dǎo)體。圖9是圖7中示意性描繪的帶有電阻 器R1、 R2和均衡導(dǎo)體EC1的實施例的實例。襯底是滑塊體(SB)。屏蔽件 Sl構(gòu)圖在沉積于SB上的電絕緣材料通常是氧化鋁上。具有與Sl不同的形 狀且因此不同面積的屏蔽件S2構(gòu)圖在Sl上方，讀頭100在Sl和S2之間。 額外的氧化鋁形成在S2上。用于R1的通孔110和120、用于R2的通孔130 和140、以及用于EC1的通孔150穿過該額外的氧化鋁形成。通孔110向下 連接到Sl,通孔120向下連接到SB。通孔130向下連接到S2,通孔140向 下連接到SB。通孔150向下連接到SB。分路電阻器R1構(gòu)圖在額外的氧化 鋁上且連接到兩個通孔110、 120。基于所沉積材料的已知膜厚和電阻率， Rl構(gòu)圖得具有產(chǎn)生期望的Rl值的線寬和總長度。Rl的長度可以通過增加 或減少線圖案的蜿蜒部分115的范圍來調(diào)整。這在Sl和SB之間提供R1分 路電阻器，如圖7示意性所示。分路電阻器R2構(gòu)圖在額外的氧化鋁上且連 接到兩個通孔130、 140?；谒练e材料的已知膜厚和電阻率，R2構(gòu)圖得 具有產(chǎn)生期望的R2值的線寬和總長度。R2的長度可以通過增加或者減少線 圖案的蜿蜒部分135的范圍來調(diào)整。這在S2和SB之間提供R2分路電阻器， 如圖7示意性所示。通常為銅的均衡導(dǎo)體EC.l也構(gòu)圖在額外的氧化鋁上且連 接到也向下形成到SB的另一通孔150。這提供了 EC1,如圖7示意性所示。 給定S2的已知面積和S2與EC1之間的額外氧化鋁層的厚度，可以調(diào)節(jié)EC1 的面積以產(chǎn)生期望的電容值C4 。
雖然參照優(yōu)選實施例特別顯示和描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將 理解，可以進(jìn)行形式和細(xì)節(jié)的各種改變而不偏離本發(fā)明的思想和范圍。因此， 所公開的發(fā)明僅應(yīng)理解為示例性的，且限定在僅由所附權(quán)利要求指定的范圍 內(nèi)。
權(quán)利要求
1、一種電流垂直平面讀頭結(jié)構(gòu)，包括襯底；在該襯底上的導(dǎo)磁材料的第一屏蔽件S1；導(dǎo)磁材料的第二屏蔽件S2，該第一屏蔽件位于該襯底和該第二屏蔽件之間；磁致電阻讀頭，在該第一和第二屏蔽件之間且與他們接觸；第一分路電阻器，將該第一屏蔽件連接到該襯底；以及第二分路電阻器，將該第二屏蔽件連接到該襯底，其中該第一和第二分路電阻器的電阻近似相等。
2、 如權(quán)利要求1所述的結(jié)構(gòu)，其中Sl和該襯底之間的電容由Cl表示， S2和該襯底之間的電容由C2表示，且其中選4奪該襯底和Sl之間的間隔以 實現(xiàn)C1近似等于C2。
3、 如權(quán)利要求1所述的結(jié)構(gòu)，還包括電連接到該襯底且通過電絕緣材 料與S2間隔開的第一均衡導(dǎo)體ECl, EC1和S2之間的電容由C4表示，其 中C4具有使S2上的總寄生電容與Sl上的總寄生電容基本相等的值。
4、 如權(quán)利要求3所述的結(jié)構(gòu)，還包括電連接到該襯底且通過電絕緣材 料與Sl間隔開的第二均衡導(dǎo)體EC2， EC2和Sl之間的電容由C5表示，其 中C4和C5具有使S2上的總寄生電容和Sl上的總寄生電容基本相等的值。
5、 如權(quán)利要求1所述的結(jié)構(gòu)，其中該分路電阻器由選自金屬氮化物和 包括金屬與非融合氧化物的多相材料構(gòu)成的組的材料形成。
6、 如權(quán)利要求5所述的結(jié)構(gòu)，其中該分路電阻器由包括非融合硅氧化 物的多相材料形成。
7、 一種電流垂直平面讀頭結(jié)構(gòu)，包括 襯底；在該村底上的導(dǎo)磁材料的第一屏蔽件Sl;導(dǎo)磁材料的第二屏蔽件S2,該第一屏蔽件位于該襯底和該第二屏蔽件 之間；磁致電阻讀頭，在該第一和第二屏蔽件之間且與他們接觸； 第一分路電阻器，將Sl連接到該襯底； 第二分路電阻器，將S2連接到該襯底，其中該第一和第二分路電阻器的電阻近似相等；以及第一均衡導(dǎo)體EC1，電連接到該襯底且通過電絕緣材料與S2間隔開， EC1和S2之間的電容由C4表示，其中C4具有使S2上的總寄生電容與Sl 上的總寄生電容基本相等的值。
8、 如權(quán)利要求7所述的結(jié)構(gòu)，還包括電連接到該襯底且通過電絕緣材 料與Sl間隔開的第二均衡導(dǎo)體EC2， EC2和S1之間的電容由C5表示，其 中C4和C5具有使S2上的總寄生電容與Sl上的總寄生電容基本相等的值。
9、 如權(quán)利要求7所述的結(jié)構(gòu)，其中該分路電阻器由選自金屬氮化物以 及包括金屬和3夂融合氧化物的多相材料構(gòu)成的組的材料形成。
10、 如權(quán)利要求9所述的結(jié)構(gòu)，其中該分路電阻器由包括非融合硅氧化 物的多相材料形成。 .
11、 一種電流垂直平面讀頭結(jié)構(gòu)，包括 襯底；在該襯底上的導(dǎo)磁材料的第一屏蔽件Sl;導(dǎo)磁材料的第二屏蔽件S2，該第一屏蔽件位于該襯底和該第二屏蔽件 之間；磁致電阻讀頭，在該第一和第二屏蔽件之間且與他們接觸；第一分路電阻器，將該第一屏蔽件連接到該襯底，且由選自金屬氮化物 以及包括金屬和3^融合氧化物的多相材料構(gòu)成的組的材料形成；以及第二分路電阻器，將該第二屏蔽件連接到該村底，且由選自金屬氮化物 以及包括金屬和一 ^融合氧化物的多相材料構(gòu)成的組的材料形成；其中該第一和第二分路電阻器的電阻近似相等。
12、 如權(quán)利要求11所述的結(jié)構(gòu)，其中該分路電阻器由包括非融合硅氧 化物的多相材料形成。
13、 如權(quán)利要求11所述的結(jié)構(gòu)，其中Sl和該襯底之間的電容由Cl表 示，S2和該襯底之間的電容由C2表示，且其中選擇該襯底和Sl之間的間 隔以實現(xiàn)C1近似等于C2。
14、 如權(quán)利要求11所述的結(jié)構(gòu)，還包括電連接到該襯底且通過電絕緣 材料與S2間隔開的第一均衡導(dǎo)體EC1， EC1和S2之間的電容由C4表示， 其中C4具有使S2上的總寄生電容與Sl上的總寄生電容基本相等的值。
15、 如權(quán)利要求14所述的結(jié)構(gòu)，還包括電連接到該襯底且通過電絕緣材料與Sl間隔開的第二均衡導(dǎo)體EC2， EC2和S1之間的電容由C5表示， 其中C4和C5具有使S2上的總寄生電容與Sl上的總寄生電容基本相等的值。
16、 如權(quán)利要求11所述的結(jié)構(gòu)，其中該MR讀頭是自旋闊讀頭。
17、 如權(quán)利要求11所述的結(jié)構(gòu)，其中該MR讀頭是隧道MR讀頭。
全文摘要
本發(fā)明提供一種電流垂直平面磁致電阻讀頭結(jié)構(gòu)，具有位于襯底上在第一和第二屏蔽件S1、S2之間的磁致電阻讀頭，分路電阻器R1將S1連接到襯底，分路電阻器R2將S2連接到襯底，R1和R2近似相等。因為R1和R2的值足夠接近，所以在低頻區(qū)域沒有顯著的干擾拾取。分路電阻器可由高電阻率金屬氮化物或金屬陶瓷形成?？蛇x擇襯底和S1之間的間隔以使S1和襯底之間的電容近似等于S2和襯底之間的電容從而顯著減小高頻區(qū)域的干擾拾取。均衡導(dǎo)體EC1、EC2可連接到襯底且通過電絕緣材料分別與S2和S1間隔開，從而產(chǎn)生額外電容，選擇額外電容的值使得S2上的總寄生電容與S1上的總寄生電容基本相等。
文檔編號G11B5/39GK101174419SQ20071018483
公開日2008年5月7日 申請日期2007年10月30日 優(yōu)先權(quán)日2006年10月30日
發(fā)明者克拉斯·B·克拉森, 戴維·J·西格爾, 拉莫納·M·帕特森, 約翰·康特雷拉斯, 荒木悟, 霍華德·G·佐拉 申請人:日立環(huán)球儲存科技荷蘭有限公司