專利名稱：模擬的組合存儲設(shè)備的制作方法
技術(shù)領(lǐng)域：
本申請涉及一種模擬的組合存儲設(shè)備。
背景技術(shù)：
存儲設(shè)備實(shí)質(zhì)上用于所有的計(jì)算應(yīng)用和許多電子設(shè)備中。對于 一些應(yīng)用，可以使用甚至在沒有電源時(shí)仍能夠保留其所保存的數(shù)據(jù) 的非易失性存儲器。例如，非易失性存儲器通常用于數(shù)碼相機(jī)、便 攜式音頻播放器、無線通信設(shè)備、個(gè)人數(shù)字助理和外圍設(shè)備中，也 用于將固件存儲在計(jì)算機(jī)和其他設(shè)備中。非易失性存儲器通常相對 地4艮十曼，并且在有限次的寫循環(huán)之后會停止運(yùn)4亍。例如，其對典型 的快速存儲設(shè)備的讀取訪問可能需要約70 ns ~ 100 ns,并且用于讀 取的時(shí)間更長。在喪失存儲數(shù)據(jù)的能力之前，典型的快速存儲設(shè)備 能承受約106次的寫入。
當(dāng)沒有電源時(shí)會丟失數(shù)據(jù)的易失性存儲器通常具有比非易失 性存儲器更快的寫入速度，并且取決于易失性存儲器技術(shù)，易失性 存儲器可能具有更快的讀取速度。例如，靜態(tài)存儲器通常具有低于 10ns的用于讀取和寫入的訪問時(shí)間。另夕卜，在喪失存儲數(shù)據(jù)的能力 之前，大多數(shù)易失性存儲器技術(shù)能承受比大多數(shù)非易失性存儲器技
術(shù)多了多個(gè)數(shù)量級的寫入周期。例如， 一些動態(tài)隨機(jī)存取存儲器
(DRAM)技術(shù)可能承受1015個(gè)寫入周期。易失性存儲器用于大 多數(shù)的計(jì)算應(yīng)用中，通常作為存儲正在執(zhí)行的程序指令和臨時(shí)數(shù)據(jù) 的"工作"存儲器。
已經(jīng)開發(fā)了廣泛多種的存儲器技術(shù)。非易失性存儲器技術(shù)包 括快速存儲器、磁阻隨機(jī)存取存儲器(MRAM)、相變隨機(jī)存取 存儲器(PCRAM)、和導(dǎo)電橋式隨機(jī)存取存儲器(CBRAM)。易失 性存儲器技術(shù)包括多種動態(tài)隨機(jī)存取存儲器(DRAM)技術(shù)，以及 靜態(tài)隨機(jī)存取存儲器(SRAM )和偽靜態(tài)隨機(jī)存取存儲器(PSRAM ) 技術(shù)。由于對存儲設(shè)備的大量需求，研究人員正持續(xù)改進(jìn)存儲器技 術(shù)，并且開發(fā)了新型的存儲器。
諸如蜂窩電話和其他便攜式電子設(shè)備的許多電子設(shè)備通常既 使用易失性存儲器又使用非易失性存儲器。例如，通常廉價(jià)的蜂窩 電話可能包括32兆位和128兆位(Mb)之間的非易失性存儲器(例 如，NOR型快速存儲器)、以及16Mb和64Mb之間的更高速的易 失性存儲器(諸如PSRAM )。目前，通常的慣例是使用多芯片模塊 來組合這兩種類型的存儲器，多芯片模塊包括用于非易失性存儲器 和易失性存儲器的獨(dú)立的多個(gè)集成電路器件。

發(fā)明內(nèi)容
多個(gè)實(shí)施例提供了一種集成電路存儲設(shè)備，其包括非易失性 存儲器陣列，具有第一模擬存儲器區(qū)域和第二模擬存儲器區(qū)域；以 及控制器，具有接口。存儲設(shè)備被配置為模擬第一模擬存儲器類型 和第二模擬存儲器類型。存儲設(shè)備進(jìn)一步被配置為當(dāng)存儲設(shè)備模擬
第一模擬存儲器類型時(shí)，將數(shù)據(jù)存儲在第一模擬存儲器區(qū)域中，以 及當(dāng)存儲設(shè)備模擬第二模擬存儲器類型時(shí)，將數(shù)據(jù)存儲在第二模擬 存儲器區(qū)域中。
附圖i兌明
在附圖中，貫穿不同的示圖，相同的附圖標(biāo)記通常指相同的部 件。附圖不一定是按比例的，重點(diǎn)大體上在于示出本發(fā)明的原理。
在以下描述中，將參照以下的附圖描述本發(fā)明的各種實(shí)施例，其中
電路存儲設(shè)備的移動電子設(shè)備的框圖2示出了關(guān)于根據(jù)本發(fā)明實(shí)施例的示例性集成電路存儲設(shè)備 的凄t據(jù)流；
圖3A-3D是示出了根據(jù)本發(fā)明實(shí)施例的集成電路存儲設(shè)備的 示例性結(jié)構(gòu)和緩沖操作的框圖4是根據(jù)本發(fā)明實(shí)施例的對具有相對低的寫等待時(shí)間的模擬 PSRAM或其他才莫擬存^f諸"i殳備進(jìn)行寫入的方法的流禾呈圖5是根據(jù)本發(fā)明實(shí)施例的用作高速緩沖存儲器的存儲緩沖器 的結(jié)構(gòu)的框圖6A-6D是根據(jù)本發(fā)明實(shí)施例的用于使用在模擬存儲器中的 緩沖配置寄存器來操作緩沖器或高速緩沖存儲器的方法的流程圖7A-7D是示出了根據(jù)本發(fā)明實(shí)施例的集成電路存儲設(shè)備的 另 一 個(gè)示例性結(jié)構(gòu)和緩沖操作的框圖8A-8B是示出了根據(jù)本發(fā)明實(shí)施例的集成電路存儲設(shè)備的 又 一 個(gè)示例性結(jié)構(gòu)和緩沖操作的框圖9是示出了根據(jù)本發(fā)明實(shí)施例的集成電^各存儲設(shè)備的另一個(gè) 示例性結(jié)構(gòu)的^HI

圖10示出了適合于與根據(jù)本發(fā)明實(shí)施例的集成電路存儲設(shè)備 一起4吏用的示例性PCRAM存^f諸器元件的截面圖；以及
圖11是適合于在根據(jù)本發(fā)明實(shí)施例的集成電路存儲設(shè)備中使 用的示例'l"生PCRAM i殳備的4匡圖。
具體實(shí)施例方式
根據(jù)本發(fā)明的實(shí)施例，非易失性存儲設(shè)備和易失性存儲設(shè)備可 以結(jié)合到單個(gè)集成電3各中，乂人而在維持或增加諸如蜂窩電話的典型 電子設(shè)備的性能的同時(shí)，減少了它們的材料清單(BOM)和成本。 例如，這可以使用先進(jìn)的非易失性存儲器技術(shù)(諸如PCRAM)在 允許模擬諸如NOR閃存設(shè)備的非易失性存儲設(shè)備和諸如PSRAM 設(shè)備的易失性存儲設(shè)備的結(jié)構(gòu)中來實(shí)現(xiàn)。由于PCRAM用于模擬 NOR閃存的部分以及用于才莫擬PSRAM的部分可以隨著應(yīng)用而改 變，而無需硬/f牛改變，所以這個(gè)方法可以纟是供降^f氐的成本和增加的 靈活性。
為了方便，在以下討論中，將用于模擬其他非易失性和易失性 存儲器的先進(jìn)非易失性存儲器技術(shù)假定為PCRAM,而正被模擬的 非易失性存儲器將為NOR閃存，以及正被模擬的易失性存儲器將 為PSRAM。以下參考圖10和11描述PCRAM"i殳備。諸如通過本 發(fā)明的各種實(shí)施例才莫擬的NOR閃存和PSRAM可以從許多廠家購 得。例如，蜂窩電話和其他便攜式電子設(shè)備中使用的PSRAM設(shè)備 可以乂人Idaho的Boise的Micron Technology, Inc.購4尋，并且在Micron Technology, Inc. #是供的婆t才居表(侈寸^口 ， 關(guān)于 Micron MT45W8MW16BGX存儲設(shè)備的數(shù)據(jù)表)中有所描述。例如，蜂窩
電話和其他J更攜式電子i殳備中4吏用的NOR閃存i殳備可以/人 California的Santa Clara的Intel Corporation購4尋，并且在Intel Corporation提供的數(shù)據(jù)表(例如，關(guān)于Intel L18存儲設(shè)備的數(shù)據(jù)表) 中有所描述。應(yīng)該了解，取代PCRAM，可以使用諸如CBRAM、 碳存儲器、MRAM、或其他非易失性存儲器技術(shù)的其他先進(jìn)非易失 性存儲器技術(shù)，并且可以使用與以下所述類似的技術(shù)來模擬其他類 型的易失性和非易失性存儲器。
圖1示出了在傳統(tǒng)的移動設(shè)備100和使用根據(jù)本發(fā)明實(shí)施例的 存儲器的移動設(shè)備150之間的一些差異。例如，可以為蜂窩電話的 傳統(tǒng)移動設(shè)備100包括諸如處理器102、存儲控制器104、鍵盤106、 揚(yáng)聲器108、麥克風(fēng)110、顯示器112、和RF通信模塊114的"標(biāo) 準(zhǔn)"組件。傳統(tǒng)的移動設(shè)備100還包括存儲系統(tǒng)116、該存儲系統(tǒng) 包括NOR閃存118和單獨(dú)的PSRAM 120。例如，NOR閃存118可 以用作數(shù)據(jù)和程序存儲器，并且大小可以在從32 Mb到128 Mb的 范圍。例如，PSRAM 120可以用作工作存々者器，并且大小可以在乂人 16Mb到64 Mb的范圍。
儲系統(tǒng)。該設(shè)備基本上包括了相同的處理器152、存儲控制器154 和各種I/O設(shè)備(例如，鍵盤158、揚(yáng)聲器160、麥克風(fēng)162、顯示 器164、 RF通信模塊166),但是僅具有單個(gè)集成電路存儲設(shè)備-PCRAM 156。根據(jù)本發(fā)明的實(shí)施例，PCRAM 156模擬NOR閃存 118和PSRAM120的功能。如上所解釋的，根據(jù)本發(fā)明的各種實(shí)施 例，可以使用其他類型的非易失性存儲設(shè)備來取代PCRAM 156。
根據(jù)本發(fā)明的實(shí)施例，移動設(shè)備150的一個(gè)特征在于，與傳統(tǒng) 的移動i殳備100相比，它4吏用更少的紐 f牛，并且可以需要4交少的成 本來制造，同時(shí)提供了基本上相同或改進(jìn)的功能。當(dāng)然，存在一些 問題需要解決以提供可以在移動設(shè)備150中使用的存儲器。首先，存在的問題在于諸如PCRAM 156的非易失性存儲器的耐久性和可 靠性。諸如PSRAM 120的易失性存4諸器具有實(shí)際上無限的讀取和 寫入周期，而諸如PCRAM 156的大多數(shù)非易失性技術(shù)僅可以被重 寫有限的次數(shù)。
用于使用PCRAM 156來才莫擬PSRAM的另外一個(gè)問題與性能 有關(guān)。雖然PCRAM 156匹配(或超過)NOR閃存118的性能沒有 任何問題，l旦是PSRAM 120的寫速度顯著快于PCRAM 156的寫入 速度。類似地，用于PCRAM 156的寫等待時(shí)間遠(yuǎn)遠(yuǎn)長于用于 PSRAM 120的寫等待時(shí)間。例如，對于PSRAM 120，寫等;f爭時(shí)間 通常約為10 ns,而用于PCRAM 156的寫等4寺時(shí)間通常約為70 ns 至100 ns。由于其寫入速度t曼，所以PCRAM 156和其j也的非易失 性存儲設(shè)備通常在寫入指令后面使用信號來表示它們忙，而 PSRAM 120可能無需這樣的信號。
關(guān)于這種模擬的另 一個(gè)問題在于，NOR閃存118和PSRAM 120 的接口和命令是不同的，并且它們都與PCRAM 156所使用的接口 和命令不同。命令的定時(shí)可以不同，以及用于讀取和寫入的指令的 種類禾口次序也可以不同。例力口，只于i者3。 PSRAM 120的PSRAM i殳 備的讀取和寫入通常4艮簡單，并且可包括在地址線和(用于寫入) 的數(shù)據(jù)線上放置適當(dāng)值，以及使用 一個(gè)或多個(gè)控制線來表示應(yīng)執(zhí)行 的讀取或?qū)懭氩僮?。對諸如NOR閃存118的閃存設(shè)備的讀取和寫 入通常更加復(fù)雜，并且可包括使用放置在存儲設(shè)備中的程序緩沖 器內(nèi)的命令碼。為了使用PCRAM 156來模擬所有這些類型的設(shè)備， 同時(shí)使模擬相當(dāng)透明，可以模擬包括命令和(在一些實(shí)施例中)定 時(shí)的4妾口。
另一個(gè)問題涉及存儲器地址空間的映射。在PCRAM 156的一 部分用于才莫擬NOR閃存以及一部分用于才莫擬PSRAM的情況下， 問題在于關(guān)于這些模擬類型的存儲器的地址的選擇和映射。
圖2示出了才艮據(jù)本發(fā)明實(shí)施例的示例性512 Mb集成電S各存儲 i殳備200的一l殳數(shù)據(jù)流。經(jīng)由才莫擬的PSRAM設(shè)備或才莫擬的NOR 閃存設(shè)備，將數(shù)據(jù)在總線202上傳送到或傳送出四個(gè)128 Mb的 PCRAM P車歹'J 204a、 204b、 204c、和204d。 ^口下戶斤述，兩個(gè)1 Kb 的SRAM纟爰沖器206a-206d和208a-208d可以與用于才莫擬PSRAM 并且用作用于才莫擬的NOR閃存的禾呈序纟爰沖器的四個(gè)PCRAM陣列 204a-204d中每個(gè)相關(guān)聯(lián)。
圖3A示出了根據(jù)本發(fā)明實(shí)施例的集成電路存儲設(shè)備300的示 例性結(jié)構(gòu)。存儲設(shè)備300包括被分成才莫擬NOR閃存區(qū)域304和模 扣乂 PSRAM區(qū)i或306的PCRAM陣歹'J 302。 ^口以下^1尋詳細(xì)解釋的， 第一 SRAM緩沖器308和第二 SRAM緩沖器310可以用于讀取和 寫入凄丈才居，以能夠用可能'f曼于PSRAM的PCRAM來模擬PSRAM 的相對高速#:作。由于SRAM的相對高的成本，所以與PCRAM陣 列302相比，第一 SRAM緩沖器308和第二 SRAM緩沖器310的 容量可以相對小一些。例如，PCRAM陣列302的大小可以是512 兆位(Mb),而第一 SRAM緩沖器308和第二 SRAM緩沖器310 的大小可以均為4千位(Kb)。應(yīng)該了解，例如以上參考圖2所述， PCRAM陣列302可以由多個(gè)較小的陣列構(gòu)成，并且第一 SRAM緩 沖器308和第二 SRAM緩沖器310可以由多個(gè)較小的SRAM緩沖 器構(gòu)成。
存儲設(shè)備300還可以包括控制器312,該控制器包括閃存控制 部314和PSRAM控制部316。閃存"芯片選擇，，線F-CS318指向 并啟動閃存控制部314，而PSRAM "芯片選4奪"線P-CS 320指向 并啟動PSRAM控制部316。地址線322、凄史據(jù)線324、以及控制線 326(可包括寫入啟動信號(WE)線(未示出)、輸出啟動信號(OE) 線(未示出)、地址有效(ADV)線(未示出)、WAIT線(等待線，
未示出)、和時(shí)鐘(CLK)線(未示出)):故閃存控制部314和PSRAM 4空制部316共用。
根據(jù)本發(fā)明的實(shí)施例，單獨(dú)的閃存和PSRAM選擇線，F(xiàn)-CS 318 和P-CS 320分別確定了正在模擬的存儲器的類型。例如，NOR閃 存的功能可以通過閃存"芯片選擇"線F-CS 318來啟動，而PSRAM 的功能可以通過PSRAM "芯片選擇，，線P-CS320來啟動。由于在 單個(gè)集成電路上模擬NOR閃存和PSRAM，所以這些線(單獨(dú)地) 實(shí)際上并不啟動或禁用集成電路，而是用于表示哪個(gè)接口和命令應(yīng) 被才莫擬和/或啟動。當(dāng)F-CS線318被啟動時(shí)，設(shè)備將提供例如在通 常可購得的NOR閃存設(shè)備的數(shù)據(jù)表中所指定的NOR閃存設(shè)備的功 能和接口 。當(dāng)P-CS線320被啟動時(shí)，設(shè)備將提供例如在標(biāo)準(zhǔn)的可 購得的PSRAM設(shè)備的數(shù)據(jù)表中所找到的PSRAM設(shè)備的功能和接 cr 。
在一些實(shí)施例中，對于每個(gè)模擬的存儲設(shè)備，諸如F-CS 318 和P-CS 320芯片啟動信號線的一些控制線可以是獨(dú)立的，而諸如地 址線322和數(shù)據(jù)線324的其他線、以及諸如寫入啟動信號(WE) 線和/或輸出啟動信號(OE)線的一些控制線326可以;波共用。在 一些實(shí)施例中，每個(gè)模擬的存儲設(shè)備的控制功能不僅模擬易失性和 非易失性存儲設(shè)備(諸如PSRAM和NOR閃存)的功能，而且還 模擬這些設(shè)備的定時(shí)(諸如總線換向定時(shí))。在一些實(shí)施例中，這 些線的功能、定時(shí)、和位置盡可能地匹配，以最小化從多芯片模塊 向單個(gè)集成電路(模擬在這種多芯片模塊上的單獨(dú)的多個(gè)存儲器芯 片的功能)切換所需的重新設(shè)計(jì)量。
在用于才艮據(jù)本發(fā)明實(shí)施例的存儲i殳備(諸如存儲^殳備300)的 物理封裝(未示出)中，用于這些共用線的管腳(未示出)可以是 共用管^i卩，而專用于閃存的1言號可以在連"l妄至閃存控制部314的管 腳(未示出)上，以及專用于PSRAM的信號可以在連4妄至PSRAM
控制部316的管腳(未示出)上。因此，在一些實(shí)施例中，接口和 協(xié)議可以在PSRAM和NOR閃存才莫擬之間保持分離。
將PCRAM陣列302劃分成NOR閃存區(qū)域304和才莫擬PSRAM 區(qū)域306可以有多種變化。例如，在一些實(shí)施例中，可以使用靜態(tài) 映射，其中，PCRAM陣列302的地址空間的固定部分^皮映射用作 模擬的PSRAM區(qū)域306,以及固定部分^皮映射用作才莫擬的NOR閃 存區(qū)域304。在一些實(shí)施例中，存儲設(shè)備300可以模擬模擬的PSRAM 區(qū)域306和才莫擬NOR閃存區(qū)域304的獨(dú)立的地址空間，并且將這 兩個(gè)i也址空間映射到PCRAM陣列302中的單個(gè);也址空間上。在一 些實(shí)施例中，在PCRAM陣列302用作才莫擬PSRAM區(qū)域306的部
從而使通過模擬提供的每種類型的存儲器的容量可以改變。
在一些實(shí)施例中，在PCRAM陣列302內(nèi)的才莫擬PSRAM區(qū)域 306和才莫擬NOR閃存區(qū)域304可以#皮動態(tài)映射。例如，控制器312 可以向外部地址添加動態(tài)偏移，以確定PCRAM陣列302中將存4諸 數(shù)據(jù)的地址。這種動態(tài)地址映射還可以用于解決與PCRAM的耐久 性和可靠性有關(guān)的問題。動態(tài)映射可以用于映射PCRAM陣列302 中不可用的部分，并且可以用于肆毛損均4軒，以將模擬PSRAM區(qū)域 306映射到PCRAM陣列302的不同區(qū)i或，以4吏PCRAM陣列302 的任何一個(gè)區(qū)域都不會大體上經(jīng)受比其他部分更多的寫入周期。使 用這種耗損均衡技術(shù)，PCRAM設(shè)備將能夠長時(shí)期(通常長于(也 許長十年)典型i"更攜式電子設(shè)備的^f吏用壽命)地處理典型PSRAM 設(shè)備的正常寫負(fù)載，而不會由于有限次的寫入周期而產(chǎn)生故障。
當(dāng)存儲設(shè)備300模擬NOR閃存設(shè)備時(shí)，第二 SRAM緩沖器310 可以用作模擬NOR閃存設(shè)備的程序緩沖器。當(dāng)存儲設(shè)備300模擬 PSRAM i殳備時(shí)，第一 SRAM緩沖器308和第二 SRAM緩沖器310 可以用于提供雙緩沖，以解決PSRAM和PCRAM之間的性能差異。
將寫入PCRAM陣列302的才莫擬PSRAM區(qū)*或306的凄t據(jù)將^皮寫入 一個(gè)緩沖器，例如，具有至少與典型PSRAM設(shè)備一樣快的寫入速 度和等待時(shí)間的第一 SRAM緩沖器308。當(dāng)?shù)谝?SRAM緩沖器308 滿時(shí)，第一 SRAM緩沖器308的內(nèi)容可以被內(nèi)部傳送至PCRAM陣 列302中的適當(dāng)位置，而將浮皮寫入模擬PSRAM區(qū)域306的新凄史據(jù) 將被寫入第二 SRAM緩沖器310。希望，當(dāng)?shù)诙?SRAM緩沖器310 滿時(shí)，第一 SRAM緩沖器308的內(nèi)容將已#1傳送至PCRAM陣列 302，以使緩沖器可以被再次對換，并且在緩沖器之一中，可以繼 續(xù)向模擬PSRAM進(jìn)行寫入，同時(shí)其他緩沖器的內(nèi)容正被傳送至 PCRAM 。
在圖3B-3D中示出了這個(gè)處理。在圖3B中，存儲設(shè)備300正 模擬PSRAM設(shè)備，并且將被寫入模擬PSRAM設(shè)備的數(shù)據(jù)被寫入 還沒有滿的第一 SRAM緩沖器308。在圖3C中，第一 SRAM緩沖 器308已滿，所以可以開始將數(shù)據(jù)從第一 SRAM緩沖器308傳送至 模擬PSRAM區(qū)域306,同時(shí)用于模擬PSRAM設(shè)備的新輸入數(shù)據(jù) 可以;故存A者在第二 SRAM緩沖器310中。在圖3D中，來自第一 SRAM緩沖器308的數(shù)據(jù)已在后臺被傳送至PCRAM陣列的模擬 PSRAM區(qū)域306,同時(shí)輸入數(shù)據(jù)被存儲在第二 SRAM緩沖器310 中。
應(yīng)注意，雖然在圖3A-3D中所示的實(shí)施例具有兩個(gè)SRAM《爰 沖器，但是一些實(shí)施例可以具有兩個(gè)以上的這種緩沖器。另外，這 種緩沖器的大小可變。
雖然如上所述使用兩個(gè)(或多個(gè))緩沖器可以解決與使用 PCRAM或具有比PSRAM更高寫入等4寺時(shí)間的其^也先進(jìn)存卞者器來 模擬PSRAM或其他低等待時(shí)間存儲器相關(guān)的許多寫入等待時(shí)間問 題，但是可能存在緩沖器并不足夠的一些情況。例如，如果當(dāng)?shù)诙?緩沖器滿時(shí)，仍在將第一緩沖器中的數(shù)據(jù)傳送至PCRAM,那么就
可能需要延遲進(jìn)一步的寫入，直到向PCRAM的傳送完成。在這些 實(shí)例中，在將^t據(jù)從緩沖器傳送至PCRAM的同時(shí)延遲向^t擬 PSRAM的寫入是有益的。圖4示出了才莫擬向PSRAM i殳備的寫入 并引起這種延遲的方法400。
在402中，數(shù)據(jù)被寫入諸如SRAM緩沖器的第一低寫入等待時(shí) 間1￡沖器。在404，如果第一緩沖器還沒有滿，則寫入可以繼續(xù)(例 如，在402)。在406,當(dāng)?shù)谝痪彌_器滿時(shí)，則(如下討論)檢查將 數(shù)據(jù)從第二緩沖器傳送到非易失性存儲器是否已完成。如果是，則 在408中，存儲器系統(tǒng)開始將第一緩沖器中的數(shù)據(jù)傳送至非易失性 存儲器(例如，可以是PCRAM或另一種類型的非易失性存儲器)。 在這個(gè)傳送進(jìn)行時(shí)，在410中，數(shù)據(jù)被寫入諸如第二 SRAM緩沖器 的第二低寫入等待時(shí)間緩沖器。在412中，如果第二緩沖器還沒有 滿，則寫入可以在第二緩沖器中繼續(xù)(例如，在410)。如果第二緩 沖器滿，則在414中，檢查來自第一緩沖器的傳送是否完成。如果 是，則在416中，開始將數(shù)據(jù)從第二緩沖器傳送至非易失性存儲器， 并且處理返回到402,其中，數(shù)據(jù);故寫入第一緩沖器。在406中， 如果將數(shù)據(jù)從第二緩沖器傳送至非易失性存儲器沒有完成(假定任 ^可一個(gè)這種傳送正在進(jìn);f亍)，則在418,系統(tǒng)通過才莫擬更新周期而進(jìn) 一步延遲對存儲器的寫入。 一旦來自第二緩沖器的傳送完成，則模 擬更新周期將結(jié)束，并且可以繼續(xù)對存儲器的寫入。類似地，在414, 如果第二緩沖器滿，但是來自第一緩沖器的傳送沒有完成，則在 420，系統(tǒng)通過模擬更新周期延遲對存儲器的進(jìn)一步寫入，直到來 自第一緩沖器的傳送完成。
由于傳統(tǒng)(即，非模擬)PSRAM設(shè)備會在其執(zhí)行內(nèi)部更新操 作時(shí)偶然延遲寫入(和讀取)操作，所以在418和420中模擬更新 周期可以用于延遲進(jìn)一步寫入。才艮據(jù)本發(fā)明的實(shí)施例，由于從緩沖 器向PCRAM的凌t據(jù)傳送帶來的延遲、或與PCRAM或其^也非易失
性存儲器的寫入等待周期相關(guān)的其他延遲可以被假裝作為通常的
PSRAM更新延遲。由于PCRAM和其他非易失性存儲器并不需要 更新，所以這些存儲器通常不需要任何更新延遲。然而，根據(jù)本發(fā) 明的實(shí)施例，在典型PSRAM設(shè)備中出現(xiàn)的更新延遲可以用于才莫擬 的PSRAM設(shè)備中，以隱藏寫入等待時(shí)間的差異。對于維持高度透 明的模擬，由于寫入等待時(shí)間差異引起的延遲的長度可以類似于傳 統(tǒng)的PSRAM設(shè)備中的更新延遲的長度。取決于所使用的存儲器中 的應(yīng)用程序，可以選擇緩沖器的大小和數(shù)量以實(shí)現(xiàn)這種類似的延遲 長度。
在本發(fā)明的一些實(shí)施例中， 一個(gè)SRAM緩沖器(或多個(gè)緩沖 器)、或者緩沖器的一部分可以用作用于PSRAM模擬的更常用的高 速緩沖存儲器，而不僅用于對PCRAM進(jìn)行寫入。緩沖器可以用于 在緩沖器滿之前快速讀取和寫入數(shù)據(jù)，在存儲器滿時(shí)，緩沖器可以 被寫到PCRAM。在一些實(shí)施例中，還可以發(fā)布緩沖器"清洗(flush )，， 命令，以使緩沖器(或緩沖器的一部份)的內(nèi)容被寫入PCRAM。
圖5示出了用作高速緩沖存儲器的示例性緩沖器的結(jié)構(gòu)。可以 是相對快速存儲器的緩沖器存儲器502 (諸如SRAM)被分成多個(gè) 頁緩沖器504。在圖5所示的實(shí)施例中，在緩沖器存儲器502中存 在16個(gè)頁緩沖器504。當(dāng)PSRAM被模擬時(shí)，每個(gè)寫入命令將頁地 址和一塊字寫入一個(gè)頁纟爰沖器504中。例如，這塊字可以等于以單 突發(fā)模式讀取或?qū)懭朊钭x取或?qū)懭胝M的PSRAM設(shè)備的字的 數(shù)量。如果發(fā)布帶有對應(yīng)于存儲在頁緩沖器504中的任一頁的地址 的讀取命令，則數(shù)據(jù)被直接從緩沖器中讀出。
在一些實(shí)施例中，緩沖器存儲器502還可以與緩沖器配置寄存 器506相關(guān)聯(lián)。緩沖器配置寄存器506可以是緩沖器存儲器502的 一部分、或者是控制PSRAM才莫擬的存儲器控制(未示出)的一部 分。對緩沖器配置寄存器506的存取可以是存儲器映射的，或這可
以通過其他存取手段來進(jìn)行，諸如，通過發(fā)送至存儲控制器的特定
緩沖器配置命令。如以下將討論的，通過對緩沖器配置寄存器506 進(jìn)行寫入，緩沖器存儲器502可以#:配置和/或控制，例如，以影響 將數(shù)據(jù)傳送到緩沖器中以及將數(shù)據(jù)從緩沖器中傳送出去。在一些實(shí) 施例中，單個(gè)緩沖器配置寄存器506可以用于配置和控制在存儲設(shè) 備中的多個(gè)緩沖器存儲器。在其他實(shí)施例中，每個(gè)緩沖器存儲器可 以與其自己的緩沖器配置寄存器(諸如緩沖器配置寄存器506)相 關(guān)聯(lián)。
使用被配置為高速緩沖存儲器的緩沖器存儲器(諸如緩沖器存 儲器502),當(dāng)緩沖器滿時(shí)，各頁可以被移至諸如PCRAM的非易失 性存4諸器。例如，這可以以LIFO (后進(jìn)后出)的方式進(jìn)4亍，從而 最新寫入的頁被移至PCRAM，而舊數(shù)據(jù)被保持在緩沖器中。還可 以4吏用其他順序來傳送^:據(jù)。
在 一 些實(shí)施例中，緩沖器配置寄存器506可以用于確定緩沖器 存儲器502的內(nèi)容何時(shí)被寫到PCRAM。如圖6A-6D所示，存在各 種方法來控制與緩沖器配置寄存器506相關(guān)聯(lián)的緩沖器存儲器502 的內(nèi)容。取決于緩沖器配置寄存器的內(nèi)容、以及使用緩沖器(一個(gè) 或多個(gè))的方式，存儲設(shè)備可以被配置而適用于各種類型的性能。 例如，存儲設(shè)備可以被配置適于速度(例如，用于DRAM)、用于 數(shù)據(jù)存儲的中度耐久性(例如，用于NAND閃存)、高保持性(例 如，用于碼存儲)等。
圖6A示出了第一個(gè)這種方法600。在602中，-爰沖器配置寄 存器506 ^皮i殳為"確i人所有并清洗"的狀態(tài)。在604，發(fā)出額外的 寫入命令。在606，結(jié)合緩沖器配置寄存器506的狀態(tài)，這個(gè)額外 的寫入命令使緩沖器存儲器的所有內(nèi)容傳送至諸如PCRAM陣列的 非易失性存儲器。例如，該傳送可以以順序次序進(jìn)行。在一些實(shí)施
例中，簡單地將緩沖器寄存器設(shè)置為"確認(rèn)所有并清洗"狀態(tài)將引
起數(shù)據(jù)的傳送，而無需604的額外寫入命令。
圖6B示出了另一個(gè)這種方法620。在622中，緩沖器配置寄 存器506被設(shè)為"確認(rèn)緩沖器和清洗"狀態(tài)。還提供了將被清洗到 非易失性存儲器陣列的緩沖器的頁地址。在624，這使得在緩沖器 中的特定頁被傳送至非易失性存儲器陣列。
如圖6C所示，類似方法640可以用于將凄t據(jù)從非易失性存卡者 器陣列傳送至緩沖器，以有利于更快讀取在PSRAM設(shè)備中的數(shù)據(jù) (雖然應(yīng)注意，對于一些類型的非易失性存儲器(諸如PCRAM和 其他先進(jìn)的非易失性存儲器)來說，在非易失性存儲器和正模擬的 PSRAM之間，讀取速度存在很小或幾乎沒有任何差異)。在642， 緩沖器配置寄存器506被設(shè)為"讀取"狀態(tài)，并且在非易失性存儲 器陣列中的一個(gè)或多個(gè)塊的地址被指定。可選地，將被傳送數(shù)據(jù)的 頁緩沖器還可以被指定。在644中，數(shù)據(jù)從PCRAM中的指定地址 范圍被傳送到緩沖器中，從而它們將可用于快速讀取。
在一些實(shí)施例中，當(dāng)在非易失性存儲器陣列和緩沖器之間進(jìn)行 傳送時(shí)，必須阻止其他命令的執(zhí)行。圖6D示出了用于處理這個(gè)情 況的方法660。在662中，啟動在^爰沖器和PCRAM之間的清洗或 傳送才喿作(以及，在一些實(shí)施例中，沒有其他^爰沖器可以用于^吏命 令能夠持續(xù)被發(fā)出)。例如，如圖6A-6C的方法600、 620、和640 所示，可以啟動這些清洗或傳送才喿作。在664中，忙4言號、或表示 設(shè)備不能接受命令的其他信號被設(shè)為"on"狀態(tài)。這個(gè)忙信號可以 用作乂人存儲設(shè)備的輸出，例如，在忙管腳上的輸出，和/或(如上所 討論)可以"，i裝，，作為通常在PSRAM設(shè)備或DRAM上所需的更 新周期。在666中，在緩沖器和非易失性存儲器之間的傳送發(fā)生。 一旦傳送完成，在668中，忙信號被重設(shè)為"off，狀態(tài)，并且命令 可繼續(xù)#1處理。
現(xiàn)在參考圖7A，描述關(guān)于根據(jù)本發(fā)明實(shí)施例的集成電路存儲 設(shè)備的第二結(jié)構(gòu)。存儲設(shè)備700包括被分成才莫擬NOR閃存區(qū)域704 和才莫擬PSRAM區(qū)域706的PCRAM陣列702。第一 SRAM緩沖器 708和第二 SRAM緩沖器710可以用于在PSRAM才莫擬期間讀取和 寫入數(shù)據(jù)。存儲設(shè)備700還包括獨(dú)立的程序緩沖器711，其用于存 儲當(dāng)設(shè)備模擬NOR閃存、或其他非易失性存儲器時(shí)所用的命令和/ 或數(shù)據(jù)。通常，程序緩沖器711的大小將通過發(fā)出命令所需的長度 (即，位數(shù))來確定，并且將地址和數(shù)據(jù)提供給模擬的NOR閃存。 例如，0.5Kb的程序存儲器可能足以用于許多應(yīng)用。如前所述，應(yīng) 該了解在一些實(shí)施例中，PCRAM陣列702可以由多個(gè)較小的陣列 構(gòu)成。另外，例如，以上參考圖2所述，在一些實(shí)施例中，第一 SRAM 緩沖器708、第二 SRAM緩沖器710、和/或程序緩沖器711可以由 多個(gè)較小的緩沖器構(gòu)成。
存儲設(shè)備700還可以包括控制器712，控制器包括閃存控制部 714和PSRAM4空制部716。在各種實(shí)施例中，控制器712可以是習(xí)犬 態(tài)機(jī)、微控制器、處理器、運(yùn)行如下所述的算法的備用邏輯電路、 或其他類型的電子控制電路。在一些實(shí)施例中，控制器712可以被 集成到存儲設(shè)備700中，而在其他實(shí)施例中，它可以是外部的。
閃存"芯片選4奪，，線F-CS718指向并啟動閃存控制部714,而 PSRAM "芯片選擇"線P-CS720指向并啟動PSRAM控制部716。 地址線722、數(shù)據(jù)線724、以及控制線726 (可包括寫入啟動(WE ) 線(未示出)、輸出啟動(OE)線(未示出)、地址有效(ADV) 線(未示出)、WAIT線(未示出)、和時(shí)鐘(CLK)線(未示出)) 被閃存控制部714和PSRAM控制部716共用。
在這個(gè)實(shí)施例中，當(dāng)存4諸i殳備700才莫擬i者如NOR閃存的閃存 時(shí)，程序緩沖器711接收將被存儲到模擬閃存中的數(shù)據(jù)。類似地， 如上所述，當(dāng)存儲設(shè)備700模擬PSRAM時(shí)，第一SRAM緩沖器
708和第二 SRAM緩沖器710提供雙緩沖方法以處理PSRAM和先 進(jìn)的非易失性存儲器(諸如PCRAM)之間的寫入等待時(shí)間中的差 異。另外，取決于總線結(jié)構(gòu)，在一些實(shí)施例中，緩沖器708、 710、 和711可以用于在/人一個(gè)類型的才莫擬存々者器中讀取的同時(shí)向另 一個(gè) 進(jìn)行寫入。例如， 一旦用于寫入模擬NOR的數(shù)據(jù)已被放到程序緩 沖器711中，則數(shù)據(jù)就可以被寫入模擬NOR存儲器，同時(shí)數(shù)據(jù)被 乂人沖莫擬PSRAM讀入到SRAM緩沖器708和/或710中。
在圖7B-7D中示出了用于處理PSRAM和諸如PCRAM的先進(jìn) 非易失性存儲器之間的寫入等待時(shí)間的差異的雙緩沖方法的操作。 在圖7B中，存儲設(shè)備700模擬PSRAM設(shè)備，并且將被寫入模擬 PSRAM設(shè)備的數(shù)據(jù)被寫入還沒有滿的第一 SRAM緩沖器708。在 圖7C中，第一 SRAM緩沖器708已滿，所以可以開始將數(shù)據(jù)從第 一 SRAM緩沖器708傳送到模擬的PSRAM區(qū)域706，同時(shí)用于模 擬PSRAM設(shè)備的新輸入數(shù)據(jù)可以被存儲在第二 SRAM緩沖器710 中。在圖7D中，來自第一SRAM緩沖器708的數(shù)據(jù)已在后臺被傳 送至PCRAM陣列的才莫擬PSRAM區(qū)域706,同時(shí)輸入數(shù)據(jù)4皮存儲 在第二 SRAM緩沖器710中。
圖8A示出了關(guān)于根據(jù)本發(fā)明實(shí)施例的集成電路存儲設(shè)備800 的另一個(gè)示例性結(jié)構(gòu)。圖8中所示的存儲設(shè)備800既模擬了諸如 PSRAM的高速存儲器，又模擬了諸如NOR閃存的低速非易失性存 儲器兩者，但是僅提供單個(gè)、統(tǒng)一的接口，其并不必須保持與 PSRAM或NOR閃存接口兼容。例如，至存儲設(shè)備800的接口可以 是類似PSRAM的，具有一些擴(kuò)展命令供NOR閃存模擬使用。
存儲設(shè)備800包括被分成才莫擬NOR閃存區(qū)域804和模擬 PSRAM區(qū)域806的PCRAM陣列802。第一 SRAM緩沖器808和 第二 SRAM緩沖器810可以用于在PSRAM模擬期間讀取和寫入凄t 據(jù)。在NOR閃存才莫擬期間，第二 SRAM緩沖器810可以用于程序
緩沖器，以存儲NOR閃存命令和/或數(shù)據(jù)。從PCRAM陣列802讀 取的數(shù)據(jù)可以被存儲到例如可以是集合關(guān)聯(lián)的高速緩沖存儲器的 輸出高速緩沖存儲器803。輸出高速緩沖存儲器可以是任何相對高 速的存儲器，諸如SRAM。應(yīng)了解，這種輸出高速緩沖存儲器可以 被增加到本文中所述的其他實(shí)施例。同樣，如前，在一些實(shí)施例中， PCRAM陣列802可以由多個(gè)^^小陣列構(gòu)成。另外，在一些實(shí)施例 中，例如，以上參考圖2的描述，第一 SRAM緩沖器808 、第二 SRAM 緩沖器810、和/或輸出高速緩沖存儲器803可以由多個(gè)較小緩沖器 構(gòu)成。另外，如本文中所述的所有實(shí)施例一樣，在一些實(shí)施例中， 陣列802可以使用除PCRAM之外的非易失性存儲帶，并且存儲設(shè) 備800可以模擬除PSRAM和NOR閃存之外的存儲器類型。
存儲設(shè)備800還可以包括控制器812。在圖8A所示的實(shí)施例 中，控制器812是通用的控制單元，其接收關(guān)于PSRAM模擬和NOR 閃存模擬的命令。如上，在各種實(shí)施例中，控制器812可以是狀態(tài) 機(jī)、微控制器、處理器、運(yùn)行如以下所述的算法的備用邏輯電路、 以及其他類型的電子控制電路。在一些實(shí)施例中，控制器812可以 被結(jié)合到存儲設(shè)備800中，而在其他實(shí)施例中，其可以是外部的。
存儲設(shè)備800僅包括單個(gè)芯片選擇(CS )線814，其用于PSRAM 和閃存才莫擬兩者。在內(nèi)部，閃存"芯片選擇"線(F-CS )818和PSRAM "芯片選4奪"線(P-CS) 820可以用于向控制器812指示哪種存4諸 器將被模擬，但是這些線并不是至存儲設(shè)備800的外部接口的一部 分。
在任何給定時(shí)間在存儲設(shè)備800中所使用的模擬的類型可以根 據(jù)正存取的地址、配置寄存器816的內(nèi)容、和/或CS線814的狀態(tài) 來確定。例如，如果CS線814被斷言(assert)并且地址是與才莫擬 PSRAM相關(guān)的一個(gè)，則該i殳備可以內(nèi)部選擇PSRAM才莫擬，并且 斷言P-CS線820。類似地，如果CS線814被斷言并且地址是與模
擬閃存相關(guān)的 一個(gè)，那么i殳備可以內(nèi)部選擇NOR閃存才莫擬，并且 斷言F-CS線818。例如，這個(gè)存儲器映射信息可以祐J呆持在配置寄 存器816中(在一些實(shí)施例中可以用于動態(tài)確定哪個(gè)地址塊用于才莫 擬閃存、以及哪個(gè)用于才莫擬PSRAM)。同樣，如以下將描述，在一 些實(shí)施例中，配置寄存器816可以用于將NOR閃存命令發(fā)送給存 儲設(shè)備800。在一些實(shí)施例中，如果CS線814被斷言，并且配置 寄存器816被配置為發(fā)布NOR閃存命令，那么存儲設(shè)備800將模 擬NOR閃存，并且內(nèi)部F-CS線818將-皮斷言。在一些實(shí)施例中， 在存儲設(shè)備800內(nèi)的選擇815中確定是才莫擬NOR閃存還是PSRAM。
存儲設(shè)備800還包括地址線822、數(shù)據(jù)線824、以及控制線826 (可包4舌寫入啟動(WE)線(未示出)、輸出啟動(OE)線(未示 出)、地址有效(ADV)線(未示出)、WAIT線(未示出)、和時(shí) 鐘(CLK)線(未示出))。這些線可以用于閃存模擬和PSRAM模 擬。在存4諸i殳備800中，與4lr入的地址無關(guān)，NOR和PSRAM才莫擬 可以具有用于基本命令(諸如讀取、寫入、突發(fā)讀取、突發(fā)寫入、 讀取/設(shè)置寄存器、備用、和/或深度休眠狀態(tài))的相同命令接口。 某些NOR專有特征和命令，諸如暫停/回復(fù)、保護(hù)、鎖定、CFI讀 取、設(shè)備ID、讀取狀態(tài)、和其他NOR專有命令可以使用諸如配置 寄存器816的配置寄存器來處理。
類似于參考圖3A-3D所述的實(shí)施例，存儲器800可以在PSRAM 模擬期間使用雙緩沖方法來處理在將被才莫擬的PSRAM和PCRAM 陣列802之間的寫入等4寺時(shí)間差異。如圖8B所示，當(dāng)?shù)谝?SRAM 緩沖器808滿時(shí)，數(shù)據(jù)可以從第一 SRAM緩沖器808傳送至PCRAM 陣列802,而輸入凄t據(jù)祐J呆持在第二 SRAMI爰沖器810中。在一些 實(shí)施例中，在同步讀取才喿作期間，多個(gè)字凈皮讀出并且傳送到第一 SRAM緩沖器808、第二 SRAM緩沖器810、和/或輸出高速緩沖存 儲器803中。在一些實(shí)施例中，在同步寫入才喿作期間，第一SRAM緩沖器808可以用于在向PCRAM陣列802寫入期間緩沖頁，而第 二 SRAM緩沖器810用于保持易失性數(shù)據(jù)的快速存取-讀取和寫 入。應(yīng)了解，當(dāng)以此方式使用時(shí)，緩沖器可以對換，使第一SRAM 緩沖器808用于保持易失去性數(shù)據(jù)的快速存取，而第二 SRAM緩沖 器810在向PCRAM陣列802寫入期間纟爰沖頁。在一些實(shí)施例，第 一 SRAM緩沖器808和第二 SRAM緩沖器810可以支持高速緩沖 存儲器操作，以減少在對PCRAM陣列802進(jìn)行寫入存取期間忙時(shí) 間開銷。
圖9示出了類似的實(shí)施例，其中，集成電路存4渚設(shè)備900包括 單獨(dú)的程序緩沖器911。存儲設(shè)備900包括被分成模擬NOR閃存區(qū) i或904和才莫擬PSRAM區(qū)i或906的PCRAM陣列902。第一 SRAM 緩沖器908和第二 SRAM緩沖器910可以用于在PSRAM模擬期間 讀取和寫入數(shù)據(jù)。存儲設(shè)備900還包括單獨(dú)的程序存儲器911,其 用于存儲當(dāng)設(shè)備模擬NOR閃存、或其他非易失性存儲器時(shí)所使用 的命令和/或教:據(jù)。應(yīng)了解，在一些實(shí)施例中，PCRAM陣列902可 以由多個(gè)4交小陣列構(gòu)成。另外，在一些實(shí)施例中，例如，如以上參 考圖2所述，第一 SRAM纟爰沖器908、第二 SRAM《爰沖器910、和 /或程序緩沖器911可以由多個(gè)較小緩沖器構(gòu)成。
存儲設(shè)備900還可以包括接收用于PSRAM才莫擬和NOR閃存 模擬的命令的控制器912。存儲設(shè)備900僅包括單個(gè)芯片選擇(CS ) 線914，其用于PSRAM和閃存模擬。在內(nèi)部，閃存"芯片選擇" 線(F-CS ) 918和PSRAM "芯片選擇，，線(P-CS ) 920可用于向控 制器912指示哪種類型的存儲器將被模擬，但是這些線并不是至存 儲設(shè)備900的外部接口的一部分。如以上參考圖8所述，任何給定 時(shí)間在存儲設(shè)備900中使用的模擬的類型可以根據(jù)正在被存取的地 址、配置寄存器916的內(nèi)容、和/或CS線914的狀態(tài)來確定。在存 儲設(shè)備900內(nèi)的選擇器915中確定是模擬NOR閃存還是PSRAM。
存儲設(shè)備900還包括地址線922、數(shù)據(jù)線924、以及控制線926 (可包括寫入啟動(WE)線(未示出)、輸出啟動(OE)線(未示 出)、地址有效(ADV)線(未示出)、WAIT線(未示出)、時(shí)鐘 (CLK)線(未示出)、和/或可以用于閃存才莫擬和PSRAM才莫擬的 其他控制線)。在存儲設(shè)備卯O中，NOR和PSRAM模擬可以具有 用于某些基本命令(諸如讀取、寫入、突發(fā)讀取、突發(fā)寫入、讀取 /設(shè)置寄存器、備用、和/或深度睡眠狀態(tài))的相同命令接口。某些 NOR專有特征和命令，諸如暫停/回復(fù)、保護(hù)、鎖定、CFI讀取、 設(shè)備ID、讀取狀態(tài)、和其他NOR專有命令可以使用諸如配置寄存 器916的配置寄存器來處理。
當(dāng)存儲設(shè)備900才莫擬諸如NOR閃存的閃存時(shí)，程序緩沖器911 接收將被存儲在模擬閃存中的數(shù)據(jù)。類似地，如上所述，當(dāng)存儲設(shè) 備900模擬PSRAM時(shí)，第一 SRAM緩沖器908和第二 SRAM緩 沖器910提供雙緩沖方法來處理在PSRAM和諸如PCRAM的先進(jìn) 非易失性存儲器之間的寫入等待時(shí)間的差異?？蛇x地，如上所述， 第一 SRAM緩沖器908和第二 SRAM緩沖器910可以用于高速緩 沖數(shù)據(jù)。在一些實(shí)施例中，當(dāng)存儲設(shè)備900模擬閃存時(shí)，第一SRAM 緩沖器908和第二 SRAM緩沖器910可以用作高速緩沖存儲器，和 /或當(dāng)存儲設(shè)備900模擬PSRAM時(shí)，程序緩沖器911可以用作高速 緩沖存儲器。另外，如上所討論，取決于總線結(jié)構(gòu)，在一些實(shí)施例 中，1￡沖器908、 910、和911可以用于允i午/人一個(gè)類型的才莫擬存^f諸 器開始讀取而對另 一個(gè)進(jìn)4亍寫入。
圖10和圖ll分別示出了 PCRAM存儲器元件和PCRAM設(shè)備
例的"先進(jìn)"非易失性存儲器。通常，在PCRAM中使用的存儲器 元件是包括相變材料的相變存儲元件。相變材料可以在至少兩個(gè)不 同的晶化狀態(tài)之間切換(即，相變材料可以采用至少兩種不同程度
的晶化)，其中，每個(gè)晶化狀態(tài)可以用于表示存儲狀態(tài)。當(dāng)可能的 晶化狀態(tài)的數(shù)目為二時(shí)，具有高度晶化的晶化狀態(tài)也被稱為"結(jié)晶 狀態(tài)"，而具有低度晶化的晶化狀態(tài)也被稱為"非結(jié)晶狀態(tài)"。不同 的晶化狀態(tài)可以通過它們不同的電特性，尤其是它們不同的電阻來 相互區(qū)分。例如，具有高度晶化(有序的原子結(jié)構(gòu))的晶化狀態(tài)通 常具有比具有低度晶化(無序的原子結(jié)構(gòu))的晶化狀態(tài)更低的電阻。 為了簡單，在以下將4叚定相變材^l"可以采用兩種晶化狀態(tài)("非結(jié) 晶狀態(tài)"和"結(jié)晶狀態(tài)")，然而，應(yīng)了解，還可以4吏用額外的中間 狀態(tài)。
相變存儲元件由于相變材料的溫度改變而可以從非結(jié)晶狀態(tài) 變?yōu)榻Y(jié)晶狀態(tài)(反之亦然)。這些溫度改變可以是由于不同的方法
引起的。例如，電流可以;故驅(qū)動通過相變材并牛(或者電壓可以^皮施 加在相變材并+上)。另外，電流或電壓可以^皮反々貴^^妄近相變材料 放置的電阻加熱器。為了確定可變電阻存儲元件的存儲狀態(tài)，讀出 電流可以通過相變材料(或者讀出電壓可以被施加在整個(gè)相變材料阻。
圖10示出了示例性相變存儲元件1000 (孔內(nèi)有源類型， active-in-via type )的截面圖。相變存4諸元件1000包4舌第 一電才及1002、 相變材泮牛1004、第二電才及1006、和絕纟彖材泮牛1008。相變材泮+1004 被絕緣材料1008橫向包圍。為了使用在存儲單元中的相變存儲元 件，可以將諸如晶體管、二極管、或另一個(gè)有源器件的選擇器件(未 示出)連4妄至第一電才及1002或第二電才及1006，以控制經(jīng)由第一電 才及1002和/或第二電才及1006向相變材并牛1004施加電流或電壓。為 了將相變材料1004設(shè)為結(jié)晶狀態(tài)，必須向相變材料1004施加電流 脈沖和/或電壓脈沖，其中，脈沖參數(shù)經(jīng)過選擇以使相變材料1004 被加熱到其晶化溫度之上，同時(shí)保持溫度低于相變材料1004的融
化溫度。為了將相變材料1004設(shè)為非結(jié)晶狀態(tài)，可以向相變材料 1004施加電流月永沖和/或電壓月永沖，其中，月永沖參凄t經(jīng)過選擇以4吏 相變材料1004被快速加熱至其融化溫度之上，并且被快速冷卻。
相變材料1004可以包括各種材料。根據(jù)一個(gè)實(shí)施例，相變材 料1004可以包括或包含石克屬合金(包括元素周期表的IV族的一個(gè) 或多個(gè)元素)。根據(jù)另一個(gè)實(shí)施例，相變材料1004可以包括或包含 石克屬化合物材料，諸如GeSbTe、 SbTe、 GeTe或AglnSbTe。才艮據(jù)另 一個(gè)實(shí)施例，相變材料1004可以包括或包含v5危屬自由基材料，諸 ^口GeSb、 GaSb、 InSb或GeGalnSb。才艮才居另一個(gè)實(shí)施例，相變才才泮牛 1004可以包括或包含任何適當(dāng)材料(包括元素中Ge、 Sb、 Te、 Ga、 Bi、 Pb、 Sn、 Si、 P、 O、 As、 In、 Se、和S中的一個(gè)或多個(gè))。
才艮據(jù)一個(gè)實(shí)施例，第一電才及1002和第二電才及1006中的至少一 個(gè)可以包4舌或包含Ti、 V、 Cr、 Zr、 Nb、 Mo、 Hf、 Ta、 W、或其混 合物或合金。根據(jù)另一個(gè)實(shí)施例，第一電極1002和第二電極1006 中的至少一個(gè)可以包括或包含Ti、 V、 Cr、 Zr、 Nb、 Mo、 Hf、 Ta、 W和從由B、 C、 N、 O、 Al、 Si、 P、 S、和/或其混合物和合金構(gòu) 成的組中選出的兩個(gè)或兩個(gè)以上元素。這些材料的實(shí)例包括TiCN、 TiAlN、 TiSiN、 W—A1203和Cr—A1203 。
圖11示出了包括寫入脈沖發(fā)生器1102、分配電路1104、相變 存々者元件1106 (例如，如上所述的相變存卡者元件1000)、和讀出方文 大器1108的PCRAM設(shè)備1100的框圖。根據(jù)一個(gè)實(shí)施例，寫入脈 沖發(fā)生器1102產(chǎn)生經(jīng)由分配電路1104提供給相變存儲元件1106 的電流脈沖或電壓脈沖，從而對相變存儲元件1106的存儲狀態(tài)進(jìn) 行編程。根據(jù)一個(gè)實(shí)施例，分配電路1104包括多個(gè)晶體管，它們 將直流電流脈沖或直流電壓脈沖提供給相變存儲元件1106或接近 相變存儲元件1106放置的加熱器(未示出)。
如已指出的，相變存儲元件1106的相變材泮牛可以在溫度變化 的影響下從非結(jié)晶狀態(tài)變?yōu)榻Y(jié)晶狀態(tài)(或反之亦然)。更普遍地， 相變材料可以在溫度變化的影響下從第 一程度的晶化變?yōu)榈诙?度的晶化(或反之亦然)。例如，位值"0"可以被分配給第一 (低) 程度的晶化，以及位值"1"可以被分配給第二 (高)程度的晶化。 由于不同程度的晶化暗示不同的電阻，所以讀出放大器1108能夠 根據(jù)相變材料的電阻來確定一個(gè)相變存儲元件1106的存儲狀態(tài)。
為了實(shí)現(xiàn)高存儲器密度，相變存儲元件1106可能夠存儲多位 數(shù)據(jù)，即，相變材料可以被編程為兩個(gè)以上的電阻值。例如，如果 相變存儲元件1106 ^皮編程為三個(gè)可能的電阻水平之一，那么每個(gè) 存卡者元件可以存^f諸1.5位的凄t據(jù)。如果相變存4諸元件;陂編程為四個(gè) 可能的電阻水平之一，那么每個(gè)存儲元件可以存儲2位的數(shù)據(jù)，等 等。
因而，總之，本發(fā)明的實(shí)施例提供了包括非易失性存儲器陣列 (包括第 一模擬存儲區(qū)域和第二模擬存儲區(qū)域)和具有第 一接口的 控制器的集成電路存儲設(shè)備。存儲設(shè)備被配置為模擬第一模擬存儲 器類型和第二模擬存儲器類型。存儲設(shè)備還被配置為當(dāng)存儲設(shè)備模 擬第一模擬存儲器類型時(shí)將數(shù)據(jù)存儲在第一模擬存儲器區(qū)域中，以 及當(dāng)存儲設(shè)備模擬第二模擬存儲器類型時(shí)將數(shù)據(jù)存儲在第二模擬 存儲器區(qū)域中。
在一些實(shí)施例中，第一模擬存儲器類型是非易失性存儲器類 型，以及第二模擬存儲器類型是易失性存儲器類型。在一些實(shí)施例 中，第一模擬存儲器類型是NOR閃存。在一些實(shí)施例中，第二模 擬存儲器類型是偽靜態(tài)隨機(jī)存取存儲器(PSRAM)。
在一些實(shí)施例中，第一接口被配置為提供對第一模擬存儲器類 型和第二模擬存儲器類型的存取。 一些這樣的實(shí)施例還包括選擇
器，被配置為選擇模擬第 一模擬存儲器類型還是第二模擬存儲器類 型。在這些實(shí)施例的某些實(shí)施例中，選擇器^皮配置為至少部分基于 將被存取的存儲器地址來確定模擬第一模擬存儲器類型還是第二 模擬存儲器類型。在一些實(shí)施例中，選擇器被配置為至少部分基于 配置寄存器的內(nèi)容來確定模擬第一模擬存儲器類型還是第二模擬 存儲器類型。
在一些實(shí)施例中，控制器包括控制第 一模擬存儲器類型的模擬 的第 一控制部和控制第二模擬存儲器類型的模擬的第二控制部。在 一些這樣的實(shí)施例中，控制器還包括第二接口。第一接口可以與第 一控制部相關(guān)聯(lián)，以及第二接口可以與第二控制部相關(guān)聯(lián)。在一些 實(shí)施例中，第一4妄口包4舌啟動第一控制部的第一芯片啟動線，以及 第二4妄口包4舌啟動第二4空制部的第二芯片啟動線。在一些實(shí)施例
中，控制器還包括共用接口，具有被第一控制部和第二控制部共 用的一條或多條線。
在一些實(shí)施例中，存儲設(shè)備模擬第一模擬存儲器類型的定時(shí)和 第二模擬存儲器類型的定時(shí)。在一些實(shí)施例中，存儲設(shè)備使用易失
性存儲器類型的模擬更新周期來隱藏用于將數(shù)據(jù)寫入非易失性存 儲器陣列的等待時(shí)間。在一些實(shí)施例中，非易失性存儲器陣列可以 包括相變隨機(jī)存取存儲器(PCRAM)。
在一些實(shí)施例中，本發(fā)明提供了 一種提供對單個(gè)集成電路存儲 設(shè)備內(nèi)的多個(gè)存儲器類型的存取的方法。該方法包括提供包括第 一模擬存儲器區(qū)域和第二模擬存儲器區(qū)域的非易失性存儲器陣列； 將存儲設(shè)備配置為模擬第 一模擬存儲器類型和第二模擬存儲器類 型；將存儲設(shè)備配置為當(dāng)存儲設(shè)備模擬第一模擬存儲器類型時(shí)將數(shù) 據(jù)存儲在第一模擬存儲器區(qū)域中，以及當(dāng)存儲設(shè)備模擬第二模擬存 儲器類型時(shí)將數(shù)據(jù)存儲在第二模擬存儲器區(qū)域中。
在一些實(shí)施例中，將存儲設(shè)備配置為模擬第 一模擬存儲器類型
和第二模擬存儲器類型包括配置存儲設(shè)備，以模擬非易失性存儲 器類型；以及配置存儲設(shè)備以模擬易失性存儲器類型。在一些實(shí)施 例中，配置存儲設(shè)備以模擬非易失性存儲器類型包括配置存儲設(shè) 備以才莫擬NOR閃存。在一些實(shí)施例中，配置存^B殳備以4莫擬易失 性存儲器類型包括配置存儲設(shè)備以模擬偽靜態(tài)隨機(jī)存取存儲器 (PSRAM )。
在一些實(shí)施例中，配置存儲設(shè)備以模擬第一模擬存儲器類型和 第二模擬存儲器類型包括提供與第一模擬存儲器類型和第二模擬 存儲器類型的單個(gè)接口。 一些這種實(shí)施例還包括提供選擇器，選 擇器被配置為確定模擬第一模擬存儲器類型還是第二模擬存儲器 類型。在一些實(shí)施例中，提供選擇器包括提供被配置為至少部分 基于存儲器地址來確定模擬第一模擬存儲器類型還是第二模擬存 儲器類型的選擇器。在一些實(shí)施例中，提供選擇器包括提供被配 置為基于配置寄存器的內(nèi)容來確定模擬第 一模擬存儲器類型還是 第二模擬存儲器類型的選擇器。
在一些實(shí)施例中，配置存儲設(shè)備以模擬第一模擬存儲器類型和 第二模擬存儲器類型包括提供與第 一存儲器類型的第 一接口和提 供與第二存儲器類型的第二接口。在一些實(shí)施例中，提供與第一存 儲器類型的第一接口包括提供第一芯片選擇線，其選擇模擬第一 存儲器類型，以及提供與第二存儲器類型的第二接口包括提供第 二芯片選擇線，選擇模擬第二存儲器類型。
在一些實(shí)施例中，配置存儲設(shè)備以模擬第一模擬存儲器類型和 第二模擬存儲器類型包括配置存儲設(shè)備以模擬第一模擬存儲器類 型的定時(shí)和第二模擬存儲器類型的定時(shí)。在一些實(shí)施例中，配置存 儲設(shè)備以模擬第一模擬存儲器類型和第二模擬存儲器類型包括配 置存儲設(shè)備以模擬易失性存儲器類型，以及該方法還包括使用易
失性存儲器類型的模擬更新周期來隱藏用于將數(shù)據(jù)寫入非易失性 存儲器陣列的等待時(shí)間。在一些實(shí)施例中，提供非易失性存儲器陣
列包括提供相變隨機(jī)存取存儲器(PCRAM)陣列。
本發(fā)明的一些實(shí)施例提供了 一種存儲設(shè)備，其包括相變隨機(jī)存 取存儲器(PCRAM)陣列、控制器、連接至控制器并被配置為啟 動閃存的模擬的第 一 芯片啟動線、以及連接至控制器并被配置為啟 動偽靜態(tài)隨機(jī)存取存儲器(PSRAM)的第二芯片啟動線。存儲設(shè)備 被配置為當(dāng)?shù)谝恍酒瑔泳€被置位時(shí)將數(shù)據(jù)存儲在PCRAM陣列的 第一區(qū)域中，以及當(dāng)?shù)诙酒瑔泳€被置位時(shí)將數(shù)據(jù)存儲在 PCRAM陣列的第二區(qū)i或中。
在一些實(shí)施例中，本發(fā)明提供了 一種包括非易失性存儲器陣列 的集成電路存儲設(shè)備，該非易失性存儲器陣列具有被配置為模擬具 有比非易失性存儲器陣列更少等待時(shí)間的易失性存儲器的模擬存 儲器區(qū)域。該存儲設(shè)備還包括控制器，被配置為在模擬易失性存 儲器類型的同時(shí)，模擬易失性存儲器類型的存儲器的更新周期，以 提供用于向非易失性存儲器陣列的模擬存儲器區(qū)域中寫入或從該 才莫擬存儲器區(qū)域中讀取的額外時(shí)間。
在一些實(shí)施例中，易失性存儲器類型是偽靜態(tài)隨機(jī)存取存儲器 (PSRAM)。在一些實(shí)施例中，非易失性存儲器陣列包括相變隨機(jī) 存取存儲器(PCRAM)。
在一些實(shí)施例中，存儲設(shè)備還包括第一緩沖存儲器，第一緩 沖存儲器存儲將被傳送至模擬存儲器區(qū)域的數(shù)據(jù)。在一些實(shí)施例 中，存儲設(shè)備還包括第二緩沖存儲器，第二緩沖存儲器存儲將被 傳送至模擬存儲器區(qū)域的數(shù)據(jù)。在一些實(shí)施例中，控制器還被配置 為在第一緩沖存儲器滿之前將數(shù)據(jù)存儲在第一緩沖存儲器中，以在 將第一緩沖存儲器的內(nèi)容傳送至模擬存儲器區(qū)域的同時(shí)將數(shù)據(jù)存
儲在第二緩沖存儲器中，以及如果第二緩沖存儲器滿并且第一緩沖 存儲器的內(nèi)容傳送未完成，則模擬更新周期。
在一些實(shí)施例中，第 一緩沖器和第二緩沖器具有與易失性存儲 器類型的等待時(shí)間相等或更少的等待時(shí)間。在一些實(shí)施例中，控制 器還被配置為模擬非易失性存儲器類型。
在一些實(shí)施例中，本發(fā)明提供一種模擬易失性存儲器類型的方
法，包括將數(shù)據(jù)存儲在非易失性存儲器陣列的模擬存儲器區(qū)域中； 模擬易失性存儲器類型，易失性存儲器類型具有比非易失性存儲器 陣列更少的等待時(shí)間；以及模擬易失性存儲器類型的存儲器的更新 周期，以提供用于寫入非易失性存儲器陣列的模擬存儲器區(qū)域或從 該才莫擬存^f諸器區(qū)域讀取的額外時(shí)間。
在一些實(shí)施例中，模擬易失性存儲器類型包括模擬偽靜態(tài)隨 機(jī)存取存儲器(PSRAM)。在一些實(shí)施例中，將數(shù)據(jù)存儲在非易失 性存儲器陣列的模擬存儲器區(qū)域中包括將數(shù)據(jù)存儲在相變隨機(jī)存 取存儲器(PCRAM)陣列的模擬存儲器區(qū)域中。
在一些實(shí)施例中，將數(shù)據(jù)儲在非易失性存儲器陣列的模擬存儲 器區(qū)域中包括將數(shù)據(jù)存儲在第一緩沖存儲器中，以及將數(shù)據(jù)從第 一緩沖存儲器傳送至非易失性存儲器陣列的模擬區(qū)域。
在一些實(shí)施例中，將數(shù)據(jù)存儲在非易失性存儲器陣列的模擬存 儲器區(qū)域中包括將數(shù)據(jù)存儲在第一緩沖存儲器中，以及將數(shù)據(jù)存 儲在第二緩沖存儲器中并在第 一緩沖存儲器滿時(shí)將數(shù)據(jù)從第 一緩 沖存儲器傳送至模擬區(qū)域。模擬易失性存儲器類型的存儲器的更新 周期可以包括當(dāng)?shù)诙彌_存儲器滿并且傳送第一緩沖存儲器的內(nèi) 容未完成時(shí)，模擬易失性存儲器類型的存儲器的更新周期。 一些實(shí) 施例還包括在第二緩沖器存儲器滿時(shí)，返回將數(shù)據(jù)存儲在第一緩
沖存儲器中，并將數(shù)據(jù)從第二緩沖存儲器傳送至模擬區(qū)域。在這些
實(shí)施例中，模擬易失性存儲器類型的存儲器的更新周期可以包括 當(dāng)?shù)谝痪彌_存儲器滿并且傳送第二緩沖存儲器的內(nèi)容未完成時(shí)，模 擬易失性存儲器類型的存儲器的更新周期。
在一些實(shí)施例中，將數(shù)據(jù)存儲在第 一緩沖存儲器中包括將數(shù)據(jù) 存儲在具有與易失性存儲器類型的等待時(shí)間相等或更少的等待時(shí) 間的第一緩沖存儲器中，以及將數(shù)據(jù)存儲在第二緩沖存儲器中包括 將數(shù)據(jù)存儲在具有與易失性存儲器類型的等待時(shí)間相等或更少的 等待時(shí)間的第二緩沖存儲器中。
在一些實(shí)施例中，本發(fā)明提供了包括相變隨才幾存取存儲器 (PCRAM)陣列、和控制器的存儲設(shè)備。控制器被配置為通過將 數(shù)據(jù)存儲在PCRAM陣列中、以及模擬易失性存儲器類型的存儲器
額外時(shí)間，來才莫擬具有比PCRAM陣列更少等4寺時(shí)間的易失性存+者 器類型。
在一些實(shí)施例中，易失性存儲器類型是偽靜態(tài)隨機(jī)存取存儲器 (PSRAM)。在一些實(shí)施例中，存儲設(shè)備還包括第一緩沖存儲器， 第一緩沖存4諸器存4渚待傳送至PCRAM陣列的^t據(jù)。 一些實(shí)施例還 包括第二緩沖存儲器，第二緩沖存儲器存儲待傳送至PCRAM陣 列的數(shù)據(jù)。
在一些實(shí)施例中，控制器還被配置為在第一緩沖存儲器滿之 前，將數(shù)據(jù)存儲在第一緩沖存儲器中，以在將第一緩沖存儲器的內(nèi) 容傳送至PCRAM陣列的同時(shí)，將數(shù)據(jù)存儲在第二緩沖存儲器中， 以及如果第二緩沖存儲器滿，并且傳送第一緩沖存儲器的內(nèi)容未完 成，則模擬更新周期。在一些實(shí)施例中，第一緩沖器和第二緩沖器 具有與易失性存儲器類型的等待時(shí)間相等或更少的等待時(shí)間。
在一些實(shí)施例中，本發(fā)明提供了一種包括存儲器陣列、控制器、 緩沖器、和緩沖器配置寄存器的集成電路存儲設(shè)備，緩沖器被配置
沖器配置寄存器被配置為控制緩沖器的操作。存儲設(shè)備被配置為模 擬與存儲器陣列的存儲器類型不同的模擬存儲器類型，以及當(dāng)存儲 設(shè)備模擬第 一模擬存儲器類型時(shí)，將數(shù)據(jù)存儲在存儲器陣列的第一 部分中。
在一些實(shí)施例中，緩沖器配置寄存器被配置為在"清洗"命令 被存儲在緩沖器配置寄存器之后，指示緩沖器將數(shù)據(jù)傳送至存儲器 陣列的第一部分。在一些實(shí)施例中，緩沖器配置寄存器被配置為在 對模擬存儲器類型發(fā)出額外寫入命令之后，指示緩沖器傳送其內(nèi) 容。在一些實(shí)施例中，緩沖器配置寄存器被配置為指示緩沖器傳送 緩沖器的全部內(nèi)容。在一些實(shí)施例中，緩沖器^皮配置為多個(gè)組塊， 緩沖器配置寄存器被配置為指示緩沖器傳送多個(gè)組塊中的指定組 塊。
在一些實(shí)施例中，控制器被配置為在將數(shù)據(jù)傳送至存儲器陣列 的第一部分之前，將忙信號置位，并且在傳送數(shù)據(jù)之后將忙信號復(fù) 位。在一些實(shí)施例中，模擬存儲器類型是易失性存儲器類型，以及 忙信號包括用于模擬存儲器類型的更新信號。
在一些實(shí)施例中，緩沖器配置寄存器被配置為在將"讀取"命 令存儲在緩沖器配置寄存器中之后，指示緩沖器傳送來自存儲器陣 列的第一部分的數(shù)據(jù)。在一些這樣的實(shí)施例中，緩沖器被配置為多 個(gè)組塊，并且緩沖器配置寄存器被配置為指示緩沖器傳送多個(gè)組塊 中的特定組塊。在一些實(shí)施例中，控制器被配置為在將數(shù)據(jù)傳送至 存儲器陣列的第一部分之前，將忙信號置位，并且在傳送數(shù)據(jù)之后， 將忙信號復(fù)位。
在一些實(shí)施例中，根據(jù)模擬存儲器類型的屬性來配置緩沖器配 置寄存器。
在 一 些實(shí)施例中，本發(fā)明提供了 一種提供對模擬存儲器類型的
存取方法。該方法包括提供存儲器陣列；對不同于存儲器陣列的 存儲器類型的模擬存儲器類型進(jìn)行模擬；將從存儲器陣列讀取或?qū)?寫入存儲器陣列的數(shù)據(jù)存儲在緩沖器中；以及使用緩沖器配置寄存 器來控制緩沖器的操作。
在一些實(shí)施例中，使用緩沖器配置寄存器來控制緩沖器的操作 包括通過在緩沖器配置寄存器中放置"清洗"命令，來指示緩沖 器將數(shù)據(jù)傳送至存儲器陣列的第一部分。 一些實(shí)施例還包括在傳 送數(shù)據(jù)之前一直等待，直到發(fā)出用于該模擬存儲器類型的額外的寫 入命令。在一些實(shí)施例中，指示緩沖器將數(shù)據(jù)傳送至存儲器陣列的 第一部分包括指示緩沖器傳送緩沖器的全部內(nèi)容。在一些實(shí)施例 中，指示緩沖器將數(shù)據(jù)傳送至存儲器陣列的第一部分包括指示緩沖 器傳送緩沖器的所選部分的內(nèi)容。
一些實(shí)施例還包括在將數(shù)據(jù)從緩沖器傳送至存儲器陣列的第 一部分之前，將忙信號置位；以及在將數(shù)據(jù)從緩沖器傳送至存儲器 陣列的第一部分之后，將忙信號復(fù)位。在一些這樣的實(shí)施例中，對 模擬存儲器類型進(jìn)行模擬包括模擬易失性存儲器類型，以及將忙信 號置位包括為易失性存儲器類型設(shè)置更新信號。
在一些實(shí)施例中，使用緩沖器配置寄存器控制緩沖器的操作包 括通過在緩沖器配置寄存器中放置"讀取"命令，來指示緩沖器 傳送來自存儲器陣列的第一部分的數(shù)據(jù)。在一些實(shí)施例中，指示緩 沖器傳送來自存儲器陣列的第 一部分的數(shù)據(jù)包括指示緩沖器傳送 緩沖器的所選部分的內(nèi)容。
在一些實(shí)施例中，使用緩沖器配置寄存器控制緩沖器的操作包
括設(shè)置緩沖器配置寄存器，以根據(jù)模擬存儲器的屬性來調(diào)節(jié)存儲 設(shè)備的性能。在一些實(shí)施例中，設(shè)置緩沖器配置寄存器以根據(jù)模擬 存儲器的屬性來調(diào)節(jié)存儲設(shè)備的性能包括設(shè)置緩沖器寄存器，以 根據(jù)模擬存儲器類型的定時(shí)來調(diào)節(jié)存儲設(shè)備的性能。在一些實(shí)施例 中，提供存儲器陣列包括提供非易失性存儲器陣列。
在一些實(shí)施例中，本發(fā)明提供了 一種包括相變隨機(jī)存取存儲器 (PCRAM)陣列、控制器、緩沖器、和緩沖器配置寄存器的存儲 設(shè)備，該緩沖器^皮配置為存儲從PCRAM陣列讀取或?qū)懭隤CRAM
的等待時(shí)間，以及緩沖器配置寄存器被配置為控制將數(shù)據(jù)讀取到緩 沖器以及清洗來自緩沖器的數(shù)據(jù)。存儲設(shè)備被配置為模擬易失性存 儲器類型，以及當(dāng)存儲設(shè)備模擬第一模擬存儲器類型時(shí)，將數(shù)據(jù)存 儲在PCRAM陣列的第一部分。在一些實(shí)施例中，緩沖器配置寄存 器被配置為使存儲設(shè)備模擬易失性存儲器類型的定時(shí)特性。
雖然已參考特定實(shí)施例具體示出和描述了本發(fā)明，但是本領(lǐng)域 的技術(shù)人員應(yīng)了解，在不脫離本發(fā)明的精神和范圍的情況下，可以 估文出各種形式和細(xì)節(jié)的改變。例如，雖然本發(fā)明已#1描述為<吏用 PCRAM來模擬PSRAM和NOR閃存，但是應(yīng)了解，其他類型的存 儲器也可以被模擬，并且諸如CBRAM、碳存儲器、MRAM或其他 非易失性存儲器技術(shù)的其他類型的非易失性存儲器可以用于模擬。 因而，本發(fā)明的范圍僅由所附的權(quán)利要求表示，并且因此包含在權(quán) 利要求的等同物的含義和范圍內(nèi)的所有改變。
權(quán)利要求
1. 一種集成電路的存儲設(shè)備，包括:非易失性存儲器陣列，包括第一模擬存儲器區(qū)域和第二模擬存儲器區(qū)域；以及控制器，連接至所述陣列，所述控制器具有第一接口；其中，所述存儲設(shè)備被配置為模擬第一模擬存儲器類型和第二模擬存儲器類型，以及其中，所述存儲設(shè)備被配置為:當(dāng)所述存儲設(shè)備模擬所述第一模擬存儲器類型時(shí)，將數(shù)據(jù)存儲在所述第一模擬存儲器區(qū)域中，以及當(dāng)所述存儲設(shè)備模擬所述第二模擬存儲器類型時(shí)，將數(shù)據(jù)存儲在所述第二模擬存儲器區(qū)域中。
2. 根據(jù)權(quán)利要求1所述的存儲設(shè)備，其中，所述第一模擬存儲器 類型是非易失性存儲器類型，以及所述第二模擬存儲器類型是 易失性存儲器類型。
3. 根據(jù)權(quán)利要求2所述的存儲設(shè)備，其中，所述第一模擬存儲器 類型是NOR閃存。
4. 根據(jù)權(quán)利要求2所述的存儲設(shè)備，其中，所述第二模擬存儲器 類型是偽靜態(tài)隨機(jī)存取存儲器(PSRAM)。
5. 根據(jù)權(quán)利要求1所述的存儲設(shè)備，其中，所述第一接口被配置 為提供對所述第一模擬存儲器類型和所述第二模擬存儲器類 型的存取。
6. 根據(jù)權(quán)利要求5所述的存儲設(shè)備，還包括選擇器，被配置為 選擇模擬所述第一模擬存儲器類型還是所述第二模擬存儲器 類型。
7. 根據(jù)權(quán)利要求6所述的存儲設(shè)備，其中，所述選擇器被配置為 至少部分基于將被存取的存儲器地址，確定模擬所述第一模擬 存儲器類型還是所述第二^t擬存儲器類型。
8. 根據(jù)權(quán)利要求6所述的存儲設(shè)備，其中，所述選擇器被配置為 至少部分基于配置寄存器的內(nèi)容，確定模擬所述第一模擬存儲 器類型還是所述第二模擬存儲器類型。
9. 根據(jù)權(quán)利要求1所述的存儲設(shè)備，其中，所述控制器包括控 制所述第 一模擬存儲器類型的模擬的第 一控制部；以及控制所 述第二模擬存儲器類型的模擬的第二控制部。
10. 根據(jù)權(quán)利要求9所述的存儲設(shè)備，其中，所述控制器還包括第 二接口，以及其中，所述第一接口與所述第一控制部相關(guān)聯(lián)， 以及所述第二接口與所述第二控制部相關(guān)聯(lián)。
11. 根據(jù)權(quán)利要求10所述的存儲設(shè)備，其中，所述第一接口包括 啟動所述第一控制部的第一芯片啟動線，以及所述第二接口包 括啟動所述第二控制部的第二芯片啟動線。
12. 根據(jù)權(quán)利要求9所述的存儲設(shè)備，其中，所述控制器還包括 共用4妄口 ，所述共用4妄口包括"陂所述第一控制部和所述第二控 制部所共用的 一條或多條線。
13. 根據(jù)權(quán)利要求1所述的存儲設(shè)備，其中，所述存儲設(shè)備模擬所 述第 一模擬存儲器類型的定時(shí)和所述第二模擬存儲器類型的定時(shí)。
14. 根據(jù)權(quán)利要求1所述的存儲設(shè)備，其中，所述存儲設(shè)備使用易 失性存儲器類型的模擬更新周期來隱藏用于將數(shù)據(jù)寫入所述 非易失性存儲器陣列的等待時(shí)間。
15. 根據(jù)權(quán)利要求1所述的存儲設(shè)備，其中，所述非易失性存儲器 陣列包括相變隨機(jī)存取存儲器(PCRAM )。
16. —種提供對單個(gè)集成電路存儲設(shè)備內(nèi)的多個(gè)存儲器類型進(jìn)行 存取的方法，所述方法包括提供包括第 一模擬存儲器區(qū)域和第二模擬存儲器區(qū)域的 非易失性存儲器陣列；配置所述存儲設(shè)備以模擬第一存儲器類型和第二存儲器 類型；當(dāng)所述存儲設(shè)備模擬所述第一存儲器類型時(shí)，將數(shù)據(jù)存 儲在所述第一模擬存儲器區(qū)域中；以及當(dāng)所述存儲設(shè)備模擬所述第二存儲器類型時(shí)，將數(shù)據(jù)存 儲在所述第二模擬存儲器區(qū)域中。
17. 根據(jù)權(quán)利要求16所述的方法，其中，配置所述存儲設(shè)備以模 擬第一存儲器類型和第二存儲器類型包括配置所述存儲設(shè)備以模擬非易失性存儲器類型；以及配置所述存儲設(shè)備以模擬易失性存儲器類型。
18. 根據(jù)權(quán)利要求17所述的方法，其中，配置所述存儲設(shè)備以模 擬非易失性存儲器類型包括配置所述存儲設(shè)備以模擬NOR 閃存。
19. 根據(jù)權(quán)利要求17所述的方法，其中，配置所述存儲設(shè)備以模 擬易失性存儲器類型包括配置所述存儲設(shè)備以模擬偽靜態(tài)隨 機(jī)存取存儲器(PSRAM)。
20. 根據(jù)權(quán)利要求16所述的方法，其中，配置所述存儲設(shè)備以模 擬第一存儲器類型和第二存儲器類型包括提供至模擬的所述 第 一存儲器類型和模擬的所述第二存儲器類型的單個(gè)接口 。
21. 根據(jù)權(quán)利要求20所述的方法，進(jìn)一步包括提供選擇器，所 述選擇器被配置為確定模擬所述第一存儲器類型還是所述第 二存儲器類型。
22. 根據(jù)權(quán)利要求21所述的方法，其中，提供選擇器包括提供 被配置為至少部分基于存儲器地址來確定模擬所述第一存儲 器類型還是所述第二存儲器類型的選擇器。
23. 根據(jù)權(quán)利要求21所述的方法，其中，提供選擇器包括提供 被配置為至少部分基于配置寄存器的內(nèi)容確定模擬所述第一 存儲器類型還是所述第二存儲器類型的選擇器。
24. 根據(jù)權(quán)利要求16所述的方法，其中，配置所述存儲設(shè)備以模 擬第一存儲器類型和第二存儲器類型包括提供至所述第一存 儲器類型的第一接口；以及提供至所述第二存儲器類型的第二 接口。
25. 根據(jù)權(quán)利要求24所述的方法，其中，提供至所述第一存儲器 類型的第 一接口包括提供選擇所述第 一存儲器類型的模擬的 第一芯片選擇線，以及其中，提供至所述第二存儲器類型的第 二接口包括提供選擇所述第二存儲器類型的模擬的第二芯片 選擇線。
26. 根據(jù)權(quán)利要求16所述的方法，其中，配置所述存儲設(shè)備以模 擬第一存儲器類型和第二存儲器類型包括配置所述存儲設(shè)備 以模擬所述第 一模擬存儲器類型的定時(shí)和所述第二模擬存儲 器類型的定時(shí)。
27. 根據(jù)權(quán)利要求16所述的方法，其中，配置所述存儲設(shè)備以模 擬第一存儲器類型和第二存儲器類型包括配置所述存儲設(shè)備 以模擬易失性存儲器類型，以及所述方法還包括使用所述易 失性存儲器類型的模擬更新周期來隱藏用于將數(shù)據(jù)寫入所述 非易失性存儲器陣列的等待時(shí)間。
28. 根據(jù)權(quán)利要求16所述的方法，其中，提供非易失性存儲器陣 列包括提供相變隨機(jī)存取存儲器(PCRAM)陣列。
29. —種存儲i殳備，包括相變隨機(jī)存取存儲器(PCRAM)陣列； 控制器；第一芯片啟動線，連接至所述控制器，并被配置為啟動 閃存的模擬；以及第二芯片啟動線，連接至所述控制器，并被配置為啟動 偽靜態(tài)隨機(jī)存取存儲器(PSRAM)的模擬，其中，所述存儲設(shè)備被配置為當(dāng)所述第一芯片啟動線 :故置位時(shí)，將凄t據(jù)存^f諸在所述PCRAM陣列的第一區(qū)域中，以及當(dāng)所述第二芯片啟動線被置位時(shí)，將數(shù)據(jù)存儲在所述 PCRAM的第二區(qū)i或中。
全文摘要
本發(fā)明描述了一種集成電路存儲設(shè)備和一種提供對單個(gè)集成電路存儲設(shè)備內(nèi)的多個(gè)存儲器類型進(jìn)行存取的方法。在各種實(shí)施例中，集成電路存儲設(shè)備包括非易失性存儲器陣列，具有第一模擬存儲器區(qū)域和第二模擬存儲器區(qū)域；以及具有接口的控制器。存儲設(shè)備被配置為模擬第一模擬存儲器類型和第二模擬存儲器類型。存儲設(shè)備還被配置為當(dāng)存儲設(shè)備模擬第一模擬存儲器類型時(shí)，將數(shù)據(jù)存儲在第一模擬存儲器區(qū)域中，以及當(dāng)存儲設(shè)備模擬第二模擬存儲器類型時(shí)，將數(shù)據(jù)存儲在第二模擬存儲器區(qū)域中。
文檔編號G11C7/10GK101383180SQ200810085970
公開日2009年3月11日 申請日期2008年6月6日 優(yōu)先權(quán)日2007年6月8日
發(fā)明者安布洛吉 盧卡·德, 彼得·施羅格邁爾, 斯特凡·迪特里希, 馬爾科·雷代利 申請人:奇夢達(dá)股份公司