專利名稱：用于非易失性存儲器的編程方法
技術(shù)領(lǐng)域：
示例性的實(shí)施例關(guān)注于用于編程具有電荷存儲層的非易失性存儲器設(shè) 備的方法、存儲設(shè)備、以及包含其的系統(tǒng)，包括執(zhí)行至少一個(gè)單元編程循環(huán)， 每個(gè)單元編程循環(huán)包括對至少兩個(gè)頁施加編程脈沖、對所述至少兩個(gè)頁施加
時(shí)間延遲、以;s^對所述至少兩個(gè)頁施加^t瞼脈沖。
背景技術(shù)：
即使沒有電源供應(yīng)，非易失性存儲器也能夠保留存儲在其存儲單元中的
信息。例如包括掩模ROM、 EPROM和EEPROM。
非易失性存儲器廣泛應(yīng)用于各種電子產(chǎn)品中，例如，個(gè)人計(jì)算機(jī)、個(gè)人 數(shù)字助理(PDAs)、蜂窩電話、數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、視頻游戲機(jī)、存儲 卡、和其它電子設(shè)備。
存儲卡類型可以包括多媒體卡(MMC)、安全數(shù)字(SD)卡、壓縮閃存 (CF)卡、記憶棒(MS)、智能媒體(SM)卡、和極端數(shù)字(xD)圖片卡。
在非易失性存儲器設(shè)備中，快閃存儲器被廣泛應(yīng)用?？扉W存儲器基于單 元和位線的連接結(jié)構(gòu)分為或非(NOR)型和與非(NAND)型。由于讀取速 度較快并且寫入速度較慢，因此NOR-型快閃存儲器可以用作代碼存儲器。 由于寫入速度較快并且每單位區(qū)域價(jià)格較低，因此NAND-型快閃存儲器可 以用作大容量存儲設(shè)備。
NOR-型快閃存儲器可以用于PC中的BIOS/網(wǎng)絡(luò)、路由器、或網(wǎng)絡(luò)集線 器或電信交換機(jī)中。NOR-型快閃存儲器也可以用于蜂窩電話、個(gè)人數(shù)字助 理(PDA)、 POS、或PCA中的代碼或數(shù)據(jù)存儲。
NAND-型快閃存儲器可以用于移動計(jì)算機(jī)、數(shù)碼相機(jī)和攝像機(jī)、接近 CD質(zhì)量的聲音和音頻記錄器的存儲卡、抗震并且可靠的存儲器，比如固態(tài) 磁盤。
圖1示出使用ISPP方法的傳統(tǒng)編程循環(huán)，其包含多個(gè)單元編程循環(huán)， 如圖l所示， 一個(gè)單元編程循環(huán)可包括編程操作和才企驗(yàn)讀操作。在編程操作
5中，將編程電壓Vpgm施加到選中字線并且將通過電壓Vpass施加到未選中 字線。在檢驗(yàn)讀操作中，將檢驗(yàn)電壓Vvfy施加到選中字線并且將讀電壓 Vread施加到未選中字線。在傳統(tǒng)的ISPP方式中，每個(gè)單元編程循環(huán)可以將 編程電壓Vpgm增加delta電壓AV。

發(fā)明內(nèi)容
示例性實(shí)施例關(guān)注于用于編程具有電荷存儲層的非易失性存儲器設(shè)備 的方法、存儲設(shè)備、和系統(tǒng)。
示例性實(shí)施例關(guān)注于一種用于編程具有電荷存儲層的非易失性存儲器 設(shè)備的方法，該方法包括執(zhí)行至少一個(gè)單元編程循環(huán)，每個(gè)單元編程循環(huán)包 括對至少兩個(gè)頁施加編程脈沖、對所述至少兩個(gè)頁施加時(shí)間延遲、以及對所 述至少兩個(gè)頁施加檢驗(yàn)脈沖。
示例性實(shí)施例關(guān)注于一種非易失性存儲器設(shè)備，所述非易失性存儲器設(shè) 備包括由多個(gè)字線和多個(gè)位線連接的存儲單元晶體管陣列；以及編程邏輯， 所述編程邏輯用于執(zhí)行至少一個(gè)單元編程循環(huán)，其中，對于每一個(gè)單元編程 循環(huán)，該編程邏輯對多個(gè)字線中的至少兩個(gè)選中的字線施加編程脈沖，對多 個(gè)字線中的所述至少兩個(gè)選中的字線施加時(shí)間延遲，以及對多個(gè)字線中的所 述至少兩個(gè)選中的字線施加4企-驗(yàn)脈沖。
示例性實(shí)施例關(guān)注于一種包含有存儲器和存儲器控制器的系統(tǒng)，所述存 儲器進(jìn)一步包括由多個(gè)字線和多個(gè)位線連接的存儲單元晶體管陣列、以及編 程邏輯，所述編程邏輯用于執(zhí)行至少一個(gè)單元編程循環(huán)，其中，對于每一個(gè) 單元編程循環(huán)，該編程邏輯對多個(gè)字線中的至少兩個(gè)選中的字線施加編程月永 沖，對多個(gè)字線中的所述至少兩個(gè)選中的字線施加時(shí)間延遲，以及對多個(gè)字 線中的所述至少兩個(gè)選中的字線施加檢驗(yàn)脈沖，所述存儲器控制器用于控制 所述存儲器。
示例性實(shí)施例關(guān)注于一種系統(tǒng)，所述系統(tǒng)包括存儲器，所述存儲器進(jìn) 一步包括由多個(gè)字線和多個(gè)位線連接的存儲單元晶體管陣列、以及編程邏 輯，所述編程邏輯用于執(zhí)行至少一個(gè)單元編程循環(huán)，其中，對于每一個(gè)單元 編程循環(huán)，編程邏輯對多個(gè)字線中的至少兩個(gè)選中的字線施加編程脈沖，對 多個(gè)字線中的所迷至少兩個(gè)選中的字線施加時(shí)間延遲，以及對多個(gè)字線中的 所述至少兩個(gè)選中的字線施加檢驗(yàn)脈沖；控制器，控制所述存儲器；用戶接口，用于使能對所述存儲器的存取；調(diào)制解調(diào)器，允許傳輸所述存儲器中的
信息；電池，用于對所述存儲器供電；以及總線，用于連接所述存儲器、控 制器、用戶接口、調(diào)制解調(diào)器和電池。


參考以下附圖的詳細(xì)描述，示例性實(shí)施例的上述和其它特征、優(yōu)點(diǎn)將會 更加明顯。
圖1示出使用ISPP方法的傳統(tǒng)編程循環(huán)；
圖2示出根據(jù)示例性實(shí)施例的NAND快閃存儲器框圖3A-3B示出根據(jù)示例性實(shí)施例的NAND快閃存儲器設(shè)備更詳細(xì)的框
圖4A-4B示出根據(jù)示例性實(shí)施例的編程循環(huán)；
圖5示出根據(jù)示例性實(shí)施例的時(shí)間延遲操作的持續(xù)時(shí)間；
圖6示出根據(jù)示例性實(shí)施例的編程循環(huán)；
圖7示出根據(jù)示例性實(shí)施例的時(shí)間延遲操作的持續(xù)時(shí)間；
圖8A-8B示出才艮據(jù)示例性實(shí)施例的編程循環(huán)；
圖9示出根據(jù)示例性實(shí)施例在編程操作期間電場方向的示例；
圖10示出根據(jù)示例性實(shí)施例用于軟^^除操作的電場的方向；
圖11示出更詳細(xì)的單元編程循環(huán)的示例性實(shí)施例；
圖12示出根據(jù)示例性實(shí)施例的編程或擦除循環(huán)；
圖13示出根據(jù)示例性實(shí)施例的編程或擦除循環(huán)；
圖14示出根據(jù)示例性實(shí)施例的編程或擦除循環(huán)；
圖15示出根據(jù)示例性實(shí)施例的編程或擦除循環(huán)；
圖16A-16B示出根據(jù)示例性實(shí)施例的編程循環(huán)；
圖17A-17B示出根據(jù)示例性實(shí)施例的編程循環(huán)；
圖18A-18B示出根據(jù)示例性實(shí)施例的編程循環(huán)；
圖19示出根據(jù)示例性實(shí)施例的NOR快閃存儲器；
圖20示出才艮據(jù)示例性實(shí)施例的疊層快閃存儲器；
圖21示出根據(jù)示例性實(shí)施例的肋片(fm)-快閃存儲器；
圖22A-22B示出根據(jù)示例性實(shí)施例的沒有源極和漏極的快閃存儲器；
圖23示出根據(jù)示例性實(shí)施例的NOR快閃存儲器；圖24示出圖22中所示的第一存儲體的示例電路樣式；
圖25示出根據(jù)示例性實(shí)施例包含存儲器控制器的另一示例性實(shí)施例;
圖26示出根據(jù)示例性實(shí)施例包含接口的另一示例性實(shí)施例；
圖27示出根據(jù)示例性實(shí)施例的示例存儲卡；
圖28示出根據(jù)示例性實(shí)施例的示例便攜式設(shè)備；
圖29示出根據(jù)示例性實(shí)施例的示例存儲卡和主機(jī)系統(tǒng)；以及
圖30示出根據(jù)示例性實(shí)施例的示例系統(tǒng)。
具體實(shí)施例方式
在此公開詳細(xì)的示例實(shí)施例。然而，這里詳細(xì)公開的特定的結(jié)構(gòu)和/或功 能僅表示用于描述示例性實(shí)施例。然而所要求保護(hù)的內(nèi)容可以具體化為多種 可選的形式，而不應(yīng)解釋為僅僅限于這里闡述的示例性實(shí)施例。
應(yīng)當(dāng)理解，當(dāng)一元件被提及為"在之上"、"連接到"或"耦合到"另一 元件時(shí)，表示直接在之上、連接到或耦合到另一元件或存在中間元件。相反， 當(dāng)一元件被提及為"直接在之上"、"直接連接到"或"直接耦合到"另一元 件時(shí)，表示不存在中間元件。此處引用的術(shù)語"和/或"包括相關(guān)列舉的項(xiàng)目 中的一個(gè)或多個(gè)項(xiàng)目的全部和所有組合。
應(yīng)當(dāng)理解，盡管此處使用術(shù)語第一、第二、第三等描述各種元件、組件、
區(qū)域、層和/或部分，這些元件、組件、區(qū)域、層和/或部分不應(yīng)#皮這些術(shù)語 所限制。這些術(shù)語僅用于將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)部件、 元件、區(qū)域、層或部分區(qū)分開。因此，可將下述第一元件、組件、區(qū)域、層 或部分稱為第二元件、組件、區(qū)域、層或部分而不背離示例性實(shí)施例的教導(dǎo)。
此處使用空間位置術(shù)語，如"在之下，"、"在下面，"、"下面的"、"在上 面，"、"上面的"以及類似術(shù)語是為了便于描述圖中示出的一個(gè)組件或特征 與另一個(gè)(或多個(gè))組件或特征之間的關(guān)系。應(yīng)該理解，除了附圖描述的位 置關(guān)系之外，空間位置術(shù)語的含義也包括設(shè)備在使用或操作中的不同方位。
此處使用的術(shù)語僅用于描述詳細(xì)的實(shí)施例，并不打算限制。除非上下文 清楚地另外表明，此處使用的單數(shù)形式"一"、"一個(gè)，，和"該"也可同時(shí)包 括復(fù)數(shù)形式。還應(yīng)當(dāng)理解的是，當(dāng)說明書中使用術(shù)語"包括"和/或"包含" 時(shí)，其表示描述的特征、整數(shù)、步驟、操作、元件和/或組件的存在，但不排 除存在或附加一個(gè)或多個(gè)其它特征、整數(shù)、步驟、操作、元件、和/或組件。實(shí)施例所屬領(lǐng)域的普通技術(shù)人員通常理解的意義相同。還應(yīng)當(dāng)理解的是，術(shù) 語，諸如常用詞典中定義的術(shù)語，應(yīng)解釋為含義與相關(guān)領(lǐng)域上下文的含義一 致，而不應(yīng)解釋為理想化或過度形式化，除非這里特別如此定義。
下面參照示例性實(shí)施例，其在附圖中示出，其中全文中相同的引用數(shù)字 表示相同的元件。示例實(shí)施例不應(yīng)當(dāng)被解讀為限于附圖所示出的區(qū)域的特定 形狀，而是應(yīng)當(dāng)包括例如由制造導(dǎo)致的形狀的偏差。例如，使用矩形表示的 填充區(qū)域應(yīng)該典型地在其邊緣處具有圓形或曲線特征和/或填充濃度的漸變， 而不是從填充到非填充區(qū)域的二元改變。同樣地，通過填充形成的隱藏區(qū)域 可以在隱藏區(qū)域與通過其發(fā)生填充的表面之間的區(qū)域中的一些填充。因此， 圖中表示的區(qū)域?qū)嶋H上是示意性的，其形狀不代表設(shè)備區(qū)域的實(shí)際形狀，并 且不限制要求保護(hù)的范圍。
圖2示出根據(jù)示例性實(shí)施例的NAND快閃存儲器框圖。如圖所示，NAND 快閃存儲器可以包括NAND閃存陣列，其通過多條字線由X-緩沖器、鎖存 器、和譯碼器存取，并且通過多條位線由頁寄存器、讀出》文大器和Y-選通存 取。所述NAND快閃存儲器還包括輸出驅(qū)動器，用于接收和發(fā)送外部信 號；命令寄存器、控制邏輯和高電壓產(chǎn)生器，用于接收命令和發(fā)送命令以存 取NAND快閃存儲器陣列。所述NAND快閃存儲器還包括全局緩沖器、I/O 緩沖器和鎖存器，用于控制到達(dá)和來自NAND快閃存儲器陣列的數(shù)據(jù)存取。 要注意，圖2的NAND快閃存儲器的特定結(jié)構(gòu)是示例，也可以使用任何其 它結(jié)構(gòu)或變形。NAND閃存陣列也可以具有任何期望的尺寸和配置。
圖3A-3B示出根據(jù)示例性實(shí)施例的NAND快閃存儲器更詳細(xì)結(jié)構(gòu)圖的 一部分，如圖3A-3B所示，X-譯碼器130控制各類線的電壓，包括字線WL、
SSL線和GSL線，而頁緩沖器電路150控制位線110—1.....110—M的電壓，
如偶數(shù)和奇數(shù)位線。如圖所示，SSL線和位線的交叉點(diǎn)處是串選擇晶體管 SST, GSL線和位線的交叉點(diǎn)處是地選擇晶體管GST。字線WL線和位線的
交叉點(diǎn)處是存儲單元晶體管MCT<0>.....MCT<N-1>,其形成NAND閃存
陣列110。選擇晶體管SST和GST可以具有與存儲單元晶體管MCT<0>、…、 MCT〈N-1〉不同的結(jié)構(gòu)，如圖3A所示。或者，選擇晶體管SST和GST可以 具有與存儲單元晶體管MCT<0>、…、MCKN-1〉相同的結(jié)構(gòu)，如圖3B所 示。包含在串中的選擇晶體管SST和GST的數(shù)量可以變化。圖4A-4B示出才艮據(jù)示例性實(shí)施例的編程循環(huán)。如圖4A-4B所示，編程 循環(huán)可以包括一個(gè)或多個(gè)單元編程循環(huán)Loopi(其中i是大于等于1的整數(shù))。 如圖4A-4B所示，每個(gè)單元編程循環(huán)Loopi可以包括編程操作P41、時(shí)間延 遲操作P42、和/或檢驗(yàn)讀操作P43。在示例性實(shí)施例中，時(shí)間延遲操作P42 在編程操作P41和檢驗(yàn)讀操作P43之間。在示例性實(shí)施例中，時(shí)間延遲操作 P42允許存在時(shí)間裕量，用于電荷俘獲層中的電荷重新分配和/或重新組合。 在示例性實(shí)施例中，在時(shí)間延遲操作P42期間，編程單元的閾值電壓Vth可 以禎J丈變。
如圖4B所示，編程操作P41可以是將正編程電壓Vpgm的脈沖施加到 存儲單元晶體管的字線，而檢驗(yàn)讀操作P43可以是將正檢驗(yàn)讀電壓Vvfy的 脈沖施加到存儲單元晶體管的字線。在其它示例性實(shí)施例中，編程操作P41 可以是將負(fù)編程電壓Vpgm的脈沖施加到存儲單元晶體管的襯底，而檢驗(yàn)讀 操作P43可以是將負(fù)4全驗(yàn)讀電壓Vvfy的脈沖施加到存儲單元晶體管的襯底。
如圖5所示，時(shí)間延遲操作P42的持續(xù)時(shí)間可以是1微秒到卯0毫秒的 量級，或其間的任何持續(xù)時(shí)間。
圖6示出根據(jù)示例性實(shí)施例的編程循環(huán)。如圖6所示，編程循環(huán)可以包 括一個(gè)或多個(gè)單元編程循環(huán)Loop;(其中i是大于等于1的整數(shù))。圖6所示 的示例性實(shí)施例中，每個(gè)單元編程循環(huán)Lo叩i可以包括編程操作PM、時(shí)間 延遲操作P52、和/或檢驗(yàn)讀操作P53。在示例性實(shí)施例中，時(shí)間延遲操作P52 可以在編程操作P51之后并且在檢驗(yàn)讀操作P53之后。在示例性實(shí)施例中， 時(shí)間延遲操作P52允許存在時(shí)間裕量，用于電荷俘獲層中的電荷重新分配和 /或重新組合。在示例性實(shí)施例中，在時(shí)間延遲^J喿作P52期間，編程單元的 閾值電壓Vth可以纟皮改變。
類似于圖4B,編程操作P51可以是將正編程電壓Vpgm的脈沖施加到 存儲單元晶體管的字線，而檢驗(yàn)讀操作P53可以是將正檢-驗(yàn)讀電壓Vvfy的 脈沖施加到存儲單元晶體管的字線。類似于圖4B，編程操作P51可以是將 負(fù)編程電壓Vpgm的脈沖施加到存儲單元晶體管的村底，而檢驗(yàn)讀操作P53 可以是將負(fù)檢驗(yàn)讀電壓Vvfy的脈沖施加到存儲單元晶體管的襯底。
如圖7所示，時(shí)間延遲操作P52的持續(xù)時(shí)間可以是1微秒到900毫秒的 量級，或其間的任何持續(xù)時(shí)間。
圖8A-8B示出根據(jù)示例性實(shí)施例的編程循環(huán)。如圖8A-8B所示，編程循環(huán)可以包括一個(gè)或多個(gè)單元編程循環(huán)Lo叩i(其中i是大于等于1的整數(shù))。
如圖8A-8B所示的示例性實(shí)施例，每個(gè)單元編程循環(huán)Loopi可以包括編程操 作P61、軟擦除操作P62、和/或檢驗(yàn)讀操作P63。在示例性實(shí)施例中，軟擦 除操作P62可以在編程操作P61和檢驗(yàn)讀操作P63之間。在示例性實(shí)施例中， 軟擦除操作P62加速電荷俘獲層中的電荷重新分配和/或重新組合。在示例 性實(shí)施例中，軟擦除操作P62中提供的電壓(或電場)可以比編程操作P61 中提供的電壓(或電場)更小。
如圖8B所示，編程操作P61可以是將正編程電壓Vpgm的脈沖施加到 存儲單元晶體管的字線，檢驗(yàn)讀操作P63可以是將正檢驗(yàn)讀電壓Vvfy的脈 沖施加到存儲單元晶體管的字線，而軟擦除操作P62可以是將正編程電壓 Vse的脈沖施加到存儲單元晶體管的襯底。
在示例性實(shí)施例中，編程操作P61可以是將負(fù)編程電壓Vpgm的脈沖施 加到字線，而軟^^除操作P62可以是將負(fù)編程電壓Vse的脈沖施加到存儲單 元晶體管的襯底。
在示例性實(shí)施例中，編程揭:作P61可以是將負(fù)編程電壓Vpgm的脈沖施 加到襯底，而軟擦除操作P62可以是將正編程電壓Vse的脈沖施加到存儲單 元晶體管的襯底。
在示例性實(shí)施例中，編程操作P61可以是將正編程電壓Vpgm的脈沖施 加到字線，而軟擦除操作P62可以是將負(fù)編程電壓Vse的脈沖施加到存儲單 元晶體管的字線。
在示例性實(shí)施例中，圖2中的控制邏輯和高電壓產(chǎn)生器可以向NAND 閃存陣列的存儲單元晶體管提供脈沖Vse。
圖9示出圖8A-8B中編程操作P61期間的電場方向的示例。如圖9所示， 當(dāng)將正編程電壓Vpgm施加到控制柵極時(shí)，電場將是從控制柵極到襯底。
圖IO示出圖8A-犯中用于軟擦除搡作P62的電場方向。如圖IO所示， 當(dāng)將正軟擦除電壓施加到襯底時(shí)，電場將是從襯底到控制柵極。
圖11示出更詳細(xì)的單元編程循環(huán)Loopi的示例性實(shí)施例。如圖11所示， Loopo可以包括編程操作P61、軟擦除操作P62和/或檢驗(yàn)讀操作P63。如圖 11所示，可以將編程電壓Vpgm和檢驗(yàn)電壓Vverify施加到選中的字線，而 可以將編程電壓Vpass和沖全-險(xiǎn)讀電壓Vread施加到所有未選中字線。如圖11 所示的示例性實(shí)施例中，可以將電壓Vse作為軟擦除電壓施加到襯底。如圖11所示，在單元編程循環(huán)Loopi中，電壓Vpgm、 Vverify、 Vpass、 Vread和Vse的振幅可以改變。而且，從一個(gè)單元編程循環(huán)Loop;到另 一個(gè) 單元編程循環(huán)Loopw、和/或從page 0的一個(gè)單元編程循環(huán)Loop。到page 1 的另一個(gè)單元編程循環(huán)Loopo,電壓Vpgm、 Vverify、 Vpass、 Vread和Vse 的"l展幅也可以改變。
同樣，在單元編程循環(huán)Loop;中，電壓Vpgm、 Vverify、 Vpass、 Vread 和Vse的持續(xù)時(shí)間可以改變。如圖ll所示，從一個(gè)單元編程循環(huán)Loopi到另 一個(gè)單元編程循環(huán)Loopi+1 、和/或從page 0的一個(gè)單元編程循環(huán)Loop。到page 1的另一個(gè)單元編程循環(huán)Loopo,電壓Vpgm、 Vverify、 Vpass、 Vread和Vse 的持續(xù)時(shí)間也可以改變。例如，在page .0的Loopo中Vse的持續(xù)時(shí)間顯示為 t3,而在page 1的Loopo中Vse的持續(xù)時(shí)間顯示為M ，其中G〉t4 。
在示例性實(shí)施例中，pageO和pagel (以及后續(xù)頁)可以是施加到不同 的字線的單電平。在其它示例性實(shí)施例中，page 0和page 1 (以及后續(xù)頁) 可以是施加到相同的字線的多電平。
上述結(jié)合圖4A-10所討論的任何改變和/或選擇也可以用于圖11所述的 示例性實(shí)施例。
圖12示出根據(jù)示例性實(shí)施例的編程或擦除循環(huán)Loopo至Loopi。如圖所 示， 一個(gè)單元編程循環(huán)Loop?？梢园〞r(shí)間延遲操作TD，而另一個(gè)單元編 程循環(huán)LooPl可以包括軟#^除#:作SE。類似地， 一個(gè)單元#~除循環(huán)Loopo 可以包括時(shí)間延遲操作TD，而另 一個(gè)單元擦除循環(huán)LooPl可以包括軟編程 操作SP。在編程或擦除循環(huán)二者中，可以交替施加時(shí)間延遲操作TD和軟擦 除操作SE/軟編程搡作SP。在示例性實(shí)施例中，第一操作可以或者是時(shí)間延 遲操作TD、或者是軟擦除4喿作SE/軟編程操作SP。
圖13示出根據(jù)示例性實(shí)施例的編程或擦除循環(huán)Loopo至Loop"圖13 中，時(shí)間延遲操作或軟編程/擦除操作在檢驗(yàn)讀操作之后。如圖示， 一個(gè)單元 編程循環(huán)Loopo可以包括時(shí)間延遲操作TD,而另一個(gè)單元編程循環(huán)Loop, 可以包括軟擦除操作SE。類似地， 一個(gè)單元擦除循環(huán)Loopo可以包括時(shí)間延 遲操作TD,而另 一個(gè)單元擦除循環(huán)LooPl可以包括軟編程操作SP。在編程 或擦除循環(huán)二者中，可以交替施加時(shí)間延遲操作TD和軟擦除操作SE/軟編 程操作SP。在示例性實(shí)施例中，第一操作可以或者是時(shí)間延遲操作TD、或 者是軟擦除搡作SE/軟編程操作SP。
12圖14示出根據(jù)示例性實(shí)施例的編程或擦除循環(huán)Loopo至Loop"圖14 中， 一個(gè)單元編程循環(huán)Loopo可以包括時(shí)間延遲操作和軟擦除操作。類似地，
一個(gè)單元擦除循環(huán)可以包括時(shí)間延遲操作和軟編程揭:作。
如圖示， 一個(gè)單元編程循環(huán)Loopo可以包括時(shí)間延遲操作TD和軟擦除 操作SE。類似地， 一個(gè)單元擦除循環(huán)Loopo可以包括時(shí)間延遲操作TD和軟 編程操作SP。
圖15示出根據(jù)示例性實(shí)施例的編程或擦除循環(huán)Loopo至Loop"圖15 中， 一個(gè)單元編程循環(huán)可以包括時(shí)間延遲操作和軟擦除操作。類似地， 一個(gè) 單元擦除循環(huán)可以包括時(shí)間延遲操作和軟編程操作二者。圖l5中，時(shí)間延 遲操作或軟編程/〗察除操作在檢驗(yàn)讀操作之后。
在示例性實(shí)施例中，施加時(shí)間延遲意味著等待，例如，有意在施加另一 個(gè)電壓之前在字線上等待一給定延遲時(shí)間。在示例性實(shí)施例中，施加時(shí)間延 遲可以意味著沒有有意施加脈沖或電壓以使得非易失性存儲器改變狀態(tài)和/ 或操作。
在示例性實(shí)施例中，電荷存儲層可以是任何電荷存儲層，如浮置柵極或 電荷俘獲層。
圖16A-16B示出4艮據(jù)示例性實(shí)施例的編程循環(huán)。編程循環(huán)可以包括一個(gè) 或多個(gè)單元編程循環(huán)Loopi (其中i是大于等于1的整數(shù))。如圖WA所示， 每個(gè)單元編程循環(huán)可以包括 一個(gè)或多個(gè)編程操作，由施加電壓V1表示； 一個(gè)或多個(gè)時(shí)間延遲操作，由tD表示；和/或一個(gè)或多個(gè)檢驗(yàn)讀操作，由施 加電壓VR表示。
在示例性實(shí)施例中，時(shí)間延遲操:作tD允許一段時(shí)間^險(xiǎn)用于電荷俘獲層 中的電荷重新分配和/或重新組合。在示例性實(shí)施例中，時(shí)間延遲操作tD可 以減少或防止在檢驗(yàn)讀操作之后和/或編程操作和檢驗(yàn)讀操作之間編程單元 的閾值電壓改變。
如圖16A所示，可以將編程循環(huán)施加到頁P(yáng)Go-PGn(其中n是大于等于 1的整數(shù))。同樣如圖16A所示，在第一循環(huán)LooPl中施加到每個(gè)頁P(yáng)G。的 電壓V1可以是相同的、和/或可以具有相同的持續(xù)時(shí)間tp。同樣如圖16A所 示，后續(xù)循環(huán)中施加的編程電壓VI可以增加。在其它示例性實(shí)施例中，后 續(xù)循環(huán)中施加的編程電壓VI可以減少、保持不變或以任何樣式變化。類似地，對于每個(gè)第二循環(huán)Loop2,編程電壓V2的振幅可以相同、和/ 或具有相同的持續(xù)時(shí)間tP。在其它示例性實(shí)施例中，后續(xù)循環(huán)中施加的編程
電壓VI可以減少、保持不變或以任何樣式變化。
如圖16A所示，所有循環(huán)Loopi中施加到所有頁P(yáng)Gn的全部電壓VI的
持續(xù)時(shí)間是相同的，也就是tp。
如圖16A所示，每個(gè)頁P(yáng)Gn的每個(gè)循環(huán)Loopi可以包括編程電壓VN, 之后是時(shí)間延遲tD，再之后是檢驗(yàn)讀電壓VR。
在示例性實(shí)施例中，在一個(gè)單元編程循環(huán)Loop;中或各編程循環(huán)Loop; 之間，所有電壓VI的振幅可以增加、減少、保持不變或以任何樣式變化。 在示例性實(shí)施例中，在一個(gè)單元編程循環(huán)Loopi中或各編程循環(huán)Loopi之間， 所有電壓VI的持續(xù)時(shí)間tP可以增加、減少、保持不變或以任何樣式變化。
在示例性實(shí)施例中，在一個(gè)單元編程循環(huán)Loopi中或各編程循環(huán)Loopi 之間，所有時(shí)間延遲tD的持續(xù)時(shí)間可以增加、減少、保持不變或以任何樣 式變化。
在示例性實(shí)施例中，在一個(gè)單元編程循環(huán)Loopi中或各編程循環(huán)Loop 之間，所有電壓VR的振幅可以增加(例如，如電壓VI的振幅所示)、減少、 保持不變或以任何樣式變化。在示例性實(shí)施例中，在一個(gè)單元編程循環(huán)Loop; 中或各編程循環(huán)Loopi之間，所有電壓VR的的持續(xù)時(shí)間tV可以增加、減少、 保持不變或以任何樣式變化。
在示例性實(shí)施例中，頁P(yáng)Go和頁P(yáng)G!(以及后續(xù)頁)可以是施加到不同 的字線的單電平。在其它示例性實(shí)施例中，頁P(yáng)Go和頁P(yáng)G！(以及后續(xù)頁) 可以是相同的字線的多電平。
在示例性實(shí)施例中，用于頁P(yáng)Go-PGn的總操作可以重疊，雖然單獨(dú)的電 壓VI和電壓VR可以不重疊。例如，如圖16A所示，頁P(yáng)Go的電壓VI、時(shí) 間延遲和電壓VR總體與頁P(yáng)G!的電壓VI、時(shí)間延遲和電壓VR總體重疊， 即使單獨(dú)的電壓VI和電壓VR不重疊。在其它示例性實(shí)施例中，頁P(yáng)Go-PGn 的操作不需要重疊。在其它示例性實(shí)施例中，即使單獨(dú)的電壓VI和電壓VR 也不需要重疊。在具有某些重疊程度的示例性實(shí)施例中，如果非易失性存儲 器設(shè)備包括n個(gè)頁(其中n是大于等于2的整數(shù))，則用于非易失性存儲器 設(shè)備的總編程時(shí)間少于用于完成i個(gè)循環(huán)的時(shí)間的n倍。在具有某些重疊程 度的示例性實(shí)施例中，用于非易失性存儲器設(shè)備的總編程時(shí)間是用于完成i次循環(huán)的時(shí)間。
在示例性實(shí)施例中，可以將圖16A的編程循環(huán)施加到非易失性存儲器設(shè)
備，例如，具有諸如電荷俘獲層的電荷存儲層的電荷俘獲快閃存儲器。
在示例性實(shí)施例中，非易失性存儲器設(shè)備是NAND快閃存儲器。 在示例性實(shí)施例中，圖16A的編程循環(huán)中，施加到至少兩個(gè)頁的時(shí)間延 遲tD在1《斂妙至900ms之間。
在示例性實(shí)施例中，通過將正編程電壓施加到非易失性存儲器設(shè)備的控
制柵極而產(chǎn)生施加到頁P(yáng)G()-PGn的編程脈沖。
圖16B示出圖16A所示的編程循環(huán)的流程圖。如圖16B所示，在S2500， 編程循環(huán)在i個(gè)編程循環(huán)的第一個(gè)開始。在S2502,編程每個(gè)頁P(yáng)Go-PGn。 如在S2504所示，每個(gè)編程頁P(yáng)Gn的編程可以包括對每個(gè)編程頁P(yáng)Gn施加編 程脈沖VI和時(shí)間延遲tD。在S2506，確定編程頁P(yáng)Gn是否是最后頁。如果 不是，則在S2508增加編程頁指標(biāo)n,并且流程返回到S2502以編程下一個(gè) 頁P(yáng)Gnw。在S2506，如果已對最后的編程頁完成了編程，則流程繼續(xù)到S2510, 為第一個(gè)編程頁P(yáng)G!施加檢驗(yàn)脈沖VR。在S2512，確定最后頁是否已檢驗(yàn)。 如果不是，則在S2514增加指標(biāo)n，并且流程返回到S2510,對下一頁P(yáng)Gn+1 施加4企驗(yàn)脈沖VR。如果在S2512最后頁已檢驗(yàn)，則流程繼續(xù)到S2516,確 定是否已處理最后循環(huán)Loop"如果不是，則在S2518增加循環(huán)指標(biāo)i,并且 流程返回到S2500,開始下一個(gè)循環(huán)Loopw。在S2516，如果最后循環(huán)已處 理，則處理終止。
圖17A-17B表示根據(jù)示例性實(shí)施例的編程循環(huán)。如圖17A所示，每個(gè) 單元編程循環(huán)也可以包括 一個(gè)或多個(gè)編程操作，由施加電壓V1表示；一 個(gè)或多個(gè)時(shí)間延遲操作，由tD表示；和/或一個(gè)或多個(gè)檢驗(yàn)讀4喿作，由施加 電壓VR表示。
在示例性實(shí)施例中，時(shí)間延遲操作tD允許一段時(shí)間用于使電荷在電荷 俘獲層中重新分配和/或重新組合。在示例性實(shí)施例中，時(shí)間延遲操作tD可 以減少或防止在檢驗(yàn)讀操作之后和/或編程操作和檢驗(yàn)讀操作之間編程單元 的閾值電壓的變化。
如圖17A所示，可以將編程循環(huán)施加到頁P(yáng)Go-PGn (其中n是大于等于 1的整數(shù))。圖17A還顯示，在第一循環(huán)Loop!中施加到每個(gè)頁P(yáng)G。的電壓 VI是相同的和/或具有相同的持續(xù)時(shí)間tP。圖17A還顯示，施加到后續(xù)循環(huán)的編程電壓VI可以增加。在其它示例性實(shí)施例中，施加到后續(xù)循環(huán)的編程 電壓VI可以減少、保持不變或以任何樣式變化。
類似的，對于每個(gè)第二循環(huán)Loop2,編程電壓V2的振幅可以相同和/或 可以具有相同的持續(xù)時(shí)間tP。在其它示例性實(shí)施例中，施加到后續(xù)循環(huán)的編 程電壓VI可以減少、保持不變或以任何樣式變化。
如圖17A所示，在所有循環(huán)Loopi中施加到所有頁P(yáng)Gn的全部電壓VI
的持續(xù)時(shí)間可以是相同的，也就是tp。
如圖17A所示，用于每個(gè)頁P(yáng)Gn的每個(gè)循環(huán)Loopi可以包括編程電壓 VN，之后是時(shí)間延遲tD，再之后是4企-險(xiǎn)讀電壓VR。
以上根據(jù)圖16A描述所討論的所有其它變形、修改和選擇也可以應(yīng)用于 圖17A。
圖17B是示出圖17A所示的編程循環(huán)的流程圖。如圖17B所示，在 S2600,編程循環(huán)以i個(gè)編程循環(huán)的第一個(gè)開始。在S2602,編程每個(gè)頁 PGo.PGn。如S2604所示，每個(gè)編程頁P(yáng)Gn的編程可以包括對每個(gè)編程頁P(yáng)Gn 施加編程脈沖VI和檢驗(yàn)脈沖VR。在S2606,確定編程頁P(yáng)Gn是否是最后頁。 如果不是，則在S2608增加編程頁指標(biāo)n，并且流程返回到S2602，繼續(xù)編 程下一個(gè)頁P(yáng)Gn+1。在S2606，如果已對最后的編程頁完成了編程，則流程 繼續(xù)到S2610,對第一個(gè)編程頁P(yáng)Gi施加時(shí)間延遲tD。在S2612,確定最后 頁是否已檢驗(yàn)。如果不是，則在S2614增加指標(biāo)n，并且流程返回到S2610， 對下一頁P(yáng)Gn+i施加檢驗(yàn)脈沖VR。在S2612,如果最后頁已檢驗(yàn)，則流程繼 續(xù)到S2616，確定是否已處理完最后循環(huán)Loop"如果不是，則在S2618增 加循環(huán)指標(biāo)i，并且流程返回到S2600,開始下一個(gè)循環(huán)Loopiw。在S2616， 如果最后循環(huán)已處理，則處理終止。
圖18A-18B示出根據(jù)示例性實(shí)施例的編程循環(huán)。如圖18A所示，每個(gè) 單元循環(huán)也可以包括 一個(gè)或多個(gè)編程操作，由施加電壓V1表示； 一個(gè)或 多個(gè)時(shí)間延遲操作，由tD表示；和/或一個(gè)或多個(gè)檢-3^操作，由施加電壓 VR表示。
在示例性實(shí)施例中，時(shí)間延遲操作tD允許一段時(shí)間用于電荷俘獲層中 的電荷重新分配和/或重新組合。在示例性實(shí)施例中，時(shí)間延遲操作tD可以 減少或防止檢驗(yàn)讀操作之后和/或編程操作和檢驗(yàn)讀操作之間編程單元的閾 值電壓的變化。如圖18A所示，可以將編程循環(huán)施加到頁P(yáng)G(rPGn (其中n是大于等于 1的整數(shù))。而且如圖18A所示，在第一循環(huán)LooPl中施加到每一個(gè)頁P(yáng)Gn 的電壓VI是相同的，和/或具有相同的持續(xù)時(shí)間tP。而且如圖18A所示，后 續(xù)循環(huán)中施加的編程電壓VI可以增加。在其它示例性實(shí)施例中，后續(xù)循環(huán) 中施加的編程電壓VI可以減少、保持不變或以任何樣式變化。
類似的，對于每個(gè)第二循環(huán)Loop2，編程電壓V2的振幅可以相同，和/ 或具有相同的持續(xù)時(shí)間tP。在其它示例性實(shí)施例中，后續(xù)循環(huán)中施加的編程 電壓VI可以減少、保持不變或以任何樣式變化。
如圖18A所示，所有循環(huán)Loop;中施加到所有頁P(yáng)G。的全部電壓VI的 持續(xù)時(shí)間可以是相同的，也就是tP。
如圖18A所示，每個(gè)頁P(yáng)Gn的第一個(gè)循環(huán)Lo叩i可以包括編程電壓VI，
和/或第一時(shí)間延遲tD的全部或一部分。每個(gè)頁P(yáng)Gn的后續(xù)循環(huán)L00p2.,.n可
以包括完成來自前一循環(huán)的時(shí)間延遲，之后是4企驗(yàn)讀電壓VR，之后是編程 電壓VN,之后是下一時(shí)間延遲tD的全部或一部分。第n個(gè)循環(huán)Loopn可以 包括也可以不包括第n個(gè)編程電壓VN。
以上根據(jù)圖16A描述所討論的所有其它變形、修改和選4奪也可以應(yīng)用于 圖18A。
圖18B是示出圖18A'所示的編程循環(huán)的流程圖。如圖18B所示，在 S2700，編程循環(huán)以i個(gè)編程循環(huán)的第一個(gè)開始。在S2700,編程每一個(gè)頁 PGo-PGn的第一循環(huán)。如S2702所示，對每一個(gè)頁P(yáng)Gn的第一循環(huán)的編程可 以包括對每個(gè)編程頁P(yáng)Gn施加編程脈沖VI和時(shí)間延遲tD。在S2704,確定 編程頁P(yáng)Gn是否是最后頁。如果不是，則在S2706增加編程頁指標(biāo)n，并且 流程返回到S2700以編程下一個(gè)頁P(yáng)Gn+1。在S2704,如果已對最后的編程 頁的第一循環(huán)完成了編程，則流程繼續(xù)到S2708,對每個(gè)頁P(yáng)Go-PGn的第二 至第i個(gè)循環(huán)進(jìn)行編程。如S2710所示，對每個(gè)頁P(yáng)Gn的第二至第i個(gè)循環(huán) 進(jìn)行的編程包括為每個(gè)編程頁P(yáng)Gn施加編程脈沖VI和纟企—瞼脈沖VR。在 S2712,確定最后頁是否已檢驗(yàn)。如果不是，則在S2714增加指標(biāo)n，并且 流程返回到S2708,對下一頁P(yáng)Gw施加編程脈沖VI和4全-瞼脈沖VR。在 S2712，如果最后頁已被檢驗(yàn)，則流程繼續(xù)到S2716，對第一編程頁P(yáng)Gi施 加時(shí)間延遲tD。在S2718，確定最后頁是否已才t驗(yàn)。如果不是，則在S2720 增加指標(biāo)n，并且流程返回到S2716,對下一頁P(yáng)Gnw施加時(shí)間延遲tD。在S2718,如果最后頁已檢驗(yàn)，則流程繼續(xù)到S2722,確定是否已處理完最后 循環(huán)Loopi。如果不是，則在S2724增加循環(huán)指標(biāo)i，并且流程返回到S2708 以開始下一個(gè)循環(huán)Loopw。在S2722,如果最后循環(huán)已處理，則處理終止。
以上結(jié)合圖4A-15討論的任何變形和/或選擇也可以應(yīng)用于圖16A-18B 中所示的示例性實(shí)施例。
圖19示出根據(jù)示例性實(shí)施例的NOR快閃存儲器，如圖19所示，所述 NOR快閃存儲器包括存儲單元1100、 X-選擇器1200、 Y-選擇器1300、 SA & WD 1400、 1/0接口 1500,諸如此類的，或控制邏輯1600。
圖20示出根據(jù)示例性實(shí)施例的疊層式快閃存儲器。按照示例性實(shí)施例 的快閃存儲器設(shè)備包括三維配置的存儲單元。存儲單元可以包括用于MOS 晶體管形式的多個(gè)用作半導(dǎo)體襯底的疊層半導(dǎo)體層。為便于描述，圖20僅 僅顯示了兩個(gè)半導(dǎo)體層(如第一半導(dǎo)體層100'和第二半導(dǎo)體層200')，但是 可以多于兩個(gè)半導(dǎo)體層。
根據(jù)示例性實(shí)施例，第一半導(dǎo)體層100'可以是單晶硅晶片，而第二半導(dǎo) 體層200'可以是通過將第一半導(dǎo)體層100'(如晶片)作為種晶層的外延操作 形成的單晶硅外延層?？梢詫⑷魏卧诎雽?dǎo)體晶片上采用外延操作形成外延半 導(dǎo)體層的常規(guī)方法用于示例性實(shí)施例。
根據(jù)示例性實(shí)施例，半導(dǎo)體層100'和200'可以具有結(jié)構(gòu)基本相同的單元 陣列。因此，存儲單元可以組成多層單元陣列。為避免多層部署帶來的描述 的復(fù)雜性，首先定義用于描述每個(gè)單元陣列元件的符號，如柵極結(jié)構(gòu)、公共 源極線(CSL)、位線插點(diǎn)、和混雜區(qū)。為描述各個(gè)元件的垂直區(qū)域，元件 所布置在的半導(dǎo)體層100'和200'的序號將被插入在元件名稱的后面。例如， GSL ( 1)和SSL (2)分別表示形成在第一半導(dǎo)體層100'上的地選擇線和形 成在第二半導(dǎo)體層200'上的串選擇線。
每個(gè)半導(dǎo)體層IOO'和200'可以包括由公知的設(shè)備絕緣層圖案105、 205 定義的有源區(qū)。有源區(qū)可以在一個(gè)方向上彼此平行地形成。設(shè)備絕緣層圖案 105、 205可以由包括氧化硅的絕緣材料構(gòu)成，并將有源區(qū)電隔離。
可以將包括一對選擇線GSL和SSL及M條字線WL的柵極結(jié)構(gòu)布置在 每個(gè)半導(dǎo)體層100'和200'上。可以將源插頭500布置在柵極結(jié)構(gòu)的一側(cè)，而 將位線400布置在柵極結(jié)構(gòu)的另 一側(cè)。可以將位線插頭400分別連接到與字 線WL交叉的N條位線BL。在示例性實(shí)施例中，將位線BL形成為與字線
18WL交叉，在最上的半導(dǎo)體層上(例如圖20中的第二半導(dǎo)體層200')。位線 BL的數(shù)量N可以是大于1的常數(shù)，并且可以是8的倍數(shù)。
可以將字線WL布置在選擇線GSL和SSL之間。組成一個(gè)4冊極結(jié)構(gòu)的 字線WL的數(shù)量M可以是一個(gè)大于1的常數(shù)，并且可以是8的倍數(shù)。選擇 線GSL和SSL之一可以用作控制公共源極線CSL和存儲單元之間的電連接 的地選擇線GSL,而另一選擇線可以用作控制位線和存儲單元之間的電連接 的串選擇線SSL。
可以在選擇線和字線之間以及各字線之間的有源區(qū)中形成混雜區(qū)。在示 例性實(shí)施例中，對于混雜區(qū)，形成于各個(gè)地選擇線GSL ( 1 )和GSL ( 2 )的 一組側(cè)面的混雜區(qū)110S和210S可以用作通過源插頭500'連"^妾到7>共源極線 CSL的源極。形成于串選才奪線SSL (1 )和SSL (2)的側(cè)面的混雜區(qū)110D 和210D可以用作通過位線插頭400連接到位線BL的漏極。還有，形成于 字線WL兩側(cè)的混雜區(qū)1101和2101用作連接串聯(lián)的存儲單元的內(nèi)部混雜區(qū)。
^接照示例性實(shí)施例，源插頭500'可以形成在第一和第二半導(dǎo)體層100'和 200'處，并且將混雜區(qū)110S和210S (以下表示為第一和第二源極區(qū))(其可 以用作為源極)連接到第一和第二半導(dǎo)體層100'和200'。因此，第一和第二 區(qū)110S和210S形成與半導(dǎo)體層100'和200'的等電位。
按照示例性實(shí)施例，如圖20所示，源插頭500'穿過第二半導(dǎo)體層200' 和第二源極區(qū)210S，連接到用于電連接的第一源極區(qū)IIOS。在示例性實(shí)施 例中，每個(gè)源插頭500'直接與第二半導(dǎo)體層200和第二源區(qū)210S的內(nèi)壁接 觸。
上述所描述的擦除和編程方法(或?qū)懛椒?的示例性實(shí)施例可應(yīng)用于圖 20所示的疊層式快閃存儲器結(jié)構(gòu)。
圖21示出根據(jù)示例性實(shí)施例的肋片-快閃存儲器。所顯示，在肋片-型結(jié) 構(gòu)中，可以將半導(dǎo)體襯底定義為具有多個(gè)區(qū)域。例如，可以將半導(dǎo)體襯底劃 分為單元區(qū)域A、外圍區(qū)域C、和單元區(qū)域A與外圍區(qū)域C之間的邊界區(qū)域 B。單元區(qū)域A可以是形成存儲器晶體管的部分，而外圍區(qū)域C可以是形成 控制存儲器晶體管的操作的外圍電路設(shè)備的一部分。邊界區(qū)域B用于區(qū)分區(qū) 域A和C,可定義為包括單元和外圍區(qū)域A和C邊緣的部分。
可以將第一設(shè)備絕緣薄膜110a提供在半導(dǎo)體襯底的第一區(qū)域，例如， 單元區(qū)域A,而且可以將第二設(shè)備絕緣薄膜110b和110c提供在第二區(qū)域，例如，邊界區(qū)域B和/或外圍區(qū)域C?？梢詫⒌谝辉O(shè)備絕緣薄膜110a形成為 距離半導(dǎo)體襯底表面一給定深度的凹形，以便限定第一有源區(qū)115a的肋片-型?？梢詫⒌诙O(shè)備絕緣薄膜110b和110c提供在半導(dǎo)體襯底的表面，或突 出其表面，以便限定第二有源區(qū)115b和115c的平面型。第一設(shè)備絕緣薄膜 110a和第二設(shè)備絕緣薄膜110b和110c被示出為具有相同的底部深度，但它 們也可以具有不同的底部深度。
第一有源區(qū)115a由于其上和側(cè)表面從第一設(shè)備絕緣薄膜110a暴露，因 此具有立體的形態(tài)。另一方面，第二有源區(qū)115b和U5c由于它們的上表面 從第二設(shè)備絕緣薄膜110b和110c暴露，因此具有一維形態(tài)。第一設(shè)備絕緣 薄膜110a的凹進(jìn)深度可以是用于確定第一有源區(qū)115a的暴露側(cè)表面的深度 的因素，并且能夠按照設(shè)備所需特性進(jìn)行控制。
將隧道氧化物薄膜130、存儲節(jié)點(diǎn)薄膜135、塊氧化物薄膜140、和/或 控制電極145形成于單元區(qū)域A以形成存儲器晶體管，或在區(qū)域A和B提 供。存儲節(jié)點(diǎn)薄膜135可以提供在隧道氧化物薄膜130上，并且延伸到設(shè)備 絕緣薄膜115a和115b上。阻礙(blocking)氧化物薄膜140可以提供在存 儲節(jié)點(diǎn)薄膜135上，并且在阻礙氧化物薄膜140上與有源區(qū)115a和115 b交 叉。
單元區(qū)域A中的存儲器晶體管可以具有肋片-型結(jié)構(gòu)，并且^f吏用第一有 源區(qū)115a作為各個(gè)位線的一部分，以及使用控制柵極145作為各個(gè)字線的 一部分。這使得第一有源區(qū)115a的上和后側(cè)面的表面能夠用作溝道區(qū)域。 平面型晶體管能夠在外圍區(qū)域C提供。例如，平面型晶體管可以包括外圍區(qū) 域C上的柵極氧化物薄膜130c和柵極氧化物薄膜130c上的柵極145c。
以上所描述的擦除和編程方法(或?qū)懛椒?的示例性實(shí)施例也可以應(yīng)用 于圖21所示的肋片-類型結(jié)構(gòu)。
圖22A-22B示出根據(jù)示例性實(shí)施例沒有源極和漏極的快閃存儲器。如圖 所示，圖22A-22B示出無源極/漏極快閃存儲器結(jié)構(gòu)，地選擇晶體管、串選 擇晶體管和單元晶體管形成于半導(dǎo)體村底50中限定的有源區(qū)。串選擇線 SSL、地選擇線GSL和字線WL0 WL31可以在有源區(qū)上交叉排列。位線BL 通過位線觸點(diǎn)DC與置于串選擇線SSL —側(cè)的源極/漏極區(qū)域連接。每個(gè)字 線可以包括插入柵極和有源區(qū)之間的電荷存儲層64。電荷存儲層64可以由 浮置柵極形成。而且，電荷存儲層64可以由具有SONOS結(jié)構(gòu)、MONOS結(jié)
20構(gòu)或TANOS結(jié)構(gòu)的電荷存儲絕緣層60形成?；蛘撸姾纱鎯?4可以由 半導(dǎo)體或金屬納米晶層構(gòu)成。電荷存儲層64可以具有如圖22A所示的隔離 區(qū)域。而且，電荷存儲層64可以由圖22B所示的絕緣層60構(gòu)成。形成于地 選擇線GSL兩側(cè)的源極/漏極區(qū)62g和形成于串選擇線SSL兩側(cè)的源極/漏極 區(qū)域62g可以是各種由導(dǎo)性與襯底相反的傳導(dǎo)擴(kuò)散層形成的PN-結(jié)源極/漏極 區(qū)。WL0 WL31之間的源極/漏極區(qū)可以不形成為典型的PN結(jié)類型，而是 反轉(zhuǎn)層或場效應(yīng)源極/漏極區(qū)，利用由施加到鄰近的字線的電壓誘導(dǎo)的邊緣場 來產(chǎn)生反轉(zhuǎn)層。在示例性的實(shí)施例中，可以將與晶體管的溝道和源極/漏極區(qū) 域?qū)?yīng)的有源區(qū)形成為具有增強(qiáng)的電荷活動性，以便它們可以通過采用場效 應(yīng)源極/漏極區(qū)域的結(jié)構(gòu)來補(bǔ)償導(dǎo)通電流(on-current)的缺乏。
圖23示出根據(jù)示例性實(shí)施例的NOR快閃存儲器。如圖所示，所述NOR 快閃存儲器4000可以包括單元陣列410、行選擇器440、和/或列選擇器450。
單元陣列410由多個(gè)存儲體BKl-BKn組成。每個(gè)存儲體包括多個(gè)扇區(qū) SCl-SCm，每個(gè)扇區(qū)作為一個(gè)擦除單元。每個(gè)扇區(qū)由多個(gè)與多條字線和位線 耦接的存儲單元(未示出)構(gòu)成。圖23中沒有顯示輸出線和輸出電路，以 使NOR快閃存儲器的整體表示簡潔清楚。
行選4奪器440可以響應(yīng)于行地址XA選擇一條字線。列選擇器450響應(yīng) 于列地址YA為每個(gè)存儲體選擇16條位線。將參考圖24詳細(xì)描述關(guān)于單元 陣列410、行選擇器440和列選擇器450的結(jié)構(gòu)和操作。
NOR快閃存儲器設(shè)備4000還可以包括數(shù)據(jù)輸入緩沖器420 、編程驅(qū)動 器430、和/或控制器470。數(shù)據(jù)輸入緩沖器420可以并行接收16位編程數(shù)據(jù)， 與存儲體的數(shù)量相等。編程數(shù)據(jù)可以以16位為單位存儲于輸入緩沖器420 的單元緩沖器IBl-IBn中。單元緩沖器IBl-IBn可以在數(shù)據(jù)鎖存器信號DLj (j=l到n)的控制下交替操作。例如，如果DL1是高電平，則第一單元緩 沖IB1并行接收16個(gè)數(shù)據(jù)位。所接收到的數(shù)據(jù)可以在第一單元緩沖器IB1 中保留一定時(shí)間。當(dāng)編程選擇信號PSEL是高電平時(shí)，數(shù)據(jù)輸入緩沖器420 可以將保留在單元緩沖器IBl-IBn中的數(shù)據(jù)同時(shí)轉(zhuǎn)儲到編程驅(qū)動器430中。
控制器470可以將編程選擇信號PSEL和數(shù)據(jù)鎖存器信號DLj施加到數(shù) 據(jù)輸入緩沖器420。在控制器470的調(diào)節(jié)下，數(shù)據(jù)輸入緩沖器420以存儲體 數(shù)量16位或更少作為單位交替或連續(xù)地接收編程數(shù)據(jù)。
編程驅(qū)動器430可以響應(yīng)于存儲在數(shù)據(jù)輸入緩沖器420中的編程數(shù)據(jù)分組DBli-DBni(例如i=l到16 )將編程電壓同時(shí)施加到在位線分組BLli-BLni (例如i-l到16)中選中的位線。所述編程驅(qū)動器可以包括與單元緩沖器 IBl-IBn對應(yīng)的單元驅(qū)動器PDl-PDn。編程驅(qū)動器430可以由來自外部電源 的比(內(nèi)部)電源電壓高的高電壓VPP提供。在編程操作期間，來自外部 電源的高電壓VPP可以用于提供漏電壓和選中的單元晶體管的單元電流。 或者，也可以通過使用嵌入在NOR快閃存儲器設(shè)備中的電荷泵電路(未示 出)在內(nèi)部^是供高電壓VPP。
NOR快閃存儲器設(shè)備4000還可以包括故障檢測器460。故障檢測器460 感測存儲在單元陣列410中的數(shù)據(jù)，然后通過比較感測的數(shù)據(jù)與存儲在數(shù)據(jù) 輸入緩沖器420中的編程數(shù)據(jù)來檢測編程的故障。故障檢測器460由單元陣 列410的所有存儲體共享。
如圖23所示，NOR快閃存儲器儲器設(shè)備4000可以接收命令信號CMD、 地址信號ADD、凄t據(jù)DQi和高電壓VPP。例如，這些信號可以由主積j殳備 或存儲器控制器提供。
圖24表示與圖23所示的行和列選擇器以及外圍設(shè)備相關(guān)的第一存儲體 BK1的電路圖案的示例。行選擇器440可以包括多個(gè)行譯碼器RDl-RDm， 而列選擇器450可以包括多個(gè)列譯碼器CDl-CDm。多對行和列譯碼器與每 個(gè)扇區(qū)SCl-SCm對應(yīng)。列譯碼器450可以進(jìn)一步包括與第一存儲體BK1對 應(yīng)地配置的全局列譯碼器GCD1。
參考圖24，在由多個(gè)扇區(qū)SCl-SCm組成的第一存儲體BKl中，其中每 一個(gè)扇區(qū)形成擦除單位，第一扇區(qū)SC1耦合到用于驅(qū)動分配到選中的存儲單 元MC的字線的朽 澤碼器RD1、以及用于選4奪分配到全局位線(如GBL1) 的位線BLl-BLk的列譯碼器?？梢愿鶕?jù)示例性實(shí)施例形成存儲單元MC。全 局位線示范性地以數(shù)量16排列，以便通過每個(gè)扇區(qū)中它們對應(yīng)的列柵極晶 體管將每個(gè)全局位線GBL1-GBL16與位線BLl-BLk (相對于全局位線可命 名為本地位線)連接。列柵極晶體管由與之對應(yīng)的列譯碼器控制。其它扇區(qū) 可以采用與第一扇區(qū)SC1相同連接特征布置。
全局位線GBL1-GBL16可以從由編程驅(qū)動器430提供的位線分組 BLli-BLni之一 (如BLli)借助由全局列譯碼器GCD1控制的選擇晶體管 Gl-G16導(dǎo)出。結(jié)果，存儲單元陣列可以以分級結(jié)構(gòu)構(gòu)造，具有每個(gè)沿列與 存儲單元連接的本地位線，以及每個(gè)與一組本地位線連接的全局位線。由于圖23-24所示的NOR快閃存儲器的操作和更加詳細(xì)的結(jié)構(gòu)是公知
的，為了表述的簡潔將不再進(jìn)一步描述。作為代替，美國專利7,072,214闡
述了一種NOR快閃存儲器的示例，通過參考其全部內(nèi)容并將其引用于此用 作為示例性實(shí)施例。
進(jìn)一步，應(yīng)當(dāng)理解，示例性實(shí)施例不限于也有具有上述參照圖23-24所 描述的結(jié)構(gòu)的NOR快閃存儲器。相反，示例性實(shí)施例可應(yīng)用于各種NOR快 閃存儲器結(jié)構(gòu)的單元陣列。
圖25表示另一個(gè)示例性實(shí)施例。如圖所示，圖25包括存儲器510，與 存儲器控制器520連接。存儲器510可以是上述NAND快閃存儲器或NOR 快閃存儲器。然而，存儲器510不限于這些存儲器結(jié)構(gòu)，而可以是任何具有 根據(jù)示例性實(shí)施例形成的存儲單元的存儲器結(jié)構(gòu)。
存儲器控制器520可以為存儲器510的控制操作提供輸入信號。例如， 在NAND快閃存儲器的情況中，存儲器控制器520可提供命令CMD和地址 信號。在圖23-24的NOR快閃存儲器例子中，存儲器控制器520可提供CMD、 ADD、 DQ和VPP信號。應(yīng)當(dāng)理解，存儲器控制器520可以基于接收到的控 制信號(未示出)控制存儲器510。
圖26示出另一個(gè)示例性實(shí)施例。如圖所示，圖26包括與接口 515連接 的存儲器510。存儲器510可以是上述NAND快閃存儲器或NOR快閃存儲 器。然而，存儲器510不限于這些存儲器結(jié)構(gòu)，可以是任何具有4艮據(jù)示例性 實(shí)施例形成的存儲單元的存儲器結(jié)構(gòu)。
接口 515可以提供輸入信號(例如，由外部產(chǎn)生)用于存儲器510的控 制操作。例如，在NAND快閃存儲器的情況中，接口 515提供命令CMD和 地址信號。在圖23-24的NOR快閃存儲器例子中，接口 515提供CMD、ADD、 DQ和VPP信號。應(yīng)當(dāng)理解，接口 515可以基于接收到的控制信號(例如， 由外部產(chǎn)生，但未示出)控制存儲器510。
圖27表示另一個(gè)示例性實(shí)施例。除了存儲器510和存儲器控制器520 被實(shí)現(xiàn)為卡530之外，圖27與圖25類似。例如，卡530可以是存儲卡，如 閃存卡。即，卡530可以是用于如數(shù)碼相機(jī)、個(gè)人計(jì)算機(jī)等消費(fèi)者電子設(shè)備 使用的任何符合工業(yè)標(biāo)準(zhǔn)的卡。應(yīng)當(dāng)理解，存儲器控制器520可以基于卡530 從另一個(gè)設(shè)備接收到的控制信號(例如，外部的)控制存儲器510。
圖28表示另一個(gè)示例性實(shí)施例。圖28描述便攜式設(shè)備6000。便攜式設(shè)備6000可以是MP3播放器、視頻播放器、視頻音頻混合播放器等。如圖所 示，便攜式設(shè)備6000包括存儲器510和存儲器控制器520。便攜式設(shè)備6000 還包括編碼器和解碼器610、呈現(xiàn)組件620和4妄口 630。
數(shù)據(jù)(視頻、音頻等)由編碼器和解碼器(EDC) 610經(jīng)存儲器控制器 520輸入到存儲器510和從存儲器510輸出。如圖28虛線所表示的，數(shù)據(jù)可 以從EDC 610直接輸入到存儲器510,和/或從存儲器510直接輸出到EDC 610。
EDC 610可以將數(shù)據(jù)編碼以存儲在存儲器510中。例如，EDC 610可以 對音頻數(shù)據(jù)執(zhí)行MP3編碼以存儲在存儲器510中?？蛇x地，EDC 610可以 對視頻數(shù)據(jù)執(zhí)行MPEG編碼(如MPEG2、 MPEG4等)以存儲在存儲器510 中。而且進(jìn)一步，EDC610可以包括多種編碼器，用于根據(jù)不同數(shù)據(jù)格式編 碼不同類型的數(shù)據(jù)。例如，EDC610可以包括用于音頻數(shù)據(jù)的MP3編碼器和 用于視頻數(shù)據(jù)的MPEG編碼器。
EDC610可以對來自存儲器510的輸出進(jìn)行解碼。例如，EDC610可以 對從存儲器510輸出的音頻數(shù)據(jù)執(zhí)行MP3解碼?？蛇x地，EDC 610可以對 從存儲器510輸出的視頻數(shù)據(jù)執(zhí)行MPEG解碼(如MPEG2、 MPEG4等)。 而且進(jìn)一步，EDC610可以包括多種解碼器，用于根據(jù)不同數(shù)據(jù)格式解碼不 同類型的數(shù)據(jù)。例如，EDC 610可以包括用于音頻數(shù)據(jù)的MP3解碼器和用 于視頻數(shù)據(jù)的MPEG解碼器。
同樣可以理解，EDC610可以只包括解碼器。例如，EDC610可以接收 已編碼數(shù)據(jù)并且傳給存儲器控制器520和/或存儲器510。
EDC610可以通過接口 630接收用于編碼的數(shù)據(jù)，或接收已編碼數(shù)據(jù)。 ，接口 630可以遵循已知的標(biāo)準(zhǔn)(如火線1394、 USB等)。接口 630也可以包 括多于一種接口。例如，接口 630可以包括火線1394接口、 USB接口等。 也可以經(jīng)由接口 630輸出來自存儲器510的數(shù)據(jù)。
呈現(xiàn)組件620可以向用戶呈現(xiàn)/人存儲器輸出，和/或由EDC 610解碼的 數(shù)據(jù)。例如，呈現(xiàn)組件620可以包括輸出音頻數(shù)據(jù)的揚(yáng)聲器插座、輸出視頻 數(shù)據(jù)的顯示屏、和/或其它。
圖29示出其中主機(jī)系統(tǒng)7000與圖27的卡530相連的示例性實(shí)施例。 在示例性實(shí)施例中，主機(jī)系統(tǒng)7000可對卡530施加控制信號，以使存儲器 控制器520控制存儲器510的操作。
24圖30表示其它示例性實(shí)施例。如圖所示，系統(tǒng)2000包括微處理器2100, 用戶接口 2200 (如鍵區(qū)、鍵盤、和/或顯示器)、調(diào)制解調(diào)器2300、控制器 2400、存儲器2500和/或電池2600。在示例性實(shí)施例中，每個(gè)系統(tǒng)元件可以 通過總線2001互相結(jié)合。
控制器2400還可以包括一個(gè)或多個(gè)微處理器、數(shù)字信號處理器、微控 制器、或任何與上述類似的處理器。存儲器2500可以用于存儲數(shù)據(jù)和/或由 控制器2400執(zhí)行的命令。存儲器2500可以是任何上述示例性實(shí)施例中描述 的任何存^^者器。
調(diào)制解調(diào)器2300可以用于將數(shù)據(jù)傳輸?shù)搅硪幌到y(tǒng)(例如，通信網(wǎng)絡(luò)) 和/或從其接收數(shù)據(jù)。系統(tǒng)2000可以是諸如PDA、便攜式計(jì)算機(jī)、互聯(lián)網(wǎng)平 板電腦、無線電話、移動電話、數(shù)字音樂播放器、存儲卡的移動系統(tǒng)的一部 分、或其它信息傳輸和/或接收系統(tǒng)。
以上^^艮據(jù)圖4A-18B描述所討論的任何變形和/或選擇也可應(yīng)用于圖 19-30描述的示例性實(shí)施例。更一般的，本說明書公開了具有許多不同特征 的許多示例性實(shí)施例。這些特征中的每一個(gè)可任意結(jié)合使用。
如此表述的示例性實(shí)施例顯然可以以多種方式被改變。這種改變不^皮認(rèn) 為背離示例性實(shí)施例，并且所有這樣的改變包含于附加的權(quán)利要求的范圍 中。
對相關(guān)申請的交叉引用
本申請要求2007年8月22日提交的韓國專利申請No. 10-2007-0084511
的優(yōu)先權(quán)，意圖通過引用將其全部內(nèi)容合并于此。
權(quán)利要求
1. 一種對具有電荷存儲層的非易失性存儲器設(shè)備進(jìn)行編程的方法，包括執(zhí)行至少一個(gè)單元編程循環(huán)，每個(gè)單元編程循環(huán)包括對至少兩個(gè)頁施加編程脈沖；對所述至少兩個(gè)頁施加時(shí)間延遲；和對所述至少兩個(gè)頁施加檢驗(yàn)脈沖。
2. 如權(quán)利要求1所述的方法，其中所述施加順序是編程脈沖、時(shí)間延 遲、和一企—驗(yàn)脈沖。
3. 如權(quán)利要求1所述的方法，其中所述施加順序是編程脈沖、4企-瞼脈 沖、和時(shí)間延遲。
4. 如權(quán)利要求1所述的方法，其中所述至少一個(gè)單元編程循環(huán)包括至 少兩個(gè)單元編程循環(huán)。
5. 如權(quán)利要求4所述的方法，其中在每個(gè)單元編程循環(huán)中施加到所述 至少兩個(gè)頁的編程脈沖具有不同的振幅。
6. 如權(quán)利要求4所述的方法，其中在每個(gè)單元編程循環(huán)中施加到所述 至少兩個(gè)頁的編程脈沖具有不同的持續(xù)時(shí)間。
7. 如權(quán)利要求4所述的方法，其中在每個(gè)單元編程循環(huán)中施加到所述 至少兩個(gè)頁的編程脈沖具有不同的振幅和不同的持續(xù)時(shí)間。
8. 如權(quán)利要求4所述的方法，其中在后續(xù)單元編程循環(huán)中施加到所述 至少兩個(gè)頁的編程脈沖相比在之前的單元編程循環(huán)中施加到所述至少兩個(gè) 頁的編程脈沖具有不同的振幅。
9. 如權(quán)利要求4所述的方法，其中所述至少兩個(gè)單元編程循環(huán)包括i 個(gè)編程循環(huán)，其中i是大于2的整數(shù)。
10. 如權(quán)利要求l所述的方法，其中所述施加順序是時(shí)間延遲、檢驗(yàn)脈 沖、和編程脈沖。
11. 如權(quán)利要求IO所述的方法，進(jìn)一步包括 執(zhí)行第一編程循環(huán)，包括對所述至少兩個(gè)頁施加第 一編程脈沖。
12. 如權(quán)利要求11所述的方法，進(jìn)一步包括執(zhí)行最后編程循環(huán)，包括對所述至少兩個(gè)頁施加最后時(shí)間延遲；和對所述至少兩個(gè)頁施加最后4企—瞼脈沖。
13. 如權(quán)利要求12所述的方法，其中在所述第一編程循環(huán)和每個(gè)單元 編程循環(huán)中施加到所述至少兩個(gè)頁的編程脈沖具有不同的振幅。
14. 如權(quán)利要求12所述的方法，其中在所述第一編程循環(huán)和每個(gè)單元 編程循環(huán)中施加到所述至少兩個(gè)頁的編程脈沖具有不同的持續(xù)時(shí)間。
15. 如權(quán)利要求12所述的方法，其中在所述第一編程循環(huán)和每個(gè)單元續(xù)時(shí)間。
16. 如權(quán)利要求12所述的方法，其中在后續(xù)單元編程循環(huán)中施加到所 述至少兩個(gè)頁的編程脈沖相比在之前的單元編程循環(huán)中施加到所述至少兩 個(gè)頁的編程脈沖具有不同的振幅。
17. 如權(quán)利要求12所述的方法，其中在后續(xù)單元編程循環(huán)中施加到所 述至少兩個(gè)頁的編程脈沖相比在第 一編程循環(huán)中施加到所述至少兩個(gè)頁的 編程脈沖具有不同的振幅。
18. 如權(quán)利要求1所述的方法，其中用于所述至少兩個(gè)頁的操作不重疊。
19. 如權(quán)利要求9所述的方法，其中如果所述非易失性存儲器設(shè)備包括 n個(gè)頁，其中n是大于等于2的整數(shù)，則用于所述非易失性存儲器設(shè)備的總 編程時(shí)間少于用于完成i次循環(huán)的時(shí)間的n倍。
20. 如權(quán)利要求12所述的方法，其中如果所述非易失性存儲器設(shè)備包 括n個(gè)頁，其中n是大于等于2的整數(shù)，則用于非易失性存儲器設(shè)備的總編 程時(shí)間少于用于完成i次循環(huán)的時(shí)間的n倍。
21. —種非易失性存儲器i殳備，包括 由多條字線和多條位線連接的存儲單元晶體管陣列；和編程邏輯，執(zhí)行至少一個(gè)單元編程循環(huán)，其中對每個(gè)單元編程循環(huán)，所 述編程邏輯執(zhí)行以下操作對A人所述多條字線中選中的至少兩條字線施加編程脈沖； 對從所述多條字線中選中的所述至少兩條字線施加時(shí)間延遲；和 對從所述多條字線中選中的所述至少兩條字線施加檢驗(yàn)脈沖。
22. —種系統(tǒng)，包括存儲器，包括由多條字線和多條位線連接的存儲單元晶體管陣列；和 編程邏輯，執(zhí)行至少一個(gè)單元編程循環(huán)， 其中對每個(gè)單元編程循環(huán)，所述編程邏輯對從所述多條字線中選中的所 述至少兩條字線施加編程脈沖，對從所述多條字線中選中的所述至少兩條字 線施加時(shí)間延遲，和對從所述多條字線中選中的所述至少兩條字線施加檢驗(yàn) 脈沖；和存儲器控制器，用于控制所述存儲器。
23. —種系統(tǒng)，包括 存儲器，包括由多條字線和多條位線連接的存儲單元晶體管陣列，和 編程邏輯，執(zhí)行至少一個(gè)單元編程循環(huán)， 其中對每個(gè)單元編程循環(huán)，所述編程邏輯對從所述多條字線中選中的至 少兩條字線施加編程脈沖，對從所述多條字線中選中的所述至少兩條字線施 加時(shí)間延遲，和對從所述多條字線中選中的所述至少兩條字線施加檢驗(yàn)脈沖；控制器，用于控制所述存儲器； 用戶接口 ，用于使能對所述存儲器的存??； 調(diào)制解調(diào)器，允許傳輸所述存儲器中的信息； 電池，用于對所述存儲器供電；和總線，用于連接所述存儲器、控制器、用戶接口、調(diào)制解調(diào)器、和電池。
全文摘要
示例性實(shí)施例關(guān)注于用于對具有電荷存儲層的非易失性存儲器設(shè)備進(jìn)行編程的方法、存儲器設(shè)備和系統(tǒng)，包括執(zhí)行至少一個(gè)單元編程循環(huán)，每個(gè)單元編程循環(huán)包括對至少兩個(gè)頁施加編程脈沖，對所述至少兩個(gè)頁施加時(shí)間延遲，以及對所述至少兩個(gè)頁施加檢驗(yàn)脈沖。
文檔編號G11C16/10GK101447230SQ20081018877
公開日2009年6月3日 申請日期2008年8月22日 優(yōu)先權(quán)日2007年8月22日
發(fā)明者崔奇煥, 文承炫 申請人:三星電子株式會社