專利名稱：三維存儲(chǔ)器模塊架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及堆疊的三維存儲(chǔ)器模塊。
背景技術(shù)：
所有計(jì)算機(jī)系統(tǒng)固有的公共問(wèn)題是需要在不用相應(yīng)增加能耗或成本的情況下提 高主存儲(chǔ)器系統(tǒng)的性能。電子通信架構(gòu)盡力在提高電子系統(tǒng)性能的需求以及解決更低的功 耗、更小的波形因數(shù)和更低的電磁輻射這兩部分之間尋求平衡。降低計(jì)算機(jī)系統(tǒng)中功耗的 同時(shí)應(yīng)對(duì)可縮放性的更佳解決方案是所期望的。但是，這些問(wèn)題的典型電子解決方案通常 增加了存儲(chǔ)器模塊的成本，或者是因?yàn)樵黾恿艘_數(shù)量和/或管芯面積，或者是增加了功 耗，功耗增加的主要原因是需要通過(guò)長(zhǎng)導(dǎo)線來(lái)通信。計(jì)算機(jī)系統(tǒng)中的主存儲(chǔ)器系統(tǒng)的典型實(shí)施方式示例是能夠利用一個(gè)或多個(gè)雙列 直插存儲(chǔ)器模塊(“DIMM”)來(lái)實(shí)現(xiàn)的主存儲(chǔ)器系統(tǒng)。DIMM是一種包含若干分立的、動(dòng)態(tài)隨 機(jī)訪問(wèn)存儲(chǔ)器(“DRAM”)芯片的小電路板，所述芯片使用在系統(tǒng)板上形成一個(gè)或多個(gè)信道 的電子互連而連接到存儲(chǔ)器控制器。有多種方法來(lái)增強(qiáng)主存儲(chǔ)器性能，例如增加容量，增加 信道數(shù)量，增加DRAM存儲(chǔ)體(bank)或DRAM列(rank)的數(shù)量，提高帶寬，減少等待時(shí)間，或 這些方式的某種組合。但是，這些問(wèn)題的典型電子解決方案通常會(huì)增加存儲(chǔ)器模塊的成本， 或者是因?yàn)樵黾恿艘_數(shù)量和/或管芯面積，或者是增加了功耗。正如上述提到的那樣，增 加功耗的主要原因是需要通過(guò)長(zhǎng)導(dǎo)線來(lái)通信。增加前端總線速度也導(dǎo)致了接口功耗的線性 增加。在增加的前端總線速度下增加DIMM列的數(shù)量所帶來(lái)的附加互連問(wèn)題在于信號(hào)定時(shí) 和噪聲在連接多個(gè)DIMM的多點(diǎn)(multi-drop)導(dǎo)線中成為問(wèn)題。這種所謂的“短截線電子 器件”(“stub electronics")問(wèn)題已導(dǎo)致存儲(chǔ)器總線被需要附加的外部緩沖器來(lái)與DRAM 對(duì)接的點(diǎn)對(duì)點(diǎn)存儲(chǔ)器信道所代替。但是，大多數(shù)DRAM方面的努力都集中在創(chuàng)建具有DIMM 到處理器芯片的電互連的更高密度存儲(chǔ)器設(shè)備，而非DIMM替代。所期望的是一種存儲(chǔ)器模塊架構(gòu)，其提供高速、高帶寬互連，而無(wú)需考慮附加的引 腳和長(zhǎng)導(dǎo)線所引起的功率及成本并且還保持信號(hào)完整性。

發(fā)明內(nèi)容
本發(fā)明的各個(gè)實(shí)施例涉及堆疊的存儲(chǔ)器模塊。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ) 器模塊包括含有至少一個(gè)存儲(chǔ)器控制器的存儲(chǔ)器_控制器層。該存儲(chǔ)器模塊包括與存儲(chǔ) 器_控制器層堆疊在疊層中的至少一個(gè)存儲(chǔ)器層。至少一組貫通孔穿過(guò)疊層與該至少一個(gè) 存儲(chǔ)器控制器的表面近似垂直地延伸。該通孔在該至少一個(gè)存儲(chǔ)器控制器和該至少一個(gè)存 儲(chǔ)器層之一之間提供電子通信。此外，貫通孔與該疊層的層中的一個(gè)或多個(gè)元件可以間距 匹配(pitch match)。這種元件的一些示例可以是存儲(chǔ)器層中的位線、感測(cè)放大器以及輸入 /輸出緩沖器。在根據(jù)本發(fā)明的另一實(shí)施例中，存儲(chǔ)器模塊還包括光學(xué)層。在一個(gè)實(shí)施例中，光學(xué) 層是存儲(chǔ)器模塊的疊層中的層，并且還含有至少一個(gè)總線波導(dǎo)，該總線波導(dǎo)被配置為向該 至少一個(gè)存儲(chǔ)器_控制器層傳輸數(shù)據(jù)以及從該至少一個(gè)存儲(chǔ)器_控制器層傳輸數(shù)據(jù)。此 夕卜，光學(xué)層可被定位于存儲(chǔ)器控制器層和該至少一個(gè)存儲(chǔ)器層之間，且貫通孔延伸穿過(guò)光學(xué)層。


圖1顯示了根據(jù)本發(fā)明實(shí)施例的第一三維電子存儲(chǔ)器模塊的橫截面圖。圖2A顯示了根據(jù)本發(fā)明實(shí)施例的于圖1中所示的存儲(chǔ)器模塊中的存儲(chǔ)器層的架 構(gòu)。圖2B顯示了根據(jù)本發(fā)明實(shí)施例的通過(guò)匹配各種元件的間距來(lái)最小化導(dǎo)線長(zhǎng)度的 位線，感測(cè)放大器，輸入/輸出驅(qū)動(dòng)器和貫通孔的布置的示意表示。圖3A-3B顯示了根據(jù)本發(fā)明實(shí)施例的可以布置四個(gè)存儲(chǔ)體、兩個(gè)數(shù)據(jù)貫通孔、以 及地址和控制貫通孔的兩種可能方式。圖4顯示了根據(jù)本發(fā)明實(shí)施例的于圖1中所示的存儲(chǔ)器模塊中的存儲(chǔ)器-控制器 層的架構(gòu)。圖5顯示了根據(jù)本發(fā)明實(shí)施例的于圖1中所示的存儲(chǔ)器模塊的分解等距視圖。圖6顯示了根據(jù)本發(fā)明實(shí)施例的第二三維光學(xué)存儲(chǔ)器模塊的橫截面圖。圖7顯示了根據(jù)本發(fā)明實(shí)施例的于圖6中所示的存儲(chǔ)器模塊的光學(xué)層的架構(gòu)。圖8顯示了根據(jù)本發(fā)明實(shí)施例的于圖6中所示的存儲(chǔ)器模塊的存儲(chǔ)替控制器層的 架構(gòu)。圖9顯示了根據(jù)本發(fā)明實(shí)施例的于圖6中所示的存儲(chǔ)器模塊的分解等距視圖。圖10A-10B顯示了根據(jù)本發(fā)明實(shí)施例的其中可以布置光學(xué)層的總線波導(dǎo)和四個(gè) 電光接口的兩個(gè)示例。圖IlA顯示了根據(jù)本發(fā)明實(shí)施例的用兩個(gè)分離總線波導(dǎo)實(shí)現(xiàn)的三維存儲(chǔ)器模塊 的光學(xué)層。圖IlB顯示了根據(jù)本發(fā)明實(shí)施例的用多個(gè)分支總線波導(dǎo)實(shí)現(xiàn)的三維存儲(chǔ)器模塊 的光學(xué)層。圖12顯示了根據(jù)本發(fā)明實(shí)施例的第三三維電子存儲(chǔ)器模塊的橫截面圖。圖13顯示了根據(jù)本發(fā)明實(shí)施例的光學(xué)層的頂視圖。圖14顯示了根據(jù)本發(fā)明實(shí)施例的第四三維電子存儲(chǔ)器模塊的橫截面圖。
具體實(shí)施例方式本發(fā)明的實(shí)施例涉及堆疊的三維存儲(chǔ)器模塊，其包含多條內(nèi)部數(shù)據(jù)總線以降低內(nèi)部互連延遲。通過(guò)使用硅貫通孔來(lái)實(shí)現(xiàn)該多條內(nèi)部數(shù)據(jù)總線，以允許將存儲(chǔ)器模塊組織為 許多小的高帶寬子塊，從而導(dǎo)致縮短的訪問(wèn)時(shí)間以及降低的功耗。圖1顯示了根據(jù)本發(fā)明實(shí)施例的三維電子存儲(chǔ)器模塊(“存儲(chǔ)器模塊” )100的橫 截面圖。在圖示的示例中，存儲(chǔ)器模塊100包括置于封裝體104的頂面上的存儲(chǔ)器-控制器 層102，以及置于存儲(chǔ)器-控制器層102的頂面上的八個(gè)單獨(dú)的存儲(chǔ)器層105-112的疊層。 存儲(chǔ)器層105-112可以是諸如DRAM的易失性存儲(chǔ)器層，非易失性存儲(chǔ)器層，或者易失性與 非易失性存儲(chǔ)器層的組合。存儲(chǔ)器-控制器層102和存儲(chǔ)器層105-112是由貫通孔連接的 互補(bǔ)金屬氧化物半導(dǎo)體(“CMOS”)硅器件，所述貫通孔例如是金屬化通孔或硅貫通孔，該貫 通孔與存儲(chǔ)器-控制器層102近似垂直。圖1揭示了多個(gè)貫通孔中的兩個(gè)114和116，它們 穿過(guò)每個(gè)存儲(chǔ)器層105-112、與存儲(chǔ)器-控制器層102的頂面近似垂直地延伸。這些貫通孔 是使得能夠在存儲(chǔ)器層105-112和存儲(chǔ)器-控制器層102之間傳輸?shù)刂?、控制、以及?shù)據(jù)電 子信號(hào)的總線。存儲(chǔ)器控制器層102包括至少一個(gè)高速外部電子接口(未示出)以用來(lái)在 存儲(chǔ)器模塊100和處理器(未示出)間傳輸數(shù)據(jù)。優(yōu)選地，每一層是厚度在近似25-50微 米之間變化的管芯層。圖2A顯示了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器模塊100中的存儲(chǔ)器層105的架構(gòu)。存儲(chǔ) 器層105包含十六個(gè)存儲(chǔ)體，八組數(shù)據(jù)貫通孔，以及四組地址和控制貫通孔。存儲(chǔ)器層105 也代表了其余存儲(chǔ)器層106-112的架構(gòu)平面布置圖。雖然在存儲(chǔ)器層105中未示出，但是 每個(gè)存儲(chǔ)體包括存儲(chǔ)器陣列，行解碼器，列解碼器，以及感測(cè)放大器(“讀出放大器”)。存 儲(chǔ)器層的存儲(chǔ)體包括多個(gè)布置成行和列的存儲(chǔ)器單元，并且每個(gè)存儲(chǔ)器單元存儲(chǔ)由一條位 線和一條字線提供的數(shù)據(jù)。存儲(chǔ)器層105的這十六個(gè)存儲(chǔ)體被布置成四個(gè)區(qū)域。區(qū)域是與 一組或多組數(shù)據(jù)貫通孔以及與一組或多組地址和控制貫通孔進(jìn)行電子通信的若干存儲(chǔ)體。 每組數(shù)據(jù)貫通孔以及每組地址和控制貫通孔被限于存儲(chǔ)器層105的子區(qū)域。例如，虛線矩 形202識(shí)別了存儲(chǔ)器層105的區(qū)域，該區(qū)域包括四個(gè)存儲(chǔ)體204-207，兩組數(shù)據(jù)貫通孔208 和209，以及一組地址和控制貫通孔210。存儲(chǔ)體204和205與數(shù)據(jù)貫通孔208進(jìn)行電子通 信，并且存儲(chǔ)體206和207與數(shù)據(jù)貫通孔209進(jìn)行電子通信。數(shù)據(jù)貫通孔208提供兩個(gè)存 儲(chǔ)體204和205與存儲(chǔ)器控制器(未示出)之間的數(shù)據(jù)傳輸，而數(shù)據(jù)貫通孔209提供兩個(gè) 存儲(chǔ)體206和207與同一存儲(chǔ)器控制器之間的數(shù)據(jù)傳輸。此外，區(qū)域202中的所有四個(gè)存 儲(chǔ)體204-207與地址和控制貫通孔210進(jìn)行電子通信，以便傳送存儲(chǔ)于存儲(chǔ)體204-207中 的數(shù)據(jù)的物理地址，發(fā)送和接收來(lái)自于存儲(chǔ)器控制器的命令，以及獲取來(lái)自存儲(chǔ)體的狀態(tài) 信號(hào)，例如指示存儲(chǔ)器控制器是正在從存儲(chǔ)體204-207中的存儲(chǔ)器讀取數(shù)據(jù)還是正在向其 寫(xiě)入數(shù)據(jù)的信號(hào)。需注意的是，為了最小化存儲(chǔ)體和數(shù)據(jù)貫通孔總線之間的互連距離，可將數(shù)據(jù)貫 通孔布置為與和存儲(chǔ)體之間雙向傳輸數(shù)據(jù)的輸入/輸出邏輯以及感測(cè)放大器(未示出)成 一直線?？蛇x擇貫通孔的間距以增加數(shù)據(jù)總線寬度，并且因此增加去往以及來(lái)自任意單獨(dú) 存儲(chǔ)體的可用帶寬。術(shù)語(yǔ)“間距”指的是貫通孔的中心到中心的間隔，其中貫通孔可以以近 似規(guī)則的模式布置。細(xì)小間距是優(yōu)選的?？墒褂眯∮诮?0微米的間距，或者優(yōu)選地使用近似25微米的間距。近似25微米的間距比典型的存儲(chǔ)體位線的間距要大，所述典型的存儲(chǔ)體位線的間距可以是近似0. 1微米。結(jié)果，在某些實(shí)施例中，可配置存儲(chǔ)器層架構(gòu)以使得若 干位線共享同一貫通孔。例如，可配置DRAM存儲(chǔ)器層以使得256條位線共享同一貫通孔。 因此，位線塊近似為25. 6微米寬。貫通孔可間隔近似25. 6微米以使得貫通孔和位線間距 匹配。間距匹配可認(rèn)為是兩種或更多種不同類型的物體被按同一間距排列以使得它們之間 的布線最小化，并且布線圖案是等同和重復(fù)的。在其他實(shí)施例中，近似為12微米的甚至更 細(xì)小的間距可導(dǎo)致沿存儲(chǔ)體邊緣定位的貫通孔加倍，其將使得從存儲(chǔ)器到存儲(chǔ)器控制器的 存儲(chǔ)器帶寬加倍。在存儲(chǔ)器層105的四個(gè)子區(qū)域的每個(gè)子區(qū)域中布置四個(gè)存儲(chǔ)體，兩組數(shù) 據(jù)貫通孔以及該組地址和控制貫通孔使得緩沖器中的感測(cè)放大器與數(shù)據(jù)貫通孔之間的互 連距離最小化。例如，配置存儲(chǔ)體204和205以使得感測(cè)放大器212和214與數(shù)據(jù)貫通孔 208之間的互連距離處于最小值。圖2B示出了根據(jù)本發(fā)明實(shí)施例的通過(guò)匹配各種元件的間距來(lái)最小化導(dǎo)線長(zhǎng)度的 位線，感測(cè)放大器，輸入/輸出驅(qū)動(dòng)器和硅貫通孔的布置的示意表示。每條位線連接到感測(cè) 放大器。例如，位線220-225連接到感測(cè)放大器230-235。每個(gè)感測(cè)放大器放大與出自位 線的位相關(guān)的電壓，這有助于降低延時(shí)和功耗。然后來(lái)自感測(cè)放大器的輸出被傳輸?shù)綄?duì)應(yīng) 的多路復(fù)用器，多路復(fù)用器將來(lái)自感測(cè)放大器的輸出組合成單一的選擇數(shù)據(jù)輸出。例如，來(lái) 自感測(cè)放大器230-235的輸出被傳輸?shù)蕉嗦窂?fù)用器240并被組合成選擇數(shù)據(jù)輸出242。來(lái) 自于每個(gè)多路復(fù)用器的選擇數(shù)據(jù)輸出由對(duì)應(yīng)的輸入/輸出緩沖器(諸如輸入/輸出緩沖器 244)緩沖，且通過(guò)所連接的貫通孔(諸如貫通孔246)而傳輸?shù)綄?duì)應(yīng)的存儲(chǔ)器控制器。可布 置位線、感測(cè)放大器、輸入/輸出緩沖器以及貫通孔的在硅上的物理布局，使得每個(gè)的間距 幾乎等于其他的間距或者是其他間距的倍數(shù)，以便布線圖在存儲(chǔ)器陣列的所有數(shù)據(jù)貫通孔 上規(guī)則地重復(fù)。除了匹配位線和貫通孔之間的間距以達(dá)到最佳布局外，還可能存在貫通孔和位線 的帶寬之間的匹配。例如，假設(shè)圖2B中顯示的位線的示意表示包括位于簇(mat)250中的 512行位線，且以200MHz的存儲(chǔ)器時(shí)鐘速率向這些位線發(fā)信號(hào)。簇250還包括兩個(gè)貫通孔 246和248，以近似3. 2GHz的高得多的數(shù)據(jù)時(shí)鐘速率向其發(fā)信號(hào)。因?yàn)閿?shù)據(jù)時(shí)鐘和存儲(chǔ)器 時(shí)鐘之間的發(fā)信號(hào)速率之比為16 1，所以在每個(gè)數(shù)據(jù)時(shí)鐘上，來(lái)自簇250的多個(gè)位可以在 貫通孔246和248上被時(shí)分復(fù)用。對(duì)于每個(gè)數(shù)據(jù)時(shí)鐘周期來(lái)說(shuō)，從簇250中讀出32位，且 在每個(gè)貫通孔上讀取16位。因此，可在16個(gè)數(shù)據(jù)時(shí)鐘周期中從簇250讀出整個(gè)高速緩存 線。這種方法的好處在于節(jié)省了大量的功率，因?yàn)閺拇?50中讀出的所有位都被使用。但 在傳統(tǒng)的DRAM中，多個(gè)簇被訪問(wèn)且將典型地驅(qū)動(dòng)其內(nèi)容到4096位的行緩沖器，但是在給定 的數(shù)據(jù)傳輸期間，在對(duì)于特定DRAM部件的任意列訪問(wèn)中，這4096位中只有8位被驅(qū)動(dòng)到芯 片輸出。多個(gè)數(shù)據(jù)傳輸周期可以與給定的列訪問(wèn)有關(guān)。例如，如果列大小是16字節(jié)(128 位)且典型的DRAM信道大小是64位，則每個(gè)列地址命令將伴隨有兩個(gè)數(shù)據(jù)傳輸周期。在 此示例中，若高速緩存線大小為64字節(jié)(512位)而列大小為16字節(jié)(如上所述)，則傳送 單個(gè)高速緩存線需要4個(gè)列訪問(wèn)命令(或8個(gè)數(shù)據(jù)傳輸周期)。在本發(fā)明中，訪問(wèn)整個(gè)高速 緩存線只需要單個(gè)命令，因此降低了控制開(kāi)銷和等待時(shí)間。另外，本發(fā)明將利用讀入到行緩 沖器中的所有位而非一小部分(64位，其導(dǎo)致顯著地節(jié)省了功率)。雖然圖2顯示的位于存儲(chǔ)器層105的四個(gè)區(qū)域中的存儲(chǔ)體、數(shù)據(jù)貫通孔、以及地址和控制貫通孔的布置表示了這些器件的最優(yōu)布置，但同樣器件的其他布置也是可能的。圖3A-3B僅顯示了根據(jù)本發(fā)明實(shí)施例的可以布置四個(gè)存儲(chǔ)體204-207、兩個(gè)數(shù)據(jù)貫通孔208 和209、以及地址和控制貫通孔210的兩種可能的方式。在其他實(shí)施例中，構(gòu)成區(qū)域的存儲(chǔ) 體、數(shù)據(jù)貫通孔、以及地址和控制貫通孔可具有任意數(shù)量的不同的適當(dāng)布置。此外，存儲(chǔ)器 層的區(qū)域不限于四個(gè)存儲(chǔ)體、兩組數(shù)據(jù)貫通孔、以及一組地址和控制貫通孔。在其他實(shí)施例 中，區(qū)域可具有與任意數(shù)目的數(shù)據(jù)貫通孔組以及任意數(shù)目的地址和控制貫通孔組進(jìn)行電子 通信的任意數(shù)量的存儲(chǔ)體。在其他實(shí)施例中，存儲(chǔ)器層可被配置為具有一個(gè)、兩個(gè)、三個(gè)、 五個(gè)、九個(gè)、十六個(gè)、或任意數(shù)目的區(qū)域，每個(gè)區(qū)域具有任意適當(dāng)數(shù)量的存儲(chǔ)體、數(shù)據(jù)貫通孔 組、以及地址和控制貫通孔組。區(qū)域可被布置成方形(如圖2所示)，矩形，行，或者布置成 其他任意合適的區(qū)域布置。在其他實(shí)施例中，存儲(chǔ)器模塊100中存儲(chǔ)器層的數(shù)量可根據(jù)需 要減少或增加。圖4顯示了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器模塊100中的存儲(chǔ)器-控制器層102的架 構(gòu)。存儲(chǔ)器-控制器層102包括四個(gè)存儲(chǔ)器控制器401-404。每個(gè)存儲(chǔ)器控制器與兩組數(shù) 據(jù)貫通孔以及一組地址和控制貫通孔進(jìn)行電子通信，而所述數(shù)據(jù)貫通孔以及地址和控制貫 通孔又與存儲(chǔ)器層105-112每一個(gè)中的特定區(qū)域的四個(gè)存儲(chǔ)體進(jìn)行電子通信。例如，存儲(chǔ) 器控制器402與數(shù)據(jù)貫通孔208和209以及地址和控制貫通孔210進(jìn)行電子通信。圖5顯示了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器模塊100的分解等距視圖。存儲(chǔ)器層105 和存儲(chǔ)器_控制器層102顯示為與其余的存儲(chǔ)器層106-112分離，以便揭示存儲(chǔ)器-控制 器層102中的存儲(chǔ)器控制器401-404與存儲(chǔ)器層105-112的區(qū)域的對(duì)準(zhǔn)。圖5也揭示了 數(shù)據(jù)貫通孔組以及地址和控制貫通孔組是穿過(guò)存儲(chǔ)器層105-112、近似垂直于存儲(chǔ)器控制 器401-404延伸的總線。通過(guò)兩組數(shù)據(jù)貫通孔及一組地址和控制貫通孔，每個(gè)存儲(chǔ)器層中 的每個(gè)區(qū)域的存儲(chǔ)體與四個(gè)存儲(chǔ)器控制器之一進(jìn)行電子通信。例如，如圖5所示，通過(guò)數(shù) 據(jù)貫通孔208和209及地址和控制貫通孔210，存儲(chǔ)器控制器402可與區(qū)域202中的存儲(chǔ) 體204-207進(jìn)行電子通信，而通過(guò)相同的數(shù)據(jù)貫通孔208和209及相同的地址和控制貫通 孔210，存儲(chǔ)器控制器402可與存儲(chǔ)器層112中區(qū)域506的四個(gè)存儲(chǔ)體501-504進(jìn)行電子通 信。每個(gè)存儲(chǔ)器控制器調(diào)節(jié)去往和來(lái)自位于每個(gè)存儲(chǔ)器控制器上方的每個(gè)區(qū)域的電子耦合 的存儲(chǔ)體的數(shù)據(jù)流。例如，存儲(chǔ)器控制器402調(diào)節(jié)去往和來(lái)自區(qū)域202中的存儲(chǔ)體204-207 的數(shù)據(jù)流，去往和來(lái)自存儲(chǔ)器層112的區(qū)域506中的存儲(chǔ)體501-504的數(shù)據(jù)流，以及去往和 來(lái)自位于區(qū)域202和506之間的存儲(chǔ)器層106-111中的區(qū)域的數(shù)據(jù)流。存儲(chǔ)器-控制器層102中存儲(chǔ)器控制器的數(shù)量和布置由每個(gè)存儲(chǔ)器層中區(qū)域的數(shù) 量和布置來(lái)確定。例如，擴(kuò)展每個(gè)存儲(chǔ)器層105-112以包含附加的五個(gè)區(qū)域?qū)?dǎo)致擴(kuò)展存 儲(chǔ)器-控制器層102以包含附加的五個(gè)存儲(chǔ)器控制器。存儲(chǔ)器模塊100的內(nèi)部架構(gòu)較傳統(tǒng)的堆疊存儲(chǔ)器架構(gòu)具有多個(gè)優(yōu)點(diǎn)。首先，因?yàn)?存儲(chǔ)器模塊100的架構(gòu)通過(guò)用作總線的內(nèi)部貫通孔在存儲(chǔ)器層和存儲(chǔ)器控制器102之間 實(shí)現(xiàn)電子通信，所以消除了對(duì)于位于存儲(chǔ)器層和存儲(chǔ)器控制器周邊上的結(jié)合墊的需要以及 消除了對(duì)于用于使存儲(chǔ)器層和存儲(chǔ)器-控制層互連的機(jī)械附接的結(jié)合引線的需要。其次， 將存儲(chǔ)器層和存儲(chǔ)器控制器堆疊，以及包含在存儲(chǔ)體和存儲(chǔ)器控制器之間提供電子通信總 線的通孔減小了存儲(chǔ)體和存儲(chǔ)器控制器交換數(shù)據(jù)所需要的訪問(wèn)時(shí)間、距離和功率。此外，集 成貫通孔(如TSV)是間距更小的連接，其實(shí)現(xiàn)了存儲(chǔ)體和存儲(chǔ)器控制器之間的更多數(shù)量的電信號(hào)路徑，從而擴(kuò)展了帶寬。另外，多個(gè)貫通孔總線允許多個(gè)存儲(chǔ)器控制器并行訪問(wèn)存儲(chǔ) 器。存在到存儲(chǔ)器的多個(gè)訪問(wèn)點(diǎn)。本發(fā)明的其他實(shí)施例在存儲(chǔ)器-控制器層和存儲(chǔ)器層的疊層之間并入了光學(xué)互 連層(“光學(xué)層”)。該光學(xué)層消除了對(duì)于在存儲(chǔ)器-控制器層和處理器間的外部電子連接 的需要。結(jié)果，光學(xué)層較傳統(tǒng)的外部電子連接提供了多個(gè)優(yōu)點(diǎn)，包括降低了功耗，由于密集 波分復(fù)用(“DWDM”)而提供了更高的帶寬，由于簡(jiǎn)單的電纜軌道和模塊插入點(diǎn)而降低了成 本，以及消除了廣播短截線電子器件問(wèn)題。圖6顯示了根據(jù)本發(fā)明實(shí)施例的三維光存儲(chǔ)器模塊600的橫截面圖。存儲(chǔ)器模塊 600和存儲(chǔ)器模塊100等同，除了包含于存儲(chǔ)器-控制器層102中的外部電子連接由位于底 部存儲(chǔ)器層105和存儲(chǔ)器-控制器層604之間的完全分離的光學(xué)層602所代替。此外，由 貫通孔114和116表示的數(shù)據(jù)貫通孔組以及地址和控制貫通孔組穿過(guò)光學(xué)層602，且近似 垂直于存儲(chǔ)器_控制器層602。光學(xué)層602實(shí)施高數(shù)據(jù)速率的DWDM光學(xué)鏈路，存儲(chǔ)器模塊 600通過(guò)該鏈路接收命令、寫(xiě)數(shù)據(jù)、用數(shù)據(jù)作出響應(yīng)或?qū)?shù)據(jù)分組進(jìn)行確認(rèn)。DWDM提供單個(gè) 光纖或波導(dǎo)中的復(fù)用。分離的并行光信道可在單一波導(dǎo)上傳輸，每一信道對(duì)應(yīng)不同波長(zhǎng)的 光。到諸如處理器的其他器件的外部光學(xué)接口可通過(guò)使用一個(gè)或多個(gè)諸如光纖606的光纖 來(lái)實(shí)現(xiàn)，所述光纖光學(xué)耦合到位于光學(xué)層602上的光學(xué)波導(dǎo)。圖7顯示了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器模塊600的光學(xué)層602的架構(gòu)。光學(xué)層602 包括總線波導(dǎo)702，四個(gè)電光接口 704-707，以及專門(mén)用于諸如硅貫通孔的貫通孔組的子區(qū) 域，所述貫通孔在存儲(chǔ)器層105-112和存儲(chǔ)器控制層604之間穿過(guò)，例如數(shù)據(jù)貫通孔208和 209以及地址和控制貫通孔210?？偩€波導(dǎo)702可以以各種配置實(shí)現(xiàn)以用于承載一個(gè)或多 個(gè)波長(zhǎng)。例如，其可以是具有單一波長(zhǎng)的單一波導(dǎo)，每個(gè)波導(dǎo)承載一個(gè)或多個(gè)波長(zhǎng)的多個(gè)波 導(dǎo)(優(yōu)選地不相交)，或者是承載多個(gè)波長(zhǎng)的單一波導(dǎo)?？偩€波導(dǎo)702可以是置于硅襯底 708上的合適的電介質(zhì)材料。總線波導(dǎo)702可與使用納米光子器件(如硅納米光子器件) 實(shí)現(xiàn)的電光接口 704-707進(jìn)行光學(xué)通信。光功率可由諸如激光源的光源提供，所述光源或 者被安裝于光學(xué)層602上，例如激光源710，或者來(lái)自未安裝在存儲(chǔ)器模塊上的外部光源， 其光功率通過(guò)諸如光纖606的外部光學(xué)接口來(lái)接收。例如，由諸如處理器系統(tǒng)的外部系統(tǒng) 生成的光信號(hào)可經(jīng)由光學(xué)連接606接收。激光源也可以是集成鎖模激光器。因?yàn)閮H僅一個(gè)激光波長(zhǎng)需要被有效地穩(wěn)定，所 以將激光源的輸出波長(zhǎng)調(diào)諧到電光接口 704-707的探測(cè)器的波長(zhǎng)的任務(wù)被簡(jiǎn)化。其余信 道的波長(zhǎng)可能與參考波長(zhǎng)相差鎖模頻率的整數(shù)倍，且無(wú)源或有源模式鎖定可被使用。當(dāng)在 III-V族半導(dǎo)體增益區(qū)域晶片結(jié)合到諧振器的情況下使用與總線波導(dǎo)702相同的材料來(lái)制 造激光源的激光腔時(shí)，那么只要激光源與存儲(chǔ)器模塊600位于相同的板上，波分復(fù)用信道 和激光參考波長(zhǎng)將粗略地追蹤周?chē)h(huán)境溫度的變化，從而簡(jiǎn)化了有源穩(wěn)定系統(tǒng)。圖8顯示了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器模塊600中的存儲(chǔ)器-控制器層604的架 構(gòu)。除了存儲(chǔ)器-控制器層604包括同樣的電光接口 704-707外，存儲(chǔ)器控制器和圖4所 示的存儲(chǔ)器-控制器層102是等同的，該電光接口 704-707也分別電子耦合到存儲(chǔ)器控制 器401-404。電光接口 704-707將總線波導(dǎo)702中傳輸?shù)墓鈱W(xué)信道轉(zhuǎn)換成電子信號(hào)，該電子 信號(hào)通過(guò)電光接口 704-707而被電子地傳送到存儲(chǔ)器控制器401-404。圖9顯示了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器模塊600的分解等距視圖。底部的存儲(chǔ)器層105、光學(xué)層602和存儲(chǔ)器-控制器層604顯示為相互分離以及與其余存儲(chǔ)器層106-112 分離，以揭示電光接口 704-707和存儲(chǔ)器控制器401-404與存儲(chǔ)器層105-112中區(qū)域的對(duì) 準(zhǔn)。圖9揭示了數(shù)據(jù)貫通孔組以及地址和控制貫通孔組是穿過(guò)存儲(chǔ)器層105-112和光學(xué)層 602、近似垂直于存儲(chǔ)器控制器401-404而延伸的總線。每個(gè)存儲(chǔ)器層內(nèi)每個(gè)區(qū)域中的存 儲(chǔ)體與四個(gè)存儲(chǔ)器控制器401-404之一進(jìn)行電子通信，如以上參照?qǐng)D5所述的。電光接口 704-707從存儲(chǔ)器-控制器層604延伸到光學(xué)層602中，并與存儲(chǔ)器控制器402-404進(jìn)行電 子通信，與總線波導(dǎo)702進(jìn)行光學(xué)通信。例如，電光接口 705與存儲(chǔ)器-控制器層604中的 存儲(chǔ)器控制器402進(jìn)行電子通信，并與光學(xué)層602中的總線波導(dǎo)702進(jìn)行光學(xué)通信。電光 接口 704-707中的探測(cè)器接收來(lái)自于總線波導(dǎo)702的光學(xué)信號(hào)并將該光學(xué)信號(hào)轉(zhuǎn)換為電子 信號(hào)，所述電子信號(hào)分別被電子地傳送到電子耦合的存儲(chǔ)器控制器401-404。將響應(yīng)數(shù)據(jù)的 信號(hào)輸出到總線波導(dǎo)702上可由每個(gè)電光接口 704-707通過(guò)調(diào)制沿總線波導(dǎo)702傳輸?shù)男?道的強(qiáng)度來(lái)實(shí)現(xiàn)。
在操作中，存儲(chǔ)器模塊600通過(guò)光纖606接收命令，以從存儲(chǔ)器層105-112的存儲(chǔ) 體中讀取數(shù)據(jù)塊以及向其寫(xiě)入數(shù)據(jù)塊。數(shù)據(jù)塊典型地為處理器高速緩存線的大小。例如，數(shù) 據(jù)塊可以是64或128字節(jié)。以上參考存儲(chǔ)器模塊100和存儲(chǔ)器模塊600所述的每個(gè)單獨(dú) 的存儲(chǔ)器控制器對(duì)地址范圍的不同區(qū)段做出響應(yīng)，其中地址范圍在模塊中是不間斷的。存 儲(chǔ)器控制器然后啟動(dòng)對(duì)其對(duì)應(yīng)的控制、地址和數(shù)據(jù)貫通孔的讀或?qū)懖僮?。存?chǔ)器控制器斷 言(assert)讀或?qū)懘鎯?chǔ)器請(qǐng)求，該請(qǐng)求識(shí)別正在訪問(wèn)多個(gè)堆疊存儲(chǔ)器層中的哪一層。在存 儲(chǔ)器層中的多個(gè)存儲(chǔ)體共享相同數(shù)據(jù)貫通孔的情況下，存儲(chǔ)器請(qǐng)求也識(shí)別存儲(chǔ)器層中的特 定存儲(chǔ)體。因此每個(gè)單獨(dú)的存儲(chǔ)器請(qǐng)求由單個(gè)存儲(chǔ)器層上的單個(gè)存儲(chǔ)體來(lái)處理。存儲(chǔ)器控 制器也負(fù)責(zé)所有其他功能，比如刷新和糾錯(cuò)碼。假設(shè)每個(gè)存儲(chǔ)器控制器有4個(gè)信道，通過(guò)使 用間距近似為25微米的通孔，貫通孔的面積開(kāi)銷可小于存儲(chǔ)器層的3%。間距小于近似50 微米的貫通孔可允許將存儲(chǔ)器層構(gòu)建為從單一行訪問(wèn)提供整個(gè)高速緩存線。示于圖7-9中的總線波導(dǎo)702的配置和電光接口的布置僅僅代表了許多不同布置 中的一種。在其他實(shí)施例中，可增加總線波導(dǎo)702的長(zhǎng)度，且可在光學(xué)層602上重新定位電 光接口中的兩個(gè)，以使所有的電光接口都被置于光學(xué)層602的外部，如圖IOA中所示的那 樣。在其他實(shí)施例中，可減小總線波導(dǎo)702的長(zhǎng)度，且可在光學(xué)層602上重新定位電光接口 中的兩個(gè)，以使所有的電光接口都被置于光學(xué)層602的內(nèi)部，如圖IOB中所示的那樣。在其 他實(shí)施例中，存儲(chǔ)體和貫通孔可如參照?qǐng)D3所述的那樣被重新布置，且可改變電光接口的 數(shù)量以與使用的區(qū)域數(shù)量相匹配。本發(fā)明實(shí)施例不限于單個(gè)總線波導(dǎo)702。在其他實(shí)施例中，單個(gè)總線波導(dǎo)可由不 同的總線波導(dǎo)所取代，每個(gè)總線波導(dǎo)能夠訪問(wèn)電光接口中的子集。例如，圖IlA顯示了根 據(jù)本發(fā)明實(shí)施例的由兩個(gè)分離的總線波導(dǎo)1102和1104實(shí)現(xiàn)的光學(xué)層602。在其他實(shí)施例 中，可重新配置總線波導(dǎo)以包括分支波導(dǎo)以及兩個(gè)或更多的可用于訪問(wèn)各種適當(dāng)布置的電 光接口的總線波導(dǎo)。例如，圖IlB顯示了根據(jù)本發(fā)明實(shí)施例的由兩個(gè)分支總線波導(dǎo)1106和 1108實(shí)現(xiàn)的光學(xué)層602。為了增加光學(xué)帶寬，總線波導(dǎo)702，1002，1004，1102和1104中的 每一個(gè)可由兩個(gè)或更多個(gè)近似平行的總線波導(dǎo)取代，其中兩個(gè)或更多個(gè)近似平行的總線波 導(dǎo)可被光學(xué)耦合到不同的電光接口。在處理器和存儲(chǔ)器-控制器層的存儲(chǔ)器控制器之間使 用DWDM光學(xué)通信允許一次使用多個(gè)信道。此外，本發(fā)明使用的電存儲(chǔ)器信道包含于存儲(chǔ)器層的疊層中，這意味著增加到存儲(chǔ)器控制器的成本隨光學(xué)連接的增長(zhǎng)比在全電子存儲(chǔ)器器 件中的增長(zhǎng)要慢得多。雖然已就特定實(shí)施例對(duì)本發(fā)明做了說(shuō)明，但并不旨在將本發(fā)明局限于這些實(shí)施 例。在本發(fā)明精神之內(nèi)的修改對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的。例如，在本發(fā)明的 其他實(shí)施例中，疊層中的器件層的順序和取向并不局限于圖1和圖6中顯示的層順序。在 其他實(shí)施例中，器件層可具有任何合適的順序。例如，可交換以上參照?qǐng)D6所述的光學(xué)層和 存儲(chǔ)器-控制器層。圖12顯示了根據(jù)本發(fā)明實(shí)施例的三維電子存儲(chǔ)器模塊1200的橫截面 圖。不同于存儲(chǔ)器模塊600，存儲(chǔ)器模塊1200包含位于封裝體104的頂面上的光學(xué)層1202， 以及位于光學(xué)層1202的頂面上的存儲(chǔ)器-控制器層1204。存儲(chǔ)器模塊1200消除了對(duì)于如 以上參照?qǐng)D6所述的延伸數(shù)據(jù)、控制和地址貫通孔穿過(guò)光學(xué)層的需要。圖13顯示了根據(jù)本 發(fā)明實(shí)施例的光學(xué)層1202的頂視圖。在此實(shí)施例中，光學(xué)層1202和光學(xué)層602等同，但是 沒(méi)有數(shù)據(jù)、控制和地址貫通孔。在本發(fā)明的其他實(shí)施例中，可通過(guò)用光學(xué)接口取代高速外部 電子接口來(lái)修改存儲(chǔ)器模塊100。圖14顯示了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器模塊1400的橫 截面圖。存儲(chǔ)器-控制器層1402電子耦合到光學(xué)層1404的電光接口，光學(xué)層1404光學(xué)耦 合到光纖1406。在其他實(shí)施例中，存儲(chǔ)器模塊600和1200均可包含定位于光學(xué)層和存儲(chǔ) 器_控制器層之間的分離的模擬層。這樣的模擬層可用來(lái)將來(lái)自存儲(chǔ)器控制器的數(shù)字信號(hào) 轉(zhuǎn)換成控制調(diào)制器或位于光學(xué)層上的其他器件所需的模擬信號(hào)，可用來(lái)將光探測(cè)器的模擬 輸出轉(zhuǎn)換成數(shù)字信號(hào)以輸入到存儲(chǔ)器控制器，或用于其他用途。上述的架構(gòu)與現(xiàn)有的以及提出的存儲(chǔ)器模塊設(shè)計(jì)相比具有多個(gè)優(yōu)點(diǎn)，體現(xiàn)在三個(gè) 主要方面訪問(wèn)時(shí)間，帶寬和功率。在典型的DRAM器件中，存儲(chǔ)體之間的連接通過(guò)全局輸入 /輸出布線來(lái)執(zhí)行，與本發(fā)明中的光學(xué)存儲(chǔ)器模塊相比，全局輸入/輸出布線要花費(fèi)大量的 時(shí)間來(lái)在DRAM器件上電子地傳輸數(shù)據(jù)。在光學(xué)存儲(chǔ)器模塊實(shí)施例中，全局輸入/輸出功能 由光學(xué)層有效地執(zhí)行，其中可不使用緩沖器和中繼器來(lái)傳輸數(shù)據(jù)。光學(xué)存儲(chǔ)器模塊的架構(gòu) 還允許使用更大數(shù)量的更小的存儲(chǔ)體。這在兩方面改善了訪問(wèn)時(shí)間。首先，單獨(dú)存儲(chǔ)體的 訪問(wèn)時(shí)間更快，其次，降低了存儲(chǔ)體沖突的可能性。當(dāng)存儲(chǔ)器訪問(wèn)發(fā)生在仍在處理先前請(qǐng)求 的存儲(chǔ)器存儲(chǔ)體上時(shí)發(fā)生存儲(chǔ)體沖突，其導(dǎo)致后者的訪問(wèn)阻止前者直至在前的請(qǐng)求已經(jīng)完 成為止，從而增加了第二訪問(wèn)的有效訪問(wèn)時(shí)間。使用DWDM光學(xué)互連允許到存儲(chǔ)器模塊的高得多帶寬的連接。雖然可實(shí)現(xiàn)類似的 電子互連，但結(jié)果要么是因?yàn)橛邢薜妮斎?輸出引腳而降低了帶寬，要么是因?yàn)椴捎昧烁?大數(shù)量的輸入/輸出引腳而顯著增加了成本。電子信號(hào)傳輸選項(xiàng)的另一個(gè)缺點(diǎn)可能是高速 驅(qū)動(dòng)此輸入/輸出需要的過(guò)多功率。此外，對(duì)于一組給定的導(dǎo)線特性，用于導(dǎo)線的每位傳輸 能量需求隨導(dǎo)線長(zhǎng)度基本線性地縮放。用于光學(xué)傳輸?shù)哪芰啃枨笥砂l(fā)送側(cè)(電光轉(zhuǎn)換)和 接收側(cè)(光電轉(zhuǎn)換)支配，并且對(duì)于計(jì)算機(jī)存儲(chǔ)器系統(tǒng)來(lái)說(shuō)、對(duì)于所關(guān)注的尺度而言該能量 需求實(shí)際上獨(dú)立于長(zhǎng)度。所需的用于光學(xué)連接的存儲(chǔ)器模塊的唯一電子輸入/輸出可以是 功率、地、以及低速控制和監(jiān)控信號(hào)。光學(xué)接口上DWDM的使用意味著僅需要少量的光纖，甚 至可能是單個(gè)光纖來(lái)在存儲(chǔ)器模塊上以及存儲(chǔ)器模塊外傳輸光學(xué)信號(hào)。在處理器和/或主 板與主存儲(chǔ)器之間的光學(xué)通信在信號(hào)完整性和同步方面具有顯著的優(yōu)點(diǎn)。抖動(dòng)、反射和串 擾困擾著電子解決方案。而在光學(xué)領(lǐng)域中所有這些問(wèn)題都顯著地減少了。存儲(chǔ)器模塊的功耗通過(guò)多種方式來(lái)降低。首先，使用小的存儲(chǔ)器區(qū)域降低了用于單獨(dú)區(qū)域的訪問(wèn)功率，因?yàn)槲痪€和字線電容更小。其次，與多個(gè)區(qū)域?qū)Ω咚倬彺婢€做出貢獻(xiàn)的模塊組織相比，單個(gè)區(qū)域供給整個(gè)高速緩存線的事實(shí)降低了器件訪問(wèn)功率，這是因?yàn)樽x 入到感測(cè)放大器中并且存儲(chǔ)器請(qǐng)求隨后不需要的數(shù)據(jù)量大大地減少。如之前所表明的，通 過(guò)對(duì)于外部連接和存儲(chǔ)器全局功能均采用光學(xué)互連，輸入/輸出結(jié)構(gòu)也消耗顯著更少的功 率。如上所述，此架構(gòu)另外的優(yōu)點(diǎn)可能在于它是高度可縮放的。當(dāng)增加器件到任意堆疊配 置時(shí)，限制因素之一便是功率。在光學(xué)連接的存儲(chǔ)器模塊的情況下，附加的存儲(chǔ)器層并不會(huì) 顯著地加大對(duì)于功率的需要。輸入/輸出功率還保持基本恒定，只有刷新功率隨著存儲(chǔ)器 層數(shù)量的增加而縮放。 出于解釋的目的，之前的描述采用了具體的術(shù)語(yǔ)來(lái)提供對(duì)本發(fā)明的全面理解。然 而，對(duì)本領(lǐng)域技術(shù)人員而言是顯而易見(jiàn)的是，不需要這些具體細(xì)節(jié)便可實(shí)現(xiàn)本發(fā)明。之前對(duì) 于本發(fā)明具體實(shí)施例的描述是出于演示和說(shuō)明的目的而給出的。它們并不試圖窮舉本發(fā)明 或限制本發(fā)明為所公開(kāi)的精確形式。顯然，考慮到上述教導(dǎo)，許多修改和變化都是可能的。 圖示和說(shuō)明實(shí)施例以便最好地解釋發(fā)明的原理及其實(shí)際應(yīng)用，從而使本領(lǐng)域其他技術(shù)人員 能夠最好地利用本發(fā)明以及具有適用于預(yù)期的特定用途的各種修改的各個(gè)實(shí)施例。本發(fā)明 的范圍旨在由下列權(quán)利要求書(shū)及其對(duì)等物來(lái)限定。
權(quán)利要求
一種存儲(chǔ)器模塊(100，600，1200，1400)，包括存儲(chǔ)器-控制器層(102，602，1204，1402)，其包括至少一個(gè)存儲(chǔ)器控制器；與該存儲(chǔ)器-控制器層堆疊在疊層中的至少一個(gè)存儲(chǔ)器層(105-112)；至少一組貫通孔(114，116，208，210)，其穿過(guò)所述疊層近似地垂直于該至少一個(gè)存儲(chǔ)器控制器(401-404)的表面延伸，其中至少一個(gè)貫通孔的該至少一組在該至少一個(gè)存儲(chǔ)器控制器與該至少一個(gè)存儲(chǔ)器層之一之間提供電子通信。
2.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中該至少一組貫通孔進(jìn)一步包括以下中的一個(gè) 或多個(gè)數(shù)據(jù)貫通孔(208)，通過(guò)該數(shù)據(jù)貫通孔向該至少一個(gè)存儲(chǔ)器層傳輸數(shù)據(jù)且從該至少一 個(gè)存儲(chǔ)器層傳輸數(shù)據(jù)；地址貫通孔(210)，通過(guò)該地址貫通孔將該至少一個(gè)存儲(chǔ)器層中存儲(chǔ)的數(shù)據(jù)的物理地 址傳輸?shù)皆撝辽僖粋€(gè)存儲(chǔ)器層；以及控制貫通孔(210)，通過(guò)該控制貫通孔向該至少一個(gè)存儲(chǔ)器層傳輸命令和狀態(tài)信號(hào)并 從該至少一個(gè)存儲(chǔ)器層傳輸命令和狀態(tài)信號(hào)。
3.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中在該至少一個(gè)存儲(chǔ)器層和存儲(chǔ)器-控制器層 之間提供電子通信的該至少一組貫通孔進(jìn)一步包括電子耦合到該至少一個(gè)存儲(chǔ)器層中的 至少一個(gè)存儲(chǔ)器存儲(chǔ)體且電子耦合到存儲(chǔ)器_控制器層的該至少一個(gè)存儲(chǔ)器控制器的所 述至少一組貫通孔。
4.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中外部接口進(jìn)一步包括以下中的一個(gè) 外部電子接口 ；或外部光學(xué)接口(1404)。
5.如權(quán)利要求1所述的存儲(chǔ)器模塊，進(jìn)一步包括與該至少一個(gè)存儲(chǔ)器層和存儲(chǔ)器_控 制器層堆疊在所述疊層中的光學(xué)層(602，1202)，其中該光學(xué)層包括至少一個(gè)總線波導(dǎo)，該 總線波導(dǎo)被配置為向該至少一個(gè)存儲(chǔ)器_控制器層傳輸數(shù)據(jù)并從該至少一個(gè)存儲(chǔ)器_控制 器層傳輸數(shù)據(jù)。
6.如權(quán)利要求5所述的存儲(chǔ)器模塊，其中光學(xué)層進(jìn)一步包括定位于存儲(chǔ)器-控制器層和該至少一個(gè)存儲(chǔ)器層之間的光學(xué)層，且貫通孔穿過(guò)該光學(xué) 層而延伸；至少一個(gè)電光接口(704-707)，其與該至少一個(gè)總線波導(dǎo)進(jìn)行光學(xué)通信，并與該至少一 個(gè)存儲(chǔ)器控制器進(jìn)行電子通信；以及光學(xué)耦合到該至少一個(gè)總線波導(dǎo)的第一端的集成鎖模激光器(710)。
7.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中該至少一個(gè)存儲(chǔ)器層進(jìn)一步包括位于襯底 上且與所述至少一組貫通孔鄰近定位的至少一個(gè)存儲(chǔ)體(204-207)。
8.如權(quán)利要求7所述的存儲(chǔ)器模塊，其中所述位于襯底上且與所述至少一組貫通孔鄰 近定位的至少一個(gè)存儲(chǔ)體進(jìn)一步包括與貫通孔間距匹配的該至少一個(gè)存儲(chǔ)體的若干位線(220-225)，該位線與該組貫通孔 中的貫通孔進(jìn)行電子通信；將位線的帶寬和貫通孔的帶寬相匹配；以及若干感測(cè)放大器(230-235)，其位于鄰近所述至少一組貫通孔的存儲(chǔ)體的邊緣附近，每一感測(cè)放大器電子耦合到位線。
9.如權(quán)利要求8所述的存儲(chǔ)器模塊，其中與貫通孔電子通信的所述若干位線進(jìn)一步包 括復(fù)用器(240)，該復(fù)用器電子耦合到所述若干位線并電子耦合到貫通孔，其中復(fù)用器將來(lái) 自所述位線的輸出組合成貫通孔上的單一選擇的數(shù)據(jù)輸出。
10.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中貫通孔進(jìn)一步包括以下中的一個(gè) 金屬化通孔；或硅貫通孔。
全文摘要
本發(fā)明的各個(gè)實(shí)施例涉及堆疊的存儲(chǔ)器模塊。在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)器模塊(100，600，1200，1400)包括至少一個(gè)存儲(chǔ)器-控制器層(102，602，1204，1402)，該存儲(chǔ)器-控制器層與至少一個(gè)存儲(chǔ)器層相堆疊。細(xì)小間距的貫通孔(例如硅貫通孔)(114，116)穿過(guò)該疊層與該至少一個(gè)存儲(chǔ)器控制器的表面近似垂直地延伸，從而在該至少一個(gè)存儲(chǔ)器控制器(401-404)和該至少一個(gè)存儲(chǔ)器層之間提供電子通信。此外，存儲(chǔ)器-控制器層包括至少一個(gè)外部接口，該接口被配置為向存儲(chǔ)器模塊傳輸數(shù)據(jù)并從存儲(chǔ)器模塊傳輸數(shù)據(jù)。另外，存儲(chǔ)器模塊可包括光學(xué)層(602，1202)。光學(xué)層可包括在該疊層中，并具有總線波導(dǎo)，該總線波導(dǎo)用來(lái)向該至少一個(gè)存儲(chǔ)器控制器傳輸數(shù)據(jù)并從該至少一個(gè)存儲(chǔ)器控制器傳輸數(shù)據(jù)。該外部接口可以是與光學(xué)層對(duì)接的光學(xué)外部接口。
文檔編號(hào)G11C5/02GK101836257SQ200880112836
公開(kāi)日2010年9月15日 申請(qǐng)日期2008年10月23日 優(yōu)先權(quán)日2007年10月23日
發(fā)明者A·L·戴維斯, J·H·安, M·麥克萊倫, N·L·賓克特, N·P·茹皮 申請(qǐng)人:惠普開(kāi)發(fā)有限公司