專利名稱：用于在編程期間補(bǔ)償鄰居單元的干擾電荷的非易失性存儲器和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于非易失性存 儲器的技術(shù)。
背景技術(shù)：
半導(dǎo)體存儲器越來越普及地用于各種電子設(shè)備中。。例如，非易失性半導(dǎo)體存儲器 被用在蜂窩電話、數(shù)碼相機(jī)、個人數(shù)字助理、移動計算設(shè)備、非移動計算機(jī)設(shè)備和其它設(shè)備 中。電可擦可編程只讀存儲器(EEPROM)和閃存位列最流行的非易失性半導(dǎo)體存儲器中。EEPROM和閃存都利用了被置于半導(dǎo)體襯底中的溝道區(qū)之上并且與溝道區(qū)隔離的 浮置柵極。浮置柵極被置于源極和漏極區(qū)之間?？刂茤艠O被提供在浮置柵極上并與浮置柵 極隔離。晶體管的閾值電壓由在浮置柵極上保持的電荷量來控制。即，在晶體管導(dǎo)通前必 須施加到控制柵極以允許其源極和漏極之間導(dǎo)電的最小電壓量由浮置柵極上的電荷水平 來控制。當(dāng)對EEPROM或閃存器件例如NAND閃存器件編程時，通常編程電壓被施加到控 制柵極，且位線接地。來自溝道的電子被注入浮置柵極。當(dāng)電子在浮置柵極中累積時，浮 置柵極變?yōu)槌湄?fù)電，且存儲器單元的閾值電壓被升高使得存儲器單元處于編程狀態(tài)。更多 關(guān)于編程的信息能夠在題為 “SourceSide Self-Boosting Technique For Non-Volatile Memory”的美國專利 6859397 以及題為“Detecting Over Programmed Memory”的美國專利 6917545中找到，兩者通過引用其全部被合并于此。一些EEPROM和閃存器件具有被用于存儲兩種范圍的電荷的浮置柵極，因此，可以 在兩種狀態(tài)之間(擦除狀態(tài)和編程狀態(tài))編程/擦除存儲器單元。這樣的閃存器件有時被 稱為二進(jìn)制閃存器件。多狀態(tài)閃存器件通過標(biāo)識由禁止(forbidden)范圍所分開的多個不同的允許/有 效的編程的閾值電壓范圍來實現(xiàn)。每個不同的閾值電壓范圍對應(yīng)于在存儲器器件中所編碼 的一組數(shù)據(jù)比特的預(yù)定義的值。因為基于相鄰浮置柵極中所存儲電荷的電場的耦合，可能發(fā)生在浮置柵極上所存 儲的表觀電荷的移動。在美國專利5867429中描述了這種浮置柵極與浮置柵極耦合現(xiàn)象， 通過引用將該專利完全合并于此。目標(biāo)浮置柵極的相鄰浮置柵極的例子包括被連接至相同 字線和被連接至相鄰位線的浮置柵極。浮置柵極與浮置柵極耦合的效應(yīng)極大地關(guān)系到多狀態(tài)器件，因為在多狀態(tài)器件 中，所允許的閾值電壓范圍和禁止范圍比二進(jìn)制器件中的窄。因此，浮置柵極與浮置柵極耦 合可能導(dǎo)致存儲器單元從允許的閾值電壓范圍移動至禁止范圍。浮置柵極與浮置柵極的耦合可能在不同的時間被編程了的相鄰存儲器單元的組 之間發(fā)生。例如，第一存儲器單元被編程以向其浮置柵極增加對應(yīng)于一組數(shù)據(jù)的電荷的電 平。隨后，一個或多個相鄰存儲器單元被編程以向它們的浮置柵極增加對應(yīng)于第二組數(shù)據(jù) 的電荷的電平。在該一個或多個相鄰存儲器單元被編程后，從第一存儲器單元讀出的電荷電平顯現(xiàn)為與所編程的不同，這是由于正被耦合至第一存儲器單元的相鄰存儲器單元上的 電荷的效應(yīng)。來自相鄰存儲器單元的耦合可能將正被讀取的表觀電荷電平移動足以導(dǎo)致所 存儲數(shù)據(jù)的錯誤讀取的量。浮置柵極與浮置柵極的耦合也可能發(fā)生在已經(jīng)被同時編程的相鄰存儲器單元組 之間。例如，兩個相鄰的多狀態(tài)存儲器單元可以被編程至不同的目標(biāo)電平，以便第一存儲器 單元被編程至對應(yīng)于較低閥值電壓的狀態(tài)并且第二存儲器被編程至對應(yīng)于較高閥值電壓 的狀態(tài)。被編程至對應(yīng)于較低閥值電壓的狀態(tài)的存儲器單元可能達(dá)到該狀態(tài)，并在第二存 儲器單元達(dá)到對應(yīng)于較高閥值電壓的狀態(tài)之前被禁止(lock out from)進(jìn)一步編程。第二 存儲器單元達(dá)到對應(yīng)于較高閥值電壓的狀態(tài)后，其將與第一存儲器單元耦合，并且導(dǎo)致第 一存儲器單元具有比所編程的更高的表觀閥值電壓。隨著存儲器單元繼續(xù)在尺寸上縮小，由于短溝道效應(yīng)、更大的氧化物厚度/耦合 率變化以及更多的溝道摻雜波動，預(yù)期閥值電壓的自然編程和擦除分布增加，由此減小相 鄰狀態(tài)間的可用分隔。這種效應(yīng)對于多狀態(tài)存儲器比僅使用兩種狀態(tài)的存儲器(二進(jìn)制存 儲器)顯著得多。此外，字線之間的空間的減小和位線之間的空間的減小也將增加了相鄰 浮置柵極之間的耦合。因此，需要減少相鄰浮置柵極之間的耦合效應(yīng)。

發(fā)明內(nèi)容
依賴于目標(biāo)存儲器狀態(tài)和相鄰單元的預(yù)定狀態(tài)兩者的驗證電平根據(jù)本發(fā)明的通常方面，通過相應(yīng)地調(diào)整驗證電平，在將單元編程到給定目標(biāo)狀 態(tài)期間補(bǔ)償由于在相鄰存儲器單元上的電荷而造成的干擾(Yupin效應(yīng))，以便將從該單元 讀取正確的目標(biāo)特征，而不管隨后被編程到相鄰存儲器單元中的干擾電荷。這是通過預(yù)先確定相鄰存儲器單元的存儲器狀態(tài)并調(diào)整作為正被編程的存儲器 單元的目標(biāo)狀態(tài)和相鄰存儲器單元的存儲器狀態(tài)的函數(shù)的驗證電平來實現(xiàn)的。該機(jī)制還具 有在單個遍中完成編程的優(yōu)點(diǎn)。被施加到當(dāng)前字線WLn的預(yù)定偏移驗證電平在一個實施例中，通過用被施加到與要被編程驗證的存儲器單元相關(guān)聯(lián)的字線的 預(yù)定偏移驗證電壓來感測，來進(jìn)行驗證。例如，參考圖33，如果存儲器單元1460正被編程驗 證，則向WLn施加預(yù)定驗證電壓電平。通過調(diào)整作為目標(biāo)狀態(tài)和在編程期間的相鄰存儲器單元的預(yù)定目標(biāo)存儲器狀態(tài) 的函數(shù)的驗證電平，基本上在一個編程遍中補(bǔ)償由于在相鄰單元上的現(xiàn)有或預(yù)期的電荷而 造成的Yupin效應(yīng)。實際上，該編程可以優(yōu)選地使用多于一個階段(例如，粗糙/精細(xì)階段) 來增加性能，但是不需要在完全不同的施加進(jìn)行兩個分離的遍以便減輕Yupin效應(yīng)。單個 遍編程將允許最大的編程性能和從字線到字線的更簡單的編程順序。通過偏置(bias)相鄰字線來虛擬偏移驗證電平根據(jù)本發(fā)明的另一方面，通過相應(yīng)地偏置相鄰字線來虛擬地實時驗證電平的調(diào) 整，以便當(dāng)用調(diào)整的驗證電平來編程驗證時，將從該單元讀取正確的目標(biāo)狀態(tài)，而不管隨后 被編程到相鄰存儲器單元中的干擾電荷。這具有避免使用對正被編程的單元的驗證電平的 真實偏移的優(yōu)點(diǎn)，從而避免可能使得驗證電平移動得太低而當(dāng)驗證最低存儲器狀態(tài)時需要負(fù)電壓感測的問題。補(bǔ)償由于在擦除存儲器狀杰的相鄰單元中的電荷而造成的干擾根據(jù)本發(fā)明的另一方面，擦除存儲器單元優(yōu)選地在它們已經(jīng)被擦除之后被“軟編 程”?！败浘幊獭敝傅氖菍⒉脸龁卧幊痰介撝惦娖较鄬τ谟糜诜纸绮脸途幊虪顟B(tài)的預(yù)定 閾值的預(yù)定范圍。這通過相對于預(yù)定閾值而交替地編程和驗證擦除單元來實現(xiàn)。通過相應(yīng) 地調(diào)整驗證電平，在軟編程期間補(bǔ)償由于在相鄰存儲器單元上的電荷而造成的干擾，以便 將從該單元讀取正確的目標(biāo)狀態(tài)，而不管隨后被編程到相鄰存儲器單元中的干擾電荷。這通過預(yù)定確定包括在正被編程的單元的字線兩側(cè)上的相鄰字線上的那些的相 鄰存儲器單元的存儲器狀態(tài)、并通過把分界電平降低一個偏移量來調(diào)整驗證電平來實現(xiàn)， 該偏移量是相鄰存儲器單元的存儲器狀態(tài)的函數(shù)。在優(yōu)選實施例中，通過偏置一個或多個相鄰字線來虛擬地實現(xiàn)對驗證電平的偏 移。這對驗證擦除狀態(tài)是特別有優(yōu)勢的，因為不需要將已經(jīng)很低的驗證電壓電平偏移得更 低。


圖1是NAND串的俯視圖。
圖2是NAND串的等效電路圖。
圖3是NAND串的剖面圖。
圖4是NAND閃存單元陣列的一部分的框圖。
圖5是非易失性存儲器系統(tǒng)的框圖。
圖6是非易失性存儲器系統(tǒng)的框圖。
圖7是存儲器陣列的框圖。
圖8是描述感測塊的一個實施例的框圖。
圖9是感測模塊的一個實施例的示意圖。
圖10是用于感測模塊的一個實施例的時序圖。
圖11是描述用于對非易失性存儲器進(jìn)行編程的處理的一個實施例的流程圖
圖12是被施加到非易失性存儲器單元的控制柵極的示例波形。
圖13描述了示例的一組閾值電壓分布。
圖14描述了示例的一組閾值電壓分布。
圖15是描述當(dāng)讀取數(shù)據(jù)時進(jìn)行的處理的一個實施例的流程圖。
圖16是描述當(dāng)讀取數(shù)據(jù)時進(jìn)行的處理的一個實施例的流程圖。
圖17是描述用于感測來自相鄰位線的數(shù)據(jù)的處理的一個實施例的流程圖。
圖18是描述用于感測來自相鄰位線的數(shù)據(jù)的處理的一 個實施例的時序圖。
圖19是描述讀取處理的一個實施例的流程圖。
圖20描述了用于編程狀態(tài)的閾值電壓的分布。
圖21是描述編程處理的一個實施例的圖。
圖22是描述編程處理的一個實施例的圖。
圖23是描述編程處理的一個實施例的流程圖。
圖24是描述用于驗證的處理的一個實施例的流程圖。
圖25是描述用于讀取數(shù)據(jù)的處理的一個實施例的流程圖。圖26是描述用于讀取數(shù)據(jù)的一個實施例的時序圖。圖27是描述配置和使用存儲器系統(tǒng)的處理的一個實施例的流程圖。圖28是描述用于配置存儲器系統(tǒng)的處理的一個實施例的流程圖。圖29是描述用于配置存儲器系統(tǒng)的處理的一個實施例的流程圖。圖30是描述用于配置存儲器系統(tǒng)的處理的一個實施例的流程圖。圖31是描述用于配置存儲器系統(tǒng)的處理的一個實施例的流程圖。圖32是圖示使用數(shù)據(jù)依賴型驗證電平補(bǔ)償在編程期間的Yupin效應(yīng)的方法的流 程圖。圖33圖示了適用于例示本發(fā)明的存儲器陣列的一部分。圖34圖示了在編程期間調(diào)整在WLn上的驗證電平來補(bǔ)償由于相鄰電荷的干擾。圖35是圖示圖32所示的驗證步驟的一個實施例的流程圖，其中僅向當(dāng)前字線施 加一遍數(shù)據(jù)依賴型驗證電平。圖36A圖示了支持在四個不同的集群中的閾值窗中分布的四個存儲器狀態(tài)的存 儲器單元的典型數(shù)量(population)的例子。圖36B圖示了高度編程的(highly programmed)相鄰單元對當(dāng)前正被感測的單元 的編程閾值電平的影響。圖37A圖示了在當(dāng)前正被感測的單元上的來自不同鄰居的Yupin效應(yīng)的分布。圖37B圖示了移動用于多遍編程中的第一遍的驗證電平以減少Yupin效應(yīng)。圖38示出了根據(jù)優(yōu)選實施例的、被驗證的字線上的正常驗證電平和用于對正常 驗證電平實施虛擬偏移的偏置相鄰字線的組合。圖39是圖示圖32所示的驗證步驟的另一優(yōu)選實施例的流程圖，在該驗證步驟中， 對當(dāng)前字線和相鄰字線兩者施加一遍數(shù)據(jù)依賴型驗證電平。圖40圖示了具有2位存儲器單元且其頁以最佳順序被編程以最小化在相鄰字線 上的存儲器單元之間的Yupin效應(yīng)的存儲器的例子。圖41圖示了與圖5所示的存儲器器件通信的主機(jī)。圖42圖示了獲得下一字線的頁數(shù)據(jù)的另一技術(shù)。圖43圖示了具有處于擦除狀態(tài)中的全體單元的存儲器以及它們可能如何被 Yupin效應(yīng)影響。圖44圖示了在用被調(diào)整以校正來自所有相鄰的鄰居的干擾的驗證電平來進(jìn)行軟 編程之后的擦除單元的分布的效果。圖45圖示了根據(jù)一個優(yōu)選實施例、將相鄰字線偏壓以實施兩側(cè)校正。圖46是建立具有閾值電平相對于預(yù)定閾值電平的很精細(xì)的分布的一組存儲器單 元的流程圖。
具體實施例方式適用于實現(xiàn)本發(fā)明的存儲器系統(tǒng)的一個例子使用NAND閃存結(jié)構(gòu)，其包括在兩個 選擇柵極之間串聯(lián)地排列多個晶體管。串聯(lián)的晶體管和選擇柵極被稱為NAND串。圖1是示 出一個NAND串的俯視圖。圖2是其等效電路。圖1和2中描述的NAND串包括在第一選擇柵極120和第二選擇柵極122之間串聯(lián)且夾著的四個晶體管100、102、104和106。選擇柵 極120選通(gate)NAND串到位線126的連接。選擇柵極122選通NAND串到源極線128的 連接。通過向控制柵極120CG施加適當(dāng)?shù)碾妷簛砜刂七x擇柵極120。通過向控制柵極122CG 施加適當(dāng)?shù)碾妷簛砜刂七x擇柵極122。晶體管100、102、104、和106的每個具有控制柵極和 浮置柵極。晶體管100具有控制柵極100CG和浮置柵極loore。晶體管102包括控制柵極 102CG和浮置柵極102R；。晶體管104包括控制柵極104CG和浮置柵極104R；。晶體管106 包括控制柵極106CG和浮置柵極106TO。控制柵極100CG連接到(或是)字線WL3，控制柵 極102CG連接到字線WL2，控制柵極104CG連接到字線WL1，且控制柵極106CG連接到字線 WL0。在一個實施例中，晶體管100、102、104、106每個是存儲器單元。在其他實施例中，存 儲器單元可以包括多個晶體管，或可以與圖1和2所示的不同。選擇柵極120連接到選擇 線SOT。選擇柵極122連接到選擇線SGS。圖3提供了上述NAND串的剖面圖。如圖3所示，在p阱區(qū)域140中形成NAND串的 晶體管。每個晶體管包括由控制柵極(100CG、102CG、104CG和106CG)和浮置柵極(100FG、 102FGU04FGU06FG)組成的堆疊的柵極結(jié)構(gòu)。典型地通過沉積多晶硅層來形成控制柵極和 浮置柵極。在氧化物或其他介電薄膜之上的P阱的表面上形成浮置柵極?？刂茤艠O在浮置 柵極上方，且多晶硅間的介電層分隔了控制柵極和浮置柵極。存儲器單元(100、102、104、 106)的控制柵極形成了字線。在相鄰單元之間共享摻雜了 N+的擴(kuò)散區(qū)域130、132、134、136 和138，通過這些擴(kuò)散區(qū)域，這些單元彼此串聯(lián)連接形成NAND串。這些摻雜N+的區(qū)域形成 各個單元的源極和漏極。例如，摻雜了 N+的區(qū)域130用作晶體管122的漏極和晶體管106 的源極，摻雜了 N+的區(qū)域132用作晶體管106的漏極和晶體管104的源極，摻雜了 N+的區(qū) 域134用作晶體管104的漏極和晶體管102的源極，摻雜了 N+的區(qū)域136用作晶體管102 的漏極和晶體管100的源極，以及摻雜了 N+的區(qū)域138用作晶體管100的漏極和晶體管 120的源極。摻雜了 N+的區(qū)域126連接到用于該NAND串的位線，而摻雜了 N+的區(qū)域128 連接到用于多個NAND串的公共源極線。注意，雖然圖1-3示出了在NAND串中的四個存儲器單元，但是四個晶體管的使用 僅作為例子提供。在此描述的技術(shù)使用的NAND串可以具有少于四個存儲器單元或多于四 個存儲器單元。例如，一些NAND串將包括8個存儲器單元、16個存儲器單元、32個存儲器 單元、64個存儲器單元等。在此的討論不局限于NAND串中的任何具體數(shù)量的存儲器單元。每個存儲器單元可以存儲以模擬或數(shù)字形式呈現(xiàn)的數(shù)據(jù)。當(dāng)存儲一位數(shù)字?jǐn)?shù)據(jù) 時，存儲器單元的可能的閾值電壓的范圍被劃分為兩個范圍，其被分配了邏輯數(shù)據(jù)“1”和 “0”。在NAND型閃存的一個例子中，在擦除該存儲器單元之后電壓閾值是負(fù)的，且被定義為 邏輯“1”。在編程操作之后閾值電壓是正的，且被定義為邏輯“0”。當(dāng)閾值電壓是負(fù)的且通 過向控制柵極施加0伏特來試圖讀時，存儲器單元將導(dǎo)通，以指示正存儲邏輯1。當(dāng)閾值電 壓是正的且通過向控制柵極施加0伏特來試圖讀操作時，存儲器單元將不導(dǎo)通，這指示存 儲邏輯0。存儲一位數(shù)字?jǐn)?shù)據(jù)的存儲器單元被稱為二進(jìn)制存儲器單元。存儲器單元還可以存儲多位數(shù)字?jǐn)?shù)據(jù)。這種存儲器單元被稱為多狀態(tài)存儲器單 元。用于多狀態(tài)存儲器單元的閾值電壓窗被劃分為狀態(tài)的數(shù)量。例如，如果使用四個狀態(tài)， 將存在被分配給數(shù)據(jù)值“11”、“10”、“01”和“00”的四個閾值電壓范圍。在NAND型存儲器 的一個例子中，在擦除操作之后的閾值電壓是負(fù)的，且被定義為“11”。對于狀態(tài)“10”、“01”和“00”使用正的閾值電壓。在以下美國專利/專利申請中了 NAND型閃存及其操作的相關(guān)例子，其全部 通過引用合并于此美國專利號5570315、美國專利號5774397、美國專利號6046935、 美國專利號5386422、美國專利號6456528和美國專利申請序列號09/893277 (公開號 US2003/0002348)。除了 NAND閃存，本發(fā)明還可以使用其他類型的非易失性存儲器。閃速EEPR0M系統(tǒng)中有用的另一類存儲器單元利用非導(dǎo)電的介電材料替代導(dǎo)電的 浮置柵極來以非易失性的方式存儲電荷。這種單元在Chan等人的文章中進(jìn)行了描述“A True Single-Transistor Oxide-Nitride-Oxide EEPROMDevice，，， IEEE Electron Device Letters, Vol. EDL_8，No. 3，1987 年 3 月，pp. 93-95。由二氧化硅、氮化硅和氧化硅(“0N0”) 形成的三層電介質(zhì)被夾在導(dǎo)電控制柵極和存儲器單元溝道之上的半導(dǎo)電襯底的表面之間。 通過將電子從單元溝道注入氮化物來編程該單元，在氮化物中電子被捕獲(trap)并被存 儲在有限區(qū)域(limited region)中。然后，這種存儲的電荷以可檢測的方式改變該單元的 溝道的一部分的閾值電壓。通過將熱空穴注入氮化物來擦除該單元。還請參加Nozaki等人 的“A 1-Mb EEPR0M with M0N0S Memory Cell forSemiconductor Disk Application”，IEEE Journal of Solid-State Circuits，Vol. 26，No. 4，1991 年四月，pp. 497-501，其描述了以 分割柵極(split-gate)配置的類似單元，其中，摻雜的多晶硅柵極在存儲器單元溝道的一 部分上延伸以形成分離的選擇晶體管。通過引用將前兩篇文獻(xiàn)全部合并于此。在William
D.Brown 禾口 Joe E. Brewer 編輯的“Nonvolatile Semiconductor Memory Technology”-
其也通過引用合并于此一IEEE Press, 1998的1. 2部分中提到的編程技術(shù)也在該部分中 被描述為可應(yīng)用于介電電荷捕獲設(shè)備。本發(fā)明也可以使用在該段中描述的存儲器單元。因 此，在此描述的技術(shù)也適用于在不同的存儲器單元的介電區(qū)域之間的耦合。在每個單元中存儲兩位的另一方法下面的文獻(xiàn)中進(jìn)行了描述Eitan等人的 "NR0M :A Novel Localized Trapping,2-Bit Nonvolatile Memory Cell", IEEEElectron, Device Letters, vol. 21，no. 11，2000 年 11 月，pp. 543-545。0N0 介電層跨越在源極和漏 極擴(kuò)散之間的溝道而延伸。用于一個數(shù)據(jù)位的電荷位于相鄰于該漏極的介電層中，而用于 另一數(shù)據(jù)位的電荷位于相鄰于該源極的介電層中。通過分別讀取在電介質(zhì)內(nèi)的空間上分離 的電荷存儲區(qū)域的二進(jìn)制狀態(tài)來獲得多狀態(tài)數(shù)據(jù)存儲。本發(fā)明還可以使用在該段中描述的 存儲器單元。圖4圖示了諸如圖1-3所示的NAND單元的陣列的例子。沿著每列，位線206被耦 合于NAND串150的漏極選擇柵極的漏極端126。沿著NAND串的每行，源極線204可以連接 NAND串的源極選擇柵極的所有源極端128。在美國專利號5570315、5774397、6046935中找 到作為存儲器系統(tǒng)的部分的NAND架構(gòu)陣列及其操作的例子。存儲器單元的陣列被劃分為大量存儲器單元塊。如對閃速EEPR0M系統(tǒng)共同的，該 塊是擦除的單位。也就是說，每個塊包含一起擦除的最小數(shù)量的存儲器單元。每個塊被典型 地劃分為多個頁。頁是編程的單位。在一個實施例中，各個頁可以被劃分為段(segment)， 這些段可以包含作為基本編程操作的一次寫入的最小數(shù)量的單元。一頁可以存儲一個或多 個扇區(qū)。扇區(qū)包括用戶數(shù)據(jù)和開銷數(shù)據(jù)(overhead data)。開銷數(shù)據(jù)典型地包括從該扇區(qū) 的用戶數(shù)據(jù)計算的糾錯碼(EEC)。控制器(以下描述)的一部分當(dāng)數(shù)據(jù)被編程到陣列中時 計算ECC，且當(dāng)數(shù)據(jù)從陣列讀出時檢查它?；蛘撸珽CC和/或其他開銷數(shù)據(jù)被存儲在與它們相關(guān)的用戶數(shù)據(jù)不同的頁、或不同的塊中。一個扇區(qū)的用戶數(shù)據(jù)典型地是512字節(jié)，對應(yīng)于 在磁盤驅(qū)動中一個扇區(qū)的大小。開銷數(shù)據(jù)典型地是另外的16-20字節(jié)。大量頁例如從8頁 到32、64、128或更多頁形成一個塊。圖5圖示了根據(jù)本發(fā)明的實施例的、具有用于并行讀取和編程一頁存儲器單元的 讀/寫電路的存儲器器件296。存儲器器件296可以包括一個或多個存儲器晶片(die) 298。 存儲器晶片298包括二維存儲器單元陣列300、控制電路310和讀/寫電路365。在一些實 施例中，存儲器單元的陣列可以是三維的。通過各種控制線、諸如位線、字線、源極線和用于 控制該存儲器陣列的其他線來控制和訪問存 儲器單元。例如，存儲器陣列300可經(jīng)由行解 碼器330由字線且經(jīng)由列解碼器360由位線來尋址。讀/寫電路365包括多個感測塊400， 且允許并行讀取或編程一頁存儲器單元。典型地，控制器350與一個或多個存儲器晶片298 被包括在相同的存儲器器件296(例如，可移除存儲卡)中。命令和數(shù)據(jù)經(jīng)由線320在主機(jī) 和控制器350之間移動，且經(jīng)由線318在控制器和一個或多個存儲器晶片298之間移動?？刂齐娐?10與讀/寫電路365合作以對存儲器陣列300進(jìn)行存儲器操作?？刂?電路310包括狀態(tài)機(jī)312、芯片上地址(on-chip)解碼器314和電源控制模塊316。狀態(tài)機(jī) 312提供存儲器操作的芯片級控制。芯片上地址解碼器314提供由主機(jī)或存儲器控制器使 用的與由解碼器330和360使用的硬件地址之間的地址接口。電源控制模塊316控制在存 儲器操作期間被供應(yīng)給字線和位線的功率和電壓。在一些實施方式中，可以組合圖5的一些組件。在各種設(shè)計中，除了存儲器單元陣 列300以外的圖5的一個或多個組件(單獨(dú)或組合地)可以被認(rèn)為是管理電路。例如，管 理電路可以包括控制電路310、狀態(tài)機(jī)312、解碼器314/360、電源控制模塊316、感測塊400、 讀/寫電路365、控制器350等中的任一個或組合。圖6圖示了圖5所示的存儲器器件296的另一布置。以對稱形式，在存儲器陣列 300的相對側(cè)上實現(xiàn)由各種外圍電路對存儲器陣列300的訪問，以便在每側(cè)上的訪問線和 電路的密度減少一半。因此，行解碼器被分裂為行解碼器330A和330B，且列解碼器被分裂 為列解碼器360A和360B。類似地，讀/寫電路被分裂為從陣列300的底部連接位線的讀/ 寫電路365A和從陣列300的頂部連接位線的讀/寫電路365B。以此方式，讀/寫模塊的密 度基本上減少一半。圖6的器件還可以包括控制器，如上面針對圖5的器件所述那樣。參考圖7，描述存儲器單元陣列300的示例結(jié)構(gòu)。作為一個例子，描述了被分區(qū)為 1024個塊的NAND閃速EEPR0M。每個塊中存儲的數(shù)據(jù)可以同時被擦除。在一個實施例中， 塊是同時被擦除的存儲器單元的最小單位。在每個塊中，在該例子中，存在對應(yīng)于位線BL0、 BL1……BL8511的8512列。在一個實施例中，在讀取和編程操作期間，可以同時選擇塊的 所有位線。沿著公共字線并連接到任意位線的存儲器單元可以同時被編程。在另一實施例中，位線被劃分為偶數(shù)位線和奇數(shù)位線。在奇數(shù)/偶數(shù)位線架構(gòu)中， 一次(at one time)編程沿著公共字線并被連接到奇數(shù)位線的存儲器單元，而另一次編程 沿著公共字線并被連接到奇數(shù)位線的存儲器單元。圖7示出了串聯(lián)連接的四個存儲器單元以形成NAND串。雖然示出了在每個NAND 串中包括四個單元，但是可以使用多于或少于四個(例如16、32或另一數(shù))的單元。NAND 串的一端經(jīng)由漏極選擇柵極(連接到選擇柵極漏極線SGD)被連接到對應(yīng)的位線，且另一端 經(jīng)由源極選擇柵極(連接到選擇柵極源極線SGS)被連接到c-源極。
圖8是個體感測塊400的方塊圖，個體感測塊400被劃分為稱為感測模塊的核心 部分380和公共部分390。在一個實施例中，將存在用于每個位線的分離的感測模塊380 和用于一組多個感測模塊380的一個公共部分390。在一個例子中，感測塊將包括一個 公共部分390和八個感測模塊380。在一組中的感測模塊的每個將經(jīng)由數(shù)據(jù)線372與相 關(guān)的公共部分通信。對于更多細(xì)節(jié)，請參考在12/29/04提交的美國專利申請11/026536， ”Non-Vo1ati1eMemory & Method with Shared Processing for an Aggregate of Sense Amplifiers”，通過引用將其全部合并于此。感測模塊380包括確定在連接的位線中的傳導(dǎo)電流在預(yù)定閾值水平之上還是之 下的感測電路370。感測模塊380還包括位線鎖存器382，用于在連接的位線上設(shè)置電壓狀 況。例如，在位線鎖存器382中鎖存的預(yù)定狀態(tài)將導(dǎo)致所連接的位線被拉到指定編程禁止 的狀態(tài)(例如，Vdd)。公共部分390包括處理器392、一組數(shù)據(jù)鎖存器394和耦接在該組數(shù)據(jù)鎖存器394 和數(shù)據(jù)總線320之間的1/0接口 396。處理器392進(jìn)行計算。例如，其一個功能是確定在感 測的存儲器單元中存儲的數(shù)據(jù)，并將所確定的數(shù)據(jù)存儲到該組數(shù)據(jù)鎖存器中。該組數(shù)據(jù)鎖 存器394用于存儲在讀操作期間由處理器392確定的數(shù)據(jù)位。其還用于在編程操作期間存 儲從數(shù)據(jù)總線320輸入的數(shù)據(jù)位。所輸入的數(shù)據(jù)位表示要被編程到存儲器中的寫數(shù)據(jù)。1/ 0接口 396提供在數(shù)據(jù)鎖存器394和數(shù)據(jù)總線320之間的接口。在讀或感測期間，該系統(tǒng)的操作在狀態(tài)機(jī)312的控制之下，該狀態(tài)機(jī)312控制向 所尋址的單元供應(yīng)不同的控制柵極電壓。隨著其步經(jīng)(st印through)與由該存儲器支持 的各種存儲器狀態(tài)對應(yīng)的各種預(yù)定控制柵極電壓，感測模塊380可以觸發(fā)于(trip at)這 些電壓之一，且將經(jīng)由總線372從感測模塊380向處理器392提供輸出。此時，處理器392 通過考慮感測模塊的觸發(fā)(tripping)事件和經(jīng)由輸入線393來自狀態(tài)機(jī)的關(guān)于施加的控 制柵極電壓的信息，來確定得到的存儲器狀態(tài)。然后，其計算對于該存儲器狀態(tài)的二進(jìn)制編 碼，并將得到的數(shù)據(jù)位存儲到數(shù)據(jù)鎖存器394中。在核心部分的另一實施例中，位線鎖存器 382用于雙重用途，既作為用于鎖存感測模塊380的輸出的鎖存器也作為上述位線鎖存器?？深A(yù)想到，一些實施方式將包括多個處理器392。在一個實施例中，每個處理器 392將包括輸出線(圖9中未示出)，以便各個輸出線被一起線或(wired-OR)。在一些實施 例中，輸出線在被連接到線或線之前被反轉(zhuǎn)。由于接收線或(wired-OR)的狀態(tài)機(jī)可以確定 正被編程的所有位何時到達(dá)期望的電平，該配置使能在編程驗證處理期間快速確定何時完 成編程處理。例如，當(dāng)每個位都到達(dá)了其期望的電平時，對于該位的邏輯0將被發(fā)送到線或 線(或，數(shù)據(jù)1被反轉(zhuǎn))。當(dāng)所有位輸出數(shù)據(jù)0(或反轉(zhuǎn)的數(shù)據(jù)1)時，則狀態(tài)機(jī)知道終止編 程處理。因為每個處理器與八個感測模塊通信，因此，狀態(tài)機(jī)需要讀取線或線八次，或向處 理器392添加邏輯以積累相關(guān)位線的結(jié)果，以便狀態(tài)機(jī)僅需要讀取線或線一次。類似地，通 過正確地選擇邏輯電平，全局狀態(tài)機(jī)可以檢測第一位何時改變其狀態(tài)，并相應(yīng)地改變算法。在編程或驗證期間，從數(shù)據(jù)總線320將要被編程的數(shù)據(jù)存儲在該組數(shù)據(jù)鎖存器 394中。在狀態(tài)機(jī)的控制下，編程操作包括向所尋址的存儲器單元的控制柵極施加的一系列 編程電壓脈沖。每個編程脈沖之后是驗證操作，來確定存儲器單元是否已被編程到期望的 狀態(tài)。處理器392相對于期望的存儲器狀態(tài)來監(jiān)視驗證的存儲器狀態(tài)。當(dāng)兩者一致時，處 理器222設(shè)置位線鎖存器382，以便使得該位線被拉到指定編程禁止的狀態(tài)。這禁止耦合到該位線的單元進(jìn)一步被編程，即使在其控制柵極上出現(xiàn)編程脈沖也如此。在其他實施例中， 該處理器初始地加載位線鎖存器382，且感測電路在驗證處理期間將其設(shè)置到禁止值。數(shù)據(jù)鎖存器堆棧394包含對應(yīng)于感測模塊的數(shù)據(jù)鎖存器的堆棧。在一個實施例 中，每個感測模塊380存在三個數(shù)據(jù)鎖存器。在一些實施方式(但不要求)中，數(shù)據(jù)鎖存 器被實現(xiàn)為移位寄存器，以便在其中存儲的并行數(shù)據(jù)被轉(zhuǎn)換為用于數(shù)據(jù)總線320的串行數(shù) 據(jù)，反之亦然。在優(yōu)選實施例中，對應(yīng)于m個存儲器單元的讀/寫塊的所有數(shù)據(jù)鎖存器可以 被鏈接到一起，以形成塊移位寄存器，以便可以通過串行傳送來輸入或輸出數(shù)據(jù)塊。具體 地，適配r個讀/寫模塊的堆(bank)，以便該組數(shù)據(jù)鎖存器的每個將順序地將數(shù)據(jù)移進(jìn)或移 出數(shù)據(jù)總線，就好像它們是用于整個讀/寫塊的移位寄存器的一部分?？梢栽谝韵挛墨I(xiàn)中找到關(guān)于非易失性存儲器件的各種實施例的結(jié)構(gòu)和/和操作 的更多信息(1)美國專利申請公開號 2004/0057287，“Non-VolatileMemory And Method With Reduced Source Line Bias Errors”，2004 年 3 月 25 日公布；(2)美國專利申請
2004/0109357, "Non-Volatile Memory Andmethod with Improved Sensing",^ 2004 年 6 月 10 日公布；(3)美國專利申請?zhí)?11/015199，題為 “Improved Memory Sensing Circuit And Method For LowVoltage Operation，，，發(fā)明人 Raul-Adrian Cernea,在 12/16/04 提交；(4)美國專利申請 11/099133，題為"Compensating for Coupling During Read Operationsof Non-Volatile Memory，，，發(fā)明人 Jian Chen，在 2005 年 4 月 5 日提交； 以及(5)美國專利申請?zhí)?11/321953，題為“Reference Sense Amplifier ForNon-Volatile Memory”，發(fā)明人 Siu Lung Chan 和 Raul-Adrian Cernea，在 2005 年 12 月 28 日提交。通過 引用將以上列出的所有五個專利文檔全部合并于此。圖9圖示了感測模塊380的例子；但是，還可以使用其他實施方式。感測模塊380 包括位線隔離晶體管512、位線下拉電路(晶體管522和550)、位線電壓箝位晶體管612、讀 出總線傳輸門530、感測放大器600和位線鎖存器382。位線隔離晶體管512的一側(cè)被鏈接 到位線BL和電容器510。位線隔離晶體管512的另一側(cè)被鏈接到位線電壓箝位晶體管612 和位線下拉晶體管522。位線隔離晶體管512的柵極接收被標(biāo)記為BLS的信號。位線電壓 箝位晶體管512的柵極接收被標(biāo)記為BLC的信號。位線電壓箝位晶體管512在節(jié)點(diǎn)SEN2 處被連接到讀出總線傳輸門530。讀出總線傳輸門530被連接到讀出總線532。位線電壓 箝位晶體管512在節(jié)點(diǎn)SEN2連接到感測放大器600。在圖9的實施例中，感測放大器600 包括晶體管613、634、641、642、643、654、654、和658以及電容器Csa。位線鎖存器382包括 晶體管 661、662、663、664、666 和 668。通常，沿著字線的存儲器單元并行地被操作。因此，對應(yīng)數(shù)量的感測模塊并行地操 作。在一個實施例中，控制器向并行操作的感測模塊提供控制和定時信號。在一些實施例 中，沿著字線的數(shù)據(jù)被劃分為多頁，且一次一頁地讀或編程數(shù)據(jù)，或一次多頁地讀或編程數(shù) 據(jù)。當(dāng)位線隔離晶體管512由信號BLS使能時，感測模塊380可連接到存儲器單元的 位線(例如，位線BL)。感測模塊380通過感測放大器600來感測存儲器單元的傳導(dǎo)電流， 并鎖存作為在感測節(jié)點(diǎn)SEN2的數(shù)字電壓電平的讀取結(jié)果，并經(jīng)由柵極530向讀出總線532 輸出它。感測放大器600包括第二電壓箝位器(晶體管612和634)、預(yù)充電電路(晶體管541,642和643)和區(qū)分器(discriminator)或比較電路(晶體管654,656和658 ；以及電 容器Csa)。在一個實施例中，參考電壓被施加到正被讀取的存儲器單元的控制柵極。如果 參考電壓大于存儲器單元的閾值電壓，則存儲器單元將導(dǎo)通，且在其源極和漏極之間傳導(dǎo) (conduct)電流。如果參考電壓不大于存儲器單元的閾值電壓，則存儲器單元將不導(dǎo)通，且 將不在其源極和漏極之間傳導(dǎo)電流。在許多實施方式中，導(dǎo)通/截止可以是連續(xù)的轉(zhuǎn)變，從 而存儲器單元將響應(yīng)于不同控制柵極電壓而傳導(dǎo)不同的電流。如果存儲器單元導(dǎo)通且傳 導(dǎo)電流，傳導(dǎo)的電流將導(dǎo)致在節(jié)點(diǎn)SEN上的電壓降低，有效地在電容器Csa上充電或增加電 壓，電容器Csa的其他端處于Vdd。如果在節(jié)點(diǎn)SEN上的電壓在預(yù)定感測時段期間放電到預(yù) 定電平，則感測放大器600報告存儲器單元響應(yīng)于控制柵極電壓而導(dǎo)通。感測模塊380的一個特征是在感測期間向位線并入恒定電壓供應(yīng)。這優(yōu)選地通過 位線電壓箝位晶體管612來實現(xiàn)，該位線電壓箝位晶體管612的操作類似二極管箝位器，其 中晶體管612與位線BL串聯(lián)。其柵極被偏壓到高于其閾值電壓VT、等于期望位線電壓VBL 的恒定電壓BLC。以此方式，其將位線與節(jié)點(diǎn)SEN隔離，且設(shè)置位線的恒定電壓電平，諸如在 編程_驗證或讀期間的期望的VBL = 0. 5到0. 7伏特。通常，位線電壓電平被設(shè)置到一個 電平以便其足夠低以避免長的預(yù)充電時間，但足夠高以避免地噪聲和其他因素。感測放大器600感測通過感測節(jié)點(diǎn)SEN的傳導(dǎo)電流(conduction current)，并確 定傳導(dǎo)電流高于還是低于預(yù)定值。感測放大器以數(shù)字形式向讀出總線532輸出感測的結(jié)果 作為信號SEN2。還輸出數(shù)字控制信號INV——其基本上可以是在SEN2處的信號的反轉(zhuǎn)狀態(tài)—— 以控制下拉電路。當(dāng)感測的傳導(dǎo)電流高于預(yù)定值時，INV將是HIGH，且SEN2將是LOW。由下 拉電路來加強(qiáng)(reinforce)該結(jié)果。該下拉電路包括由控制信號INV控制的n_晶體管522 和由控制信號GRS控制的另一 n-晶體管550。GRS信號當(dāng)為低時允許位線BL浮置，而不考 慮INV信號的狀態(tài)。在編程期間，GRS信號變?yōu)镠IGH以允許位線BL被拉到地，且由INV控 制。當(dāng)需要位線BL浮置時，GRS信號變?yōu)長OW。注意，還可以使用感測模塊、感測放大器和 鎖存器的其他設(shè)計。讀/寫電路365同時在一頁存儲器單元上操作。讀/寫電路365中的每個感測模 塊380經(jīng)由位線被耦合到對應(yīng)的單元。傳導(dǎo)電流從感測模塊通過位線流到存儲器單元的漏 極中，且在經(jīng)過源極線到地之前從源極流出。在集成電路芯片中，在存儲器陣列中的單元的 源極都被系到一起作為源極線的多個分支，該源極線連接到存儲器芯片的某個外部接地焊 墊(pad)(例如Vss焊墊)。即使當(dāng)使用金屬箍(metal strapping)來減少源極線的阻抗 時，在存儲器單元的源極電極和接地焊墊之間仍保持有限阻抗R。典型地，接地回路電阻R 是大約50歐姆。對于正在并行感測的存儲器的整個頁面，流過源極線的總電流是所有傳導(dǎo)電流的 總和。通常，每個存儲器單元具有依賴于被編程到其電荷存儲元件中的電荷量的傳導(dǎo)電流。 對于存儲器單元的給定控制柵極電壓，少的電荷將產(chǎn)生相當(dāng)(comparatively)高的傳導(dǎo)電 流。當(dāng)在存儲器單元的源極電極和接地焊墊之間存在有限電阻時，在該阻抗兩端的電壓降 由 Vdrop = iTOTR 給出。例如，如果4256個位線同時放電，每個具有l(wèi)y A的電流，則源極線電壓降將等于 4000個線xl y A/線x50歐姆 0. 2伏特。當(dāng)感測存儲器單元的閾值電壓時，該源極線偏置將導(dǎo)致0.2伏特的感測誤差。在一組實施例中，一種用于減少源極線偏置的方法通過具有用于多遍 (multi-pass)感測的特征和技術(shù)的讀/寫電路來實現(xiàn)。每遍(each pass)有助于標(biāo)識和關(guān) 閉具有高于給定的分界(demarcation)電流值的傳導(dǎo)電流的存儲器單元。典型地，通過每 個遍，給定的分界電流值逐漸收斂到用于傳統(tǒng)單遍感測的斷點(diǎn)(breakpoint)電流值。以此 方式，在隨后的遍中的感測將更少地受源極線偏置影響，這是因為已經(jīng)關(guān)閉了較高的電流 單元。例如，可以以兩遍(j = 0到1)實現(xiàn)多遍感測。在第一遍之后，具有高于斷點(diǎn)的傳 導(dǎo)電流的那些存儲器單元被標(biāo)識并通過斷開其傳導(dǎo)電流來移除。斷開其傳導(dǎo)電流的優(yōu)選方 式是將其位線上的其漏極電壓設(shè)置到地。在第二遍中，減少了來自源極線偏置的誤差。還 可設(shè)想多于兩遍的感測。在源極線偏置不會導(dǎo)致誤差的實施例中，可以使用一遍用于感測。圖10(A)-10(K)描述了說明在讀/驗證操作期間的感測模塊380的一個實施例的 時序圖。階段(0)設(shè)置感測模塊380(見圖9)經(jīng)由使能信號BLS(圖10(A))連接到對應(yīng)的位線。用 BLC(圖10(B))來使能電壓箝位(Voltage clamp) 0用控制信號FLT(圖10(C))來使能預(yù) 充電晶體管642作為限流源。階段(1):受控的預(yù)充電由復(fù)位信號RST (圖10 (D))來初始化感測放大器600，該復(fù)位信號RST將經(jīng)由晶體 管658將信號INV(圖10(H))拉到地。因此，在復(fù)位時，INV被設(shè)置為LOW(低)。同時，p 晶體管663將互補(bǔ)信號LAT拉到Vdd或HIGH(高)(圖10 (H))。也就是說，LAT是INV的補(bǔ) (complement) 0隔離晶體管634由信號LAT控制。也就是說，在復(fù)位之后，隔離晶體管634 被使能以將感測節(jié)點(diǎn)SEN2連接到感測放大器的內(nèi)部感測節(jié)點(diǎn)SEN。預(yù)充電晶體管642通過內(nèi)部感測節(jié)點(diǎn)SEN和感測節(jié)點(diǎn)SEN2來對位線BL預(yù)充電達(dá) 預(yù)定的時間段。這將使得該位線被置于用于感測其中的導(dǎo)電的最佳電壓。預(yù)充電晶體管 642由控制信號FLT( “FLOAT”)來控制。該位線將被上拉向位線電壓箝位612設(shè)置的期望 的位線電壓。上拉的速率將依賴于在該位線中的傳導(dǎo)電流。傳導(dǎo)電流越小，上拉越快。先前描述了如果具有高于預(yù)定值的傳導(dǎo)電流的那些存儲器單元被斷開(turn off)從而消除了它們對源極線偏置的作用，則由于源極線偏置而導(dǎo)致的感測誤差被最小 化。因此，源極側(cè)晶體管642用于兩個功能。一個是將該位線預(yù)充電到最佳感測電壓。另 一個是有助于標(biāo)識具有D. C(直流)感測的高于預(yù)定值的傳導(dǎo)電流的那些存儲器單元，以便 它們可以免于助推源極線偏置。D.C感測通過提供預(yù)充電電路來實現(xiàn)，該預(yù)充電電路行為如同用于向位線供應(yīng)預(yù) 定電流的電流源。控制P晶體管642的信號FLT是這樣的，其“編程”預(yù)定電流來流動。作 為例子，可以從參考電流被設(shè)為500nA的電流鏡生成FLT信號。當(dāng)p晶體管642形成電流 鏡的鏡像腿(mirrored leg)時，其也將具有存于其中的相同的500nA。圖10 (II)-10 (14)圖示了分別與具有傳導(dǎo)電流700nA、400nA、220nA、和40nA的 存儲器單元連接的四個示例位線上的電壓。例如，當(dāng)預(yù)充電電路(其包括晶體管642)是 具有限值500nA的電流源時，具有超過500nA的傳導(dǎo)電流的存儲器單元將使得在該位線上的電荷漏得比其可能積累得快。從而，對于具有傳導(dǎo)電流700nA的位線，其在內(nèi)部感測節(jié) 點(diǎn)SEN處的電壓或信號將維持在0V附近(諸如0. 1伏特，見圖10(11))。另一方面，如果 存儲器單元的傳導(dǎo)電流低于500nA，則預(yù)充電電路(其包括晶體管642)將開始充電該位 線，且其電壓將開始朝箝位的位線電壓(例如，由電壓箝位612設(shè)置的0. 5V)上升(見圖 10 (12)-10 (14))。相應(yīng)地，內(nèi)部感測節(jié)點(diǎn)SEN將維持在0V附近或被上拉到Vdd (圖10 (G))。 通常，傳導(dǎo)電流越小，則位線電壓將越快充電到箝位的位線電壓。因此，通過在控制的預(yù)充 電階段之后檢查在位線上的電壓，其能夠標(biāo)識連接的存儲器單元具有高于還是低于預(yù)定水 平的傳導(dǎo)電流。階段(2) :D. C.鎖存&將高申I、流單元從后續(xù)的詵誦(strobe) ■佘在受控的預(yù)充電階段之后，最初的D.C.高電流感測階段開始，其中由區(qū)分器電路 感測節(jié)點(diǎn)SEN。該感測標(biāo)識具有高于預(yù)定水平的傳導(dǎo)電流的那些存儲器單元。區(qū)分器電路 包括串聯(lián)的兩個P晶體管654和656，其用作用于登記信號INV的節(jié)點(diǎn)的上拉器。P晶體管 654由變?yōu)長OW的讀選通信號STB來使能，且p晶體管656由變?yōu)長OW的在內(nèi)部感測節(jié)點(diǎn) SEN處的信號使能。高電流存儲器單元將具有接近0V或至少不能使得其位線被預(yù)充電得足 夠高以斷開P晶體管656的信號SEN。例如，如果該弱上拉被限制于500nA的電流，則其將 無法上拉具有700nA的傳導(dǎo)電流的單元(圖10 (G1))。當(dāng)STB選通LOW以鎖存時，INV被上 拉到Vdd。這將用INV HIGH和LAT LOW來設(shè)置鎖存電路660 (圖10 (HI))。當(dāng)INV是HIGH且LAT是LOW時，隔離柵極630被禁用，感測節(jié)點(diǎn)SEN2與內(nèi)部感測 節(jié)點(diǎn)SEN阻隔。同時，該位線由下拉晶體管522下拉到地(圖9&10(11))。這將有效地斷開 在位線中的任何傳導(dǎo)電流，使其免于助推源極線偏置。因此，在感測模塊380的一個優(yōu)選實施例中，使用限流源預(yù)充電電路。這提供了一 種另外的或替換的方法(D.C.感測)來標(biāo)識攜帶高電流的位線，且將其斷開來最小化在隨 后的感測中的源極線偏置誤差。在另一實施例中，不特別配置預(yù)充電電路來幫助標(biāo)識高電流位線，而是優(yōu)化其來 在可用于存儲器系統(tǒng)的最大電流的允許下，盡可能快地上拉和預(yù)充電位線。階段⑶恢復(fù)/預(yù)充電在感測先前沒有被下拉的位線中的傳導(dǎo)電流之前，通過變?yōu)長OW的信號FLT來激 活預(yù)充電電路，來將內(nèi)部感測節(jié)點(diǎn)SEN2預(yù)充電到Vdd(圖10(C)和圖10 (12)-10 (14))，且預(yù) 充電由于在相鄰位線上的電壓的下降而導(dǎo)致可能部分向下耦合的位線。階段(4)第一 A.C.感測在一個實施例中，通過確定在浮置的內(nèi)部感測節(jié)點(diǎn)SEN處的電壓降來進(jìn)行 A. C.(交流電或瞬時)感測。這通過使用耦合于內(nèi)部感測節(jié)點(diǎn)SEN的電容器Csa并考慮傳 導(dǎo)電流充電其(減少在節(jié)點(diǎn)SEN上的電壓)的速率的區(qū)分器電路來實現(xiàn)。在集成電路環(huán)境 中，典型地用晶體管來實現(xiàn)電容器Csa ；但是，其他實施方式是可適用的。電容器Csa具有 預(yù)定電容，例如30fF，其可以被選擇用于最佳電流確定?？梢酝ㄟ^適當(dāng)?shù)卣{(diào)整充電時段來設(shè) 置典型地在lOO-lOOOnA范圍內(nèi)的分界電流值。區(qū)分器電路感測在內(nèi)部感測節(jié)點(diǎn)SEN中的信號SEN。在每個感測之前，在內(nèi)部感測 節(jié)點(diǎn)SEN處的信號被預(yù)充電晶體管642上拉到Vdd。這將初始地設(shè)置跨越電容器Csa的電 壓為零。
當(dāng)感測放大器600準(zhǔn)備感測時，預(yù)充電電路由變?yōu)镠IGH的FLT禁用(圖10(C))。 通過對選通信號STB賦值(assert)來結(jié)束該第一感測時段T1。在感測時段期間，由導(dǎo)電的 存儲器單元弓I起的傳導(dǎo)電流將充電該電容器。隨著電容器Csa通過在位線中的傳導(dǎo)電流的 泄流(draining)動作而充電，在SEN處的電壓將從Vdd下降。圖10(G)(見曲線G2-G4)圖 示了與分別連接到具有傳導(dǎo)電流400nA、220nA和40nA的存儲器單元的剩余的三個示例位 線相對應(yīng)的SEN節(jié)點(diǎn)，該下降對具有更高傳導(dǎo)電流的那些來說更快。階段(5) 一 A.C.鎖存和把較高申I、流單元從隨后的感測丨移除在第一預(yù)定感測時段結(jié)束時，SEN節(jié)點(diǎn)將被降低到依賴于位線中的傳導(dǎo)電流的某 個電壓(見圖10G的曲線G2-G4)。作為例子，在該第一階段中的分界電流被設(shè)置為300nA。 電容器Csa、感測時段T1和p晶體管656的閾值電壓是如此以至于與高于分界電流(例如 300nA)的傳導(dǎo)電流對應(yīng)的在SEN處的信號將降得足夠低以便導(dǎo)通晶體管656。當(dāng)鎖存信號 STB選通LOW時，輸出信號INV將被拉HIGH(高)，且將由鎖存器382鎖存(圖10(E)和圖 10(H)(曲線H2))。另一方面，與低于分界電流的傳導(dǎo)電流對應(yīng)的信號SEN將產(chǎn)生不能導(dǎo)通 晶體管656的信號SEN。在這種情況下，鎖存器382將保持不變，在這種情況下，LAT保持 HIGH(高)(圖10(H3)和10(H4))。因此，可以看出，區(qū)分器電路有效地相對于由感測時段 設(shè)置的參考電流而確定在位線中的傳導(dǎo)電流的量值。感測放大器600還包括第二電壓箝位晶體管612，其目的是維持晶體管612的漏極 的電壓足夠高以便該位線電壓箝位器610適當(dāng)?shù)剡\(yùn)作。如先前描述的，位線電壓箝位器610 將位線電壓箝位為預(yù)定值V%，例如0. 5V。這將需要將晶體管612的柵極電壓BLC設(shè)置為
其中，\是晶體管612的閾值電壓)，且需要被連接到感測節(jié)點(diǎn)501的漏極大于源極， 即信號SEN2 > V%。具體地，給定了電壓箝位器的配置，SEN2應(yīng)該不高于XX0_VT或BLX_VT 中的較小者，且SEN應(yīng)該不更低。在感測期間，隔離柵極630處于通過模式(pass-through mode) 0但是，在感測期間，在內(nèi)部感測節(jié)點(diǎn)SEN處的信號具有從Vdd降低的電壓。第二電壓 箝位防止SEN降到低于XX0-VT或BLX-Vt中較低的一個。這通過由信號BLX控制的n晶體 管612來實現(xiàn)，其中BLX彡VBJVT。因此，通過電壓箝位的動作，在感測期間，位線電壓VBL 被保持恒定，例如 0. 5V。電流確定的輸出被鎖存電路382鎖存。該鎖存電路由晶體管661、662、663、和664 與晶體管666和晶體管668 —起形成為設(shè)置/復(fù)位(Set/Reset)鎖存器。P晶體管666被信 號RST(RESET (復(fù)位))控制，且n晶體管668由信號STB控制。適用于低電壓操作的上述感 測放大器的變型在如下文獻(xiàn)中找到美國專利申請No. 11/015199，題為“Improved Memory Sensing CircuitAnd Method For Low Voltage Operation，，,發(fā)明人 Raul-Adrian Cernea, 在12/16/04提交，通過引用將其全部合并于此。通常，將存在由對應(yīng)數(shù)量的多遍感測模塊380操作的一頁存儲器單元。對于具有 高于第一分界電流水平的傳導(dǎo)電流的那些存儲器單元，其LAT信號將被鎖存為L0W(INV鎖 存的HIGH)。這又激活位線下拉電路520來將對應(yīng)的位線拉到地，從而斷開其電流。階段(6)恢復(fù)/預(yù)充電在對在先前還沒有被下拉的位線中的傳導(dǎo)電流進(jìn)行下一次感測之前，由信號FLT 激活預(yù)充電電路，來將內(nèi)部感測節(jié)點(diǎn)631預(yù)充電到Vdd(圖10(C)和圖10(13)和10(14))。階段(7)第二感測
當(dāng)感測放大器600準(zhǔn)備好感測時，通過變?yōu)镠IGH的FLT來禁用預(yù)充電電路(圖 10(C))。通過給選通信號STB賦值(assertion)來設(shè)置第二感測時段T2。在感測時段期 間，傳導(dǎo)電流——如果有的話——將充電該電容器。隨著電容器Csa正通過位線36中的傳 導(dǎo)電流的泄流動作而充電，在節(jié)點(diǎn)SEN處的信號將從Vdd降低。根據(jù)先前的例子，具有高于300nA的傳導(dǎo)電流的存儲器單元已經(jīng)在先前的階段中 被標(biāo)識和關(guān)閉(shut down)。圖14(G)(曲線G3和G4)分別圖示與分別連接到具有220nA 和40bA的傳導(dǎo)電流的存儲器單元的兩個示例位線對應(yīng)的SEN信號。階段(8)用于讀出的第二鎖存在第二預(yù)定感測時段T2的結(jié)束時，SEN將已被降低到依賴于在位線中的傳導(dǎo)電流 的某個電壓(圖10(G)(曲線G3和G4))。作為例子，在該第二階段中的分界電流被設(shè)置為 lOOnA。在這種情況下，具有傳導(dǎo)電流220nA的存儲器單元將使其INV被鎖存為HIGH(圖 10 (H))，且使其位線接下來被拉到地(圖10 (13))。另一方面，具有傳導(dǎo)電流40nA的存儲器 單元將不對被為HIGH的LAT預(yù)設(shè)的鎖存器的狀態(tài)產(chǎn)生影響。階段(9)讀出到總線最后，在讀出階段中，在傳輸門530處的控制信號NC0允許將鎖存的信號SEN2讀 出到讀出總線532 (圖10 (J)和10 (K))。如可以從圖10(11)_10(14)看出的，在每個感測時段期間，位線電壓維持恒定。因 此，從先前的討論來看，消除了電容性的位線與位線的耦合。上述感測模塊380是如下一個實施例其中，用三遍來進(jìn)行感測，實現(xiàn)前兩遍以標(biāo) 識和關(guān)閉較高電流存儲器單元。通過消除了較高電流對源極線偏置的貢獻(xiàn)，最后遍能夠更 準(zhǔn)確地感測具有較低范圍傳導(dǎo)電流的這些單元。在其他實施例中，通過D. C.和A. C.遍的不同組合來實現(xiàn)感測操作，一些使用僅兩 個或多個A.C.遍，或僅一遍。對于不同的遍，使用的分界電流值可以是每次相同，或逐漸收 斂到在最后遍中使用的分界電流。另外，上述感測實施例僅是適當(dāng)?shù)母袦y模塊的一個例子。 還可以使用其他設(shè)計和技術(shù)來實現(xiàn)在此描述的發(fā)明。在此描述的本發(fā)明不需要或建議任何 一個具體感測模塊。圖11是描述用于編程非易失性存儲器的一個實施例的流程圖。在一個實施方式 中，在編程之前擦除存儲器單元(以塊或其他單位)。在一個實施例中，通過將P阱升高到 擦除電壓(例如20伏特)達(dá)足夠的時間段并將所選塊的字線接地，同時源極和位線浮置， 來擦除存儲器單元。由于電容性耦合，未選字線、位線、選擇性和c源極也被升高到擦除電 壓的顯著部分(fraction)。因此，向所選存儲器單元的隧道氧化物層施加強(qiáng)電場，且隨著典 型地通過Fowler-Nordheim隧道機(jī)制將浮置柵極的電子射入到襯底側(cè)，而擦除所選存儲器 單元的數(shù)據(jù)。隨著電子從浮置柵極移動到P阱區(qū)域，所選單元的閾值電壓更低。可以對整 個存儲器陣列、分離的塊或另一單位的單元進(jìn)行擦除。在圖11的步驟700中，由控制器發(fā)出且由控制電路310接收“數(shù)據(jù)載入”命令。在 步驟702中，指定頁地址的地址數(shù)據(jù)從控制器或主機(jī)被輸入到解碼器314。在步驟704中， 用于被尋址的頁的編程數(shù)據(jù)的頁被輸入到數(shù)據(jù)緩沖器用于編程。該數(shù)據(jù)被鎖存在適當(dāng)組的 鎖存器中。在步驟706中，由控制器向狀態(tài)機(jī)312發(fā)出“編程”命令。由“編程”命令觸發(fā)，使用被施加到適當(dāng)字線的圖12的步階脈沖，將在步驟704中鎖存的數(shù)據(jù)編程到由狀態(tài)機(jī)312控制的所選存儲器單元中。在步驟708中，編程電壓Vpgm 被初始化為開始脈沖(例如12V或其他值)，且由狀態(tài)機(jī)312維持的編程計數(shù)器PC被初始 化到0。在步驟710中，第一 Vpgm脈沖被施加到所選字線。如果邏輯“0”被存儲在具體數(shù) 據(jù)鎖存器中，指示對應(yīng)的存儲器單元應(yīng)該被編程，則對應(yīng)的位線被接地。另一方面，如果邏 輯“ 1 ”被存儲在具體鎖存器中，指示對應(yīng)的存儲器單元應(yīng)該維持在其當(dāng)前數(shù)據(jù)狀態(tài)，則對應(yīng) 的位線被連接到Vdd以禁止編程。在步驟712中，驗證所選存儲器單元的狀態(tài)以確定它們是否到達(dá)了其目標(biāo)閾值電 壓。如果檢測到所選單元的閾值電壓達(dá)到了目標(biāo)電平，則在對應(yīng)的數(shù)據(jù)鎖存器中存儲的數(shù) 據(jù)被改變?yōu)檫壿嫛?”。如果檢測到閾值電壓還沒有到達(dá)適當(dāng)?shù)碾娖?，則在對應(yīng)的數(shù)據(jù)鎖存器 中存儲的數(shù)據(jù)不改變。以此方式，具有在其對應(yīng)的數(shù)據(jù)鎖存器中存儲的邏輯“ 1”的位線不需 要被編程。當(dāng)所有數(shù)據(jù)鎖存器都正存儲邏輯“1”時，狀態(tài)機(jī)(經(jīng)由上述配線或型機(jī)制)知 道所有所選單元都被編程了。在步驟714中，檢查所有數(shù)據(jù)鎖存器是否都存儲了邏輯“1”。 如果是這樣，則編程處理是完成且成功了，因為所有所選存儲器單元都被編程和驗證了。在 步驟716中報告"PASS (通過)”狀態(tài)。如果在步驟714中確定不是所有數(shù)據(jù)鎖存器正存儲邏輯“1”，則編程處理繼續(xù)。在 步驟718中，針對編程極限值PCMAX來檢查編程計數(shù)器PC。編程極限值的一個例子是20 ； 但是，還可以使用其他數(shù)。如果編程計數(shù)器PC不少于20，則編程處理失敗了，且在步驟720 中報告“FAIL(失敗)”的狀態(tài)。在一些實施例中，在達(dá)到了最大數(shù)量的循環(huán)之后，系統(tǒng)檢查 是否還沒有完成編程的單元少于預(yù)定量。如果還沒有完成編程的單元少于預(yù)定量，該編程 處理也被視為通過(pass)。如果編程計數(shù)器PC小于20，則在步驟722中按步長增加Vpgm 電平，且遞增編程計數(shù)器PC。在步驟722之后，該處理循環(huán)回到步驟710來施加下一 Vpgm 脈沖。圖12示出了被施加到被選擇用于編程的字線的一系列編程脈沖。在編程脈沖之 間的是一組驗證脈沖(未示出)。在一些實施例中，可能存在針對數(shù)據(jù)正被編程到的每個狀 態(tài)的驗證脈沖。在其他實施例中，可能存在更多或更少的驗證脈沖。在一個實施例中，數(shù)據(jù)被編程到沿著公共字線的存儲器單元。因此，在施加圖12 的編程脈沖之前，選擇字線之一用于編程。該字線被稱為所選字線。塊(block)的剩余字 線被稱為未選字線。在成功的編程(通過驗證)處理結(jié)束時，存儲器單元的閾值電壓應(yīng)該在適當(dāng)?shù)芈?入被編程的存儲器單元的閾值電壓的一個或多個分布內(nèi)，或在被擦除的存儲器單元的閾值 電壓的分布內(nèi)。圖13圖示了當(dāng)每個存儲器單元存儲兩位數(shù)據(jù)時存儲器單元陣列的示例閾 值電壓分布。圖13示出了被擦除的存儲器單元的第一閾值電壓分布E。還描述了被編程的 存儲器單元的三個閾值電壓分布，A、B和C。在一個實施例中，在E分布中的閾值電壓是負(fù) 的，在A、B和C分布中的閾值電壓是正的。圖13的每個不同的閾值電壓范圍對應(yīng)于該組數(shù)據(jù)位的預(yù)定值。在被編程到存儲 器單元中的數(shù)據(jù)和該單元的閾值電壓電平之間的具體關(guān)系依賴于對這些單元采用的數(shù)據(jù) 編碼機(jī)制。例如，美國專利No.6222762和在2003年6月13日提交的美國專利申請公開 No. 2004/0255090, "Tracking Cells For AMemory System”，兩者都全部被引用附于此，其 描述了用于多狀態(tài)閃存單元的各種數(shù)據(jù)編碼機(jī)制。在一個實施例中，使用格雷(Gray)碼分配將數(shù)據(jù)值分配給閾值電壓范圍，以便如果浮置柵極的閾值電壓錯誤地偏移到其相鄰的物 理狀態(tài)，則僅將影響一個位。一個例子將“11”分配給閾值電壓范圍E (狀態(tài)E)，將“ 10”分 配給閾值電壓范圍A(狀態(tài)A)，將“00”分配給閾值電壓范圍B (狀態(tài)B)，且將“01”分配到 閾值電壓范圍C(狀態(tài)C)。但是，在另一實施例中，不使用格雷碼。雖然圖13示出了四個狀 態(tài)，但還可以關(guān)于包括多于或少于四個狀態(tài)的其他多狀態(tài)結(jié)構(gòu)來使用本發(fā)明。例如，一些非 易失性存儲元件可以利用八個(七個編程的和一個擦除的)或更多狀態(tài)。圖13還示出了三個讀參考電壓，Vra、Vrb和Vrc，用于從存儲器單元讀數(shù)據(jù)。通過 測試給定的存儲器單元的閾值電壓高于還是低于Vra、Vrb和Vrc，該系統(tǒng)可以確定該存儲 器單元處于什么狀態(tài)。圖13還示出了三個驗證參考電壓，Vva, Vvb和Vvc。當(dāng)將存儲器單元編程到狀態(tài) A時，該系統(tǒng)將測試那些存儲器單元是否具有大于或等于Vva的閾值電壓。當(dāng)將存儲器單元 編程到狀態(tài)B時，該系統(tǒng)將測試這些存儲器單元是否具有大于或等于Vvb的閾值電壓。當(dāng) 將存儲器單元編程到狀態(tài)C時，該系統(tǒng)將確定這些存儲器單元是否具有大于或等于Vvc的 其閾值電壓。在一個實施例中，已知為全序編程(full sequence programming)，存儲器單元可 以從擦除狀態(tài)E直接編程到編程狀態(tài)A、B或C中的任何一個。例如，可以首先擦除要被編 程的存儲器單元群體，以便在該群體中的所有存儲器單元都處于擦除狀態(tài)E。當(dāng)一些存儲器 單元正從狀態(tài)E編程到狀態(tài)A時，其他存儲器單元正從狀態(tài)E編程到狀態(tài)B，和/或從狀態(tài) E到狀態(tài)C。圖14圖示了編程存儲用于兩個不同的頁——較低頁和較高頁——的數(shù)據(jù)的多狀 態(tài)存儲器單元的兩遍技術(shù)的例子。描述了四個狀態(tài)狀態(tài)E (11)、狀態(tài)A (10)、狀態(tài)B (00)和 狀態(tài)C(01)。對于狀態(tài)E，兩頁都存儲“1”。對于狀態(tài)A，較低頁存儲“0”，且較高頁存儲“1”。 對于狀態(tài)B，兩頁都存儲“0”。對于狀態(tài)C，較低頁存儲“1”，且較高頁存儲“0”。注意，雖然 具體位圖案(pattern)已經(jīng)被分配給每個狀態(tài)，但是還可以分配不同的位圖案。在第一遍編程中，根據(jù)要被編程到較低邏輯頁中的位來設(shè)置該單元的閾值電壓電 平。如果該位是邏輯“1”，則不改變閾值電壓，這是因為它由于早前被擦除而處于適當(dāng)?shù)臓?態(tài)。但是，如果要被編程的位是邏輯“0”，則該單元的閾值電平被增加到狀態(tài)A，如箭頭730 所示。在第二遍編程中，根據(jù)要被編程到較高邏輯頁中的位來設(shè)置該單元的閾值電壓電 平。如果較高邏輯頁位要存儲邏輯“ 1”，則不發(fā)生編程，這是因為依賴于較低頁位的編程，該 單元處于狀態(tài)E或A之一中，其兩者都攜帶較高頁位“ 1 ”。如果較高頁位要為邏輯“0 ”，則偏 移該閾值電壓。如果第一遍導(dǎo)致該單元維持在擦除狀態(tài)E中，則在第二階段中，該單元被編 程，以便該閾值電壓被增加到狀態(tài)C中，如箭頭734所示。如果該單元由于第一編程遍已經(jīng) 被編程到狀態(tài)A中，則在第二遍中進(jìn)一步編程該存儲器單元，以便閾值電壓被增加到狀態(tài)B 中，如箭頭732所示。第二遍的結(jié)果是要將該單元編程到被指定為存儲較高頁的邏輯“0” 的狀態(tài)中，而不改變用于較低頁的數(shù)據(jù)。在一個實施例中，如果寫入足夠的數(shù)據(jù)以填滿字線，則可以設(shè)立系統(tǒng)來進(jìn)行全序 寫。如果寫入的數(shù)據(jù)不夠，則編程處理可以用接收的數(shù)據(jù)來編程較低頁編程。當(dāng)接收到 后續(xù)數(shù)據(jù)時，該系統(tǒng)將編程較高頁。在另一實施例中，該系統(tǒng)可以以編程較低頁的模式開始寫，并如果隨后接收了足夠的數(shù)據(jù)來填滿整個(或大部分)字線的存儲器單元，則轉(zhuǎn) 換為全序編程。這種實施例的更多細(xì)節(jié)在如下美國專利申請中公開該美國專利申請， 題為"PipelinedProgramming of Non-Volatile Memories Using Early Data，，,序列號 11-013125，在 12/14/04提交，發(fā)明人Sergey Anatolievich Gorobets和Yan Li，其全部被 引用附于此。圖15是描述用于從非易失性存儲器單元讀數(shù)據(jù)的一個實施例的流程圖。上述關(guān) 于感測模塊的討論討論了如何從具體位線讀取數(shù)據(jù)。圖15提供了在系統(tǒng)級別上的讀處理。 在步驟800中，從主機(jī)、控制器或另一實體接收讀數(shù)據(jù)的請求。如上所述，由于基于在相鄰 浮置柵極(或其他相鄰電荷存儲元件)中存儲的電荷的電場的耦合，可能發(fā)生在非易失性 存儲器單元的浮置柵極(或其他電荷存儲元件)上存儲的表觀電荷中的偏移。為了補(bǔ)償該 耦合，對于給定存儲器單元的讀處理將考慮相鄰存儲器單元的編程狀態(tài)。步驟802包括確 定是否提供針對相鄰浮置柵極之間的耦合的這種補(bǔ)償。在一些實施例中，步驟802還包括 確定使用多少補(bǔ)償。在步驟804中，響應(yīng)于讀取數(shù)據(jù)的請求，對具體頁或其他單位的數(shù)據(jù)進(jìn) 行讀處理。步驟804的讀處理可以包括基于步驟802的針對相鄰浮置柵極之間耦合的適當(dāng) 補(bǔ)償。在一個實施例中，在步驟804中讀取的存儲器單元被連接到公共字線，但連接到不同 的位線。在一個實施例中，當(dāng)編程一頁的數(shù)據(jù)時，該系統(tǒng)還將建立糾錯碼(ECC)，并寫那些 ECC以及該頁數(shù)據(jù)。本領(lǐng)域公知ECC技術(shù)。使用的ECC處理可以包括本領(lǐng)域已知的任何適 當(dāng)?shù)腅CC處理。當(dāng)從一頁(或其他單位的數(shù)據(jù))讀取數(shù)據(jù)時，ECC將被用于確定在數(shù)據(jù)中 是否存在任何差錯(步驟806)。可以由控制器、狀態(tài)機(jī)或在系統(tǒng)中其他位置進(jìn)行ECC處理。 如果在數(shù)據(jù)中不存在差錯，則在步驟808中向用戶報告該數(shù)據(jù)。如果在步驟806中發(fā)現(xiàn)差 錯，則確定該差錯是否是可校正的(步驟810)。各種ECC方法有能力校正在一組數(shù)據(jù)中的 預(yù)定數(shù)量的差錯。如果ECC處理可以校正該數(shù)據(jù)，則該ECC處理被用于在步驟812中校正該 數(shù)據(jù)，且在步驟814中向用戶報告校正的數(shù)據(jù)。如果ECC處理不可校正該數(shù)據(jù)(步驟810)， 則在步驟820中向用戶報告差錯。在一些實施例中，步驟820還可以包括報告數(shù)據(jù)的全部 或子集。如果已知數(shù)據(jù)的子集不具有差錯，則可以報告該子集。圖16是描述可能使用對在相鄰浮置柵極之間的耦合的補(bǔ)償?shù)?、用于從非易失?存儲器單元讀數(shù)據(jù)的另一實施例的流程圖。圖15的處理和圖16的處理之間的一個差異在 于，只有在讀處理期間存在差錯時，圖16的處理才使用補(bǔ)償。在圖16的步驟840中，從主機(jī)、控制器或另一實體接收讀數(shù)據(jù)的請求。在步驟842 中，響應(yīng)于讀數(shù)據(jù)的請求，對具體頁或其他單位的數(shù)據(jù)進(jìn)行讀處理。步驟842的讀處理不包 括對在此描述的耦合的補(bǔ)償。步驟844包括確定在數(shù)據(jù)中是否存在任何差錯。如果在數(shù)據(jù) 中不存在差錯，則在步驟846中向用戶報告數(shù)據(jù)。如果在步驟844中發(fā)現(xiàn)差錯，在步驟850 處確定該差錯是可校正的。各種ECC方法有能力校正在一組數(shù)據(jù)中的預(yù)定數(shù)量的差錯。如 果ECC處理可以校正該數(shù)據(jù)，則使用ECC處理來在步驟852中校正該數(shù)據(jù)，且在步驟854中 向用戶報告校正的數(shù)據(jù)。如果不可由ECC處理校正數(shù)據(jù)(步驟850)，則該系統(tǒng)將試圖通過 進(jìn)行具有對相鄰浮置柵極之間的耦合的補(bǔ)償?shù)淖x處理來恢復(fù)該數(shù)據(jù)。因此，在步驟860中， 該系統(tǒng)確定是否使用補(bǔ)償和/或使用多少補(bǔ)償來處理(address)在相鄰浮置柵極之間的耦 合。在步驟862中，響應(yīng)于讀數(shù)據(jù)的請求，對具體頁或其他單位的數(shù)據(jù)進(jìn)行讀處理?；诓襟E860，步驟862的讀處理試圖通過使用對相鄰浮置柵極之間耦合的適當(dāng)補(bǔ)償來恢復(fù)數(shù)據(jù)。與目標(biāo)浮置柵極相鄰的浮置柵極可以包括在同一位線但不同字線上的相鄰浮置 柵極、在同一字線但不同位線上的相鄰浮置柵極、或從目標(biāo)浮置柵極跨越(across)的浮置 柵極，因為它們在相鄰位線和相鄰字線兩者上。在一個實施例中，在此討論的對耦合的補(bǔ)償 可以施加到上述組的相鄰浮置柵極的任一上。在一些實施例中，在此討論的對耦合的補(bǔ)償 施加到在同一字線但不同位線上的相鄰浮置柵極。例如，由于從存儲器單元364和366的 耦合，存儲器單元362可以具有改變的表觀(apparent)閾值電壓(見圖7)。在如下美國專 利申請中更詳細(xì)地討論由于同一位線但不同字線上的相鄰浮置柵極而造成的對耦合的補(bǔ) 償美國專利申請 ll/099049，“Read Operation For Non-VolatileStorage That Includes Compensation for Coupling”，在 2005 年 4 月 5 日提交，發(fā)明人 Yan Li 和 Jian Chen，其全 部被引用附于此。一些實施例提供對在同一字線但不同位線上的相鄰浮置柵極之間和在同 一位線但不同字線上的相鄰浮置柵極之間的耦合的補(bǔ)償。在相鄰浮置柵極之間的耦合量依賴于編程相鄰浮置柵極的定時(timing)。同時編 程的兩個相鄰浮置柵極很有可能具有少量或沒有耦合。最大量耦合很有可能發(fā)生在下述兩 個相鄰浮置柵極間，其中一個浮置柵極未被編程(例如，維持在擦除狀態(tài)E中)而另一浮置 柵極接下來被編程為最高(即最大(most))編程狀態(tài)(例如，被編程到狀態(tài)C-見圖13)。 因為在狀態(tài)E和狀態(tài)A之間存在大界限(margine)，即使有耦合，讀取在狀態(tài)E中的數(shù)據(jù)也 不怎么可能出現(xiàn)差錯。耦合的第二最大量是在被編程到狀態(tài)A的第一浮置柵極和被編程到 狀態(tài)C的稍后編程的浮置柵極之間。因此，在一個實施例中，將使用對耦合的補(bǔ)償?shù)臅r間僅 是當(dāng)存儲器單元處于第一編程狀態(tài)(例如狀態(tài)A)中且其鄰居處于一組狀態(tài)(4狀態(tài)，8狀態(tài) 或不同數(shù)量的狀態(tài))中的最高度編程狀態(tài)(例如狀態(tài)C)時。在其他實施例中，可以在相鄰 存儲器單元處于不同狀態(tài)、諸如狀態(tài)B或另一狀態(tài)時使用對耦合的補(bǔ)償。在使用多于或少 于四個狀態(tài)的一些實施例中，可以在相鄰存儲器單元處于已經(jīng)被發(fā)現(xiàn)導(dǎo)致耦合的狀態(tài)中時 使用對耦合的補(bǔ)償。類似地，在對具體實施方式
來說適當(dāng)?shù)那闆r下，可以在目標(biāo)存儲器單元 處于不同于狀態(tài)A的狀態(tài)中時使用對耦合的補(bǔ)償。如果可以使用某技術(shù)檢測或獲得相鄰存儲器單元的狀態(tài)，則可以在下一讀操作中 確定和調(diào)整考慮中的存儲器單元所需要的校正量。了解具體存儲器單元的狀態(tài)的一個方法 是通過讀操作。但是，在一個實施例中，在相鄰位線的感測放大器之間不存在通信。即使在 讀操作之后，考慮中的存儲器單元也將不知道其相鄰存儲器單元的狀態(tài)。圖17是流程圖，描述基于存儲器單元是否處于狀態(tài)A中且一個或多個其鄰居是否 處于狀態(tài)C中來確定是否應(yīng)該使用補(bǔ)償和應(yīng)該使用多少補(bǔ)償?shù)囊粋€實施例。存在至少兩種 情景。在一種情景中，正被讀取的具體存儲器單元處于狀態(tài)A，且其鄰居之一處于狀態(tài)C中。 在第二情景中，正被讀取的具體存儲器單元處于狀態(tài)A中，且其鄰居(不同位線)中的兩個 處于狀態(tài)C中。圖17的處理確定具體存儲器單元(或具體位線)的任意鄰居是否處于狀 態(tài)C中(或在一組7或多個狀態(tài)種的最高度編程狀態(tài))。可以使用該處理來實現(xiàn)圖15的步 驟802和圖16的步驟860。在圖17的步驟900中，連接到所選字線的所有存儲器單元(或子集)被讀取以確 定存儲器單元是否處于狀態(tài)C中。這通過使用讀比較點(diǎn)Vrc來實現(xiàn)。具有大于Vrc的閾值 電壓的那些存儲器單元被認(rèn)為處于狀態(tài)C中。具有小于Vrc的閾值電壓的那些存儲器單元不處于狀態(tài)C中。在使用Vrc的讀操作的結(jié)束時，每個感測放大器將鎖存對應(yīng)的存儲器單 元是否處于狀態(tài)C中。必須克服的一個障礙是在一些實施方式中，感測放大器不能與相 鄰感測放大器通話。因此，看圖7，位線BL2的感測放大器不能與感測放大器位線BLl或位 線BL3通信。因此，BL2的感測放大器不知道在BLl和BL3上的相鄰存儲器單元是否處于 狀態(tài)C中。進(jìn)行步驟902-910來指示相鄰存儲器單元是否處于狀態(tài)C中。在步驟902處， 連接到在步驟900中感測為狀態(tài)C中的存儲器單元的所有位線被充電到預(yù)定電壓。在一個 例子中，具有在狀態(tài)C中的存儲器單元的位線被充電到0. 5伏特?；仡^看圖9，這可以通過 向晶體管612的柵極施加0. 5伏特+(晶體管612的)Vth并將RST信號系(toggle)低以 使得INV= O來實現(xiàn)。以INV = 1來設(shè)置其他感測放大器，且因此，其他感測放大器的位線 將不被充電。通過GRS = O,在位線上不存在活躍的下拉。當(dāng)具有C數(shù)據(jù)的位線充電時，由 于位線與位線的耦合，相鄰位線將被耦合到那些位線。在一個實施方式中，這種耦合可以是 總位線電容的40%。對于具有兩個C數(shù)據(jù)鄰居的位線，電容性耦合可以高達(dá)總位線電容的 80%。例如，如果該位線具有一個具有C數(shù)據(jù)的鄰居，其可以通過大約0. 15伏特來耦合起 來(couple-up)。如果該位線具有兩個具有C數(shù)據(jù)的鄰居，其可以由大約0.3伏特來耦合起 來。在步驟904中，標(biāo)識具有兩個C數(shù)據(jù)鄰居的那些位線。在一個實施例中，通過將 BLC降低到0. 2+(晶體管612的)Vth來實現(xiàn)步驟904。這將導(dǎo)致具有兩個C鄰居的位線 使得其晶體管612截止，這是因為該晶體管612的漏極處是Vdd，且源極側(cè)是0. 3伏特。然 后，SEN節(jié)點(diǎn)將不放電，感測放大器將鎖存LAT = 1。具有一個C鄰居或沒有C鄰居的其他 位線將使得晶體管612導(dǎo)電。由于該位線具有比電容器Csa高得多的電容，因此SEN節(jié)點(diǎn) 將放電，且感測放大器將鎖存LAT = 0。SEN節(jié)點(diǎn)充電還是放電的結(jié)果將被存儲在適當(dāng)?shù)臄?shù) 據(jù)鎖存器394 (步驟906)。在步驟906之后，復(fù)位感測放大器和位線，且然后在步驟908中 再次對連接到在狀態(tài)C中的存儲器單元的那些位線充電，類似于步驟902。在步驟910中， 通過施加BLC = 0. 15伏特+Vth (晶體管612)來感測被耦合到一個或多個C鄰居的那些位 線。該系統(tǒng)感測下述位線，這些位線有一個或多個鄰居具有狀態(tài)C中的存儲器單元。在步 驟912中，這些結(jié)果將被存儲到鎖存器394之一。對于存儲了在步驟904中兩個鄰居處于 狀態(tài)C中且一個或多個鄰居在步驟908中處于狀態(tài)C中的指示的那些位線，認(rèn)為該位線具 有處于狀態(tài)C中的兩個或多個鄰居。對于在步驟906中沒有存儲兩個或多個鄰居處于狀態(tài) C的指示、但存儲了在步驟910中一個或多個鄰居處于狀態(tài)C的指示的那些位線，認(rèn)為那些 位線具有在狀態(tài)C中的一個鄰居。圖18是圖形地描述圖17中的處理中進(jìn)行的一些操作的時序圖。時序圖被劃分為 對應(yīng)于步驟902、904和906的三個時間段。在步驟902期間，看到信號BLC被升高到0. 5 伏特加上晶體管612的閾值電壓。對于與被連接到所選字線且處于狀態(tài)C中的存儲器單元 耦合的所有位線都這樣做。示出那些位線被升高到0.5伏特。則具有兩個C鄰居的位線被 耦合到兩個對應(yīng)的相鄰位線，從而位線被升高到0. 3伏特。不具有C鄰居的位線將停留在 0伏特。在該時間框(timeframe)期間，信號GRS為低。然后，BLC被降低到0伏特，且然后 被升高到0.2伏特加上晶體管612的閾值電壓，在此時，感測這些位線(步驟904)。在兩個 狀態(tài)C鄰居旁邊的那些位線將不對SEN節(jié)點(diǎn)放電(見線914)。不具有兩個狀態(tài)C鄰居的那 些位線將對SEN節(jié)點(diǎn)放電(見線916)。在適當(dāng)?shù)奈痪€鎖存器382中鎖存數(shù)據(jù)之后，該數(shù)據(jù)將被傳送到數(shù)據(jù)鎖存器394。
圖19描述可以包括對具有一個或多個C鄰居的存儲器單元提供補(bǔ)償?shù)淖x處理的 一個實施例。圖19的處理對圖15的步驟804和圖16的步驟862的一個實施例提供的更多 細(xì)節(jié)。另外，可以使用步驟940-950和964-972來實現(xiàn)圖16的步驟842?？梢詫Π粋€ 字線和所有位線的、或位線的子集的一頁數(shù)據(jù)進(jìn)行圖19的處理。在圖19的步驟940中，向 與該頁相關(guān)聯(lián)的適當(dāng)字線施加讀參考電壓Vra。這使得讀參考電壓Vra被施加到被連接到 該字線的存儲器單元的控制柵極。在步驟842中，與該頁相關(guān)聯(lián)的位線被感測，以確定所尋 址的存儲器單元基于向其控制柵極施加Vra而導(dǎo)電(conduct)還是不導(dǎo)電。導(dǎo)電的位線指 示這些存儲器單元導(dǎo)通；因此，那些存儲器單元的閾值電壓低于Vra(例如，在狀態(tài)E中)。 在步驟944中，對位線的感測的結(jié)果被存儲在那些位線的適當(dāng)鎖存器中。在步驟946中，向與正被讀取的頁相關(guān)聯(lián)的字線施加讀參考電壓Vrb。在步驟948 中，如上述感測這些位線。在步驟950中，結(jié)果被存儲在與該頁中的下述存儲器單元連接的 位線的適當(dāng)鎖存器中，這些存儲器單元不具有在狀態(tài)C中的相鄰存儲器單元。該實施例試圖校正在處于狀態(tài)C中的存儲器單元旁邊的處于狀態(tài)A中的數(shù)據(jù)。可 以導(dǎo)致的差錯是存儲器單元將具有增加了的表觀閾值電壓，從而當(dāng)其實際上處于狀態(tài)A 中時其顯得在狀態(tài)B中。在步驟952中，向與正被讀取的頁相關(guān)聯(lián)的字線施加Vrb加上第 一偏移。在線954中，如上所述地感測位線。在步驟956中，結(jié)果被存儲在與該頁中的下述 存儲器單元連接的位線的適當(dāng)鎖存器中，這些存儲器單元具有一個在狀態(tài)C中的相鄰存儲 器單元。在步驟958中，向與正被讀取的頁相關(guān)聯(lián)的字線施加Vrb加上第二偏移。在步驟 960中，如上所述地感測那些位線。在步驟962中，結(jié)果被存儲在與在該頁中的下述存儲器 單元連接的那些位線的適當(dāng)鎖存器，所述存儲器單元具有兩個在狀態(tài)C中的相鄰存儲器單兀。在步驟964中，向與正被讀取的頁相關(guān)聯(lián)的字線施加讀參考電壓Vrc。在步驟966 中，如上所述地感測位線。在步驟968中，結(jié)果被存儲在所有位線的適當(dāng)鎖存器中。在步驟 970中，確定在該頁(或其他單位的數(shù)據(jù))中的每個存儲器單元的數(shù)據(jù)值。例如，如果存儲 器單元在Vra導(dǎo)電，則存儲器單元處于狀態(tài)E。如果存儲器單元在Vrb (或Vrb加上第一偏 移或Vrb加上第二偏移)和Vrc處，但不在Vra處導(dǎo)電，則該存儲器單元處于狀態(tài)A中。如 果存儲器單元在Vrc處導(dǎo)電但不在Vra或Vrb (或Vrb加上任一偏移)處導(dǎo)電，則該存儲器 單元處于狀態(tài)B中。如果該存儲器單元不在Vra、Vrb (或Vrb加上任一偏移)或Vrc處導(dǎo) 電，則存儲器單元處于狀態(tài)C中。在一個實施例中，由處理器392來確定數(shù)據(jù)值。在步驟 972中，處理器392將所確定的數(shù)據(jù)值存儲在各位線的適當(dāng)鎖存器中。在其他實施例中，感 測各種電平(Vra、Vrb和Vrc)可以按不同的順序發(fā)生。第一偏移和第二偏移的量依賴于具體實施方式
。在此描述的發(fā)明不依賴于第一偏 移或第二偏移的任何具體值。在一個實施例中，第一偏移是0. 1伏特，且第二偏移是0.2伏 特；但是，還可以使用其他適當(dāng)值。取代在讀處理期間對于在不同位線上的相鄰存儲器單元之間的電容性耦合進(jìn)行 校正，還可以在編程時進(jìn)行補(bǔ)償。由于該系統(tǒng)在編程時將知道數(shù)據(jù)，因此系統(tǒng)可以有意地用 稍微低的閾值電壓將存儲器單元編程為狀態(tài)A，如果該存儲器單元具有一個或多個被分配 為將被編程到狀態(tài)C的鄰居。通過這種方式，在被分配給狀態(tài)C的鄰居完成了編程之后，狀態(tài)A存儲器單元將被正確地讀取。用于實現(xiàn)緊密(tight)的閾值電壓分布而不會不合理地減慢編程處理的一個解 決方案是使用兩個階段編程處理。第一階段、粗糙(coarse)編程階段包括試圖以較快的方 式升高閾值電壓，并較少地關(guān)注實現(xiàn)緊密的閾值電壓分布。第二階段、精細(xì)(fine)編程階 段試圖以較慢的方式來升高閾值電壓，以便到達(dá)目標(biāo)閾值電壓，同時實現(xiàn)較緊密的閾值電 壓分布?？梢栽诿绹鴮＠?888758中找到粗糙/精細(xì)編程方法的例子，其全部被引用附于 此。在粗糙/精細(xì)編程方法的一個例子，該處理使用兩個驗證電平目 標(biāo)驗證電平(還 稱為精細(xì)驗證電平)和粗糙驗證電平。該處理通過進(jìn)行編程處理的粗糙階段來開始。當(dāng)存 儲器單元的閾值電壓到達(dá)低于目標(biāo)驗證電平的粗糙驗證電平時，存儲器單元將通過將位線 電壓升高到大于0伏特且小于禁止電壓的值，來進(jìn)入精細(xì)編程階段。在粗糙階段期間，位線 電壓將大約是0伏特。為了禁止存儲器單元編程，位線電壓被升高到禁止電壓(例如Vdd)。 在精細(xì)編程階段期間，相比于粗糙編程階段相比，由于位線電壓從0伏特被升高到中間值 的影響，而減慢了編程。因此，在每個編程步的閾值電壓中改變有可能比在粗糙編程階段期 間更小。該存儲器單元將處于精細(xì)編程階段，直到存儲器單元的閾值電壓到達(dá)了目標(biāo)閾值 電壓。當(dāng)存儲器單元的閾值電壓到達(dá)了目標(biāo)閾值電壓時，該位線電壓被升高到Vdd(或其他 禁止電壓)以禁止該存儲器單元的進(jìn)一步編程。所提出的包括校正不同位線上的相鄰存儲器單元之間的耦合的、用于編程的方法 將使用上述粗糙/精細(xì)編程處理；但是，將使用三個驗證電平而不是二。例如，圖20示出狀 態(tài)A的閾值電壓分布980。用于驗證的目標(biāo)電壓是Vva。用于上述粗糙/精細(xì)編程的現(xiàn)有 技術(shù)方法具有意為Vca的粗糙驗證電平。提出的機(jī)制包括添加以下討論使用的第三驗證電 平Via?？傊?，在粗糙編程階段期間，將編程存儲器單元，直到閾值電壓到達(dá)Vca。需要補(bǔ)償 的那些存儲器單元——這是因為它們正被編程到狀態(tài)A且位于要被編程到狀態(tài)C的存儲器 單元旁邊——將在精細(xì)階段中被編程，直到閾值電壓到達(dá)Via。其他存儲器單元將在精細(xì)階 段中被編程，直到其閾值電壓到達(dá)Vva。因此，具有在狀態(tài)C中的鄰居的、在狀態(tài)A中的存儲 器單元有可能具有較低的閾值電壓，可能甚至低于目標(biāo)閾值電壓分布980。耦合因而將使得 這些存儲器單元的閾值電壓被升高到閾值電壓分布980中。圖21提供了閾值電壓相對于時間和位線電壓相對于時間的圖，以指示由于其鄰 居都不在狀態(tài)C中因此不需要補(bǔ)償?shù)拇鎯ζ鲉卧拇植?精細(xì)編程的一個例子。這些圖假 設(shè)，在時間tl、t2、t3、t4和t5，向存儲器單元的控制柵極施加編程脈沖。在與tl、t2和t3 相關(guān)聯(lián)的脈沖處，增加存儲器單元的閾值電壓。在時間t3，存儲器單元的閾值電壓變得高 于Vca。因此，粗糙編程階段結(jié)束，且精細(xì)編程階段開始。因此，從0伏特將位線電壓升高 至IJ中間電壓Vl (例如1伏特)。相比于0伏特，中間電壓Vl的施加減慢了該位線的編程處 理。在時間t5，當(dāng)存儲器單元的閾值電壓大于Vva時，該位線將被升高到禁止電壓(例如， Vdd)。圖22示出了因為其鄰居的一個或多個處于狀態(tài)C中且該存儲器單元正被編程到 狀態(tài)A因此需要補(bǔ)償?shù)拇鎯ζ鲉卧膱D。在時間t3，存儲器單元的閾值電壓已被增加以達(dá) 到Vca;因此，該位線電壓被升高到中間電壓VI。在時間t4，存儲器單元的閾值電壓到達(dá) Via,其高于Vca且小于Vva ；因此，通過將位線電壓升高到Vdd來禁止該存儲器單元進(jìn)一步編程。注意，在其他實施例中，除了 Vl以外，可以使用多個中間電壓。例如，接收補(bǔ)償?shù)?存儲器單元可以使用一個中間位線電壓，且不接收補(bǔ)償?shù)拇鎯ζ鲉卧梢允褂昧硪恢虚g位 線電壓。在其他實施例中，不同的位線可以使用不同的中間電壓。
圖23是描述用于根據(jù)圖21和22的圖進(jìn)行編程的處理的一個實施例的流程圖。在 步驟700中，由控制器發(fā)出且由控制電路接收“數(shù)據(jù)載入”。在步驟1002中，指定頁地址的 地址數(shù)據(jù)從控制器或主機(jī)被輸入到解碼器314。在步驟1004中，用于被尋址的頁的一頁編 程數(shù)據(jù)(或其他單位的數(shù)據(jù))被輸入到數(shù)據(jù)緩沖器用于編程。該數(shù)據(jù)被鎖存在適當(dāng)組的鎖 存器中。在步驟1006中，由控制器向狀態(tài)機(jī)312發(fā)出“編程”命令。在步驟1008中，確定 是否補(bǔ)償耦合。例如，控制器350、控制電路310、感測塊400或另一組件將確定具體存儲器 單元在編程處理期間是否將因為具體存儲器單元正被編程到狀態(tài)A，且一個或多個(二個 或多個)其鄰居將被編程到狀態(tài)C而需要接受補(bǔ)償。因為控制器350和控制電路310知道 所有編程數(shù)據(jù)，在一個實施例中，該系統(tǒng)將自動地知道補(bǔ)償是否必要。在其他實施例中，每 個位線的每個數(shù)據(jù)鎖存器將知道該數(shù)據(jù)要被編程。因此，感測模塊400可以進(jìn)行圖17的步 驟908、910和912來確定位線中的任何是否具有擁有要被編程到狀態(tài)C中的數(shù)據(jù)的鄰居。 如果是，具有這種鄰居的那些位線被標(biāo)記用于補(bǔ)償。在圖23的一個實施例中，對于具有處 于狀態(tài)C中的一個或多個鄰居的存儲器單元，提供僅一個補(bǔ)償值。在其他實施例中，可以依 賴于一個鄰居處于狀態(tài)C中還是兩個鄰居處于狀態(tài)C中來提供不同補(bǔ)償?shù)闹怠Ｔ趫D23的步驟1010中，初始脈沖被設(shè)置為其初始值，編程計數(shù)器被設(shè)置為其初始 值，且位線電壓被設(shè)置為其初始值。對于要被編程的存儲器單元，位線電壓將被設(shè)置在0伏 特。對于不要被編程的存儲器單元，該位線將被設(shè)置在Vdd。初始電壓的指示還可以被存 儲在鎖存器中。在一些實施例中，可以在編程脈沖步驟1012期間施加初始位線值(以下討 論)。在步驟1012中，向適當(dāng)?shù)淖志€施加編程脈沖。在步驟1014中，進(jìn)行驗證處理。如 果存儲器單元處于粗糙編程階段中，則步驟1014的驗證處理將用于確定存儲器單元的閾 值電壓是否到達(dá)了粗糙驗證電平。如果該存儲器單元處于精細(xì)編程階段中，則存儲器單元 的閾值電壓將與目標(biāo)閾值電壓(例如Vva)或需要補(bǔ)償?shù)哪切┐鎯ζ鲉卧闹虚g驗證電平 (例如Via)相比較。以下將提供步驟1014的更多細(xì)節(jié)。在步驟1016中，確定要被編程的 所有存儲器單元的狀態(tài)是否是它們?nèi)急或炞C了的狀態(tài)。如果它們都被驗證了，則在步驟 1018中報告成功的編程處理。如果它們還沒有都被驗證，則在步驟1020中，針對編程極限 值PC max來檢查編程計數(shù)器PC。如果編程計數(shù)器PC不小于PC max，則該編程處理失敗了， 且在步驟1022中報告失敗的狀態(tài)。如果編程計數(shù)器小于PC max，則編程電壓(Vpgm)幅值 被增加了步長，且在步驟1024中遞增編程計數(shù)器PC。在步驟1024之后，該處理循環(huán)回到步 驟1012以施加下一 Vpgm脈沖。圖24是描述圖23的驗證步驟1014的一個實施例的流程圖。在步驟1060中，系 統(tǒng)確定該存儲器單元處于粗糙編程階段還是精細(xì)編程階段。注意，圖23的處理描述了對一 組存儲器單元(例如，連接到公共字線的一頁存儲器單元)進(jìn)行的高級處理。分別對正被 編程的每個具體存儲器單元進(jìn)行圖24的處理。在一個實施例中，感測塊被配置有存儲對具 體存儲器單元是處于粗糙還是精細(xì)編程階段中的指示的鎖存器。如果該存儲器單元處于粗糙編程階段，則將在步驟1062中用粗糙驗證電平(例如Vca)來進(jìn)行驗證處理。也就是說， 將使用感測放大器來確定存儲器單元的閾值電壓是否達(dá)到了適當(dāng)?shù)拇植隍炞C電平。例如， 如果該存儲器單元正被編程到狀態(tài)A，則感測放大器將測試該存儲器單元的閾值電壓是否 到達(dá)了 Vca，如上所述。如果該閾值電壓到達(dá)了粗糙驗證電平(步驟1064)，則該存儲器單 元完成了該粗糙編程階段。因此，在步驟1066中，位線電壓被升高到中間電壓Vl，以便該存 儲器單元將在下一編程脈沖時進(jìn)入精細(xì)編程階段。在步驟1066之后，該處理將在步驟1080 中繼續(xù)(以下討論)以確定該閾值電壓是否還超過了精細(xì)驗證電平(或中間驗證電平，如 適當(dāng)?shù)脑?。如果 存儲器單元的閾值電壓還沒有到達(dá)粗糙驗證電平，則位線電壓將在步驟 1068中維持在當(dāng)前電平，以便該存儲器單元將繼續(xù)粗糙編程階段。如果在步驟1060中確定該存儲器單元處于精細(xì)編程階段，則在步驟1080中確定 該存儲器單元是否正被編程到狀態(tài)A以及是否需要對耦合的補(bǔ)償。如果否，在步驟1082使 用精細(xì)驗證電平(例如，目標(biāo)驗證電平Vva、Vvb或Vvc)來進(jìn)行驗證處理。如果需要補(bǔ)償， 則在步驟1090中，使用中間驗證電平Via進(jìn)行驗證處理。如果該存儲器單元的閾值電壓高 于適當(dāng)?shù)尿炞C電平(步驟1084)，則在步驟1088，通過將位線電壓升高到Vdd來禁止該存儲 器單元被進(jìn)一步編程。如果該存儲器單元的閾值電壓不高于驗證電平(步驟1084)，則在步 驟1086中，位線電壓維持在其當(dāng)前電平，且該精細(xì)編程階段將繼續(xù)?？梢栽诰幊添樞蚱陂g校正單元浮置柵極與浮置柵極的耦合效應(yīng)。其還可以在讀操 作期間被校正。以下討論描述了讀順序，其向感測處理并入位線與位線耦合效應(yīng)作為修改 因子，以便可以根據(jù)相鄰存儲器單元狀態(tài)來修改該讀。圖25和26說明了用于讀取數(shù)據(jù)的 處理的實施例，其允許用于向經(jīng)歷與相鄰存儲器單元耦合的某些存儲器單元提供補(bǔ)償。在 步驟1100中，所有位線被讀取以確定連接到那些位線和所選字線的存儲器單元是否處于 狀態(tài)C中。這通過使用Vrc作為讀比較點(diǎn)來進(jìn)行讀操作來進(jìn)行。具有在狀態(tài)C中的存儲器 單元的那些位線將鎖存該存儲器單元處于狀態(tài)C中的指示。在圖18中示出該讀操作。在 步驟1102中，將充電具有在除了狀態(tài)C以外的狀態(tài)中的存儲器單元的那些位線。在一個實 施例中，那些位線被充電到0. 5伏特。在位線在步驟1102中被充電以后，被連接到在狀態(tài) C中的存儲器單元的那些位線在步驟1104中被充電到0. 25和0. 4伏特之間。在步驟1104 中對連接到處于狀態(tài)C中的存儲器的位線充電將把在步驟1102中充電的位線耦合(couple up)到高于0. 5伏特的電壓。例如，圖26示出表示不具有處于狀態(tài)C中的存儲器單元的那 些位線的位線BLn。該圖示出該位線在步驟1102期間被充電到0.5伏特。位線BLn+Ι被連 接到處于狀態(tài)C中的存儲器單元，且BLn+Ι是BLn的鄰居。在步驟1104期間，位線BLn+1 被充電到大約0. 4伏特。然后，位線BLn將被耦合于高于0. 5的電壓，由虛線1120描述的。 不位于步驟1104中被充電的鄰居旁邊的那些位線將維持在0. 5伏特，由線1122描述的。在 圖25的步驟1106中，將感測所有位線(或位線的子集)。具有C鄰居的位線將被感測出 具有較高的位線電壓。由于位線電壓較高，該位線將傳導(dǎo)更多電流，其導(dǎo)致了較低閾值電壓 的出現(xiàn)。這將補(bǔ)償相鄰單元之間的耦合。具有C鄰居的單元在其鄰居被編程之后被耦合于 高于其原始編程電平的浮置電壓。具有浮置柵極與浮置柵極耦合補(bǔ)償?shù)脑撟x將正確地讀回 這些單元的原始編程電平。完成該讀校正而不存在來自多個讀操作的時間損失(penalty)。 一個讀操作獲得需要校正的存儲器單元和不需要校正的存儲器單元的結(jié)果。在上述一個實施例中，在單元源極噪聲正被移除時，可能存在若干感測選通信號。可以在所有發(fā)送選通信號期間或在稍后的感測選通信號期間，施加關(guān)于圖25和26的上述處理。例如，在具有兩個選通信號的一個實施例中，第一選通信號可以不使用圖25和26的 處理，而第二選通信號可以使用圖25和26的處理。上述說明描述了用于在編程期間和在讀取期間對浮置柵極耦合補(bǔ)償?shù)奶幚?。在?些實施例中，可以在編程和讀取兩者期間進(jìn)行補(bǔ)償。但是，在大多數(shù)實施例中，將在編程期 間或在讀取期間、但不是在兩者期間，進(jìn)行補(bǔ)償?？梢曰诖鎯ζ飨到y(tǒng)的使用，決定在讀取 期間或在編程期間進(jìn)行補(bǔ)償。例如，如果該存儲器系統(tǒng)正要在如下主機(jī)中使用，在該主機(jī)中 數(shù)據(jù)將被編程很少次但被讀取很多次，則在編程期間補(bǔ)償可能更好?；蛘撸绻撝鳈C(jī)將編 程很多次但讀取很少次，則在讀取處理期間進(jìn)行補(bǔ)償更好。在一個實施例中，可以制造該存儲器系統(tǒng)以包括用于在讀取處理期間和在編程處 理期間進(jìn)行補(bǔ)償?shù)募夹g(shù)。在制造工藝期間或之后的某個時間點(diǎn)，存儲器系統(tǒng)可以被配置以 便其將僅在讀取處理期間或者僅在編程處理期間進(jìn)行補(bǔ)償。圖27提供了流程圖，描述用于配置存儲器系統(tǒng)以便其將在讀取處理期間或在編 程處理期間進(jìn)行補(bǔ)償?shù)奶幚?。在步驟1200中，該存儲器系統(tǒng)被制造為有能力在讀取期間進(jìn) 行補(bǔ)償且在編程期間進(jìn)行補(bǔ)償。這可以包括制造半導(dǎo)體晶片?？蛇x地，步驟1200還可以包 括使用本領(lǐng)域公知的工藝來封裝該晶片。該封裝可以或可以不具有進(jìn)行上述配置的開關(guān) (switch) 0本領(lǐng)域已知用于添加被連接到集成電路上的存儲元件的這種開關(guān)的技術(shù)。在步 驟1202中，基于意圖的使用來設(shè)置作為在步驟1200中制造的存儲器系統(tǒng)的一部分的標(biāo)記 (補(bǔ)償標(biāo)記)，來指示是否應(yīng)該在讀取期間進(jìn)行補(bǔ)償，或是否應(yīng)該在編程期間進(jìn)行補(bǔ)償?？?以在在制造工藝期間、在制造工藝之后、在測試過程期間或在使用該器件時設(shè)置標(biāo)記。在 步驟1204中，在使用該器件時，該系統(tǒng)將檢查該補(bǔ)償標(biāo)記。如果補(bǔ)償標(biāo)記被設(shè)置為在讀取 期間進(jìn)行補(bǔ)償，則在步驟1206中，該存儲器系統(tǒng)將在讀取處理期間提供對耦合的補(bǔ)償。如 果補(bǔ)償標(biāo)記被設(shè)置為用于編程，則該存儲器將在編程處理期間提供對耦合的補(bǔ)償(步驟 1208)?？梢砸栽S多不同的方式來在1202中設(shè)置標(biāo)記。在制造或測試工藝期間，可以設(shè)置 ROM熔絲來指示應(yīng)該在讀取期間或在編程期間進(jìn)行補(bǔ)償。在其他實施例中，可以在制造工 藝期間或以后實現(xiàn)和/或設(shè)置用于存儲標(biāo)記的指示的其他手段(例如，在非易失性陣列中 的存儲器單元、觸發(fā)器或其他存儲器件)。還可以在測試處理期間或在使用期間設(shè)置標(biāo)記。 另外，用于集成電路的封裝可以包括可以由用戶在向主機(jī)插入存儲卡之前設(shè)置的開關(guān)。在一些實施例中，可以在向主機(jī)插入存儲器系統(tǒng)之后在步驟1202中設(shè)置補(bǔ)償標(biāo) 記。圖28-31提供了這種配置的例子。在圖28的步驟1300中，該存儲器系統(tǒng)被安裝在主 機(jī)中。主機(jī)的例子可以包括數(shù)字?jǐn)z像機(jī)、音樂播放器、移動電話、手持式計算設(shè)備、或其他計 算設(shè)備。為了示例目的，考慮音樂播放器可能讀取比編程更頻繁。因此，音樂播放器可以在 編程期間提供補(bǔ)償。另一方面，數(shù)字?jǐn)z像機(jī)可能更經(jīng)常編程，因此，在讀取處理期間提供補(bǔ) 償處理可能更適當(dāng)。在圖28的步驟1302中，主機(jī)將通知該控制器其偏好。也就是說，該主 機(jī)將被預(yù)先編程(preprogram)以得知其可以使用已知協(xié)議告訴控制器其何時想要進(jìn)行補(bǔ) 償。在步驟1304中，控制器將從主機(jī)接收偏好，且基于從主機(jī)接收的偏好來設(shè)置(被存儲 在存儲器單元或其他存儲器件中的)標(biāo)記補(bǔ)償。圖29提供用于配置存儲器系統(tǒng)的另一實施例的流程圖。在步驟1320中，存儲器系統(tǒng)被安裝在主機(jī)中。在步驟1332中，用戶可以選擇偏好。在一個實施例中，該用戶將通 過移動機(jī)械開關(guān)或在主機(jī)的用戶界面中選擇偏好來選擇偏好。例如，數(shù)字?jǐn)z像機(jī)的用戶可 以選擇在讀取期間進(jìn)行補(bǔ)償，且音樂播放設(shè)備的用戶可以選擇在編程期間進(jìn)行補(bǔ)償。在步 驟1334中，該主機(jī)通知該控制器該偏好。在步驟1336中，控制器基于從主機(jī)接收的偏好來 設(shè)置補(bǔ)償標(biāo)記。圖30提供用于配置存儲器系統(tǒng)的處理的另一實施例的流程圖。在步驟1330中，存 儲器系統(tǒng)被安裝在主機(jī)中。在步驟1332中，控制器請求該主機(jī)標(biāo)識(identify)自己。例 如，該主機(jī)可以指示其是數(shù)字?jǐn)z像機(jī)、音樂播放器、PDA、蜂窩電話等。該控制器在步驟1334 中接收該信息，并存取主機(jī)信息的表格。該表格將對每個模式或類型的設(shè)備標(biāo)識如何設(shè)置 補(bǔ)償標(biāo)記。基于該表格和從主機(jī)接收的信息，控制器將選擇配置(例如，選擇在讀取還是在 編程期間進(jìn)行補(bǔ)償)。在步驟1336中，控制器將相應(yīng)地基于在步驟1334中確定的配置來設(shè) 置標(biāo)記。圖31是描述用于配置存儲器系統(tǒng)的處理的另一實施例的流程圖。在步驟1360中， 該存儲器系統(tǒng)將被安裝在主機(jī)中。步驟1362，主機(jī)將使得多個文件被存儲在存儲器系統(tǒng)中。 在預(yù)定時間量之后，在預(yù)定量的文件已經(jīng)被存儲在存儲器系統(tǒng)中之后或在從主機(jī)或用戶接 收命令時，該控制器在步驟1364中將確定被存儲在存儲器系統(tǒng)上的最有代表性的文件類 型。例如，如果存儲了十個文件且它們中的八個是音樂文件，控制器將確定該最有代表性的 文件是音樂文件。在步驟1366中，控制器將基于代表性的文件類型來確定配置。例如，可 以在存儲器系統(tǒng)中存儲表格，該表格列出了文件類型，且對于每個文件類型存儲一個值用 于補(bǔ)償標(biāo)記。該標(biāo)記的值可以指示在編程還是在讀取期間進(jìn)行補(bǔ)償。在步驟1368中，控制 器將基于在步驟1366中確定的配置來設(shè)置補(bǔ)償標(biāo)記。在編稈其月丨旬X寸由于在才目鄰單元中的申,荷造成的干擾嘗單元與單元的浮置 極耦合(“Yiminz效應(yīng)”)如之前所述，被編程到一個存儲器單元的電荷存儲元件中的電荷產(chǎn)生電場，其干 擾相鄰存儲器單元的電場。這將影響相鄰存儲器單元的特性，該相鄰存儲器單元基本上是 具有電荷存儲器單元的場效應(yīng)晶體管。具體地，當(dāng)被感測時，存儲器單元將顯現(xiàn)出具有比當(dāng) 其更少地干擾時更高的閾值電平(或更高度編程的)。通常，如果存儲器單元在第一場環(huán)境下被編程驗證了(program-verifies)，且然 后該存儲器單元由于隨后用不同的電荷來編程相鄰單元而在不同場環(huán)境下被再次讀取，則 由于在所謂的“Yupin效應(yīng)”中的在相鄰浮置柵極之間的耦合，可能影響讀準(zhǔn)確性。隨著在 半導(dǎo)體存儲器中的集成性越來越高，由于在存儲器單元之間的存儲的電荷而導(dǎo)致的電場的 干擾(Yupin效應(yīng))隨著單元間的間隔縮小而變得越來越可感知。在讀取期間對BL-BL和WL-WL Yupin效應(yīng)的校ιΗ如在先前的章節(jié)中描述的，一種方式是在讀操作期間補(bǔ)償BL-BL Yupin效應(yīng)。這 是前瞻(look-ahead，“LA”)技術(shù)，其中，在相鄰位線上的單元的被編程狀態(tài)首先被注意，且 被用于當(dāng)讀取在當(dāng)前位線上的當(dāng)前單元時進(jìn)行適當(dāng)補(bǔ)償。為了讀取相鄰單元的數(shù)據(jù)，在當(dāng) 前單元的位線處進(jìn)行另外的感測。基于在相鄰位線上的被檢測的數(shù)據(jù)，當(dāng)感測當(dāng)前單元時 使用適當(dāng)量的補(bǔ)償。
在讀取期間對WL-WL Yupin效應(yīng)的校正基本上是被稱為前瞻(“LA”)讀取。LA讀取機(jī)制已經(jīng)在以下中公開美國專利No. 7196928和在2006年10月公開的美國專利申 請公開 No.US-2006-0221714，題為 “Read Operationsfor Non-Volatile Storage that Includes Compensation for Coupling”，其全部在此被引用附于此。通過LA校正的讀取 基本上檢查被編程到相鄰字線上的單元中的存儲器狀態(tài)，且校正它們在當(dāng)前字線上正被讀 取的存儲器單元上具有的任何干擾效應(yīng)。如果根據(jù)上述優(yōu)選編程機(jī)制已經(jīng)編程了這些頁， 則相鄰字線將來自在當(dāng)前一個字線上方緊挨著的字線。LA校正機(jī)制將需要在當(dāng)前頁之前讀 取的相鄰字線上的數(shù)據(jù)。替代的直接LA機(jī)制(Direct LA，“DLA”)在以下公開美國專利申請序列號 11/377972, ^h 2006 ^ 3 ^ 17 H | ^,"System for Performing ReadOperations on Non-Volatile Storage with Compensation for Coupling",JfPffT 此。DLA還通過考慮在下一字線上的相鄰單元的編程狀態(tài)，來對讀在當(dāng)前字線中的單元進(jìn)行 校正。取代僅在讀取期間偏置當(dāng)前字線，通過以如下方式偏置相鄰字線來實施校正得到的 浮置柵極耦合抵銷(offset) 了 WL-WL Yupin效應(yīng)誤差。雖然能夠在讀取期間校正Yupin效應(yīng)，但當(dāng)存儲器支持每個單元的越來越多的存 儲器狀態(tài)時，該操作變得更加麻煩。在2位或4狀態(tài)存儲器中，將已經(jīng)存在至少3個讀來確 定在當(dāng)前字線上的頁的編程狀態(tài)。如果在下一字線上的數(shù)據(jù)被用于進(jìn)行補(bǔ)償，還將不得不 讀取在下一字線上的頁。因此，讀取在當(dāng)前字線上的當(dāng)前頁還將需要讀取在下一字線上的 下一頁。
在編稈期間校iH Yupin效應(yīng)在許多方面，可能優(yōu)選的是在編程期間校正Yupin效應(yīng)，雖然以降低的編程性能 作為代價，許多存儲器器件是以如下方式使用的編程該數(shù)據(jù)一次，隨后讀取許多次，而很 少或無更新。因此，通過將校正的負(fù)擔(dān)偏移到編程側(cè)，來最佳化該設(shè)備的整個性能。Yupin效應(yīng)更強(qiáng)烈地影響相鄰單元，其可以跨越沿著存儲器陣列的一行上的位線 (BL-BL Yupin效應(yīng))并跨越沿著存儲器陣列的一列上的字線(WL-WLYupin效應(yīng))。其可以 通過最小化在編程驗證時和在于編程了相鄰單元之后的讀時之間的單元場環(huán)境中的不對 稱性來減輕。存在若干方式來在編程期間減少Yupin效應(yīng)。一種方式是進(jìn)行多遍編程，其中，以 不止一遍來完成對沿著字線的一頁存儲器單元的編程。典型地，進(jìn)行至少兩遍編程。第一遍 使用對應(yīng)的驗證電平，來編程在該頁中的所有單元來靠近其各個目標(biāo)狀態(tài)，該對應(yīng)的驗證 電平偏移為比其對于目標(biāo)狀態(tài)正常應(yīng)該的驗證電平低。隨后的遍使用沒有這種偏移的正常 驗證電平來完成該編程。單元上的Yupin效應(yīng)僅由在編程該單元之后的鄰居的改變(S卩，編 程)來貢獻(xiàn)。當(dāng)通過在浮置柵極之間的電荷的最小改變來進(jìn)行隨后的遍時，將在編程驗證 和隨后的讀操作之間在場環(huán)境上存在最小不對稱性。因此，以2-遍編程技術(shù)最小化Yupin 效應(yīng)。該技術(shù)可以最小化BL-BL Yupin效應(yīng)。如稍后描述的，如果當(dāng)從字線到字線編程時 在具體序列中進(jìn)行兩遍，其還可以減少WL-WL Yupin效應(yīng)。上述至少2遍編程機(jī)制的一個缺點(diǎn)是每個編程在數(shù)據(jù)就位(in place)之前需要 至少兩遍。換句話說，在完成最后的遍之前數(shù)據(jù)無效且因此不可用。一個替代的多遍編程機(jī)制是采用多位編碼，以便每個遍逐漸地編程一個另外的 位，直到所有位都就位。以此方式，每個遍編程至少一位的多位數(shù)據(jù)，并可以存儲可用的數(shù)據(jù)，而無需必須完成所有遍，之后在被編程到單元中的多位數(shù)據(jù)才變得有效。為了減少 BL-BL Yupin效應(yīng)，使用避免在每遍二進(jìn)制編程之間的電荷中的大改變的編碼。由先前結(jié)合 圖14描述的“LM”編碼來給出具有這種特征的優(yōu)選編碼。LM編碼，雖然有效地允許每個遍 來存儲一位數(shù)據(jù)，不過僅減少Yupin效應(yīng)大約50%。■刊·■滅禾__■予胞滅·ilf申
根據(jù)本發(fā)明的總的方面，通過相應(yīng)地調(diào)整驗證電平，在將單元編程到給定目標(biāo)狀 態(tài)期間，補(bǔ)償由于在相鄰存儲器單元上的電荷而造成的干擾，以便將不管隨后被編程到相 鄰存儲器單元中的干擾電荷如何，都從單元讀取正確的目標(biāo)狀態(tài)。這通過下述操作來實現(xiàn)預(yù)先確定相鄰存儲器單元的存儲器狀態(tài)，并調(diào)整驗證電 平作為正被編程的存儲器單元的目標(biāo)狀態(tài)和相鄰存儲器單元的存儲器狀態(tài)的函數(shù)。該機(jī)制 還具有編程將以單遍完成的優(yōu)點(diǎn)。圖32是圖示使用數(shù)據(jù)依賴型驗證電平來補(bǔ)償編程期間的Yupin效應(yīng)的方法的流 程圖。其基本上是利用數(shù)據(jù)依賴型驗證電平的一遍編程機(jī)制。步驟1400 并行地向一組存儲器單元施加一定量(dose)編程電壓，以增加被編程 的每個存儲器單元的閾值電壓。步驟1410 通過確定相對于預(yù)定驗證電平被驗證的存儲器單元的閾值電壓，來相 對于給定目標(biāo)狀態(tài)驗證該組存儲器單元的編程狀態(tài)，預(yù)定驗證電平是給定目標(biāo)狀態(tài)和與正 被驗證的存儲器單元相鄰的存儲器單元的目標(biāo)狀態(tài)的函數(shù)。步驟1420 禁止進(jìn)一步編程該組中已經(jīng)被驗證的存儲器單元。步驟1430 要被編程到給定目標(biāo)狀態(tài)的所有存儲器單元都已經(jīng)驗證了？如果是， 繼續(xù)到步驟1440 ；否則，繼續(xù)到步驟1400。步驟1440 對要被編程到給定的目標(biāo)狀態(tài)的那些存儲器單元，完成了編程。圖33圖示了適用于圖示本發(fā)明的存儲器陣列的一部分。例如，并行地編程由字線 WLn連接的一頁存儲器單元。在該頁在的任何一個單元諸如存儲器單元1460上的Yupin效 應(yīng)主要是由對與正被編程的存儲器單元1460相鄰的相鄰單元進(jìn)行隨后編程貢獻(xiàn)的。具體 地，沿著字線WLn，左側(cè)鄰居是單元1472，且右側(cè)鄰居是單元1474。類似地，編程單元1460 經(jīng)由位線BL2耦合于感測放大器(未示出)。沿著位線BL2，在字線WLn-I上的編程單元 1460下面的鄰居是單元1482，且在上方的WLn+Ι字線上的鄰居是單元1484。存儲器單元1460的鄰居可以處于任一可能的存儲器狀態(tài)，每個存儲器狀態(tài)具 有在其電荷存儲元件中的不同量電荷，且因此賦予(assert)不同量的干擾。通過四個 相鄰的鄰居，由在這些鄰居中的可能的存儲器狀態(tài)的變換(permutation)來給出干擾的 范圍。通常，相關(guān)的鄰居僅是在存儲器單元1460已經(jīng)完成了編程之后將被編程的那些 鄰居。實際上，可能優(yōu)選的是量化由存儲器單元1460看到的干擾量，且因此將補(bǔ)償電平 (compensation level)的數(shù)量量化為可管理的數(shù)。例如，補(bǔ)償電平的數(shù)可以被一個位編碼， 其中“0”可以指示無補(bǔ)償，且“1”可以指示預(yù)定水平的補(bǔ)償。在另一實施例中，可以使用兩 位來代表高達(dá)四個可能的補(bǔ)償電平。被施加到當(dāng)前字線WLn的預(yù)定偏移驗證電平在一個實施例中，通過用被施加到與要被編程驗證的存儲器單元相關(guān)聯(lián)的字線的 預(yù)定偏移驗證電壓電平來感測，而進(jìn)行驗證。例如，參考圖33，如果存儲器單元1460正被編程驗證，則預(yù)定驗證電壓電平被施加到WLn。圖34圖示在編程期間調(diào)整在WLn上的驗證電平以補(bǔ)償由于相鄰電荷的干擾。該例子示出了由一位編碼的兩個可能的補(bǔ)償電平。當(dāng)鄰居被較小(less)編程從而總干擾低于 預(yù)定閾值時，不使用補(bǔ)償。因此，在驗證感測期間被施加到WLn字線的驗證電壓電平與適于 編程諸如單元1460的單元到目標(biāo)狀態(tài)的正常V(目標(biāo)狀態(tài))相同(補(bǔ)償碼“1”)。另一方 面，當(dāng)這些鄰居處于更高度編程的狀態(tài)從而總干擾高于預(yù)定閾值時，通過將正常驗證電平 向低偏移預(yù)定偏移電壓Δ V來實施補(bǔ)償，g卩，向WLn施加V-Δ V的電壓(補(bǔ)償碼“0”)。偏 移AV是由Δ V指示的相鄰狀態(tài)(相鄰狀態(tài))的函數(shù)。圖34中的例子關(guān)于NAND存儲器， 其中WLn是在NAND鏈(見圖2)之中的所選字線，且剩余未選字線在驗證操作期間將被施 加電壓Vpass。WLn-I和WLn+Ι被示出為與WLn相鄰的兩個未選字線。通常，該偏移是來自鄰居的干擾量的函數(shù)，來自鄰居的干擾量依賴于與鄰居要被 編程到的目標(biāo)狀態(tài)。越大(more)的編程狀態(tài)，將存在更多的電荷和干擾?？梢酝ㄟ^初始測 試并保證在工廠的存儲器芯片的質(zhì)量來預(yù)先確定該偏移。雖然在圖32中的例子示出了 1位補(bǔ)償機(jī)制，但是諸如2位補(bǔ)償機(jī)制的更精確的 機(jī)制是可能的。在2位的情況下，將存在可能被施加到WLn的四個可能的電壓電平，即V、 (V-Δ VI)、(V- Δ V2)禾口(V-AV3)0圖35是圖示圖32中示出的驗證步驟的一個實施例的流程圖，其中，僅向當(dāng)前字線 施加一遍數(shù)據(jù)依賴型驗證電平。驗證步驟1410包括步驟1412 通過確定相對于預(yù)定驗證電平來驗證的存儲器單元的閾值電壓來驗 證相對于給定目標(biāo)狀態(tài)的存儲器單元組的編程狀態(tài)，預(yù)定驗證電平是給定目標(biāo)狀態(tài)和與正 被驗證的存儲器單元相鄰的存儲器單元的目標(biāo)狀態(tài)的函數(shù)；以及步驟1414 該驗證包括在正被驗證的存儲器單元的字線上用預(yù)定驗證電平給定 的電壓來感測。如果要被編程的存儲器單元是NAND鏈的一部分(見圖2)，則預(yù)定驗證電平將被施 加到與正被編程的存儲器單元相關(guān)聯(lián)的字線。在該鏈中的所有其他存儲器單元將具有被施 加到其相關(guān)聯(lián)的字線的流通電壓(pass voltage)VpaSS(而在遠(yuǎn)漏極側(cè)的單元可能是Vdd) 以導(dǎo)通它們。通過1位補(bǔ)償機(jī)制，針對給定目標(biāo)狀態(tài)，需要對該頁進(jìn)行兩次編程期間的驗證，這 是因為該頁的所有單元的控制柵極共享相同的字線WLn。對于該頁中在其鄰居不需要補(bǔ)償 的那些單元，向WLn施加正常驗證電壓電平V。對于需要補(bǔ)償?shù)哪切﹩卧?，向WLn施加偏移 驗證電壓電平V-Δ V。將理解在其他實施例中，可設(shè)想更多的補(bǔ)償電平。將由不止一位來編碼不同的電 平，且驗證操作將必須在具有不同補(bǔ)償電平的頁的不同子集上進(jìn)行。一旦確定了被編程的 單元的補(bǔ)償電平，其被鎖存的單元的同一列或感測電路中，以供在驗證操作期間使用。如之 前所述，未驗證的那些單元將通過下一編程脈沖經(jīng)過進(jìn)一步的編程，而已經(jīng)被驗證的的那 些將被編程禁止以不能進(jìn)一步編程。通過在編程期間調(diào)整驗證電平作為目標(biāo)狀態(tài)和相鄰存儲器單元的預(yù)定存儲器 狀態(tài)的函數(shù)，基本上在一遍編程中補(bǔ)償由于在相鄰單元上的現(xiàn)有或預(yù)期的電荷而造成的 Yupin效應(yīng)。不需要在第一遍中編程所有單元為接近于其目標(biāo)狀態(tài)，且然后在編程了相鄰單元之后在進(jìn)一步遍中完成編程。實踐上，該編程可以優(yōu)選地使用多余一個階段(例如，粗 糙/精細(xì)階段)來增加性能，但不需要為了減輕Yupin效應(yīng)在完全不同的時間進(jìn)行兩個分 離的遍。單遍編程將允許最大編程性能和逐個字線的更簡單的編程順序。通過較低偏移驗證電平的操作的問題在單遍或多遍編程機(jī)制的任一情況下，需要在至少一遍中把驗證電平向低偏移。 可能由于使用太低的驗證電平而產(chǎn)生一個問題。通常，由于來自其鄰居的Yupin效應(yīng)而導(dǎo)致在單元上的干擾具有升高該單元的表 觀(apparent)閾值電平的效果。換句話說，該單元顯得比無Yupin效應(yīng)情況更大地(more) 被編程。因此，當(dāng)把Yupin效應(yīng)納入考慮范圍時，驗證電平將需要比正常的低。具體地，對 于兩遍編程機(jī)制尤其如此。第一遍充分(fully)受到Y(jié)upin效應(yīng)影響，而第二完成遍將驗 證具有來自Yupin效應(yīng)的較少的影響。因此，第一遍驗證電平將需要比正常的向低偏移，以 避免由于最差情況下的Yupin效應(yīng)而造成的“過編程(over-programming)，，，并保證在存儲 器單元之間的閾值電平群體的緊密分布。但是，如從以下說明看出，該偏移可以低至IV，或 更多。這可能在感測期間造成操作困難或限制存儲器單元可以支持的存儲器狀態(tài)的數(shù)量。圖36A圖示了支持在四個不同的集群中的閾值窗口中分布的四個存儲器狀態(tài)的 典型的存儲器單元群體(population)的例子。每個集群代表具有四個存儲器狀態(tài)之一的 該群體存儲器單元。該例子示出了從-2. 5V到4V的閾值窗口。通常，閾值窗口的下限由感 測放大器在負(fù)電壓處感測的能力來確定。另一方面，閾值窗口的上限由高電壓晶體管崩潰 電壓((breakdown)voltage)的極限和浮置柵極用于維持大量電荷的惡化來確定。圖36B圖示了高度編程(highly programmed)的相鄰單元對當(dāng)前被感測的單元的 編程閾值電平的影響。這是Yupin效應(yīng)，其增加當(dāng)前單元的感知的閾值電平。例如，高度編 程的鄰居將具有被編程到其電荷存儲元件(例如，浮置柵極)的相當(dāng)多電荷量，且相鄰的電 荷的效應(yīng)將耦合到被感測的當(dāng)前單元的浮置柵極。每個鄰居可以將當(dāng)前單元的感知閾值電 平升高多達(dá)350mV。如果該單元受到所有四個其緊鄰的鄰居(左、右、上和下)干擾，其可以 升高感知的閾值電平超過IV。因此，依賴于其鄰居的編程狀態(tài)，每個單元可以具有在從零到 某最大伏特的范圍內(nèi)偏移的其表觀閾值電平。對每個集群的凈影響(net effect)是其尾 部被延展朝向更高的電壓。圖37A圖示了來自不同鄰居的Yupin效應(yīng)對正被感測的當(dāng)前單元的影響。該例子 示出了正被感測的當(dāng)前單元是來自處于狀態(tài)“A”中的群體存儲器單元。該群體1502代表 了不經(jīng)過任何鄰居干擾的存儲器單元。當(dāng)群體中的一些單元被在稍后被編程到最大編程狀 態(tài)的相鄰位線上的其兩個鄰居干擾(BL-BL Yupin效應(yīng))時，1502的尾部被修改為1504。 類似地，當(dāng)該群體中的一些單元也被稍后被編程到最大編程狀態(tài)的下一字線(WLn+Ι)上的 其鄰居干擾(WL-WL Yupin效應(yīng))時，1504的尾部被進(jìn)一步修改為1506。因此，可以看出， BL-BL和WL-WL Yupin效應(yīng)的組合可以使得單元顯得具有更高的閾值電壓電平。例如，最差 情況的BL-BL效應(yīng)可以將閾值電壓偏移250mV，且來自一個鄰居的最差情況的WL-WL效應(yīng)可 以將閾值電壓偏移350mV，且如果來自兩側(cè)則偏移700mV。然后，該組合可以從600mV到大 約IV。如之前所描述的，為了避免由于在經(jīng)受Yupin效應(yīng)的存儲器單元的表觀閾值電平 的上升而導(dǎo)致“過編程”，將多遍編程中的第一遍的驗證電平設(shè)置得低了偏移1512，這基本上包容最差情況的Yupin效應(yīng)。因此，對于第一編程遍，為了避免由于高度編程的相鄰單元 而造成的感知的升高的閾值電平而出現(xiàn)的當(dāng)前單元的可能“過編程”，用于第一遍的驗證電 平可能必須被向低偏移多達(dá)IV。圖37B圖示了移動多遍編程中的第一遍的驗證電平以減少Yupin效應(yīng)。例如，如 果存在兩遍且最后的遍使用了分別用于狀態(tài)“A”、“B”和“C”的正常的驗證電平V2a、V2b和 V2c，則用于編程到這些目標(biāo)狀態(tài)的每個的對應(yīng)的第一遍驗證電平Vla、Vlb和Vlc可以是向 低偏移預(yù)定量。例如，Vla被從V2a向低偏移了預(yù)定量1512 (也見圖37A)。 在多遍編程機(jī)制中的第一遍驗證電平的偏移(offset)以及在較小的擴(kuò)展上在單 遍編程機(jī)制中用于補(bǔ)償Yupin效應(yīng)的較低驗證電平(extent)對于擦除狀態(tài)“Ε”出現(xiàn)一個問 題。通常，為了最大化閾值窗的限度(extent)以便適應(yīng)盡可能多的不同狀態(tài)，擦除狀態(tài)被 置于閾值窗的下端的極限處。如先前說明的，該極限由感測放大器在負(fù)電壓處感測的能力 來控制。例如，下限可以是所示的-2. 5V。實際上，具有擦除單元的很精確(well-defined) 且緊密控制的分布是優(yōu)選的。其典型地通過在擦除之后的軟編程以形成更緊密的分布來實 現(xiàn)。該軟編程將需要相對于擦除狀態(tài)的預(yù)定電平的編程驗證。但是，對于偏移的第一遍驗 證電平的需要，該偏移1510可以把驗證電平移動到閾值窗的下限之外。雖然能夠向更正的 (more positive)端移動所有集群來保持在界限內(nèi)的偏移，但是其將減少閾值窗的有用范 圍。通過偏置(biase)相鄰字線來虛擬偏移驗證電平根據(jù)本發(fā)明的另一方面，通過相應(yīng)地偏置相鄰字線來虛擬地實施驗證電平的調(diào) 整，以便當(dāng)用調(diào)整的驗證電平來編程驗證時，正確的目標(biāo)狀態(tài)將從該單元讀出，而不管隨后 被編程到相鄰存儲器單元中的干擾電荷如何。這具有避免使用在正被編程的單元的驗證電 平上的真實偏移的優(yōu)點(diǎn)，從而避免了可能使得驗證電平移動太低而需要當(dāng)驗證最低存儲器 狀態(tài)時的負(fù)電壓感測的問題。如先前結(jié)合圖36A和36B描述的，不期望使用向低偏移的驗證電平。本發(fā)明的該 方面通過用相鄰字線WLn+Ι的適當(dāng)偏置來實現(xiàn)相同的效果，而避免使用低于正常的驗證電 平的問題。圖38示出了根據(jù)優(yōu)選實施例的、被驗證的字線上的正常驗證電平和用于對正常 驗證電平實施虛擬偏移的相鄰字線的偏置的組合。該例子示出了被施加到NAND存儲器的 由一位編碼的兩個可能的補(bǔ)償電平。具體地，WLn是在NAND鏈之中的所選字線(見圖2)， 且剩余未選字線將在驗證操作期間被施電壓Vpass。當(dāng)較小地編程這些鄰居用從而總干擾低于預(yù)定閾值時，不使用補(bǔ)償(補(bǔ)償碼 “1”)。因此，在驗證感測期間被施加到WLn字線的驗證電壓電平與適于將諸如單元1460的 單元編程到目標(biāo)狀態(tài)的正常V(目標(biāo)狀態(tài))相同(補(bǔ)償碼“1”)。同時，在該鏈中的剩余未 選字線將在驗證操作期間被施加電壓Vpass。示出了 WLn-I和WLn+Ι作為與WLn相鄰的兩 個未選字線。具體地，向WLn+Ι施加兩個電壓之一 VO = Vpass0另一方面，當(dāng)這些鄰居處于更高度編程的狀態(tài)從而總干擾高于預(yù)定閾值時，需要 補(bǔ)償(補(bǔ)償碼“0”)。在這種情況下，小于VO的Vl被施加到WLn+1。Vl是預(yù)定的，以便其 具有與圖34所示的補(bǔ)償碼“0”的配置基本類似的效果。不過，不是將正常驗證電平向低偏 移且將其施加到WLn (補(bǔ)償碼“0”)，等效機(jī)制是在Wn+Ι上施加把Vpass向低偏移的VI。
因此，通過1位補(bǔ)償，字線電壓配置與正常驗證操作類似，其中當(dāng)不需要補(bǔ)償時VO =Vpass被施加到下一字線WLn+Ι，和當(dāng)需要補(bǔ)償時Vl被施加到下一字線。該電壓Vl可以 被視為Vpass-Δ V’，其中ΔΓ是額外的偏置以產(chǎn)生圖34所示的在WLn處的正常驗證電平 的虛擬偏移的效果，如圖34所示。優(yōu)選地，在不用補(bǔ)償?shù)钠渌麊卧尿炞C期間，在相鄰字線 上的電壓從用補(bǔ)償?shù)哪切﹩卧尿炞C期間的較低電壓Vl升高到較高電壓V0。圖39是圖示圖32所示的驗證步驟的另一優(yōu)選實施例的流程圖，其中，對當(dāng)前字線和相鄰字線兩者都施加一遍數(shù)據(jù)依賴型驗證電平。對相鄰字線(例如WLn+Ι)的偏置電壓 的額外施加具有虛擬地偏移被施加到當(dāng)前字線(例如WLn)的驗證電壓電平的效果。這避 免了與先前描述的驗證電平的降低相關(guān)的不足。確實，虛擬偏移的效果模仿用于WL-WL耦 合效應(yīng)的機(jī)制，且因此在調(diào)節(jié)WL-WL耦合效應(yīng)中更準(zhǔn)確。步驟1530 提供非易失性存儲器，該非易失性存儲器具有可由字線和位線訪問的 存儲器單元的陣列。步驟1540 指定要被并行編程到給定目標(biāo)狀態(tài)的一組存儲器單元。步驟1550 并行地向該組存儲器單元施加一定量編程波形電壓，來增加被編程的 每個存儲器單元的閾值電壓。步驟1560 向訪問該組存儲器單元的字線施加預(yù)定驗證電壓電平，該預(yù)定驗證電 壓電平是給定目標(biāo)狀態(tài)的第一函數(shù)。步驟1562 向相鄰字線施加預(yù)定偏壓電平，該預(yù)定偏壓是與正被驗證的存儲器單 元相鄰的存儲器單元的目標(biāo)狀態(tài)的第二函數(shù)。步驟1568 感測以驗證被編程的該組存儲器單元。步驟1570 禁止進(jìn)一步編程該組中已經(jīng)被驗證為已被編程到給定目標(biāo)狀態(tài)的存 儲器單元。步驟1580 要被編程到給定目標(biāo)狀態(tài)的所有存儲器單元都已經(jīng)被驗證了？如果 是，繼續(xù)到步驟1590 ；否則，繼續(xù)到步驟1540。步驟1590 對要被編程到給定目標(biāo)狀態(tài)的那些存儲器單元，編程完成。把WL-WL Yupin效應(yīng)減半的優(yōu)選編程機(jī)制至于WL-WL Yupin效應(yīng)，其中干擾位于在相鄰字線上的存儲器單元之間，在編程期 間使用優(yōu)選編程機(jī)制將其減輕。這將有效地將該干擾減半。剩余的一半還可以如先前所述 的在編程或讀取操作期間使用各種補(bǔ)償機(jī)制的一個或組合來校正。美國專利No. 6781877公開了一種編程機(jī)制，其中還通過以最佳次序編程在存儲 器陣列中的頁來減少WL-WL Yupin效應(yīng)。優(yōu)選的編程機(jī)制將使得與字線相關(guān)的頁以最佳順序被編程。例如，在二進(jìn)制存儲 器的情況下，其中每個物理頁保持了一頁二進(jìn)制數(shù)據(jù)，優(yōu)選地，沿著一致的方向、諸如從底 部到頂部，順序地編程這些頁。以此方式，當(dāng)正編程具體頁時，在其下側(cè)的頁已經(jīng)被編程了。 無論它們可能在當(dāng)前頁上具有什么干擾性的影響，當(dāng)考慮到(in view of)這些干擾而編程 驗證該當(dāng)前頁時，隨它們被考慮(account for)?；旧希幊踢@些頁的順序應(yīng)該使得正被 編程的當(dāng)前頁看到在其被編程之后的其環(huán)境周圍的最少改變。因此，每個編程頁僅被在其 上側(cè)的頁干擾，且通過該編程順序而有效地將WL-WL Yupin效應(yīng)減半。在下述存儲器的情況下，該順序不那么簡單(straight forward)，在該存儲器中存儲器單元的每個物理頁是多狀態(tài)的且結(jié)果得到的多邏輯數(shù)據(jù)頁在不同的遍中被編程。例 如，在編碼4存儲器狀態(tài)的2位存儲器中，與字線相關(guān)聯(lián)的每個物理頁被視為來自每個單 元的2位數(shù)據(jù)的單頁或兩個分離的邏輯頁——每個來自每個單元的1位數(shù)據(jù)的較低和較高 位。因此，該物理頁可以通過將每個單元直接編程到在對應(yīng)于2位碼的4個狀態(tài)中的其目 標(biāo)狀態(tài)來編程?；蛘撸瑑晌恢械拿總€可以分離地被編程，首先針對較低位頁，且稍后針對較 高位頁。當(dāng)每個物理頁的邏輯頁要被分離地編程時，修改的最佳順序是可能的。
圖40圖示了具有2位存儲器單元且其頁以最佳順序被編程以便最小化在相鄰字 線上的存儲器單元之間的Yupin效應(yīng)的存儲器的例子。為了方便，符號是使得物理頁P(yáng)0、 PI、P2……分別存在于字線W、Wl、W2……上。對于2位存儲器，每個物理頁具有與其相關(guān) 聯(lián)的兩個邏輯頁，即較低位和較高位邏輯頁，每個具有二進(jìn)制數(shù)據(jù)。通常，具體的邏輯頁由 LP (字線.邏輯頁(Wordline. logical_page))給出。例如，在WO上的PO的較低位和較高位 頁將分別被標(biāo)記為LP (0. 0)和LP (0. 1)，且在W2上的對應(yīng)的那些將是LP (2. 0)和LP (2. 1)。基本上，邏輯頁的編程將遵循順序η:以便正被編程的當(dāng)前頁在其被編程之后看 到其環(huán)境周圍的最少改變。在該情況下，再次以從底部到頂部的一致方向來遞增地移動將 有助于減輕來自一側(cè)的干擾。另外，因為每個物理頁可能具有兩遍編程，隨著該編程上移這 些物理頁，更好的是，當(dāng)前較高位頁在其相鄰較低位頁已經(jīng)被編程之后被編程，以便當(dāng)編程 當(dāng)前較高頁位時將考慮(account for)它們的干擾效應(yīng)。因此，如果從LP (0. 0)開始編程， 則將由頁編程次序、0、1、2……η……來給該順序打上耳號(earmark)，其將變?yōu)長P(0.0)、 LP (1. 0)、LP (0. 1)、LP (2. 0)、LP (1. 1)、LP (3. 0)、LP (2. 1)......用數(shù)據(jù)依賴型驗證申,平來編稈的相鄰狀杰的石角定如先前描述的，結(jié)合圖24，在編程驗證期間對BL-BL Yupin效應(yīng)的優(yōu)選補(bǔ)償機(jī)制 是根據(jù)相鄰狀態(tài)的編程狀態(tài)來調(diào)整編程驗證電平。為了將相鄰狀態(tài)通信給正被編程的單元 的列或位線，每個鄰居的位線被設(shè)置為依賴于每個鄰居的編程狀態(tài)的預(yù)定電壓。該預(yù)定電 壓在正被編程的單元的位線處進(jìn)行的另外的感測中被檢測，且然后被用于偏移編程驗證電平。在于編程期間進(jìn)行WL-WL Yupin效應(yīng)補(bǔ)償?shù)那闆r下，必須獲得相鄰字線的編程狀 態(tài)或數(shù)據(jù)，且使得其對在驗證之下的單元的驗證或感測電路可獲得(available)，以便相應(yīng) 地偏移編程驗證電平。如果以優(yōu)選的次序進(jìn)行編程，如從存儲器陣列中的底部字線開始，則相對于正當(dāng) 前被編程的字線，已經(jīng)編程了先前的字線。來自先前字線的該頁數(shù)據(jù)可以簡單地被讀取和 鎖存到對應(yīng)的列鎖存器中。但是，如果堅持結(jié)合圖40描述的優(yōu)選編程次序，則來自先前的 字線的Yupin效應(yīng)已經(jīng)考慮過了，且因此不需要獲得其數(shù)據(jù)來估算(figure)補(bǔ)償。至于將被編程的下一字線中的數(shù)據(jù)，存在很多可能途徑來獲得它。圖41圖示了與圖5的存儲器器件通信的主機(jī)。該存儲器器件包括存儲器芯片298 和控制器610。該存儲器芯片298包括存儲器陣列300和外圍電路，諸如感測放大器、數(shù)據(jù) 鎖存器394、1/0電路和芯片上控制電路310。芯片上控制電路310控制存儲器芯片的操作。 在許多實施方式中，主機(jī)10經(jīng)由控制器350與存儲器芯片298通信和交互。控制器350與存儲器芯片協(xié)作，且控制和管理更高級別的存儲器操作。例如在主 機(jī)寫中，主機(jī)10請求逐頁將數(shù)據(jù)寫入存儲器陣列300。然后，每頁數(shù)據(jù)被發(fā)送到控制器350，其又使得其被裝到數(shù)據(jù)鎖存器394中，以被編程到存儲器陣列中。在一個實施方式中，至少 兩頁數(shù)據(jù)被控制器350接收并被緩沖在控制器RAM 352中。隨著第一頁被鎖存到數(shù)據(jù)鎖存 器394中以被編程到字線WLn中的當(dāng)前頁中，旨在被編程到字線WLn+1中的下一頁中的下 一頁數(shù)據(jù)被評估，且對應(yīng)于高度編程狀態(tài)的那些還在對應(yīng)的數(shù)據(jù)鎖存器中鎖存作為編碼的 補(bǔ)償電平。在優(yōu)選實施方式中，與每個列相關(guān)聯(lián)的邏輯和處理器將與狀態(tài)機(jī)協(xié)作，以用本發(fā) 明的各種驗證機(jī)制來進(jìn)行編程操作。圖42圖示了用于獲得下一字線的該頁數(shù)據(jù)的另一技術(shù)。非易失性存儲器陣列300 的一部分被劃分為常規(guī)部分302和緩沖器部分304。該存儲器陣列的常規(guī)部分302典型地 存儲多位數(shù)據(jù)。另一方面，在緩沖器部分302中的存儲器單元優(yōu)選地被配置以存儲二進(jìn)制 數(shù)據(jù)。以此方式，可以以相對較高的速度來將二進(jìn)制數(shù)據(jù)編程到緩沖器部分，而無需校正 Yupin效應(yīng)。優(yōu)選地，當(dāng)數(shù)據(jù)首先被寫到存儲器時，其首先被寫到緩沖器部分304。然后，在 恰當(dāng)?shù)臅r間，來自緩沖器部分304的數(shù)據(jù)可以被復(fù)制到常規(guī)部分302。因為要被編程到常規(guī) 部分302的數(shù)據(jù)可以容易地從緩沖器部分304讀出，因此，當(dāng)當(dāng)前頁正被編程時，下一頁的 數(shù)據(jù)也可獲得用于考慮在編程驗證期間的補(bǔ)償。對擦除的存儲器狀杰的相鄰單元中的電荷而造成的干擾的補(bǔ)償如先前描述的，當(dāng)這些頁數(shù)據(jù)正以明確的字線次序、如從底部到頂部被編程時，較 低的相鄰字線WLn-1將在當(dāng)前字線WLn之前編程，且因此將不對當(dāng)前字線的單元產(chǎn)生Yupin 效應(yīng)。因此，當(dāng)調(diào)整驗證電平時，不需要考慮先前編程的字線WLn-1。但是，對于仍然在擦除狀態(tài)中的那些存儲器單元，即使在WLn-1上的編程的單元 也將對WLn上的擦除單元產(chǎn)生Yupin效應(yīng)。換句話說，頂部WLn+1和底部WLn_l上的兩個 鄰居都將干擾在WLn上的單元。這是因為，如果該單元總是維持在擦除狀態(tài)中，則任何編程 的(get programmed)相鄰的鄰居都將在該單元到達(dá)該狀態(tài)之后。因此，兩者都做貢獻(xiàn)于在 該單元被擦除后的該單元的場環(huán)境中的改變。該存儲器典型地使得其單元被擦除，以便其閾值電平被減少到閾值窗的遠(yuǎn)下端處 的范圍。在優(yōu)選實施例中，使用軟編程操作來將更深擦除的單元編程到低于預(yù)定分解閾值 電平的更窄的范圍內(nèi)。該軟編程與相對于預(yù)定分界閾值電平的驗證交替。以此方式，軟編程 和驗證有助于將擦除單元的分布收緊(tighten)到僅低于預(yù)定分界閾值電平的預(yù)定范圍。圖43圖示了具有處于擦除狀態(tài)的群體單元的存儲器以及它們?nèi)绾问躖upin效應(yīng) 影響的。該收緊的擦除群體——在通過對這些單元的字線施加預(yù)定驗證電平^來相對于預(yù) 定分界閾值電平1610已經(jīng)軟編程驗證了擦除單元之后——由實分布1602表示。如上所述， 在WLn-1處的頁的編程將引起WL-WLYupin效應(yīng)，導(dǎo)致分布1602的右尾部向更高的電平擴(kuò) 展，就好像在延伸的尾部1604中一樣。類似地，在WLn處的該頁的編程將引起B(yǎng)L-BL Yupin 效應(yīng)，導(dǎo)致分布1604的右尾部進(jìn)一步向更高的電平擴(kuò)展，就好像在延伸的尾部1606中一 樣。最后，編程在WLn+1上的頁的影響將進(jìn)一步將右尾部從1606擴(kuò)展到延伸的尾部1608。從圖43很清楚，由于稍后被編程的鄰居，一些擦除單元可能變得很受干擾以至于 使得其閾值電平移動到編程狀態(tài)區(qū)域。根據(jù)本發(fā)明的另一方面，擦除存儲器單元優(yōu)選地在它們被擦除之后被“軟編程”。 “軟編程”指的是將擦除單元編程到相對于用于在擦除和編程狀態(tài)之間分界的預(yù)定閾值的 閾值電平的預(yù)定范圍。這通過交替地編程和相對于預(yù)定閾值驗證擦除單元來實現(xiàn)。在軟編程期間，通過相應(yīng)地調(diào)整驗證電平來補(bǔ)償由于在相鄰存儲器單元上的電荷而造成的干擾， 以便從該單元讀出正確的擦除狀態(tài)而不管隨后被編程到相鄰存儲器單元中的干擾電荷。這通過預(yù)先確定相鄰存儲器單元——包括在正被編程的單元的字線的兩側(cè)上的 相鄰字線上的那些存儲器單元——的存儲器狀態(tài)、并過通過減少分界電平一個偏移量來調(diào) 整驗證電平來實現(xiàn)，該偏移量是相鄰存儲器單元的存儲器狀態(tài)的函數(shù)。圖44圖示了在用被調(diào)整以校正來自所有相鄰的鄰居的干擾的驗證電平軟編程之 后的擦除單元的分布的效果。在該情況下，調(diào)整驗證電平，作為在相鄰字線WLn-1和WLn+1 兩者上的相鄰單元以及在相鄰位線上的鄰居的函數(shù)?？梢钥闯觯谲浘幊讨?，擦除單元具 有閾值分布1630，其相對于圖43所示的未校正分布緊密了 1602的左尾部和1626的右尾 部。在替換實施例中，其中可以容忍BL-BL Yupin效應(yīng)，在調(diào)整驗證電平的偏移量時僅 校正WL-WL Yupin效應(yīng)。在優(yōu)選實施例中，類似于圖38A和圖38B所示，通過偏置相鄰字線中的一個或多 個，來虛擬地實現(xiàn)對驗證電平的偏移。圖45圖示了根據(jù)一個優(yōu)選的實施例的偏置相鄰的字線以實現(xiàn)雙側(cè)校正。如果正 被軟編程的擦除單元位于字線WLn上，則類似于圖38A所示的機(jī)制，向WLn施加正常驗證電 平VE。該正常驗證電平VE是將用在擦除單元的正常軟編程中、而不考慮如之前結(jié)合圖43所 述的Yupin效應(yīng)校正的驗證電平。由于在WLn的任一側(cè)上存在相鄰字線，因此優(yōu)選的實施方式是偏置兩個相鄰的字 線。如果每個相鄰的字線都被允許采用分別由一位“1”或“0”所指示的兩個電壓V0或VI 之一，則兩個相鄰字線將具有由兩位指示的四個可能的組合。這些組合的每個表示了對VE 的不同的虛擬偏移量和因此的對應(yīng)的補(bǔ)償電平的量。如之前所討論的，當(dāng)相鄰字線被偏置 在具有值Vpass的V0時，其是正常情況。另一方面，當(dāng)相鄰字線被偏置在低于V0的VI時。 其具有產(chǎn)生對VE的虛擬向低偏移的效果。因此，將用被偏置在VI處的兩個相鄰字線來實現(xiàn) 最高補(bǔ)償電平(00)。下一較低補(bǔ)償電平(01)將具有在VI處的相鄰字線WLn+1和在V0處 的WLn-1。類似地，最少或無補(bǔ)償電平(11)將具有在V0處的兩個WLn-1和WLn+1。圖46是創(chuàng)造具有相對于預(yù)定閾值電平的很精細(xì)分布的閾值電平的一組存儲器單 元的流程圖。步驟1600 提供可由字線和位線訪問的存儲器單元的陣列的非易失性存儲器。步驟1610 擦除實質(zhì)上超過分界擦除狀態(tài)的預(yù)定閾值電平的一組存儲器單元。步驟1620 并行地向該組擦除的存儲器單元施加一定量編程波形電壓，以增加被 編程的每個存儲器單元的閾值電壓。步驟1630 向訪問該組存儲器單元的字線施加預(yù)定閾值電平電壓。步驟1632 向第一相鄰字線施加第一預(yù)定偏壓電平，該第一預(yù)定偏壓是第一相鄰 存儲器單元的目標(biāo)狀態(tài)的第二函數(shù)，該第一相鄰單元可由第一相鄰字線訪問，且與正被驗 證的存儲器單元相鄰。步驟1634 向第二相鄰字線施加第二預(yù)定偏壓電平，該第二預(yù)定偏壓是第二相鄰 存儲器單元的目標(biāo)狀態(tài)的第二函數(shù)，該第二相鄰單元可由第二相鄰字線訪問，且與正被驗 證的存儲器單元相鄰。
步驟1638 感測以驗證已經(jīng)相對于預(yù)定閾值電平而編程了的該組擦除存儲器單兀。步驟1640 禁止進(jìn)一步編程在該組中已經(jīng)被驗證的存儲器單元。步驟1650 在該組中的所有擦除存儲器單元都被驗證了？如果是，繼續(xù)到步驟 1660 ；否則，繼續(xù)到步驟1620。步驟1660 在該組中的所有擦除存儲器單元都相對于預(yù)定閾值電平被編程了。所描述的各種類型的非易失性存儲器系統(tǒng)能夠支持分別擦除一到多位的數(shù)據(jù)且 被構(gòu)思為在不同的數(shù)字存儲器件和系統(tǒng)、包括可移動存儲卡和嵌入其他設(shè)備的電路板中的 存儲器件中的存儲器單元。已經(jīng)為了例示和描述的目的呈現(xiàn)了本發(fā)明的前述詳細(xì)描述。不意圖窮舉或限制本 發(fā)明為公開的精確形式。在上述教導(dǎo)下，許多修改和變化是可以的。選擇所述實施例以便 最好地說明本發(fā)明的原 理和其實際應(yīng)用，從而使得本領(lǐng)域技術(shù)人員最佳地利用在各個實施 例中的本發(fā)明，且各種修改適用于具體使用構(gòu)思。本發(fā)明的范圍意圖由所附權(quán)利要求來限定。
權(quán)利要求
一種并行地編程一組存儲器單元而減少由于來自相鄰存儲器單元的干擾電場的差錯的方法，包括(a)選擇要被并行編程到給定目標(biāo)狀態(tài)的一組存儲器單元；(b)并行地向該組存儲器單元施加預(yù)定的一定量編程波形電壓，來增加被編程的每個存儲器單元的閾值電壓；(c)通過確定相對于預(yù)定驗證電平而正被驗證的存儲器單元的閾值電壓來相對于給定目標(biāo)狀態(tài)驗證該組存儲器單元的編程狀態(tài)，該預(yù)定驗證電平是給定目標(biāo)狀態(tài)和與正被驗證的存儲器單元相鄰的存儲器單元的目標(biāo)狀態(tài)的函數(shù)；(d)禁止進(jìn)一步編程在該組中已經(jīng)被驗證的存儲器單元；以及重復(fù)(b)到(d)直到該組的存儲器單元都被驗證為處于給定的目標(biāo)存儲器狀態(tài)。
2.根據(jù)權(quán)利要求1所述的方法，其中，該函數(shù)產(chǎn)生用于將給定存儲器單元編程到目標(biāo) 狀態(tài)的預(yù)定驗證電平，以便當(dāng)在給定存儲器單元之后編程相鄰存儲器單元時仍可以從給定 的存儲器單元讀取正確的目標(biāo)狀態(tài)。
3.根據(jù)權(quán)利要求1所述的方法，其中，這些存儲器單元可由字線和位線訪問，且相鄰存 儲器單元包括與正被驗證的存儲器單元共享公共字線的存儲器單元。
4.根據(jù)權(quán)利要求1所述的方法，其中，這些存儲器單元可由字線和位線訪問，且相鄰存 儲器單元包括與正被驗證的存儲器單元共享公共位線的存儲器單元。
5.根據(jù)權(quán)利要求1所述的方法，其中，這些存儲器單元可由字線和位線訪問，且所述驗 證步驟還包括用由在正被驗證的存儲器單元的字線上的預(yù)定驗證電平給定的電壓來感測。
6.根據(jù)權(quán)利要求1所述的方法，其中，這些存儲器單元可由字線和位線訪問，且所述驗 證步驟還包括用由在正被驗證的存儲器單元的字線上的目標(biāo)驗證電平給定的電壓和在相鄰字線上 的偏壓來感測，所述目標(biāo)驗證電平是目標(biāo)狀態(tài)的函數(shù)，所述偏壓是與正被驗證的存儲器單 元相鄰的存儲器單元的目標(biāo)狀態(tài)的函數(shù)。
7.根據(jù)權(quán)利要求5所述的方法，其中，在正被驗證的存儲器單元的字線上的預(yù)定驗證 電平是來自相鄰存儲器單元的干擾量的減函數(shù)。
8.根據(jù)權(quán)利要求6所述的方法，其中，在正被驗證的存儲器單元的字線上的預(yù)定驗證 電平是來自相鄰存儲器單元的干擾量的減函數(shù)。
9.一種非易失性存儲器，包括存儲器單元的陣列，可逐行由一組字線且逐列由一組位線尋址；用于一組存儲器單元的每個的讀/寫電路，用于并行地編程和驗證；以及對該組的每個存儲器單元的驗證相對于給定目標(biāo)狀態(tài)的預(yù)定驗證電平，該預(yù)定驗證電 平是給定目標(biāo)狀態(tài)和與正被驗證的存儲器單元相鄰的存儲器單元的目標(biāo)狀態(tài)的函數(shù)。
10.根據(jù)權(quán)利要求9所述的非易失性存儲器，其中，該函數(shù)產(chǎn)生用于將給定存儲器單元 編程到目標(biāo)狀態(tài)的預(yù)定驗證電平，以便當(dāng)在該給定存儲器單元之后編程相鄰存儲器單元時 仍可以從給定的存儲器單元讀取正確的目標(biāo)狀態(tài)。
11.根據(jù)權(quán)利要求9所述的非易失性存儲器，其中，這些存儲器單元可由字線和位線訪 問，且相鄰存儲器單元包括與正被驗證的存儲器單元共享公共字線的存儲器單元。
12.根據(jù)權(quán)利要求9所述的非易失性存儲器，其中，這些存儲器單元可由字線和位線訪 問，且相鄰存儲器單元包括與正被驗證的存儲器單元共享公共位線的存儲器單元。
13.根據(jù)權(quán)利要求9所述的非易失性存儲器，其中，這些存儲器單元可由字線和位線訪 問，且由讀/寫電路進(jìn)行的所述驗證還包括用由在正被驗證的存儲器單元的字線上的預(yù)定驗證電平給定的電壓來感測。
14.根據(jù)權(quán)利要求9所述的非易失性存儲器，其中，這些存儲器單元可由字線和位線訪 問，且由讀/寫電路進(jìn)行的所述驗證還包括用由在正被驗證的存儲器單元的字線上的目標(biāo)驗證電平給定的電壓和在相鄰字線上 的偏壓來感測，所述目標(biāo)驗證電平是目標(biāo)狀態(tài)的函數(shù)，所述偏壓是與正被驗證的存儲器單 元相鄰的存儲器單元的目標(biāo)狀態(tài)的函數(shù)。
15.根據(jù)權(quán)利要求13所述的非易失性存儲器，其中，在正被驗證的存儲器單元的字線 上的預(yù)定驗證電平是來自相鄰存儲器單元的干擾量的減函數(shù)。
16.根據(jù)權(quán)利要求14所述的非易失性存儲器，其中，在正被驗證的存儲器單元的字線 上的預(yù)定驗證電平是來自相鄰存儲器單元的干擾量的減函數(shù)。
17.一種非易失性存儲器，包括存儲器單元的陣列，可逐行由一組字線且逐列由一組位線尋址；用于一組存儲器單元的每個的讀/寫電路，用于并行地編程和驗證；以及相對于給定目標(biāo)狀態(tài)的預(yù)定驗證電平驗證該組的每個存儲器單元的裝置，該預(yù)定驗證 電平是給定目標(biāo)狀態(tài)和與正被驗證的存儲器單元相鄰的存儲器單元的目標(biāo)狀態(tài)的函數(shù)。
18.在具有可由字線和位線訪問的存儲器單元的陣列的非易失性存儲器中，一種并行 地編程一組存儲器單元而減少由于來自相鄰存儲器單元的干擾電場的差錯的方法，包括(a)指定要被并行編程到給定目標(biāo)狀態(tài)的一組存儲器單元；(b)并行地向該組存儲器單元施加一定量編程波形電壓，來增加被編程的每個存儲器 單元的閾值電壓；(c)向訪問該組存儲器單元的字線施加預(yù)定驗證電壓電平，該預(yù)定驗證電壓電平是該 給定目標(biāo)狀態(tài)的第一函數(shù)；(d)向相鄰字線施加預(yù)定偏壓電平，該預(yù)定偏壓是與正被驗證的存儲器單元相鄰的存 儲器單元的目標(biāo)狀態(tài)的第二函數(shù)；(e)感測以驗證被編程的該組存儲器單元；(f)禁止進(jìn)一步編程在該組中已經(jīng)被驗證為已被編程到該給定目標(biāo)狀態(tài)的存儲器單 元；以及重復(fù)(b)到(f)直到該組的存儲器單元都被驗證為處于給定的目標(biāo)狀態(tài)。
19.根據(jù)權(quán)利要求18所述的方法，其中，該第二函數(shù)產(chǎn)生用于驗證的預(yù)定偏壓電平，以 便即使當(dāng)隨后編程相鄰存儲器單元時，該編程也導(dǎo)致從該組的編程的存儲器單元讀取正確 的目標(biāo)狀態(tài)。
20.根據(jù)權(quán)利要求18所述的方法，其中，相鄰存儲器單元包括與正被驗證的存儲器單 元共享公共的字線的存儲器單元。
21.根據(jù)權(quán)利要求18所述的方法，其中，相鄰存儲器單元包括與正被驗證的存儲器單 元共享公共的位線的存儲器單元。
22.根據(jù)權(quán)利要求18所述的方法，其中，所述第二函數(shù)是來自相鄰存儲器單元的干擾 量的減函數(shù)。
23.一種非易失性存儲器，包括存儲器單元的陣列，可由一組字線和由一組位線尋址；用于一組存儲器單元的每個的讀/寫電路，用于并行地編程和驗證；以及所述讀/寫電路通過向訪問該組存儲器單元的字線施加預(yù)定驗證電壓電平并向相鄰 字線施加預(yù)定偏壓電平進(jìn)行感測來驗證，所述預(yù)定驗證電壓電平是給定目標(biāo)狀態(tài)的第一函 數(shù)，所述預(yù)定偏壓是與正被驗證的存儲器單元相鄰的存儲器單元的目標(biāo)狀態(tài)的第二函數(shù)。
24.根據(jù)權(quán)利要求23所述的非易失性存儲器，其中，偏置的感測使得，即使當(dāng)隨后編程 相鄰存儲器單元時，仍然可以從給定存儲器單元讀取正確的目標(biāo)狀態(tài)。
25.根據(jù)權(quán)利要求23所述的非易失性存儲器，其中，所述相鄰存儲器單元包括與正被 驗證的存儲器單元共享公共的字線的存儲器單元。
26.根據(jù)權(quán)利要求23所述的非易失性存儲器，其中，所述相鄰存儲器單元包括與正被 驗證的存儲器單元共享公共的位線的存儲器單元。
27.根據(jù)權(quán)利要求23所述的非易失性存儲器，其中，所述第二函數(shù)是來自相鄰存儲器 單元的干擾量的減函數(shù)。
28.一種非易失性存儲器，包括存儲器單元的陣列，可由一組字線且由一組位線尋址；用于一組存儲器單元的每個的讀/寫電路，用于并行地編程和驗證；以及通過向訪問該組存儲器單元的字線施加預(yù)定驗證電壓電平并向相鄰字線施加預(yù)定偏 壓電平進(jìn)行偏置感測來驗證的裝置，所述預(yù)定驗證電壓電平是給定目標(biāo)狀態(tài)的第一函數(shù)， 所述預(yù)定偏壓是與正被驗證的存儲器單元相鄰的存儲器單元的目標(biāo)狀態(tài)的第二函數(shù)。
29.在具有可由字線和位線訪問的存儲器單元的陣列的非易失性存儲器中，一種并行 地擦除一組存儲器單元而減少由于來自相鄰存儲器單元的干擾電場的差錯的方法，包括(a)擦除實質(zhì)上超過分界擦除狀態(tài)的預(yù)定閾值電平的一組存儲器單元；(b)并行地向該組被擦除的存儲器單元施加一定量編程波形電壓，來增加被編程的每 個存儲器單元的閾值電壓；(c)向訪問該組存儲器單元的字線施加預(yù)定閾值電壓電平；(d)向第一相鄰字線施加第一預(yù)定偏壓電平，該第一預(yù)定偏壓是與正被驗證的存儲器 單元相鄰的第一相鄰存儲器單元的目標(biāo)狀態(tài)的第二函數(shù)，所述第一相鄰存儲器單元可由第 一相鄰字線訪問；(e)向第二相鄰字線施加第二預(yù)定偏壓電平，該二預(yù)定偏壓是與正被驗證的存儲器單 元相鄰的第二相鄰存儲器單元的目標(biāo)狀態(tài)的第二函數(shù)，所述第二相鄰存儲器單元可由第二 相鄰字線訪問；(f)感測以相對于預(yù)定閾值電平驗證編程了的該組擦除存儲器單元；(g)禁止進(jìn)一步編程在該組中已經(jīng)被驗證的存儲器單元；以及重復(fù)(b)到(g)直到該組的存儲器單元都被驗證了。
30.根據(jù)權(quán)利要求29所述的方法，其中，該第二函數(shù)產(chǎn)生用于驗證的預(yù)定偏壓電平，以 便該編程導(dǎo)致，即使當(dāng)在所述存儲器單元后編程相鄰存儲器單元時，也從該組存儲器單元讀取正確的目標(biāo)狀態(tài)。
31.根據(jù)權(quán)利要求29所述的方法，其中，所述相鄰存儲器單元包括與正被驗證的存儲 器單元共享公共的字線的存儲器單元。
32.根據(jù)權(quán)利要求29所述的方法，其中，所述相鄰存儲器單元包括與正被驗證的存儲 器單元共享公共的位線的存儲器單元。
33.根據(jù)權(quán)利要求32所述的方法，其中，所述第二函數(shù)是來自相鄰存儲器單元的干擾 量的減函數(shù)。
34.一種非易失性存儲器，包括存儲器單元的陣列，可逐行由一組字線且逐列由一組位線尋址；用于一組存儲器單元的每個的讀/寫電路，用于并行地編程和驗證；以及對該組的每個存儲器單元的驗證是相對于給定目標(biāo)狀態(tài)的預(yù)定驗證電平的，該預(yù)定驗 證電平是給定目標(biāo)狀態(tài)和與正被驗證的存儲器單元相鄰的存儲器單元的目標(biāo)狀態(tài)的函數(shù)。
35.根據(jù)權(quán)利要求34所述的非易失性存儲器，其中，該函數(shù)產(chǎn)生用于將給定存儲器單 元編程到目標(biāo)狀態(tài)的預(yù)定驗證電平，以便當(dāng)在該給定存儲器單元之后編程相鄰存儲器單元 時仍可以從給定的存儲器單元讀取正確的目標(biāo)狀態(tài)。
36.根據(jù)權(quán)利要求34所述的非易失性存儲器，其中，這些存儲器單元可由字線和位線 訪問，且相鄰存儲器單元包括與正被驗證的存儲器單元共享公共字線的那些。
37.根據(jù)權(quán)利要求34所述的非易失性存儲器，其中，這些存儲器單元可由字線和位線 訪問，且相鄰存儲器單元包括與正被驗證的存儲器單元共享公共位線的存儲器單元。
38.根據(jù)權(quán)利要求34所述的非易失性存儲器，其中，這些存儲器單元可由字線和位線 訪問，且所述驗證步驟還包括用由在正被驗證的存儲器單元的字線上的預(yù)定驗證電平給定的電壓來感測。
39.根據(jù)權(quán)利要求38所述的非易失性存儲器，其中，在正被驗證的存儲器單元的字線 上的預(yù)定驗證電平是來自相鄰存儲器單元的干擾量的減函數(shù)。
40.一種非易失性存儲器，包括存儲器單元的陣列，可逐行由一組字線且逐列由一組位線尋址；用于一組存儲器單元的每個的讀/寫電路，用于并行地編程和驗證；以及相對于給定目標(biāo)狀態(tài)的預(yù)定驗證電平驗證該組的每個存儲器單元的裝置，該預(yù)定驗證 電平是該給定目標(biāo)狀態(tài)和與正被驗證的存儲器單元相鄰的存儲器單元的目標(biāo)狀態(tài)的函數(shù)。
全文摘要
被存儲在非易失性存儲器單元的電荷存儲元件上的表觀電荷的移動可能出現(xiàn)，因為基于被存儲在相鄰電荷存儲元件中的電荷的電場的耦合。為了補(bǔ)償這種耦合，對于給定存儲器單元的編程處理可以考慮一個或多個相鄰存儲器單元的目標(biāo)編程狀態(tài)。在每個編程脈沖和編程單元的標(biāo)準(zhǔn)驗證電平依賴于目標(biāo)狀態(tài)之后驗證編程的量。驗證電平是可由其目標(biāo)狀態(tài)確定的、依賴于來自相鄰單元的干擾量的更低的偏移。優(yōu)選地通過偏置相鄰字線而不實際偏移標(biāo)準(zhǔn)驗證電平，來虛擬地偏移驗證電平。對于軟編程擦除單元，考慮在兩個相鄰字線上的鄰居單元。
文檔編號G11C16/34GK101861624SQ200880116492
公開日2010年10月13日 申請日期2008年9月2日 優(yōu)先權(quán)日2007年9月17日
發(fā)明者李艷 申請人:桑迪士克公司