專利名稱：峰值采樣保持電路，峰值采樣保持方法及應用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及峰值采樣保持技術(shù)，尤其涉及在計算機電源系統(tǒng)中的峰值采樣保持電路及其 應用。
背景技術(shù)：
在電源系統(tǒng)中，輸入電壓的大小是決定系統(tǒng)能否正常工作的重要因素，因此需要通過采 樣保持對線電壓進行采樣。圖l為現(xiàn)有的采樣保持電路的電路圖。該采樣保持電路包括輸入
緩沖模塊23、采樣模塊24、保持模塊25、輸出緩沖模塊26。
所述輸入緩沖模塊23包括由運算放大器12組成的跟隨器，跟隨器的正輸入端接輸入信號 線ll，跟隨器的負端和輸出相連。
所述采樣模塊24包括采樣開關(guān)13、采樣電容15和采樣開關(guān)的控制線21，采樣開關(guān)21的一 端接輸入緩沖模塊23的跟隨器的輸出，釆樣開關(guān)的另一端接采樣電容的一端，采樣電容的另 一端接地；當控制線21為高電平時采樣開關(guān)導通，控制線21為低電平時采樣開關(guān)不導通。
所述保持模塊25包括保持開關(guān)16、保持電容18和保持開關(guān)的控制線22，保持開關(guān)16的一 端接采樣電容，保持開關(guān)16的另一端接保持電容，保持電容的另一端接地；當控制線22為高 電平時保持開關(guān)導通，控制線22為低電平時保持開關(guān)不導通。
所述輸出緩沖模塊26是由運算放大器19組成的跟隨器，跟隨器的正輸入端接保持電容18， 跟隨器的負端作為輸出端20。
圖2是現(xiàn)有的采樣保持電路在交流輸入下的各點波形圖。
現(xiàn)有采樣保持電路原理為當控制線21為高電平和控制線22為低電平時，采樣開關(guān)13導 通，保持開關(guān)16不導通，此時對采樣電容15進行充電，信號線14的電壓上升到輸入信號11的 電壓值為止；釆樣完成后進入保持階段，此時控制線21為低電平和控制信號22為高電平，采 樣開關(guān)13不導通、保持開關(guān)16導通，采樣電容15上的電荷流到保持電容18，相當于采樣電容 15對保持電容18充電；最后由跟隨器輸出，得到采樣保持電壓。
現(xiàn)有采樣保持電路的不足之處在于當保持開關(guān)16導通、采樣開關(guān)13不導通時，采樣電容 上面的電荷會流到保持電容18上，對保持電容進行充電，直到采樣電容15上的電壓和保持電 容上的電壓相等才結(jié)束對保持電容的充電，這樣最后得到的結(jié)果是保持電容上的電壓是采樣 電容15和保持電容18平衡時的電壓，而不是輸入線ll的電壓，輸出電壓不能很好的再現(xiàn)輸入信號的電壓。

發(fā)明內(nèi)容
本發(fā)明旨在解決現(xiàn)有技術(shù)的不足，提供一種可以較好地再現(xiàn)輸入信號的峰值采樣保持電路。
本發(fā)明還提供了一種峰值采樣保持的方法。 同時本發(fā)明還提供了一種峰值采樣保持電路的應用系統(tǒng)。
峰值采樣保持電路，包括峰值采樣模塊、峰值采樣緩沖輸出模塊、峰值保持模塊、峰值 輸出緩沖模塊和清零模塊
所述峰值采樣模塊采樣輸入信號的各個時間點的峰值電壓；
所述峰值采樣緩沖輸出模塊對所述峰值電壓進行跟隨，并增強所述峰值電壓的負載驅(qū)動 能力；
所述峰值保持模塊對峰值采樣緩沖輸出模塊輸出的電壓進行保持； 所述峰值輸出緩沖模塊增強所述峰值保持模塊的輸出負載驅(qū)動能力；
所述清零模塊在峰值保持模塊輸出電壓后，將峰值采樣模塊輸出的上一周期峰值電壓及 時進行清零，以便下一周期進行峰值采樣。
所述峰值采樣模塊包括輸入緩沖器、比較器、采樣開關(guān)、采樣電容、邏輯門
所述比較器比較輸入信號的電壓與峰值采樣緩沖輸出模塊輸出的電壓，比較器的輸出同 采樣控制線的控制信號輸入邏輯門，當峰值采樣模塊輸入信號的電壓大于采樣緩沖輸出模塊 輸出的電壓時，且采樣控制線為有效控制電平的控制下，使得采樣開關(guān)導通，采樣電容進行 采樣；當輸入信號的電壓小于采樣緩沖輸出模塊輸出的電壓，或采樣控制線為為無效控制電 平的控制下，采樣開關(guān)關(guān)斷，釆樣電容不進行采樣，保持原狀態(tài)；
所述輸入緩沖器為第一運算放大器，第一運算放大器的正端接輸入信號，第一運算放大 器的負端連接第一運算放大器的輸出，第一運算放大器的輸出端連接采樣開關(guān)；
所述采樣電容的一端接采樣開關(guān)的輸出，另一端接地。
所述采樣開關(guān)由一個PMOS管、 一個剛0S管、 一個反相器組成，所述PMOS管的漏極連接NMOS 管的源極并作為采樣開關(guān)管的一端，所述PMOS管的源極連接NMOS管的漏極并作為采樣開關(guān)的 另一端，所述PMOS管的柵極和NMOS的柵極通過反向器連接，PMOS管或NMOS管的柵極連接所述 的邏輯門。
所述采樣開關(guān)的另外一種實現(xiàn)方式是由一個MOS管組成，所述MOS管的源極和漏極分別作
8為采樣開關(guān)的兩端，柵極連接所述的邏輯門。
所述峰值采樣緩沖輸出模塊為第二運算放大器組成的跟隨器，所述第二運算放大器的正 端連接峰值采樣模塊的輸出，第二運算放大器的負端連接運算放大器的輸出端，第二運算放 大器的輸出連接峰值保持模塊。
所述峰值保持模塊包括保持開關(guān)、保持電容、峰值保持控制線，當峰值保持控制線為有 效控制電平，保持開關(guān)導通，保持電容進行充電，直到充電到峰值采樣模塊輸出的峰值電壓 為止，從而使得峰值采樣模塊輸出的峰值電壓轉(zhuǎn)移到峰值保持模塊的輸出電壓；當峰值保持 控制線為無效控制電平，保持開關(guān)不導通，此時保持電容維持原來的電壓值；所述的保持電 容一端連接保持開關(guān)，另一端接地。
所述保持開關(guān)是由一個PMOS管、 一個NM0S管、 一個反相器組成，所述PMOS管的漏極連接 麗0S管的源極(或漏極)并作為保持開關(guān)管的一端，所述PMOS管的源極連接麗OS管的漏極(或 源極)并作為保持開關(guān)的另一端，所述PMOS管的柵極和NMOS的柵極通過反向器連接，PM0S管 或NM0S管的柵極連接保持控制線。
所述保持開關(guān)另外一種實現(xiàn)是由一個MOS管組成，所述MOS管的源極和漏極分別作為采樣 開關(guān)的兩端，柵極連接所述保持控制線。
所述的峰值輸出緩沖模塊為由第三運算放大器構(gòu)成的跟隨器組成，所述的第三運算放大 器的正端連接峰值保持模塊的輸出，第三運算放大器的負端連接第三運算放大器的輸出端， 第三運算放大器的輸出端為峰值釆樣保持電路的輸出。
所述清零模塊是由一個剛OS管和清零控制線組成，所述^10S管的漏端接峰值采樣模塊的 輸出，麗OS管的源端接地，清零控制線控制NMOS管的柵極，當清零控制線為有效控制電平時， 麗OS管對地導通，使得采樣電容的上一周期峰值采樣的電壓進行放電；當清零控制線為無效 控制電平時，麗OS管不導通，采樣電容上的電壓維持上一周期的峰值采樣的電壓；
所述輸入信號為直流信號或交流信號。
所述的峰值采樣控制線、峰值保持控制線和清零控制線在每個周期內(nèi)依次進行控制。 峰值采樣保持的方法，包括如下步驟
(1) 采樣輸入信號的各個時間點的峰值電壓；
(2) 對所述峰值電壓進行跟隨，增強峰值電壓，輸出跟隨電壓，同時該步驟輸出的保持 電壓反饋給步驟(1)進行采樣比較；
(3) 對步驟(2)輸出的跟隨電壓進行保持，同時該步驟輸出保持電壓；
(4) 對步驟(3)的輸出的保持電壓進行增強后作為峰值輸出電壓；(5) 對峰值采樣電壓進行清零，以便下一周期進行峰值采樣；
(6) 重復步驟(1) 一 (5)。
所述步驟(1)實現(xiàn)的方法為通過比較器比較輸入信號的電壓值與步驟(2)反饋的保 持電壓，所述比較器的輸出同采樣控制線的信號輸入邏輯門，當輸入信號的電壓大于步驟(2) 輸出的保持電壓，且采樣控制線為有效控制電平時，采樣開關(guān)導通，采樣電容對輸入信號進 行采樣；當輸入信號的電壓小于步驟(2)輸出的保持電壓，或采樣控制線為無效控制電平時， 采樣開關(guān)關(guān)斷，采樣電容不進行采樣，保持原狀態(tài)。
所述步驟(2)實現(xiàn)的方法為通過第二運算放大器實現(xiàn)對峰值電壓的跟隨。 所述步驟(3)實現(xiàn)的方法為當峰值保持控制線為有效控制電平時，保持開關(guān)導通，保 持電容進行充電，直到充電到步驟(1)輸出的的峰值電壓為止，從而使得峰值電壓轉(zhuǎn)移到保 持電壓；當峰值保持控制線為無效控制電平，保持開關(guān)不導通，此時保持電容維持原來的電 壓值。
所述步驟(4)實現(xiàn)的方法為通過第三運算放大器實現(xiàn)對保持電壓的跟隨。
所述步驟(5)實現(xiàn)的方法為清零控制線控制MOS管的柵極，當清零控制線為有效控制 電平時，M0S管對地導通，使得采樣電容的上一周期峰值采樣的電壓進行放電；當清零控制線 為無效控制電平時，M0S管不導通，采樣電容上的電壓維持上一周期的峰值采樣的電壓。
峰值采樣保持電路的應用系統(tǒng)，包括主變壓器、兩個整流的肖特基二極管3、兩個分壓電 阻、濾波電容、峰值采樣保持電路。
所述變壓器為計算機電源的主變壓器，在變壓器的副邊產(chǎn)生出與匝數(shù)比成比例的電壓；
所述兩個肖特基二極管整流副邊產(chǎn)生的電壓，兩個肖特基二極管分別接在副邊兩個抽頭 的兩端，肖特基二極管PN結(jié)正向為從主變壓器副邊到分壓電阻；
所述兩個電阻是分壓作用，通過這兩電阻的分壓可以降低輸入到峰值采樣保持電路的電 壓，便于芯片對這一電壓進行處理；
所述電容是對通過整流分壓后的電壓進行濾波，電容的一端接地，另一端接分壓出來的 節(jié)點上，得到電壓進入峰值采樣保持電路進行處理，當濾波電容容值很大時，峰值采樣保持 電路的輸入電壓是直流電壓；當濾波電容容值很小時，峰值采樣保持電路的輸入電壓是交流 電壓。
所述的峰值采樣保持電路如前所述。
本發(fā)明的有益效果是通過峰值采樣模塊解決了何時進行實時采樣，即當輸入峰值采樣 保持電路的電壓大于采樣緩沖輸出的的電壓時進行；通過峰值采樣緩沖輸出模塊增加負載驅(qū)電壓和峰值保持模塊輸出的電壓進行隔離，以免 峰值采樣模塊輸出的電壓與峰值保持模塊輸出的電壓有差異；通過峰值保持模塊將每一周期 的峰值進行保持；通過清零模塊清除上一周期的峰值采樣出來的電壓，實時清零可以準確得 到峰值電壓；避免采樣電容上的電荷積累；通過峰值輸出緩沖模塊增強負載驅(qū)動能力，同時 可以有效地將峰值保持模塊輸出的電壓和最終輸出的電壓進行隔離。該電路應用到計算機系 統(tǒng)上能夠有效地采樣輸入電壓的峰值信號，通過峰值采樣保持電路得到的峰值信號根據(jù)系統(tǒng) 的設置進行相應的動作。


圖l為現(xiàn)有技術(shù)的采樣保持電路的電路圖。
圖2為圖1所示的采樣保持電路的各點波形圖。
圖3為本發(fā)明的峰值采樣保持電路結(jié)構(gòu)圖。
圖4為本發(fā)明的峰值采樣保持電路的第一種電路圖。
圖5為圖4的直流電壓輸入的各點波形圖。
圖6為圖4的交流電壓輸入的各點波形圖。
圖7為本發(fā)明的峰值采樣保持電路的第二種電路圖。
圖8為本發(fā)明的峰值采樣保持電路的第三種電路圖。
圖9為圖8的直流電壓輸入的各點波形圖。
圖10為圖8的交流電壓輸入的各點波形圖。
圖ll為本發(fā)明峰值采樣保持電路的應用系統(tǒng)。
具體實施例方式
以下結(jié)合附圖對本發(fā)明內(nèi)容進一步說明。
峰值采樣保持電路，如圖4所示，包括峰值采樣模塊41、峰值采樣緩沖輸出模塊43、峰值 保持模塊44、峰值輸出緩沖模塊45和清零模塊42，如圖4、 7、 8所示 所述峰值釆樣模塊41采樣輸入信號37的各個時間點的峰值電壓46;
所述峰值采樣緩沖輸出模塊43對所述峰值電壓46進行跟隨，并增強所述峰值電壓46的負 載驅(qū)動能力；
所述峰值保持模塊44對峰值采樣緩沖輸出模塊43輸出的電壓47進行保持 所述峰值輸出緩沖模塊45增強所述峰值保持模塊44的輸出負載驅(qū)動能力所述清零模塊42在峰值保持模塊44輸出電壓后，將峰值采樣模塊41輸出的上一周期峰值 電壓及時進行清零，以便下一周期進行峰值采樣。
所述峰值采樣模塊41包括輸入緩沖器51、比較器52、采樣開關(guān)81、采樣電容55、邏輯門
58:
所述比較器52比較輸入信號37的電壓與峰值采樣緩沖輸出模塊43輸出的電壓47,比較器 的輸出68同采樣控制線57的信號輸入邏輯門58，當峰值采樣模塊41的輸入信號37的電壓大于 采樣緩沖輸出模塊43輸出的電壓47，且釆樣控制線57為高電平，采樣開關(guān)81導通，采樣電容 55進行采樣；當輸入信號37的電壓小于釆樣緩沖輸出模塊43輸出的電壓47，或采樣控制線57 為低電平，采樣開關(guān)關(guān)斷，采樣電容55不進行采樣，保持原狀態(tài)，在本實施例中，所述邏輯 門58為與非門。
所述輸入緩沖器51為第一運算放大器51，第一運算放大器51的正端接輸入信號37,第一 運算放大器51的負端連接運算放大器51的輸出，第一運算放大器51的輸出端連接采樣開關(guān)81。 所述采樣電容55的一端接采樣開關(guān)的輸出，另一端接地。
如圖4所示，所述采樣開關(guān)81是由一個PM0S管72、 一個麗0S管71、 一個反相器73組成； 如圖7所示的采樣開關(guān)是圖4的一種替換。
如圖8所示的采樣開關(guān)是圖4的一種替換，所述采樣開關(guān)81是由一個,0S管72組成；
所述峰值采樣緩沖輸出模塊43為第二運算放大器61組成的跟隨器，所述第二運算放大器 61的正端連接峰值采樣模塊的輸出46，第二運算放大器61的負端連第二接運算放大器61的輸 出端，第二運算放大器的輸出47連接峰值保持模塊44。
所述峰值保持模塊44包括保持開關(guān)82、保持電容66、峰值保持控制線65，當峰值保持控 制線65為高電平，保持開關(guān)82導通，保持電容66進行充電，直到充電到峰值采樣模塊41輸出 的峰值電壓46為止，從而使得峰值采樣模塊41輸出的峰值電壓46轉(zhuǎn)移到峰值保持模塊44的輸 出電壓48;當峰值保持控制線65為低電平，保持開關(guān)82不導通，此時保持電容66維持原來的 電壓值；所述的保持電容66—端連接保持開關(guān)，另一端接地。
如圖4所示，所述保持開關(guān)82是由一個PM0S管74、 一個剛0S管75、 一個反相器76組成。
如圖7所示的保持開關(guān)是圖4的一種替換。
如圖8所示的保持開關(guān)是圖4的一種替換，所述的保持開關(guān)由一個麗OS管組成。 所述的峰值輸出緩沖模塊45由第三運算放大器67接成的跟隨器組成，所述的第三運算放 大器67的正端連接峰值保持模塊45的輸出48,第三運算放大器67的負端連接第三運算放大器 67的輸出端，第三運算放大器67的輸出端為峰值采樣保持電路的輸出。所述清零模塊42是由NM0S管60和清零控制線59組成，所述剛OS管60的漏端接峰值采樣模 塊41的輸出46， NM0S管60的源端接地，清零控制線59控制雨0S管的柵極，當清零控制線59為 高電平時，NM0S管60對地導通，使得采樣電容55上的上一周期峰值采樣的電壓進行放電；當 清零控制線59為低電平時，NMOS管60不導通，采樣電容的電壓維持上一周期的峰值采樣的電 壓；
所述輸入信號37為直流信號或交流信號。 如圖5所示，為圖4的直流電壓輸入37的各點波形圖。 如圖6所示，為圖4的交流電壓輸入37的各點波形圖。 圖9為圖8的直流電壓輸入的各點波形圖。 圖10為圖8的交流電壓輸入的各點波形圖。
如圖5, 6， 9， IO所示，峰值采樣控制線57、峰值保持控制線65和清零控制線59在每個周 期內(nèi)依次進行控制，這三個控制線都是當高電平時有效的，即當峰值采樣控制線57為高電平 時進行采樣，當峰值保持控制線65為高電平時進行峰值電壓保持，當清零控制線59為高電平 時對峰值采樣的電壓進行清零處理。
如圖11所示，峰值采樣保持電路的應用系統(tǒng)，包括主變壓器31、兩個整流的肖特基二極 管32和33、兩個分壓電阻34和35、濾波電容36、峰值采樣保持電路39。
所述變壓器31為計算機電源的主變壓器，在變壓器的副邊產(chǎn)生出與匝數(shù)比成比例的電壓；
所述兩個肖特基二極管32和33整流副邊產(chǎn)生的電壓，兩個肖特基二極管分別接在副邊兩 個抽頭的兩端，肖特基二極管PN結(jié)正向為從主變壓器副邊到分壓電阻；
所述電阻34和35是分壓作用，通過這兩電阻的分壓可以降低輸入到峰值采樣保持電路39 的電壓，便于芯片對這一電壓進行處理；
所述電容36是對通過整流分壓后的電壓進行濾波，電容的一端接地，另一端接分壓出來 的節(jié)點上，得到電壓進入峰值釆樣保持電路進行處理，當濾波電容容值很大時，峰值采樣保 持電路39的輸入電壓是直流電壓；當濾波電容值很小時，峰值采樣保持電路39的輸入電壓是 交流電壓；
所述的峰值采樣保持電路如前所述。
本發(fā)明公開了一種峰值采樣保持電路，峰值采樣保持方法及應用，并且參照附圖描述了 本發(fā)明的具體實施方式
和效果。應該理解到的是上述實施例只是對本發(fā)明的說明，而不是 對本發(fā)明的限制，任何不超出本發(fā)明實質(zhì)精神范圍內(nèi)的發(fā)明創(chuàng)造，包括但不限于對峰值采樣 電路和峰值保持電路的組成方式的修改、對電路的局部構(gòu)造的變更(如利用本領(lǐng)域技術(shù)人員
13所能想到的技術(shù)方法替換本發(fā)明中的運算放大器和比較器部分內(nèi)部結(jié)構(gòu)的變換)、對元器件的
類型或型號的替換(如對清零模塊的mros進行替換)等，以及采樣開關(guān)和保持開關(guān)的組合進
行修改和其他非實質(zhì)性的替換或修改，均落入本發(fā)明保護范圍之內(nèi)。
權(quán)利要求
1.峰值采樣保持電路，其特征在于包括峰值采樣模塊、峰值采樣緩沖輸出模塊、峰值保持模塊、峰值輸出緩沖模塊和清零模塊所述峰值采樣模塊采樣輸入信號的各個時間點的峰值電壓；所述峰值采樣緩沖輸出模塊對所述峰值電壓進行跟隨，增強所述峰值電壓負載驅(qū)動能力所述峰值保持模塊對峰值采樣緩沖輸出模塊輸出的電壓進行保持；所述峰值輸出緩沖模塊增強所述峰值保持模塊的輸出負載驅(qū)動能力；所述清零模塊在峰值保持模塊輸出電壓后，將峰值采樣模塊輸出的上一周期峰值電壓及時進行清零，以便下一周期進行峰值采樣。
2. 如權(quán)利要求l所述峰值采樣保持電路，其特征在于所述峰值采樣模塊包括輸入緩沖器、比 較器、采樣開關(guān)、采樣電容、邏輯門所述比較器比較輸入信號的電壓與峰值采樣緩沖輸出模塊輸出的電壓，比較器的輸出同 采樣控制線的信號輸入邏輯門，當峰值采樣模塊輸入信號的電壓值大于采樣緩沖輸出模塊輸 出的電壓時，且采樣控制線為有效控制電平的控制下，使得采樣開關(guān)導通，采樣電容進行采 樣；當輸入信號的電壓小于采樣緩沖輸出模塊輸出的電壓，或采樣控制線為無效控制電平的 控制下，采樣開關(guān)關(guān)斷，采樣電容不進行采樣，保持原狀態(tài)；所述輸入緩沖器為第一運算放大器，第一運算放大器的正端接輸入信號，第一運算放大 器的負端連接運算放大器的輸出，第一運算放大器的輸出端連接釆樣開關(guān)；所述采樣電容的一端接采樣開關(guān)的輸出，另一端接地。
3. 如權(quán)利要求2所述峰值采樣保持電路，其特征在于所述采樣開關(guān)由第一PMOS管、第一NM0S 管、第一反相器組成，所述第一PMOS管的漏極連接第一剛OS管的源極并作為采樣開關(guān)管的 一端，所述第一PMOS管的源極連接第一剛OS管的漏極并作為采樣開關(guān)的另一端，所述第一 PMOS管的柵極和第一NMOS的柵極通過第一反向器連接，第一PMOS管或第一畫OS管的柵極連 接所述的邏輯門。
4. 如權(quán)利要求2所述峰值采樣保持電路，其特征在于所述采樣開關(guān)由第一PMOS管、第一隨0S 管、第一反相器組成，所述第一PMOS管的漏極連接第一隱OS管的漏極并作為采樣開關(guān)管的 一端，所述第一PMOS管的源極連接第一醒OS管的源極并作為采樣開關(guān)的另一端，所述第一 PMOS管的柵極和第一麗OS的柵極通過第一反向器連接，第一PMOS管或第一NMOS管的柵極連 接所述的邏輯門。
5. 如權(quán)利要求2所述峰值采樣保持電路，其特征在于所述采樣開關(guān)由第一MOS管組成，所述第 一MOS管的源極和漏極分別作為采樣開關(guān)的兩端，柵極連接所述邏輯門。
6. 如權(quán)利要求l所述峰值采樣保持電路，其特征在于所述峰值釆樣緩沖輸出模塊為第二運算 放大器組成的跟隨器，所述第二運算放大器的正端連接峰值采樣模塊的輸出，第二運算放 大器的負端連接第二運算放大器的輸出端，第二運算放大器的輸出連接峰值采樣保持電 路。
7. 如權(quán)利要求l所述峰值采樣保持電路，其特征在于所述峰值保持模塊包括保持開關(guān)、保持 電容、峰值保持控制線，當峰值保持控制線為有效控制電平，保持開關(guān)導通，保持電容進 行充電，直到充電到峰值采樣模塊輸出的峰值電壓為止，從而使得峰值采樣模塊輸出的峰 值電壓轉(zhuǎn)移到峰值保持模塊的輸出電壓；當峰值保持控制線為無效控制電平，保持開關(guān)不 導通，此時保持電容維持原來的電壓值；所述的保持電容一端連接保持開關(guān)的輸出，另一 端接地。
8. 如權(quán)利要求7所述峰值采樣保持電路，其特征在于所述保持開關(guān)是由第二PMOS管、第二固OS 管、 一個反相器組成，所述第二PMOS管的漏極連接NMOS管的源極并作為保持開關(guān)管的一端， 所述第二PMOS管的源極連接第二NMOS管的漏極并作為保持開關(guān)的另一端，所述第二PMOS 管的柵極和第二醒OS的柵極通過反向器連接，第二PMOS管或第二NMOS管的柵極連接所述保 持控制線。
9. 如權(quán)利要求7所述峰值采樣保持電路，其特征在于所述保持開關(guān)由第二MOS管組成，所述第 二MOS管的源極和漏極分別作為采樣開關(guān)的兩端，柵極連接所述保持控制線。
10. 如權(quán)利要求I所述峰值采樣保持電路，其特征在于所述峰值輸出緩沖模塊為由第三運算放 大器構(gòu)成的跟隨器組成，所述的第三運算放大器的正端連接峰值保持模塊的輸出，第三運 算放大器的負端連接第三運算放大器的輸出端，第三運算放大器的輸出端為峰值輸出緩沖 模塊電路的輸出。
11. 如權(quán)利要求l所述峰值采樣保持電路，其特征在于所述清零模塊是由一個mK)S管和清零控 制線組成，所述醒OS管的漏端接峰值采樣模塊的輸出，隨OS管的源端接地，清零控制線控 制函OS管的柵極，當清零控制線為有效控制電平時，剛OS管對地導通，使得采樣電容的上 一周期峰值采樣的電壓進行放電；當清零控制線為無效控制電平時，畫OS管不導通，采樣 電容上的電壓維持上一周期的峰值采樣的電壓。
12. 如權(quán)利要求l所述峰值采樣保持電路，其特征在于輸入信號為直流信號或交流信號。
13. 如權(quán)利要求2、 7、 ll所述的峰值采樣控制線、峰值保持控制線和清零控制線在每個周期內(nèi) 依次進行控制。
14. 峰值采樣保持的方法，其特征在于包括如下步驟(1) 釆樣輸入信號的各個時間點的峰值電壓；(2) 對所述峰值電壓進行跟隨，增強峰值電壓，輸出跟隨電壓，同時該步驟輸出的保 持電壓反饋給步驟(1)進行采樣比較；(3) 對步驟(2)輸出的跟隨電壓進行保持，同時該步驟輸出保持電壓；(4) 對步驟(3)的輸出的保持電壓進行增強后作為峰值輸出電壓；(5) 對峰值采樣電壓進行清零，以便下一周期進行峰值采樣；(6) 重復步驟(1) — (5)。
15. 如權(quán)利要求14所述峰值釆樣保持的方法，其特征在于所述步驟(1)實現(xiàn)的方法為通過 比較器比較輸入信號的電壓值與步驟(2)反饋的保持電壓，所述比較器的輸出同采樣控 制線的信號輸入邏輯門，當輸入信號的電壓大于步驟(2)輸出的保持電壓，且采樣控制 線為有效控制電平時，采樣開關(guān)導通，釆樣電容對輸入信號進行采樣；當輸入信號的電壓 小于步驟(2)輸出的保持電壓，或采樣控制線為無效控制電平時，采樣開關(guān)關(guān)斷，采樣 電容不進行采樣，保持原狀態(tài)。
16. 如權(quán)利要求14所述峰值采樣保持的方法，其特征在于所述步驟(2)實現(xiàn)的方法為通過第二運算放大器實現(xiàn)對峰值電壓的跟隨。
17. 如權(quán)利要求14所述峰值釆樣保持的方法，其特征在于所述歩驟(3)實現(xiàn)的方法為當峰 值保持控制線為有效控制電平時，保持開關(guān)導通，保持電容進行充電，直到充電到步驟(l) 輸出的的峰值電壓為止，從而使得峰值電壓轉(zhuǎn)移到保持電壓；當峰值保持控制線為無效控 制電平，保持開關(guān)不導通，此時保持電容維持原來的電壓值。
18. 如權(quán)利要求14所述峰值采樣保持的方法，其特征在于所述步驟(4)實現(xiàn)的方法為通過 第三運算放大器實現(xiàn)對保持電壓的跟隨。
19. 如權(quán)利要求14所述峰值采樣保持的方法，其特征在于所述步驟(5)實現(xiàn)的方法為清零 控制線控制MOS管的柵極，當清零控制線為有效控制電平時，M0S管對地導通，使得采樣電 容的上一周期峰值采樣的電壓進行放電；當清零控制線為無效控制電平時，M0S管不導通， 采樣電容上的電壓維持上一周期的峰值采樣的電壓。
20. 峰值采樣保持電路的應用系統(tǒng)，包括主變壓器、兩個整流的肖特基二極管3、兩個分壓電 阻、濾波電容、峰值采樣保持電路所述變壓器為計算機電源的主變壓器，在變壓器的副邊產(chǎn)生出與匝數(shù)比成比例的電壓； 所述兩個肖特基二極管整流副邊產(chǎn)生的電壓，兩個肖特基二極管分別接在副邊兩個抽頭 的兩端，肖特基二極管PN結(jié)正向為從主變壓器副邊到分壓電阻；所述兩個電阻是分壓作用，通過這兩電阻的分壓可以降低輸入到峰值釆樣保持電路的電 壓，便于芯片對這一電壓進行處理；所述電容是對通過整流分壓后的電壓進行濾波，電容的一端接地，另一端接分壓出來的 節(jié)點上，得到電壓進入峰值采樣保持電路進行處理，當濾波電容容值很大時，峰值采樣保持 電路的輸入電壓是直流電壓；當濾波電容容值很小時，峰值采樣保持電路的輸入電壓是交流 電壓；所述峰值采樣保持電路包括峰值采樣模塊、峰值采樣緩沖輸出模塊、峰值保持模塊、峰 值輸出緩沖模塊和清零模塊-其中，所述峰值采樣模塊采樣輸入信號的各個時間點的峰值電壓；其中，所述峰值采樣緩沖輸出模塊對所述峰值電壓進行跟隨，增強所述峰值電壓負載驅(qū) 動能力；其中，所述峰值保持模塊對峰值采樣緩沖輸出模塊輸出的電壓進行保持； 其中，所述峰值輸出緩沖模塊增強所述峰值保持模塊的輸出負載驅(qū)動能力； 其中，所述清零模塊在峰值保持模塊輸出電壓后，將峰值采樣模塊輸出的上一周期峰值電壓及時進行清零，以便下一周期進行峰值采樣。
21.如權(quán)利要求20所述峰值采樣保持電路的應用系統(tǒng)，其特征在于所述峰值采樣模塊包括輸入緩沖器、比較器、采樣開關(guān)、采樣電容、邏輯門 所述比較器比較輸入信號的電壓與峰值采樣緩沖輸出模塊輸出的電壓，比較器的輸出同采樣控制線的信號輸入邏輯門，當峰值采樣模塊輸入信號的電壓值大于采樣緩沖輸出模塊輸出的電壓時，且采樣控制線為有效控制電平的控制下，使得釆樣開關(guān)導通，采樣電容進行采樣當輸入信號的電壓小于采樣緩沖輸出模塊輸出的電壓，或采樣控制線為無效控制電平的控制下，采樣開關(guān)關(guān)斷，采樣電容不進行采樣，保持原狀態(tài)；所述輸入緩沖器為第一運算放大器，第一運算放大器的正端接輸入信號，第一運算放大器的負端連接第一運算放大器的輸出，第一運算放大器的輸出端連接采樣開關(guān)； 所述采樣電容的一端接采樣開關(guān)的輸出，另一端接地；所述峰值采樣緩沖輸出模塊為第二運算放大器組成的跟隨器，所述第二運算放大器的正 端連接峰值采樣模塊的輸出，第二運算放大器的負端連接第二運算放大器的輸出端，第二運 算放大器的輸出連接峰值保持模塊；所述峰值保持模塊包括保持開關(guān)、保持電容、峰值保持控制線，當峰值保持控制線為有 效控制電平，保持開關(guān)導通，保持電容進行充電，直到充電到峰值采樣模塊輸出的峰值電壓為止，從而使得峰值采樣模塊輸出的峰值電壓轉(zhuǎn)移到峰值保持模塊的輸出電壓；當峰值保持 控制線為無效控制電平，保持開關(guān)不導通，此時保持電容維持原來的電壓值；所述的保持電 容一端連接保持開關(guān)的輸出，另一端接地；所述峰值輸出緩沖模塊為由第三運算放大器構(gòu)成的跟隨器組成，所述第三運算放大器的 正端連接峰值保持模塊的輸出，第三運算放大器的負端連接第三運算放大器的輸出端，第三 運算放大器的輸出端為峰值采樣保持電路的輸出。所述清零模塊是由一個陋OS管和清零控制線組成，所述麗OS管的漏端接峰值采樣模塊的 輸出，應OS管的源端接地，清零控制線控制NMOS管的柵極，當清零控制線為有效控制電平時， NMOS管對地導通，使得采樣電容的上一周期峰值采樣的電壓進行放電當清零控制線為無效 控制電平時，剛0S管不導通，采樣電容上的電壓維持上一周期的峰值采樣的電壓。
全文摘要
本發(fā)明公開了峰值采樣保持電路和峰值采樣保持方法。峰值采樣保持電路包括峰值采樣模塊、峰值采樣緩沖輸出模塊、峰值保持模塊、峰值輸出緩沖模塊和清零模塊所述峰值采樣模塊采樣輸入信號的各個時間點的峰值電壓；所述峰值采樣緩沖輸出模塊對所述峰值電壓進行跟隨，并增強所述峰值電壓的負載驅(qū)動能力；所述峰值保持模塊對峰值采樣緩沖輸出模塊輸出的電壓進行保持；所述峰值輸出緩沖模塊增強所述峰值保持模塊的輸出負載能力；所述清零模塊在峰值保持模塊輸出電壓后，將峰值采樣模塊輸出的上一周期峰值電壓及時進行清零，以便下一周期進行峰值采樣。利用本發(fā)明可以較好地再現(xiàn)輸入信號的峰值，并可將峰值采樣保持電路應用到電源系統(tǒng)上。
文檔編號G11C27/02GK101615432SQ20091010130
公開日2009年12月30日 申請日期2009年7月29日 優(yōu)先權(quán)日2009年7月29日
發(fā)明者姚云龍, 王文建 申請人:杭州士蘭微電子股份有限公司