專利名稱：可編程導(dǎo)體隨機存取存儲器以及向其中寫入的方法
可編程導(dǎo)體隨機存取存儲器以及向其中寫入的方法
本申請是申請日為2002年12月16日、申請?zhí)枮?2828147.0、 發(fā)明名稱為"可編程導(dǎo)體隨機存取存儲器以及向其中寫入的方法"的 申請的分案申請。
背景技術(shù)：
1. 發(fā)明領(lǐng)域
本發(fā)明涉及集成存儲電路。更具體來講，它涉及用于把數(shù)據(jù)寫入 可編程導(dǎo)體隨機存取存儲器(PCRAM)單元的方法。
2. 先有技術(shù)的說明
DRAM集成電路陣列已經(jīng)存在了三十年以上，通過半導(dǎo)體制造 技術(shù)和電路設(shè)計技術(shù)的進步，已經(jīng)實現(xiàn)了它們在存儲容量上的顯著增 加。這兩種技術(shù)的極大進步也實現(xiàn)了越來越高的集成度，這允許顯著 減小存儲陣列尺寸和成本，以及增加加工產(chǎn)量。
作為基本元件，DRAM存儲單元通常包括存取晶體管(開關(guān))和電 容器，用于存儲電荷形式的二進制數(shù)據(jù)比特。 一種極性的電荷通常存 儲在電容器中以表示邏輯"高"(例如二進制"1"),而相反極性的 存儲電荷表示邏輯"低"(例如二進制"0" )。 DRAM的基本缺陷在 于，電容器中的電荷最終會泄漏，必須采取預(yù)防措施來"刷新，，電容 器電荷，否則存儲單元所存儲的數(shù)據(jù)比特會丟失。
另一方面，作為基本元件，傳統(tǒng)SRAM的存儲單元包括一個或 多個存取晶體管以及經(jīng)過互連而用作雙穩(wěn)鎖存器的兩個或兩個以上 集成電路器件形式的存儲元件。這種雙穩(wěn)鎖存器的 一個實例是一對交 叉耦合反相器。雙穩(wěn)鎖存器不需要象DRAM存儲單元那樣被"刷新"， 只要它們持續(xù)接收電源電壓，便會長時期可靠地存儲數(shù)據(jù)比特。但是，這種存儲單元需要更大量的晶體管，從而要求比簡單DRAM單元更 多的硅資源，而且比DRAM單元汲取更多功率。
繼續(xù)嘗試識別能夠存儲數(shù)據(jù)狀態(tài)且不需要大量刷新的其它形式 的存儲元件。最近的研究集中于可經(jīng)過編程以呈現(xiàn)高或低穩(wěn)定歐姆狀 態(tài)的電阻材料。這種材料的可編程電阻元件可編程(設(shè)置)為高阻態(tài)以 存儲例如二進制"1"數(shù)據(jù)比特，或者可編程為低阻態(tài)以存儲二進制 "0"數(shù)據(jù)比特。然后，通過檢測提供由存取器件經(jīng)由電阻存儲元件 切換的電流的讀出電壓的幅度，從而指明先前已經(jīng)被編程到的穩(wěn)定阻 態(tài)，可取回所存儲的數(shù)據(jù)比特。
一種特別有前景的可編程雙穩(wěn)電阻材料稱為可編程金屬化材料， 又稱作可編程導(dǎo)體材料。由這種材料組成的存儲元件具有穩(wěn)定靜止高 阻態(tài)，但可通過在存儲元件上施加適當電壓而編程為穩(wěn)定低阻態(tài)。施 加到存儲元件上的適當幅度的反向電壓可恢復(fù)高阻態(tài)。通過在可編程 導(dǎo)體材料的表面上或穿過該表面生長導(dǎo)電枝晶來產(chǎn)生低阻態(tài)?？删幊?導(dǎo)體存儲元件是非易失性的，因為低阻態(tài)不需要被刷新，或者如果需 要刷新，則要經(jīng)過較長時期，例如數(shù)天或數(shù)星期。
一種示范可編程導(dǎo)體材料包括具有擴散在其中的金屬離子的硫 屬玻璃材料。具體實例是擴散有銀(Ag)離子的鍺:硒(GexSe^)。把銀離 子擴散到鍺:硒材料中的一種方法是首先蒸發(fā)鍺:硒玻璃，然后例如通 過濺射、物理汽相淀積或本領(lǐng)域已知的其它技術(shù)，在玻璃上淀積薄的 銀層。銀層最好是用小于600納米的波長的電磁能量來照射，使得能 量透過銀并傳送到銀/玻璃分界面，從而破壞硫?qū)俨牧系牧驅(qū)冁I。因 此，Ge:Se玻璃摻雜了銀。在硫?qū)俨Ａ祥g隔的位置設(shè)置電極，以便 提供用于寫入和讀取存儲元件的電壓。
目前，用于把數(shù)據(jù)寫入可編程導(dǎo)體存儲元件的電路正在開發(fā)中。 與從高阻態(tài)到低阻態(tài)寫入可編程導(dǎo)體存儲元件相關(guān)的 一 個問題在于， 驅(qū)動器用來以高電流提供寫入電壓， 一旦存儲元件轉(zhuǎn)換到低阻態(tài)，則 驅(qū)動器仍然提供高電流。這導(dǎo)致功率浪費。發(fā)明概述
本發(fā)明提供一種改進的寫入電路和方法，用于寫入可編程導(dǎo)體隨
機存取存儲器(PCRAM)單元，它減少了浪費的功率。這通過利用l&存 在位線的寄生電容中的能量提供用于可編程導(dǎo)體存儲元件的寫入電 壓來實現(xiàn)。第一預(yù)定電壓被施加到可編程導(dǎo)體存儲元件的第一端子， 位線被充電至第二預(yù)定電壓。存取晶體管把預(yù)充電位線耦合到存儲元 件的第二端子，以及第 一和第二電壓的幅度和極性使存儲元件被寫為
預(yù)期阻態(tài)。如果第一預(yù)定電壓保持恒定，則把存儲元件寫到表示二進 制值的特定電阻可通過把兩個不同的電壓用于笫二電壓來控制。由于 沒有提供電流的驅(qū)動器用來寫入存儲元件，因此減少了浪費的電流。
附圖簡介
通過以下參照附圖提供的對本發(fā)明的優(yōu)選實施例的詳細說明，本 發(fā)明的上述及其它優(yōu)點和特點將變得更加明顯，其中


圖1說明根據(jù)本發(fā)明的一個示范實施例、采用多個PCRAM存儲 單元的存儲器陣列；
圖2說明圖1的PCRAM存儲單元；
圖3A表示描述根據(jù)本發(fā)明的一個示范實施例的操作流程的流程
圖3B說明圖1的PCRAM存儲單元上的電壓配置；
圖4說明根據(jù)本發(fā)明的一個備選實施例、采用多個PCRAM存儲
單元的存儲器陣列；以及
圖5說明根據(jù)本發(fā)明的一個示范實施例、包含PCRAM存儲器的
基于處理器的系統(tǒng)的框圖。
優(yōu)選實施例的詳細說明
參照圖l-5所示的示范實施例來描述本發(fā)明?？梢詫崿F(xiàn)其它實施 例，并且可對所公開的實施例進行其它變更，只要沒有背離本發(fā)明的精神或范圍。
術(shù)語"銀"不僅用來包括元素銀，而且包括具有其它痕量金屬的 銀或者與半導(dǎo)體工業(yè)中已知的其它金屬的各種合金組合中的銀，只要 這種銀合金是導(dǎo)電的并且銀的物理和電特性保持不變。同樣，術(shù)語 "鍺，，和"硒"不僅用來包括元素鍺和硒，而且包括具有其它痕量金 屬的鍺和硒或者與半導(dǎo)體工業(yè)中已知的其它金屬的各種合金組合中 的鍺和硒，只要鍺和硒的物理和電特性保持不變。
圖1說明具有多個行線110、 112、 114和位(列)線116、 118、 120 的存儲器陣列100。在行和位線的各交叉點上，形成了 PCRAM單元、 如存儲單元122。各存儲單元(如122)包含存取晶體管124和可編程 導(dǎo)體存儲元件126?？删幊虒?dǎo)體存儲元件可由摻雜Ag的Se:Ge的硫 屬玻璃成分構(gòu)成。在題為"可用于存儲器件及形成方法的硫?qū)俨ＡУ?化學計量，，的美國申請序號09/941544中描述了用于元件126的適當 的材料成分，通過引用將其公開結(jié)合于本文中。根據(jù)本發(fā)明的示范實 施例，用作存儲元件的鍺:硒玻璃是從一系列鍺:硒玻璃中選取的，其 化學計量處于第一化學計量范圍Ri,包括Ge!sSe82(在摻雜約為30% 或以下時具有Ag的最大原子百分率)一直到Ge2gSe72(在摻雜約為20 %或以下時具有Ag的最大原子百分率)，而且具有通式 (Gex!Se,-xi)mAgyi，其中18《Xl<28, y！表示適合的銀(Ag)原子百分 率，這是將玻璃保持在玻璃形成區(qū)域的最大量。
可編程導(dǎo)體存儲元件126的第一端子150耦合到公共單元板128。 各存取晶體管124的一個源/漏端子耦合到相應(yīng)的位線(如118),各存 取晶體管124的另一個源/漏端子耦合到可編程導(dǎo)體存儲元件126的 第二端子152。各位線116、 118、 120還耦合到預(yù)充電電路130，使 得位線可被預(yù)充電到兩個預(yù)定值(例如為或者大約為Vdd以及為或者 大約為地電壓)其中之一，下面將會描述。另外還對列線(如圖1的118) 表示了寄生電容132，用來例如寫入存儲單元122。寄生電容具有約 500 fF的值，但這個值可隨位線和存儲器陣列體系結(jié)構(gòu)而改變。參見圖2,較為詳細地說明存儲單元122的示意圖。位線118耦 合到預(yù)充電電路130,并且還耦合到存取晶體管124的第一源/漏端 子，以及耦合到多個其它存取晶體管的相應(yīng)的第一源/漏端子。存取 晶體管124以及其它存取晶體管表示為n型互補金屬氧化物半導(dǎo)體 (CMOS)晶體管。但是，存取晶體管124可方便地由p型CMOS晶體 管代替，只要其它元件和電壓的相應(yīng)極性進行相應(yīng)的修改。可編程存 儲元件126的第一端子150耦合到公共單元板128。晶體管124的第 二源/漏端子耦合到可編程導(dǎo)體存儲元件126的第二端子。如上所述， 可編程導(dǎo)體存儲元件126可由摻雜了銀的Ge:Se硫?qū)俨Ａе瞥?，但?可使用本領(lǐng)域的技術(shù)人員已知的其它可編程導(dǎo)體材料?？删幊虒?dǎo)體存 儲元件126耦合到多個存儲單元的公共單元板128。單元板128連接 到用于向單元板128提供預(yù)定電壓電平(例如為或者約為Vdd/2)的電 壓端子。圖2所示的各存取晶體管124的柵極連接到相應(yīng)的行線114。 當足夠的電壓施加到行線、例如114時，使相關(guān)的存取晶體管124導(dǎo) 通并導(dǎo)電。按照以下所述方式選擇4亍線114、位線118和單元才反128 的電壓，從而啟用可編程導(dǎo)體存儲元件126的讀和寫操作。
圖3A和3B分別表示描迷根據(jù)本發(fā)明的一個示范實施例的存儲 單元122的寫操作的流程圖和電壓圖表。在此示范處理流程中，假定 可編程導(dǎo)體存儲單元的以下參數(shù)(i)從低阻態(tài)寫到高阻態(tài)所需的元件 126兩端的電壓為0.25 V; (ii)所需電流約為10 ju A; (iii)/人高阻態(tài)寫 到低阻態(tài)所需的元件126兩端的電壓為-0.25V; (iv)所需電流約為10 luA; (v)低阻態(tài)約為10KQ;以及(vi)高阻態(tài)為大于IOMQ的任何值。 應(yīng)該十分清楚，根據(jù)可編程導(dǎo)體存儲元件126的材料成分和尺寸，可 為PCRAM單元選擇其它參數(shù)，只要未背離本發(fā)明的精神和范圍。
參照圖3A和圖3B,寫入過程在處理階段300開始。在階段302, 位線、如位線118首先^l預(yù)充電為或者大約為GND或Vdd，耳又決于 該單元被編程為高阻態(tài)還是低阻態(tài)。如果單元轉(zhuǎn)為高阻態(tài)，則位線 118需要被預(yù)充電為地電壓，如果單元轉(zhuǎn)為低阻態(tài)，則位線需要被預(yù)充電為或者大約為Vdd。位線118經(jīng)由分別耦合到位線118的預(yù)充電 電路130 ^皮預(yù)充電為預(yù)定電壓。為了此示范描述，，i定位線電壓為 VI，存取晶體管124上的電壓降為V2,存儲元件126兩端的電壓為 V3,單元板電壓為V4,以及字線(晶體管l24的柵極)電壓為V5，如 圖3B所示。另夕卜還假定Vdd為2.5V。因此，單元板128連接到V4 的預(yù)定電壓，該電壓為或者約為Vdd/2、例如1.25V。注意，可編程 導(dǎo)體存儲元件126已經(jīng)根據(jù)存儲元件被寫為低阻態(tài)(其中V3 -0.25V) 或者被寫為高阻態(tài)(其中V3-0.25V)對電壓寫入極性V3進行反向。另 外，寫為高阻態(tài)也被視為擦除操作。因此，如果單元122轉(zhuǎn)為低阻態(tài)， 則需要把位線118預(yù)充電為或者約為Vdd。但是，如果單元轉(zhuǎn)為高阻 態(tài)，則位線118需要^^皮預(yù)充電為或者約為地電壓。
一旦位線被預(yù)充電，則通過4巴預(yù)定電壓V5施加到所選行線上來 在處理階段304燒制該行線。處理階段300還表明，單元板保持為或 者大約為Vdd/2。在本例中，為或者約為2.5V(Vdd)的預(yù)定行線電壓 V5足以使存取晶體管124導(dǎo)通。由于V1-2.5V、 V4=1.25V,因此存 取晶體管上的電壓降V2約為1 V(即伏特加上晶體管的電阻)。這留下 存儲元件126兩端的0.25V的電壓V3,足以把它從高阻態(tài)編程為低 阻態(tài)，或者保持先前編程的低阻態(tài)不變。
如果位線118被預(yù)充電到VI,等于或者約為地電壓，晶體管上 的電壓降V2約為0.2V，則存儲元件126兩端的電壓V3為-1.05V， 足以把它從低阻態(tài)編程為高阻態(tài)(又稱作擦除)或保持先前編程的高 阻態(tài)不變。
處理階段308表明，存儲元件126兩端施加的電壓通過存儲元件 放電，從而在其中寫入所選電阻值。通過采用位線118的寄生電容 132來保持預(yù)充電電壓，消除了采用連接到電壓源的晶體管驅(qū)動位線 118的需要，從而在寫操作過程中減少電流消耗。最后，在處理階段 310,在寫操作結(jié)束時的位線118的電壓下降到小于施加的單元板電 壓V4的值，例如， < 等于或約等于Vdd/2。為了讀取存儲單元122的內(nèi)容，或者更具體來講，為了讀取存儲 單元122的可編程導(dǎo)體存儲元件126的電阻值，低于+0.25V的電壓 差凈皮施加到可編程導(dǎo)體存〗渚元件126的兩端。例如，0.2V的電壓可 用于讀操作。這可通過讀操作期間適當選擇電壓來實現(xiàn)。例如，2.45 V的位線118的電壓VI和1伏的電壓降V2將在存儲元件126兩端 產(chǎn)生0.2V。
現(xiàn)在參照圖4，采用多個可編程導(dǎo)體存儲單元122的存儲陣列400 表示為包括寄生電容132以及電容器134和晶體管136。前面結(jié)合圖 1所述的那些項目具有同樣的參考標號，因此這里不再進行描述。電 容器134被添加到列線118,以便在例如由電容132提供的列線118 上的寄生電容不是高到足以存儲預(yù)充電電壓時提供附加電容。因此， 可根據(jù)需要為寫操作提供一個或多個附加電容器134。晶體管136在 預(yù)充電操作之前或者在預(yù)充電操作時被啟用，從而把一個或多個添加 的電容器134耦合到位線118。在寫操作之后，晶體管136 "截止"， 從而消除位線118上的附加電容，以免干擾存儲器陣列100的其它操 作的定時。
圖5說明一種處理器系統(tǒng)500的框圖，其中包括結(jié)合圖1-4所述 的可編程導(dǎo)體隨機存取半導(dǎo)體存儲器。例如，結(jié)合圖1-4所述的 PCRAM存儲器陣列100可以是可配置為插入式存儲器模塊的隨機存 取存儲器(RAM)508的組成部分?；谔幚砥鞯南到y(tǒng)500可以是計算 機系統(tǒng)或其它任何處理器系統(tǒng)。系統(tǒng)500包括中央處理器(CPU)502、 例如微處理器，它通過總線520與軟盤驅(qū)動器512、 CDROM驅(qū)動器 514和RAM 508進行通信。必須指出，總線520可以是常用于基于 處理器的系統(tǒng)的一系列總線和橋接器，但只是為了便于說明，總線 520被表示為單一總線。輸入/輸出(1/0)裝置(如監(jiān)視器)504、 506也可 連接到總線520，但不是實施本發(fā)明所必需的。基于處理器的系統(tǒng)500 還包括只讀存儲器(ROM)510，它也可用來存儲軟件程序。雖然圖5 的框圖僅說明一個CPU 502，但圖5的系統(tǒng)也可配置為用于執(zhí)行并行處理的并行處理器機器。
雖然已經(jīng)結(jié)合當時已知的優(yōu)選實施例詳細描述了本發(fā)明，但應(yīng)該 容易理解，本發(fā)明不限于所公開的實施例。相反，本發(fā)明可修改為結(jié) 合前面沒有說明的任何數(shù)量的變化、改變、替換或等效配置，但它們 與本發(fā)明的精神和范圍一致。例如，雖然已經(jīng)結(jié)合具體的電壓電平來 描述本發(fā)明，但應(yīng)該十分清楚，可使用與本文所述的那些電壓電平極 為不同的電壓電平。另外，雖然已經(jīng)結(jié)合存儲元件126的具體極性來 描述本發(fā)明，但本領(lǐng)域的技術(shù)人員理解，該極性可以反向，為寫操作 產(chǎn)生施加到晶體管、單元板和數(shù)字線上的不同電壓電平。因此，本發(fā) 明不受上述說明或附圖的限制，而只受所附權(quán)利要求的范圍的限制。
權(quán)利要求
1.一種操作存儲單元的方法，所述方法包括提供由位線、行線和公共電壓端子來尋址的存儲單元；把位線預(yù)充電為第一電壓并且利用所述位線的寄生電容保持所述預(yù)充電；把第二電壓施加到公共電壓端子；以及通過激活行線把存儲元件連接到所述位線，其中所述連接允許所述存儲元件上的電壓足以將所述存儲元件編程為一種阻態(tài)。
2. 如權(quán)利要求1所述的方法，其特征在于，所述第二電壓大于 所述第一電壓。
3. 如權(quán)利要求1所述的方法，其特征在于，所述第一電壓大于 所述第二電壓。
4. 如權(quán)利要求1所述的方法，其特征在于，還包括有選擇地才巴 至少 一個電容器耦合到所述位線以接收和存儲所述第 一 電壓。
5. 如權(quán)利要求4所述的方法，其特征在于，還包括操作晶體管 以有選擇地把所述至少 一個電容器耦合到所述位線。
6. 如權(quán)利要求1所述的方法，其特征在于，所述位線具有大約 500 fF的寄生電容。
7. 如權(quán)利要求1所述的方法，其特征在于，所述存儲元件包括 摻雜了銀的Ge:Se玻璃成分。
8. 如權(quán)利要求1所述的方法，其特征在于，所述連接還包括使 晶體管能夠把所述第二端子連接到所述位線。
9. 如權(quán)利要求8所述的方法，其特征在于，所述晶體管通過行 線的激活而導(dǎo)通。
10. —種存儲單元，包括 錄u屬存4諸元4牛；第一存儲器線，用于尋址所述存儲單元和多個其它存儲單元； 用于有選擇地把所述第 一存儲器線預(yù)充電為第一或第二電壓的電路；用于把第三電壓提供給所述存儲單元和其它存儲單元的公共電 路；以及用于在所述第一存儲器線巳經(jīng)被預(yù)充電之后可轉(zhuǎn)換地通過所述 硫?qū)俅鎯υ詈纤龅谝淮鎯ζ骶€和公共電路的器件，所述器件使 電壓被施加到所述硫?qū)俅鎯υ?，所述電壓足以在所述硫?qū)俅鎯υ?件中寫入兩個阻態(tài)之一，這要根據(jù)在所述存儲器線上預(yù)充電到所述第 一電壓還是第二電壓而定。
11. 如權(quán)利要求10所述的存儲單元，其特征在于，所述第三電 壓處于所述第一和第二電壓之間。
12. 如權(quán)利要求10所述的存儲單元，其特征在于，所述第一存 儲器線包括用于保持所施加的預(yù)充電電壓的寄生電容。
13. 如權(quán)利要求10所述的存儲單元，其特征在于，還包括耦合 到所述第 一存儲器線以接收和保持所述預(yù)充電電壓的至少 一個電容 器。
14. 如權(quán)利要求13所述的存儲單元，其特征在于，還包括開關(guān) 器件，用于有選擇地把所述至少 一個電容器耦合到所述第 一存儲器 線。
15. 如權(quán)利要求12所述的存儲單元，其特征在于，所述第一存 儲器線具有大約500 fF的寄生電容。
全文摘要
本發(fā)明提供一種改進的寫入電路和方法，用于寫入可編程導(dǎo)體隨機存取存儲器(PCRAM)單元。該方法包括把位線預(yù)充電為第一電壓以及把第二電壓施加到硫?qū)俅鎯υ牡谝欢俗?。把硫?qū)俅鎯υ牡诙俗佑羞x擇地耦合到位線，以便在存儲元件上產(chǎn)生足以把預(yù)定阻態(tài)寫入該元件的電壓。第一電壓可采用兩個不同的值來把兩個不同的阻態(tài)編程到存儲元件中。
文檔編號G11C16/10GK101615426SQ20091016558
公開日2009年12月30日 申請日期2002年12月16日 優(yōu)先權(quán)日2001年12月20日
發(fā)明者G·哈斯 申請人:微米技術(shù)有限公司