專利名稱:不對稱靈敏放大器的制作方法
技術(shù)領(lǐng)域:
本發(fā)明通常涉及一種半導(dǎo)體存儲(chǔ)器件,尤其涉及判斷存儲(chǔ)器單元狀態(tài)的檢測電路。
背景技術(shù):
半導(dǎo)體在集成電路中具有廣泛應(yīng)用,包括個(gè)人電腦、音頻裝置、視頻裝置、多媒體 裝置、數(shù)字?jǐn)?shù)據(jù)裝置、通訊裝置等等。在大量上述應(yīng)用中使用的一種類型的半導(dǎo)體器件是半 導(dǎo)體存儲(chǔ)裝置,例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、只讀存儲(chǔ) 器(R0M)、閃存等等。 利用ROM的非易失性以及在無電源的情況下仍能夠持續(xù)信息存儲(chǔ),因此半導(dǎo)體存 儲(chǔ)器裝置允許實(shí)現(xiàn)大量數(shù)據(jù)的存儲(chǔ)。另一方面,隨機(jī)存取存儲(chǔ)器(RAM)可允許對其中保存 的信息進(jìn)行快速和隨機(jī)的存取,但是為易失性,因此需要電源和/或持續(xù)的周期更新來維 持信息完整。 半導(dǎo)體存儲(chǔ)裝置通常以單個(gè)存儲(chǔ)單元組成的大型兩維陣列設(shè)置。每行的存儲(chǔ)單 元可以由行選擇線(通常也稱作為字線)進(jìn)行選擇,并且每列的存儲(chǔ)單元可以由列選擇線 (通常稱作為位線)進(jìn)行選擇。位于有源字線和有源位線交叉部的存儲(chǔ)單元可以具有寫入 其中或者從中寫出的信息。 從存儲(chǔ)單元中讀出信息或者向存儲(chǔ)單元寫入信息可以由靈敏放大器執(zhí)行。例如,
通過對連接到存儲(chǔ)單元(該存儲(chǔ)單元可以是位于有源字線和位線交叉部的存儲(chǔ)單元)的位
線上的電壓或電流變化進(jìn)行檢測,靈敏放大器可以從存儲(chǔ)單元中讀出信息。 通常,由于寬電壓擺動(dòng)(或者寬電流擺動(dòng))相比小的電壓擺動(dòng)(或小的電流擺動(dòng))
可能花費(fèi)更長的時(shí)間出現(xiàn),因此能夠精確判斷在使用小電壓擺動(dòng)的存儲(chǔ)單元中存儲(chǔ)的信息
的靈敏放大器是希望得到的。通過能夠利用小電壓偏擺,靈敏放大器能夠縮短存儲(chǔ)器存取
時(shí)間,由此改善了半導(dǎo)體存儲(chǔ)裝置的性能。隨著兩維陣列存儲(chǔ)單元通過將越來越多的存儲(chǔ)
單元接合到每個(gè)字線和位線而變得更大,由此增加了這些字線和位線的電容性負(fù)載,小電
壓偏擺變得更為關(guān)鍵。增加的電容性負(fù)載減緩了電壓的擺動(dòng)。 圖la顯示了現(xiàn)有技術(shù)的靈敏放大器100。靈敏放大器100使用與非邏輯門105來 判斷保存在存儲(chǔ)單元中的信息。與非邏輯門105的使用可以導(dǎo)致高的閾值電壓,常常大于 100mV(通常在300到400mV的等級上)。這可以顯著地影響靈敏放大器100的速度性能, 尤其是隨著存儲(chǔ)單元的數(shù)量增加。 圖lb顯示了現(xiàn)有技術(shù)的單端對稱差分靈敏放大器150。靈敏放大器150使用交 叉耦合鎖存器155來判斷保存在存儲(chǔ)單元中的信息。此外,靈敏放大器150包括一對晶體 管(晶體管160和晶體管162)用作傳輸門(passgate),優(yōu)選使用場效應(yīng)晶體管(FET),尤 其是N型金屬氧化物半導(dǎo)體(NMOS)晶體管。晶體管160和162的柵極端可以耦合到使能 信號"PGENB"上,使能信號"PGENB"可以用來打開或關(guān)閉晶體管160和162。
晶體管可以用來耦合或去耦參考電壓"VREF"與交叉耦合鎖存器155中,同時(shí)晶體管160可以用來將字線"BL"的輸入與交叉耦合鎖存器155中耦合或者去耦。參考電壓不 是可容易獲得的電壓,例如VDD、襯底接地等等。靈敏放大器150從參考電壓的電壓以及位 線上的電壓來判斷存儲(chǔ)在存儲(chǔ)器中的信息。但是,使用并非通常可獲得電壓的參考電壓可 能需要使用額外的電壓電源及/或使用連接到包含靈敏放大器150的半導(dǎo)體存儲(chǔ)器件上的 外部電壓電源。
發(fā)明內(nèi)容
通過本發(fā)明實(shí)施例判斷存儲(chǔ)單元的狀態(tài),通常能夠解決或避免上述及其他問題,
并且通常獲得技術(shù)優(yōu)點(diǎn)。 根據(jù)本發(fā)明的實(shí)施例,提供了一種靈敏度放大器。該靈敏放大器包括耦合到位線 BL和反位線(bit line inverse,BLB)上的不均衡交叉耦合鎖存器ICL、其溝道耦合到位線 BL與第一輸出節(jié)點(diǎn)之間的第一柵極FET以及其溝道耦合到BLB與第二輸出節(jié)點(diǎn)之間的第二 柵極FET。如果所述BL上的值與所述BLB上的值之間的差值超過閾值時(shí),所述不均衡交叉 耦合鎖存器輸出邏輯低值,并且在所述差值不超過所述閾值時(shí)輸出邏輯高值。所述不均衡 交叉耦合鎖存器包括第一下拉場效應(yīng)晶體管FET以及第二下拉場效應(yīng)晶體管FET,其中所 述第一下拉FET的溝道通過使能FET的溝道耦合在第一輸出節(jié)點(diǎn)與電接地之間,所述第二 下拉FET的溝道通過所述使能FET的溝道耦合在第二輸出節(jié)點(diǎn)與電接地之間。所述第一下 拉FET的柵極端耦合到所述第二輸出節(jié)點(diǎn)上,所述第二下拉FET的柵極端耦合到所述第一 輸出節(jié)點(diǎn)上,以及所述第二下拉FET的溝道寬度大于所述第一下拉FET的溝道寬度。此外, 所述第二柵極FET的溝道寬度大于所述第一柵極FET的溝道寬度。 根據(jù)本發(fā)明的另一個(gè)實(shí)施例,提出了一種不對稱靈敏放大器。該不對稱靈敏放大 器包括第一上拉場效應(yīng)晶體管FET、第一下拉場效應(yīng)晶體管FET以及第二上拉場效應(yīng)晶體 管FET,其中所述第一上拉FET的溝道耦合在電源電壓與第一輸出節(jié)點(diǎn)之間,所述第一下拉 FET的溝道通過使能FET的溝道耦合在所述第一輸出節(jié)點(diǎn)與電接地之間,所述第二上拉FET 的溝道耦合在所述電源電壓與第二輸出節(jié)點(diǎn)之間。該不對稱靈敏放大器還包括第二下拉場 效應(yīng)晶體管FET、第一柵極FET以及第二柵極FET,其中所述第二下拉FET的溝道通過所述 使能FET的溝道耦合在所述第二輸出節(jié)點(diǎn)與電接地之間,所述第一柵極FET的溝道耦合在 數(shù)據(jù)輸入與所述第一輸出節(jié)點(diǎn)之間,所述第二柵極FET的溝道耦合在所述電源電壓與所述 第二輸出節(jié)點(diǎn)之間。所述不對稱靈敏放大器還包括第一預(yù)充電FET,其中所述第一預(yù)充電 FET的溝道耦合在所述第一上拉FET的柵極端與所述第二上拉FET的柵極端之間。第一上 拉FET的柵極端與第一下拉FET的柵極端耦合到所述第二輸出節(jié)點(diǎn)上,并且所述第二上拉 FET的柵極端與所述第二下拉FET的柵極端耦合到所述第一輸出節(jié)點(diǎn)上。并且,所述第一柵 極FET的柵極端與所述第二柵極FET的柵極端耦合到柵極控制信號上,以及所述預(yù)充電FET 的柵極端耦合到預(yù)充電控制信號上。此外,所述第二下拉FET的溝道寬度大于所述第一下 拉FET的溝道寬度,所述第二柵極FET的溝道寬度大于所述第一柵極FET的溝道寬度。
根據(jù)本發(fā)明的另 一個(gè)實(shí)施例,提供了 一種存儲(chǔ)器裝置。存儲(chǔ)器裝置包括耦合到多 個(gè)行線與列線的存儲(chǔ)單元陣列、耦合到所述多個(gè)行線以及地址解碼器的行解碼器、耦合到 所述多個(gè)列線以及所述地址解碼器的列解碼器以及耦合到所述列解碼器的靈敏放大器。所 述行解碼器觸發(fā)由所述地址解碼器提供的行地址解碼所選擇的行線,所述列解碼器觸發(fā)由所述地址解碼器提供的列地址解碼所選擇的列線。所述靈敏放大器用來檢測由所選擇的行 線與所選擇的列線觸發(fā)的存儲(chǔ)單元中保存的數(shù)值,從而通過具有溝道寬度大于第二下拉晶 體管溝道寬度的第一下拉晶體管以增強(qiáng)對所述存儲(chǔ)單元中保存的1的檢測,以及通過具有 溝道寬度大于第二柵極晶體管溝道寬度的第一柵極晶體管以增強(qiáng)對所述存儲(chǔ)單元中保存 的0的檢測。所述第一下拉晶體管耦合到第一數(shù)據(jù)輸入上,所述第二下拉晶體管耦合到第 二數(shù)據(jù)輸入上,所述第一數(shù)據(jù)輸入耦合到電源電壓上,以及所述第二數(shù)據(jù)輸入耦合到所選 擇的列線上,所述第一柵極晶體管耦合到所述第一數(shù)據(jù)輸入上,所述第二柵極晶體管耦合 到所述第二數(shù)據(jù)輸入上。 本發(fā)明實(shí)施例的優(yōu)點(diǎn)是縮短了檢測存儲(chǔ)單元狀態(tài)所需的時(shí)間,從而導(dǎo)致較少的半 導(dǎo)體存儲(chǔ)器件存取時(shí)間。 本發(fā)明實(shí)施例的另一個(gè)優(yōu)點(diǎn)是不再需要參考電壓,從而簡化了半導(dǎo)體存儲(chǔ)器件的 設(shè)計(jì)并幫助減少成本。 本發(fā)明實(shí)施例的又一個(gè)優(yōu)點(diǎn)是,本發(fā)明實(shí)施例的偏移電壓能夠比得上對稱靈敏放 大器的偏移電壓。 為了更好地理解下文中對本發(fā)明的詳細(xì)描述,上文廣泛地概述了本發(fā)明的示例實(shí) 施例的特征及技術(shù)優(yōu)點(diǎn)。本發(fā)明實(shí)施例的附加特征和優(yōu)點(diǎn)將在下面的描述中給出,這些特 征和優(yōu)點(diǎn)形成本發(fā)明保護(hù)范圍要求的目標(biāo)。本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)了解,文中公開的 概念與特定實(shí)施例可以容易地作為修改或設(shè)計(jì)其他結(jié)構(gòu)或步驟的基礎(chǔ),以實(shí)現(xiàn)本發(fā)明相同 的目的。本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)了解,這樣的等同結(jié)構(gòu)不脫離如所附權(quán)利要求限定的 示例實(shí)施例的精神和范圍。
為了更全面地理解本發(fā)明的示例實(shí)施例及其優(yōu)點(diǎn),現(xiàn)在將結(jié)合附圖給出下面的詳 細(xì)說明,其中 圖la為現(xiàn)有技術(shù)中利用邏輯門來判斷存儲(chǔ)單元狀態(tài)的靈敏放大器結(jié)構(gòu)示意圖; 圖lb為現(xiàn)有技術(shù)中單端對稱差分靈敏放大器的結(jié)構(gòu)示意圖' 圖2a為不對稱靈敏放大器的方框圖; 圖2b為不對稱靈敏放大器的詳細(xì)示意圖; 圖3為不對稱靈敏放大器的時(shí)序圖; 圖4a和圖4b為不對稱靈敏放大器的詳細(xì)時(shí)序圖; 圖5a為不對稱靈敏放大器進(jìn)行下拉晶體管的各種靈敏電壓和溝道寬度的零檢測 表格; 圖5b為不對稱靈敏放大器進(jìn)行柵晶體管各種靈敏電壓和溝道寬度的零檢測表 格; 圖6為用于各種不同靈敏放大器構(gòu)造的多個(gè)靈敏放大器偏移電壓值表; 圖7為用于各種不同靈敏放大器構(gòu)造的有故障位計(jì)數(shù)-靈敏放大器偏移電壓的數(shù)
據(jù)圖表; 圖8a為存儲(chǔ)器系統(tǒng)示意圖;以及 圖8b為部分存儲(chǔ)器系統(tǒng)的詳細(xì)示意圖。
具體實(shí)施例方式
下面,將對本發(fā)明的優(yōu)選實(shí)施例的實(shí)現(xiàn)及使用做出討論。但是,應(yīng)當(dāng)了解本發(fā)明提供許多可應(yīng)用的發(fā)明概念,這些發(fā)明概念可以體現(xiàn)在各種特定環(huán)境下。文中討論的特定實(shí)施例僅闡述了本發(fā)明的實(shí)現(xiàn)及使用的特定方式,并不用來限制本發(fā)明的保護(hù)范圍。
實(shí)施例將在特定環(huán)境中描述,即用于SRAM半導(dǎo)體存儲(chǔ)裝置的單端靈敏放大器。但是,本發(fā)明也應(yīng)用于其他類型的半導(dǎo)體存儲(chǔ)裝置,例如ROM、DRAM、閃存等的靈敏放大器。
圖2a顯示了不對稱靈敏放大器200的方框圖。不對稱靈敏放大器200可以用于判斷半導(dǎo)體存儲(chǔ)裝置,例如SRAM、 DRAM、 ROM、閃存等中保存的信息,不對稱靈敏放大器200包括不均衡交叉耦合鎖存器205,其中不均衡交叉耦合鎖存器205能夠用于判斷耦合到存儲(chǔ)單元的字線BL和位線閂(bit line bar, BLB)的數(shù)據(jù)輸入之間的差值,并產(chǎn)生表示存儲(chǔ)單元中存儲(chǔ)的信息(或者反相信息)的輸出Q(或者輸出閂-output bar,QB)。但是,由于不對稱靈敏放大器200為單端靈敏放大器,不均衡交叉耦合鎖存器205的其中一個(gè)數(shù)據(jù)輸入,例如耦合到位線閂BLB的數(shù)據(jù)輸入可以連接到電壓電源上。根據(jù)實(shí)施例,耦合到位線閂BLB的數(shù)據(jù)輸入可以連接到VDD上。在替換實(shí)施例中,耦合到位線閂BLB的數(shù)據(jù)輸入可以連接到襯底接地,或者一些其他在半導(dǎo)體存儲(chǔ)裝置中可用的電壓電源上。通常,不對稱靈敏放大器200不需要單獨(dú)的電壓電源來提供在半導(dǎo)體存儲(chǔ)裝置其他位置不使用的參考電壓。而是使用在半導(dǎo)體存儲(chǔ)裝置中可用的電壓電源,由此減少硬件要求和復(fù)雜性。
—對柵極(柵極210和柵極212)可以用來控制位線BL和位線閂BLB向不均衡交叉耦合鎖存器205中或自不均衡交叉耦合鎖存器205的傳送。柵極對可以由單個(gè)使能控制信號PGENB控制。或者,柵極對可以由單獨(dú)的使能控制信號控制。例如PGENB 1和PGENB2。如圖2a所示,柵極210控制信號BL向不均衡交叉耦合鎖存器205中的傳送,并且柵極212控制信號BLB向不均衡交叉耦合鎖存器205中的傳送。在柵極210和212更靠近不均衡交叉耦合鎖存器205的一側(cè),信號BL和BLB可以分別標(biāo)記為BLJN和BLB_IN。除了表示信號名稱之外,BLJN和BLB_IN也可以在討論中用來命名對應(yīng)的電節(jié)點(diǎn)。
此外,承載數(shù)據(jù)輸入的信號線的預(yù)充電(和調(diào)整)由控制信號PRECHARGE控制,同時(shí)不均衡交叉耦合鎖存器205可以由使能控制信號ENABLE啟動(dòng)(例如允許運(yùn)行)。在執(zhí)行對存儲(chǔ)單元中存儲(chǔ)信息的判斷操作之前,PRECHARGE控制信號允許數(shù)據(jù)輸入達(dá)到特定的電壓電位。例如,PRECHARGE控制信號可以使數(shù)據(jù)輸入達(dá)到VDD。 圖2b顯示了不對稱靈敏放大器200的詳細(xì)示意圖。柵極210和212可以使用單個(gè)晶體管實(shí)現(xiàn),例如場效應(yīng)晶體管,最好是P型金屬氧化物半導(dǎo)體(PMOS)晶體管,如圖2b所示,其柵極端連接到PGENB控制信號。類似地,通過建立或斷開依賴ENABLE控制信號的電流路徑,晶體管215 (場效應(yīng)晶體管,例如N型金屬氧化物半導(dǎo)體NMOS晶體管)可以用來啟動(dòng)不對稱靈敏放大器200的運(yùn)行。晶體管220和222可以用來預(yù)充電和調(diào)整數(shù)據(jù)輸入為VDD。晶體管220和222可以使用場效應(yīng)晶體管實(shí)現(xiàn),例如柵極端連接到PRECHARGE控制信號的PMOS晶體管。或者,可以使用NMOS晶體管代替PMOS晶體管。 不均衡交叉耦合鎖存器205包括兩個(gè)交叉耦合的反相器(第一反相器223和第二反相器224),其中每個(gè)反相器包括場效應(yīng)晶體管,例如串聯(lián)連接的NOMS晶體管和PMOS晶體管。第一反相器223包括PMOS晶體管225和NMOS晶體管230,其中PMOS晶體管225的源
8極端連接到VDD上,NMOS晶體管230的源極端連接到晶體管215上,以及PMOS晶體管225與畫OS晶體管230的漏極端連接在一起。第二反相器224包括場效應(yīng)晶體管,例如PMOS晶體管227和NMOS晶體管232,其中PMOS晶體管227的源極端連接到VDD上,NMOS晶體管232的源極端連接到晶體管215上,以及PMOS晶體管227與NMOS晶體管232的漏極端連接在一起。當(dāng)發(fā)出PRECHARGE控制信號時(shí),作為場效應(yīng)晶體管,最好是PMOS晶體管的晶體管235可以用來將PMOS晶體管225、 PMOS晶體管227、 NMOS晶體管230以及NMOS晶體管232的柵極連接在一起,從而有效地均衡這些晶體管以及不對稱靈敏放大器200的輸出。
雖然圖中顯示了單個(gè)晶體管,但是NMOS晶體管230和NMOS晶體管232可以實(shí)現(xiàn)為并行排列的多NMOS晶體管。通常,使用并行的多晶體管可以幫助增加晶體管的電流處理能力。類似地,PMOS晶體管225和PMOS晶體管227可以實(shí)現(xiàn)為并行排列的多PMOS晶體管,并且晶體管210和212也可以實(shí)現(xiàn)為并行排列的多PMOS晶體管。 交叉耦合的兩個(gè)反相器包括連接到PMOS晶體管225和NMOS晶體管230的漏極端(第一反相器223的輸出,也是電節(jié)點(diǎn)BL_IN),其中PMOS晶體管225和NMOS晶體管230的漏極端連接到PMOS晶體管227和NMOS晶體管232的柵極端(第二反相器224的輸入),同時(shí)PMOS晶體管227和NMOS晶體管232的漏極端(第二反相器224的輸出,也是電節(jié)點(diǎn)BLB_IN)連接到PMOS晶體管225和NMOS晶體管230的柵極端(第一反相器223的輸入)。此外,PMOS晶體管235的源極和漏極端可以連接到第一反相器223和第二反相器224的輸入端,同時(shí)其柵極端可以連接到PRECHARGE控制信號上。不對稱靈敏放大器200的輸出(Q)可以在電節(jié)點(diǎn)BL_IN(第一反相器223的輸出)處獲得,同時(shí)不對稱靈敏放大器200的輸出閂(QB)可以在電節(jié)點(diǎn)BLBJN(第二反相器224的輸出)處獲得。不對稱靈敏放大器200的輸出可以被鎖存或緩存,以保持其數(shù)值用于后續(xù)使用。 當(dāng)晶體管215由ENABLE控制信號開啟時(shí),根據(jù)電節(jié)點(diǎn)BL_IN和BLBJN處的電壓電位的差值(如果有),電節(jié)點(diǎn)BL_IN或BLB_IN的任意一個(gè)被拉至VSS,同時(shí)另一個(gè)電節(jié)點(diǎn)BLJN或BLBJN被拉至VDD。例如,如果電節(jié)點(diǎn)BL_IN比BLB_IN低多于靈敏電壓(V)的電壓電位時(shí),則電節(jié)點(diǎn)BL_IN可以由NMOS晶體管230拉至VSS,同時(shí)當(dāng)晶體管215開啟時(shí),電節(jié)點(diǎn)BLB_IN由PMOS晶體管227拉至VDD。但是,如果電節(jié)點(diǎn)BL_IN和電節(jié)點(diǎn)BLB_IN位于大約相同的電壓電位,則電節(jié)點(diǎn)BL_IN可以被拉至VDD,以及電節(jié)點(diǎn)BLB_IN可以被拉至VSS。
圖3顯示了一系列的信號軌跡,以顯示不對稱靈敏放大器200的操作。第一軌跡305顯示了 PRECHARGE控制信號,第二軌跡310顯示了 PGENB控制信號(該信號可以是PGEN控制信號的反向信號),并且第三軌跡315顯示了 Bl和BLB信號的覆蓋圖。BL與BLB信號的覆蓋允許用來比較這兩種信號。第四軌跡320顯示了 BLJN和BLB_IN電節(jié)點(diǎn)的覆蓋圖,第五軌跡325顯示了 ENABLE控制信號,以及第六軌跡330顯示了不對稱靈敏放大器200的輸出(Q)。最后,第七軌跡335顯示了流經(jīng)NMOS晶體管230和232的電流。
在不對稱靈敏放大器200判斷存儲(chǔ)單元中保存的信息之前,需要對不對稱靈敏放大器200的數(shù)據(jù)輸入進(jìn)行預(yù)充電。這可以通過例如開啟晶體管220、222和235從而耦合數(shù)據(jù)輸入到VDD上以及均衡數(shù)據(jù)輸入來實(shí)現(xiàn)。PRECHARGE控制信號的發(fā)出例如第一軌跡305的脈沖340所示。在允許數(shù)據(jù)輸入預(yù)充電以及均衡之后,通過開啟PMOS晶體管210和212,可以允許信號BL(例如耦合到存儲(chǔ)單元的數(shù)據(jù)輸出端)與BLB(例如耦合到VDD)傳送到不對稱靈敏放大器200中。這種情況例如第二軌跡310的下降沿342所示。
9
第三軌跡315顯示了信號BL和BLB的數(shù)值,其中當(dāng)被檢測存儲(chǔ)單元存儲(chǔ)零時(shí),BL為低(如圖所示電平346)以及BLB為高(如圖所示電平344)。由于,信號BLB連接到VDD上,因此其可以總是保持為高電平。第四軌跡320顯示了電節(jié)點(diǎn)BLJN的值。當(dāng)發(fā)出PRECHARGE控制信號(例如脈沖340)時(shí),電節(jié)點(diǎn)BL_IN和BLB_IN的值稍微增加,并且然后一旦發(fā)出PGENB控制信號(例如下降沿342),則數(shù)值下降。隨著PGENB控制信號的發(fā)出,通過信號BLB (該信號與VDD連接),電節(jié)點(diǎn)BLB_IN可以下拉到VDD,并且通過信號BL (在該點(diǎn)上該信號具有較低數(shù)值),電節(jié)點(diǎn)BLJN可以下拉至VDD-V。圖4a顯示了第四軌跡320中標(biāo)示部分350的詳細(xì)示意圖,其中軌跡405顯示了電節(jié)點(diǎn)BLB_IN以及軌跡410顯示了電節(jié)點(diǎn)BL_IN。
流經(jīng)NMOS晶體管230的電流ID。可以表示如下,—丄 廣 ff、
乂DO — 丄OT r
2 V厶
乂o 其中n為電荷載流子移動(dòng)率,C。x為j道寬度及長度,Ves。為柵_(tái)源極電壓,以及VTHN。的電流Im可以表示如下
班極氧化電容,W和L為NMOS晶體管230的溝為閾值電壓。類似地,流經(jīng)NMOS晶體管232 /01=|〃 .Cm
、T 當(dāng)檢測1時(shí),電節(jié)點(diǎn)BL_IN約等于VDD,這表示ID。 < IIN約等于VDD-V,這表示ID。 > IDI。換言之,當(dāng)檢測1時(shí),ID。與IE
當(dāng)檢測0時(shí),電節(jié)點(diǎn)BL—的比值可以表示如下
—「 一「
D丄 綴 ^r細(xì)
)2
1時(shí),IDI與ID。之比大于1,當(dāng)檢測0時(shí),ID
一 J/— 「 其中VOT為電節(jié)點(diǎn)COM的電壓,全
與工do之比小于1。 返回參考圖3,在發(fā)出PGENB控制信號之后并且在電節(jié)點(diǎn)BL_IN和BLB_IN穩(wěn)定之后的期間內(nèi),可以發(fā)出ENABLE控制信號(例如圖示的脈沖348)。當(dāng)發(fā)出ENABLE控制信號時(shí),電節(jié)點(diǎn)BL_IN(大約VDD-V)與BLB_IN(大約VDD)之間的差值可能導(dǎo)致電節(jié)點(diǎn)BLJN被NMOS晶體管230下拉至VSS,并且電節(jié)點(diǎn)BLB_IN被PMOS晶體管227拉至VDD。電節(jié)點(diǎn)BL_IN和/或BLBJN然后可以被鎖存,以生成不對稱靈敏放大器200的輸出。例如,電節(jié)點(diǎn)BL_IN和/或BLBJN的鎖存可以在啟動(dòng)不對稱靈敏放大器200的同時(shí)發(fā)生,例如在垂直線352標(biāo)示的時(shí)間處。由于電節(jié)點(diǎn)BL_IN的鎖存狀態(tài)為不對稱靈敏放大器200的輸出,因此不對稱靈敏放大器200的輸出保持為較低數(shù)值,即使隨后電節(jié)點(diǎn)BLB_IN的值改變。第四軌跡320的部分354顯示了電節(jié)點(diǎn)BL_IN和BLB_IN分別被拉至VSS和VDD。 如圖3的后面部分所示,信號BL(第三軌跡315)從低數(shù)值改變?yōu)楦邤?shù)值(由于連接到VDD上,信號BLB仍保持為高電壓)。然后,在發(fā)出PRECHARGE控制信號(例如脈沖360)之后,第四軌跡320顯示電節(jié)點(diǎn)BLJN和BLBJN通過連接到VDD上被稍微上拉。然后,在發(fā)出PGENB控制信號(例如下降沿362)之后,第四軌跡320顯示電節(jié)點(diǎn)BL_IN和BLB_IN被下拉至VDD。由于電節(jié)點(diǎn)BL_IN(大約VDD)和BLB_IN(大約VDD)之間基本上不存在差值,即,差值小于檢測電壓(V),因此在電節(jié)點(diǎn)BLB_IN被NMOS晶體管232拉至VSS的同時(shí),電節(jié)點(diǎn)BL_IN被PMOS晶體管225拉至VDD。由于電節(jié)點(diǎn)BL_IN的鎖存狀態(tài)為不對稱靈敏放大器200的輸出,因此不對稱靈敏放大器200的輸出切換到高電壓。圖4b顯示了第四軌跡320中標(biāo)示部分370的詳細(xì)示意圖,其中軌跡450顯示了電節(jié)點(diǎn)BLB_IN與BLJN基本上位于相同的電壓電位?,F(xiàn)在返回參考圖3,第四軌跡320的部分372顯示了電節(jié)點(diǎn)BL_IN和BLB_IN分別被拉至VDD和VSS。 現(xiàn)在參考圖2b,根據(jù)實(shí)施例,不對稱靈敏放大器200中PMOS和NMOS晶體管的溝道長度可以基本上相同。但是,為了檢測0, NMOS晶體管232與PMOS晶體管212的溝道寬度可以不同于不對稱靈敏放大器200中其他PMOS和NMOS晶體管的溝道寬度。優(yōu)選地,NMOS晶體管232與PMOS晶體管212的溝道寬度可以大于不對稱靈敏放大器200中其他PMOS和NMOS晶體管的溝道寬度。通常,晶體管溝道的加寬增加了晶體管處理更大電流的能力,即增強(qiáng)了晶體管。 通常,NMOS晶體管232與其他NMOS晶體管的溝道寬度比以及PMOS晶體管212與其他PMOS晶體管的溝道寬度比,可以取決于用來制造不對稱靈敏放大器200的工藝技術(shù)。但是,NMOS晶體管232與其他NMOS晶體管的溝道寬度比的可能范圍可以從大約1. 1 : 1到大約3. 5 : l,其中默認(rèn)溝道寬度為lum,同時(shí)PMOS晶體管212與其他PMOS晶體管的溝道寬度比的可能范圍可以從大約1 : 1到大約1.7 : 1,其中默認(rèn)溝道寬度為400um。
改變NMOS晶體管232的溝道寬度可以改變流經(jīng)該晶體管的電流IDI,并且改變IDI與ID。的比值,從而影響了公式(1)
/ (『/ - F— K )2 f = L, ,、 二" — 7 — tT' V增加順OS晶體管232的溝道寬度可增加
lM,并且使得不均衡交叉耦合鎖存器205更加不均衡用于檢測存儲(chǔ)單元中的1。
NMOS晶體管232可以用來將電節(jié)點(diǎn)BLBJN下拉至VSS(低電壓值)。因此,放大NMOS晶體管232可以降低將電節(jié)點(diǎn)BLB_IN下拉為VSS的難度。但是,更容易將電節(jié)點(diǎn)BLB_IN下拉至VSS,可以使得不對稱靈敏放大器200更難于正確地檢測存儲(chǔ)單元中存儲(chǔ)的0,該檢測需要電節(jié)點(diǎn)BL_IN下拉至VSS。 圖5a顯示了檢測電壓V的范圍以及畫OS晶體管232溝道寬度范圍對正確檢測存儲(chǔ)單元中保存的0的能力影響的表格500。表格500的行表示了范圍從5mV到90mV的不同檢測電壓V,同時(shí)表格500的列表示范圍從1. lum到3. 5um的NMOS晶體管232的不同溝道寬度。隨著NMOS晶體管232的溝道寬度從1. lum到3. 5um變化,不對稱靈敏放大器200中其他NMOS晶體管的溝道寬度維持在大約1. Oum。例如,行505表示90mV的偏移電壓V,以及列510表示1. lum的溝道寬度。 表格500中的各個(gè)單元顯示具有對應(yīng)檢測電壓V和NMOS晶體管232溝道寬度的不對稱靈敏放大器200是否能夠正確地檢測存儲(chǔ)單元中保存的0。如表格500所示,隨著溝道寬度的增加,需要更大的檢測電壓來成功地檢測存儲(chǔ)單元中保存的0。例如,在溝道寬度為1. lum的情況下,需要10mV的檢測電壓V以成功地檢測存儲(chǔ)單元中保存的0。但是,對于溝道寬度為3. 5um的情況,則需要80mV的檢測電壓V以成功地檢測存儲(chǔ)單元中保存的0。因此,通過增加NMOS晶體管232的溝道寬度來改善對存儲(chǔ)單元中保存的1的檢測,可能導(dǎo)致必須增加檢測電壓來保持成功檢測0的能力。
11
現(xiàn)在返回參考圖2b,雖然增加NM0S晶體管232的溝道寬度可以改善檢測存儲(chǔ)單元中保存的1的能力,但是改善檢測1的能力引起檢測O的花費(fèi),然而可以通過增加PMOS晶體管212的溝道寬度來抵消由NMOS晶體管212溝道寬度的增加導(dǎo)致的對存儲(chǔ)單元中保存的0檢測的消極影響。PMOS晶體管212溝道寬度的增加可以改變NMOS晶體管230的柵-源極電壓,由此影響檢測存儲(chǔ)單元中存儲(chǔ)的0的能力。 圖5b顯示了檢測電壓V的范圍以及PMOS晶體管212溝道寬度范圍對正確檢測存儲(chǔ)單元中保存的0的能力影響的表格550。表格550的行表示了范圍從2. 5mV到80mV的不同檢測電壓V,同時(shí)表格550的列表示范圍從400um到600um的PMOS晶體管212不同溝道寬度。例如,行555表示80mV的檢測電壓,以及列560表示400um的溝道寬度。
表格550中的各個(gè)單元顯示具有對應(yīng)檢測電壓和PMOS晶體管212溝道寬度的不對稱靈敏放大器200是否能夠正確地檢測存儲(chǔ)單元中保存的0。例如,在溝道寬度為400um的情況下,需要45mV的檢測電壓以成功地檢測存儲(chǔ)單元中保存的0。但是,對于溝道寬度為600um的情況,則需要5mV的檢測電壓以成功地檢測存儲(chǔ)單元中保存的0。因此,通過增加PMOS晶體管212的溝道寬度,可以獲得對存儲(chǔ)單元中保存的0的檢測改善。
圖6顯示了用來比較現(xiàn)有單端對稱差分靈敏放大器150 (圖lb)和本發(fā)明實(shí)施例的不對稱靈敏放大器200的表格600。利用現(xiàn)有單端對稱差分靈敏放大器150和不對稱靈敏放大器200的統(tǒng)計(jì)仿真,可以獲得由表格600所示數(shù)據(jù)。表格600的行表示不同的靈敏放大器配置,其中行605顯示用于現(xiàn)有單端對稱差分靈敏放大器150的數(shù)據(jù),以及行607和609顯示用于具有NMOS晶體管232和PMOS晶體管212不同溝道寬度的不對稱靈敏放大器200的信息。表格600的列表示不同的晶體管幾何數(shù)值以及靈敏放大器偏移電壓值,其中列610顯示了用于NMOS晶體管232和PMOS晶體管212的不同溝道寬度(對于現(xiàn)有單端對稱差分靈敏放大器150,用于NMOS晶體管的溝道寬度設(shè)置為默認(rèn)1. Oum,以及用于PMOS晶體管的溝道寬度設(shè)置為默認(rèn)520um),列615顯示了靈敏放大器偏移電壓的標(biāo)準(zhǔn)偏差值,列617顯示了靈敏放大器偏移電壓的平均值,以及列619顯示了靈敏放大器偏移電壓的6倍標(biāo)準(zhǔn)偏移。 表格600顯示,具有1. 2um溝道寬度的NMOS晶體管232和620nm溝道寬度的PMOS晶體管212的不對稱靈敏放大器200,其具有的靈敏放大器偏移電壓值基本上與現(xiàn)有單端對稱差分靈敏放大器150的靈敏放大器偏移電壓類似,雙方分別具有12. 3721mV與12. 6709mV的平均靈敏放大器偏移電壓、9. 1425mV與9. 3153mV的靈敏放大器偏移電壓中的標(biāo)準(zhǔn)偏移、以及54. 855mV與55. 892mV的靈敏放大器偏移電壓中的6倍標(biāo)準(zhǔn)偏移。
圖7顯示了默認(rèn)位計(jì)數(shù)(FBC)與單位為mV的靈敏放大器偏移電壓的數(shù)據(jù)圖表700,其中數(shù)據(jù)通過統(tǒng)計(jì)仿真獲得,其中FBC是存儲(chǔ)在存儲(chǔ)單元中數(shù)值被不正確檢測的時(shí)間計(jì)數(shù)。第一軌跡705顯示了具有NMOS晶體管溝道寬度默認(rèn)設(shè)置為1. Oum以及PMOS晶體管的溝道寬度設(shè)置為默認(rèn)520um的現(xiàn)有單端對稱差分靈敏放大器150的結(jié)果,以及第二軌跡710顯示了具有NMOS晶體管232溝道寬度為1. 2um和PMOS晶體管212溝道寬度為620um的不對稱靈敏放大器200的結(jié)果。這些軌跡顯示了在從lmV到50mV的靈敏放大器偏移電壓范圍的上方,用于兩個(gè)靈敏放大器的默認(rèn)位計(jì)數(shù)大約相等。數(shù)據(jù)圖表700還可以用來例如從可接受的默認(rèn)位計(jì)數(shù)中選擇靈敏放大器偏移電壓。 圖8a顯示了存儲(chǔ)器系統(tǒng)800。存儲(chǔ)器系統(tǒng)800包括用于存儲(chǔ)信息的存儲(chǔ)器陣列
12805。通常,存儲(chǔ)器陣列805包含大量以二維矩陣排列的單個(gè)存儲(chǔ)單元。單個(gè)存儲(chǔ)單元可以由行編號和列編號賦址。存儲(chǔ)器單元800還包括地址解碼器810,用于將存儲(chǔ)地址解碼為行編號與列編號。地址解碼器810可以直接判斷存儲(chǔ)器地址的行號與列號,并將行編號提供給選擇存儲(chǔ)器陣列805中行的行解碼器815。類似地,列解碼器根據(jù)地址解碼器810提供的列編號可以選擇存儲(chǔ)器陣列805中的列。靈敏放大器825可以用來檢測由存儲(chǔ)地址指定的存儲(chǔ)單元中保存的信息。靈敏放大器825可以使用不對稱靈敏放大器200執(zhí)行。
圖8b顯示了具有存儲(chǔ)陣列805的部分存儲(chǔ)器系統(tǒng)800的詳細(xì)示意圖。存儲(chǔ)器陣列805包括二維存儲(chǔ)單元陣列,每個(gè)存儲(chǔ)單元耦合到行線與列線上。例如,行線850與列線855耦合到存儲(chǔ)單元860上。當(dāng)行線850與列線855均被激活時(shí),存儲(chǔ)單元860可以變?yōu)橛性?。?dāng)?shù)刂方獯a器810提供行編號與列編號時(shí),行解碼器815與列解碼器820分別激活單個(gè)行線與列線。(以電荷形式)存儲(chǔ)在存儲(chǔ)單元中的信息可以對列線的電壓電平產(chǎn)生影響??梢允庆`敏放大器檢測的列線電壓電平的變化來判斷存儲(chǔ)在存儲(chǔ)單元中的信息。靈敏放大器825可以通過例如列線855來檢測存儲(chǔ)單元860中保存的信息。雖然上文公開了通過列線檢測存儲(chǔ)單元中保存的信息,但是也可以改變存儲(chǔ)器陣列805的配置,從而使用行線檢測保存在存儲(chǔ)單元中的信息。 雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說明,應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下,可以對這些實(shí)施例進(jìn)行各種變化、替換和修改。此外,本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容,作為本領(lǐng)域的普通技術(shù)人員將容易地理解,對于目前已存在或者以后即將開發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟,其中它們執(zhí)行與本發(fā)明描述的對應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果,依照本發(fā)明可以對它們進(jìn)行應(yīng)用。因此,本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
一種靈敏放大器,包括耦合到位線BL和反位線BLB上的不均衡交叉耦合鎖存器ICL,所述不均衡交叉耦合鎖存器被配置用于在所述位線上的值與所述反位線BLB上的值之間的差值超過閾值時(shí)輸出邏輯低值,以及在所述差值不超過所述閾值時(shí)輸出邏輯高值,所述不均衡交叉耦合鎖存器包括第一下拉場效應(yīng)晶體管FET,所述第一下拉FET的溝道通過使能FET的溝道耦合在第一輸出節(jié)點(diǎn)與電接地之間,以及第二下拉場效應(yīng)晶體管FET,所述第二下拉FET的溝道通過所述使能FET的溝道耦合在第二輸出節(jié)點(diǎn)與電接地之間;第一柵極FET,所述第一柵極FET的溝道耦合在所述BL與所述第一輸出節(jié)點(diǎn)之間;以及第二柵極FET,所述第二柵極FET的溝道耦合在所述BLB與所述第二輸出節(jié)點(diǎn)之間;其中所述第一下拉FET的柵極端耦合到所述第二輸出節(jié)點(diǎn)上;其中所述第二下拉FET的柵極端耦合到所述第一輸出節(jié)點(diǎn)上;其中所述第二下拉FET的溝道寬度大于所述第一下拉FET的溝道寬度;以及其中所述第二柵極FET的溝道寬度大于所述第一柵極FET的溝道寬度。
2. 如權(quán)利要求1所述的靈敏放大器,其中所述不均衡交叉耦合鎖存器還包括 第一上拉場效應(yīng)晶體管FET,所述第一上拉FET的溝道耦合在電源電壓與所述第一輸出節(jié)點(diǎn)之間,以及第二上拉場效應(yīng)晶體管FET,所述第二上拉FET的溝道耦合在所述電源電壓與所述第 二輸出節(jié)點(diǎn)之間。
3. 如權(quán)利要求2所述的靈敏放大器,還包括被配置用于響應(yīng)預(yù)充電控制信號在所述BL 和所述BLB上激活特定充電操作的預(yù)充電電路,所述預(yù)充電電路包括第一預(yù)充電FET,所述第一預(yù)充電FET的溝道耦合在所述第一上拉FET的柵極端與所述 第二上拉FET的柵極端之間;第二預(yù)充電FET,所述第二預(yù)充電FET的溝道耦合在所述電源電壓與所述第一輸出節(jié) 點(diǎn)之間;第三預(yù)充電FET,所述第三預(yù)充電FET的溝道耦合在所述電源電壓與所述第二輸出節(jié) 點(diǎn)之間;以及其中所述第一預(yù)充電FET、所述第二預(yù)充電FET以及所述第三預(yù)充電FET的柵極端耦合 到所述預(yù)充電控制信號。
4. 如權(quán)利要求1所述的靈敏放大器,其中所述BLB耦合到所述電源電壓。
5. 如權(quán)利要求1所述的靈敏放大器,其中所述閾值電壓為靈敏放大器偏移電壓。
6. 如權(quán)利要求1所述的靈敏放大器,其中所述第二下拉FET包括多個(gè)并行排列的下拉 FET ;所述第二柵極FET包括多個(gè)并行排列的柵極FET。
7. —種不對稱靈敏放大器,包括第一上拉場效應(yīng)晶體管FET,所述第一上拉FET的溝道耦合在電源電壓與第一輸出節(jié) 點(diǎn)之間;第一下拉場效應(yīng)晶體管FET,所述第一下拉FET的溝道通過使能FET的溝道耦合在所述第一輸出節(jié)點(diǎn)與電接地之間;第二上拉場效應(yīng)晶體管FET,所述第二上拉FET的溝道耦合在所述電源電壓與第二輸 出節(jié)點(diǎn)之間。第二下拉場效應(yīng)晶體管FET,所述第二下拉FET的溝道通過所述使能FET的溝道耦合在 所述第二輸出節(jié)點(diǎn)與電接地之間;第一柵極FET,所述第一柵極FET的溝道耦合在數(shù)據(jù)輸入與所述第一輸出節(jié)點(diǎn)之間; 第二柵極FET,所述第二柵極FET的溝道耦合在所述電源電壓與所述第二輸出節(jié)點(diǎn)之間;第一預(yù)充電FET,所述第一預(yù)充電FET的溝道耦合在所述第一上拉FET的柵極端與所述 第二上拉FET的柵極端之間;其中所述第一上拉FET的柵極端與所述第一下拉FET的柵極端耦合到所述第二輸出節(jié) 點(diǎn)上;其中所述第二上拉FET的柵極端與所述第二下拉FET的柵極端耦合到所述第一輸出節(jié) 點(diǎn)上;其中所述第一柵極FET的柵極端與所述第二柵極FET的柵極端耦合到柵極控制信號上;其中所述預(yù)充電FET的柵極端耦合到預(yù)充電控制信號上; 其中所述第二下拉FET的溝道寬度大于所述第一下拉FET的溝道寬度;以及 其中所述第二柵極FET的溝道寬度大于所述第一柵極FET的溝道寬度。
8. 如權(quán)利要求7所述的不對稱靈敏放大器,其中所有上拉FET的溝道長度基本上相等; 和/或所有下拉FET的溝道長度基本上相等。
9. 如權(quán)利要求1或7所述的不對稱靈敏放大器,其中所述第二下拉FET的溝道寬度與 所述第一下拉FET的溝道寬度之比在大約1. 1 : 1到大約3. 5 : 1的范圍之間。
10. 如權(quán)利要求1或7所述的不對稱靈敏放大器,其中所述第二柵極FET的溝道寬度與 所述第一柵極FET的溝道寬度之比在大約1. 1 : 1到大約1. 7 : 1的范圍之間。
11. 如權(quán)利要求7所述的不對稱靈敏放大器,還包括第二預(yù)充電FET,所述第二預(yù)充電FET的溝道耦合在所述電源電壓與所述第一輸出節(jié) 點(diǎn)之間;第三預(yù)充電FET,所述第三預(yù)充電FET的溝道耦合在所述電源電壓與所述第二輸出節(jié) 點(diǎn)之間;以及其中所述第二預(yù)充電FET以及所述第三預(yù)充電FET的柵極端耦合到所述預(yù)充電控制信 號上。
12. 如權(quán)利要求7所述的不對稱靈敏放大器,其中所述第一上拉FET、所述第二上拉 FET、所述第一預(yù)充電FET、所述第一柵極FET以及所述第二柵極FET為P型金屬氧化物半導(dǎo) 體FET,并且其中所述第一下拉FET、所述第二下拉FET以及所述使能FET為N型金屬氧化 物半導(dǎo)體FET。
13. —種存儲(chǔ)器裝置,包括 耦合到多個(gè)行線與列線的存儲(chǔ)單元陣列;耦合到所述多個(gè)行線以及地址解碼器的行解碼器,所述行解碼器被配置用來觸發(fā)由所述地址解碼器提供的行地址解碼所選擇的行線;耦合到所述多個(gè)列線以及所述地址解碼器的列解碼器,所述列解碼器被配置用來觸發(fā) 由所述地址解碼器提供的列地址解碼所選擇的列線;耦合到所述列解碼器的靈敏放大器,所述靈敏放大器被配置用來檢測由所選擇的行線 與所選擇的列線觸發(fā)的存儲(chǔ)單元中保存的數(shù)值,從而通過具有溝道寬度大于第二下拉晶體 管溝道寬度的第一下拉晶體管來增強(qiáng)對所述存儲(chǔ)單元中保存的1的檢測,以及通過具有溝 道寬度大于第二柵極晶體管溝道寬度的第一柵極晶體管來增強(qiáng)對所述存儲(chǔ)單元中保存的O 的檢測,其中所述第一下拉晶體管耦合到第一數(shù)據(jù)輸入上,所述第二下拉晶體管耦合到第 二數(shù)據(jù)輸入上,所述第一數(shù)據(jù)輸入耦合到電源電壓上,所述第二數(shù)據(jù)輸入耦合到所選擇的 列線上,并且所述第一柵極晶體管耦合到所述第一數(shù)據(jù)輸入上,所述第二柵極晶體管耦合 到所述第二數(shù)據(jù)輸入上。
14. 如權(quán)利要求13所述的存儲(chǔ)器裝置,其中所述第一下拉晶體管的溝道通過使能晶體 管的溝道耦合在第一輸出節(jié)點(diǎn)與電接地之間,其中所述第二下拉晶體管的溝道通過所述使 能晶體管的溝道耦合在第二輸出節(jié)點(diǎn)與電接地之間,其中所述第一柵極晶體管的溝道耦合 在所述第一數(shù)據(jù)輸入與所述第一輸出節(jié)點(diǎn)之間,以及其中所述第二柵極晶體管的溝道耦合 在所述第二數(shù)據(jù)輸入與所述第二輸出節(jié)點(diǎn)之間。
15. 如權(quán)利要求14所述的存儲(chǔ)器裝置,其中所述靈敏放大器還包括 第一上拉晶體管,所述第一上拉晶體管的溝道耦合在電源電壓與所述第一輸出節(jié)點(diǎn)之間;第二上拉晶體管,所述第二上拉晶體管的溝道耦合在所述電源電壓與所述第二輸出節(jié) 點(diǎn)之間;第一預(yù)充電晶體管,所述第一預(yù)充電晶體管的溝道耦合在所述第一上拉晶體管的柵極 端與所述第二上拉晶體管的柵極端之間;第二預(yù)充電晶體管,所述第二預(yù)充電晶體管的溝道耦合在所述電源電壓與所述第一輸 出節(jié)點(diǎn)之間;第三預(yù)充電晶體管,所述第三預(yù)充電晶體管的溝道耦合在所述電源電壓與所述第二輸 出節(jié)點(diǎn)之間;以及其中所述第一預(yù)充電晶體管、所述第二預(yù)充電晶體管以及所述第三預(yù)充電晶體管的柵 極端耦合到預(yù)充電控制信號上。
全文摘要
一種用來判斷存儲(chǔ)單元狀態(tài)的檢測電路,包括靈敏放大器。靈敏放大器包括不均衡交叉耦合鎖存器、其溝道耦合到位線BL與第一輸出節(jié)點(diǎn)之間的第一柵極FET以及其溝道耦合到BLB與第二輸出節(jié)點(diǎn)之間的第二柵極FET。不均衡交叉耦合鎖存器被包括位于第一輸出節(jié)點(diǎn)與連接到電接地的使能FET之間的第一下拉FET,以及位于第二輸出節(jié)點(diǎn)與使能FET之間的第二下拉FET。第二下拉FET與第二柵極FET的溝道寬度大于第一下拉FET的溝道寬度與第一柵極FET的溝道寬度,從而增強(qiáng)對連接到靈敏放大器的存儲(chǔ)單元中保存的1和0的檢測能力。
文檔編號G11C8/10GK101770802SQ200910177850
公開日2010年7月7日 申請日期2009年9月28日 優(yōu)先權(quán)日2008年12月31日
發(fā)明者林書玄, 陳彝梓 申請人:臺(tái)灣積體電路制造股份有限公司