基于差分存儲單元的靈敏放大器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種基于差分存儲單元的靈敏放大器。
【背景技術(shù)】
[0002]如圖1所示，是現(xiàn)有基于差分存儲單元的靈敏放大器的電路圖；現(xiàn)有基于差分存儲單元的靈敏放大器包括:
[0003]PMOS管P2和P3為預(yù)充電單元，PMOS管P2和P3的柵極都連接控制信號A，源極都接電源電壓，漏極分別接信號輸出節(jié)點(diǎn)netl和節(jié)點(diǎn)net2。
[0004]NMOS管N2控制信號輸出節(jié)點(diǎn)netl到列線CL的連接，NMOS管N3控制信號輸出節(jié)點(diǎn)net2到列線CLb的連接，NMOS管N2和N3的柵極都連接控制信號B。列線CL和CLb互為反相，在讀時通過列選擇管連到一列上不同狀態(tài)的兩個存儲單元。
[0005]PMOS管P0、P1和NMOS管NO和NI組成鎖存單元，在NMOS管NO和NI的源極和地之間連接有NMOS管N4，NMOS管N4的柵極連接控制信號Bb，控制信號B和Bb為互為反相信號。通過控制信號Bb控制鎖存單元的對信號的鎖存。
[0006]信號輸出節(jié)點(diǎn)netl和net2分別通過一個反相器實(shí)現(xiàn)數(shù)據(jù)的輸出。
[0007]如圖2所示，是圖1的各信號時序圖；現(xiàn)有基于差分存儲單元的靈敏放大器工作過程為:
[0008]在tl時間段，控制信號A切換為低電平，控制信號B切換為高電平，控制信號Bb切換為低電平，PMOS管P2和NMOS管N2組成的第一路徑和PMOS管P3和NMOS管N3組成的第二路徑都導(dǎo)通實(shí)現(xiàn)對信號輸出節(jié)點(diǎn)netl和net2的充電。
[0009]控制信號A切換回高電平時，PMOS管P2和P3斷開，信號輸出節(jié)點(diǎn)netl和net2不再通電，信號輸出節(jié)點(diǎn)netl和net2會根據(jù)列線CL和CLb所連接的存儲單元的狀態(tài)而變化，當(dāng)對應(yīng)的存儲單元為寫入狀態(tài)時，對應(yīng)的列線電流為0，對應(yīng)的信號輸出節(jié)點(diǎn)電壓不變；而當(dāng)對應(yīng)的存儲單元為擦除狀態(tài)時，對應(yīng)的列線會有電流，對應(yīng)的信號輸出節(jié)點(diǎn)電壓會降低。
[0010]當(dāng)信號輸出節(jié)點(diǎn)netl和net2的電壓讀取到對應(yīng)的存儲單元的信息后，通過切換控制信號Bb使NMOS管N4導(dǎo)通，圖2中的信號輸出節(jié)點(diǎn)netl會被快速拉低到地，而信號輸出節(jié)點(diǎn)net2會被拉高到電源電壓電位，實(shí)現(xiàn)數(shù)據(jù)的鎖存。
[0011]由圖1和圖2所示可知，為了保證準(zhǔn)確讀取，在控制信號A切換回高電平后需要間隔一個時間段t2才將控制信號B和Bb進(jìn)行切換，而控制信號B和Bb需要另外提供，故現(xiàn)有電路的時間段t2不能做到最小，這會不利于讀取速度的提高。

【發(fā)明內(nèi)容】

[0012]本發(fā)明所要解決的技術(shù)問題是提供一種基于差分存儲單元的靈敏放大器，能加快讀取速度。
[0013]為解決上述技術(shù)問題，本發(fā)明提供的基于差分存儲單元的靈敏放大器包括第一路徑，第二路徑，鎖存單元，輸出單元，自適應(yīng)控制信號產(chǎn)生單元。
[0014]所述第一路徑包括第一預(yù)充電單元、第一選擇開關(guān)，所述第二路徑包括第二預(yù)充電單元、第二選擇開關(guān)。
[0015]所述第一預(yù)充電單元和所述第二預(yù)充電單元的控制端都連接第一控制信號，所述第一預(yù)充電單元用于在所述第一控制信號的控制下對第一信號輸出節(jié)點(diǎn)充電，所述第二預(yù)充電單元用于在所述第一控制信號的控制下對第二信號輸出節(jié)點(diǎn)充電。
[0016]所述第一選擇開關(guān)和所述第二選擇開關(guān)的控制端都連接第二控制信號，所述第一選擇開關(guān)在所述第二控制信號的作用下將所述第一信號輸出節(jié)點(diǎn)連接到第一列線，所述第二選擇開關(guān)在所述第二控制信號的控制下將所述第二信號輸出節(jié)點(diǎn)連接到第二列線；所述第一列線和所述第二列線連接到存儲器的存儲單元并互為反相。
[0017]所述鎖存單元的數(shù)據(jù)輸入端連接到所述第一信號輸出節(jié)點(diǎn)和所述第二信號輸出節(jié)點(diǎn)，所述鎖存單元的控制端連接第三控制信號，在所述第三控制信號的控制下所述鎖存單元對所述第一信號輸出節(jié)點(diǎn)和所述第二信號輸出節(jié)點(diǎn)的信號進(jìn)行鎖存。
[0018]所述第一信號輸出節(jié)點(diǎn)和所述第二信號輸出節(jié)點(diǎn)的數(shù)據(jù)通過所述輸出單元輸出。
[0019]所述自適應(yīng)控制信號產(chǎn)生單元的輸入端連接所述第一信號輸出節(jié)點(diǎn)、所述第二信號輸出節(jié)點(diǎn)和所述第一控制信號，所述自適應(yīng)控制信號產(chǎn)生單元的輸出端輸出所述第二控制信號和所述第三控制信號。
[0020]當(dāng)所述第一控制信號切換為使所述第一信號輸出節(jié)點(diǎn)和所述第二信號輸出節(jié)點(diǎn)都充電時，通過所述第一控制信號使所述第二控制信號和所述第三控制信號切換，切換后的所述第二控制信號使所述第一選擇開關(guān)和所述第二選擇開關(guān)都導(dǎo)通，切換后的所述第三控制信號使所述鎖存單元的不進(jìn)行信號鎖存。
[0021]當(dāng)所述第一控制信號切換關(guān)斷所述第一信號輸出節(jié)點(diǎn)和所述第二信號輸出節(jié)點(diǎn)的充電時，通過所述第一信號輸出節(jié)點(diǎn)的電壓、所述第二信號輸出節(jié)點(diǎn)的電壓和所述第一控制信號使所述第二控制信號和所述第三控制信號切換，切換后的所述第二控制信號使所述第一選擇開關(guān)和所述第二選擇開關(guān)都斷開，切換后的所述第三控制信號使所述鎖存單元的進(jìn)行信號鎖存。
[0022]進(jìn)一步的改進(jìn)是，所述第一預(yù)充電單元包括第一 PMOS管，所述第一 PMOS管的源極接電源電壓、柵極接所述第一控制信號、漏極接所述第一信號輸出節(jié)點(diǎn)。
[0023]進(jìn)一步的改進(jìn)是，所述第二預(yù)充電單元包括第二 PMOS管，所述第二 PMOS管的源極接電源電壓、柵極接所述第一控制信號、漏極接所述第二信號輸出節(jié)點(diǎn)。
[0024]進(jìn)一步的改進(jìn)是，所述第一選擇開關(guān)包括第一 NMOS管，所述第一 NMOS管的源極接所述第一列線、漏極接所述第一信號輸出節(jié)點(diǎn)。
[0025]進(jìn)一步的改進(jìn)是，所述第二選擇開關(guān)包括第二 NMOS管，所述第二 NMOS管的源極接所述第二列線、漏極接所述第二信號輸出節(jié)點(diǎn)。
[0026]進(jìn)一步的改進(jìn)是，所述自適應(yīng)控制信號產(chǎn)生單元包括第一與非門、第二與非門、第一反相器和第二反相器。所述第一與非門的第一輸入端連接所述第一信號輸出節(jié)點(diǎn)、第二輸入端連接所述第二信號輸出節(jié)點(diǎn)。所述第二與非門的第一輸入端連接所述第一控制信號，所述第二與非門的第二輸入端連接所述第一與非門的輸出端。所述第一反相器的輸入端連接所述第二與非門的輸出端，所述第一反相器的輸出端輸出所述第三控制信號。所述第二反相器的輸入端連接所述第一反相器的輸出端，所述第二反相器的輸出端輸出所述第二控制信號。
[0027]進(jìn)一步的改進(jìn)是，所述鎖存單元包括第三NMOS管、第四NMOS管、第五NMOS管、第三PMOS管和第四PMOS管。所述第三NMOS管的源極、所述第四NMOS管的源極和所述第五NMOS管的漏極連接在一起，所述第五NMOS管的源極接地；所述第三PMOS管的源極和所述第四PMOS管的源極都接電源電壓。所述第三NMOS管的漏極、所述第四NMOS管的柵極、所述第三PMOS管的漏極和所述第四PMOS管的柵極都接所述第一信號輸出節(jié)點(diǎn)。所述第三NMOS管的柵極、所述第四NMOS管的漏極、所述第三PMOS管的柵極和所述第四PMOS管的漏極都接所述第二信號輸出節(jié)點(diǎn)。所述第五NMOS管的柵極連接所述第三控制信號。
[0028]進(jìn)一步的改進(jìn)是，所述輸出單元包括第三反相器和第四反相器，所述第三反相器的輸入端連接所述第一信號輸出節(jié)點(diǎn)，所述第四反相器的輸入端連接所述第二信號輸出節(jié)點(diǎn)，所述第三反相器的輸出端和所述第四反相器的輸出端輸出一對反相的輸出信號。
[0029]進(jìn)一步的改進(jìn)是，所述第一與非門中連接兩個輸入端對應(yīng)于兩個第五PMOS管