專(zhuān)利名稱(chēng)：高糾錯(cuò)能力的nand閃存的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種NAND閃存，尤其涉及一種具有較高糾錯(cuò)能力的NAND閃存。
背景技術(shù)：
目前，NAND閃存已經(jīng)成為消費(fèi)類(lèi)應(yīng)用中用作海量存儲(chǔ)的主要選擇，因?yàn)樗啾?NOR閃存而言具有單位比特成本更低、存儲(chǔ)密度更高的優(yōu)勢(shì)，并且具有比硬盤(pán)更小的尺寸、 更低的功耗以及更可靠的優(yōu)勢(shì)。由于NAND閃存在消費(fèi)市場(chǎng)上的需求量很高，因而存儲(chǔ)成本 下降得很快，像POS (銷(xiāo)售點(diǎn))終端、打印機(jī)以及其他應(yīng)用可以用NAND存儲(chǔ)器以更低的成本 達(dá)到更高的密度。然而，由于這些嵌入式應(yīng)用對(duì)更高NAND閃存密度的要求在不斷提高，設(shè)計(jì)師需要 從各種NAND閃存類(lèi)型、密度、供應(yīng)商以及發(fā)展路線圖和實(shí)現(xiàn)方式中作出合適選擇。使用 NAND閃存的第一個(gè)也是最重要的選擇標(biāo)準(zhǔn)是NAND控制器的實(shí)現(xiàn)。所有的NAND閃存器件都 需要位于軟件中的維護(hù)開(kāi)銷(xiāo)和作為硬件的外部控制器以確保數(shù)據(jù)可靠，使NAND閃存器件 的壽命最大，并提高性能。NAND控制器的三個(gè)主要功能是壞塊管理、損耗均衡以及糾錯(cuò)編碼 (ECC)。NAND閃存以簇的形式進(jìn)行數(shù)據(jù)存儲(chǔ)，即所謂的塊。大多數(shù)NAND閃存器件在制造 測(cè)試時(shí)就會(huì)發(fā)現(xiàn)有一些壞塊，這些壞塊在供應(yīng)商的器件規(guī)格說(shuō)明中是有標(biāo)記的。也就是說(shuō) NAND閃存在出廠時(shí)就有損壞的存儲(chǔ)單元，此外，好的塊也可能會(huì)在NAND生命周期內(nèi)降低性 能，出廠后在使用中還會(huì)不斷產(chǎn)生新的損壞的存儲(chǔ)單元。因此，一、必須通過(guò)軟件進(jìn)行跟蹤， 并進(jìn)行壞塊管理；二、對(duì)特定的塊進(jìn)行不斷的讀寫(xiě)操作可能導(dǎo)致該塊很快“磨損”而變成壞 塊，為了確保NAND器件最長(zhǎng)的壽命，限制磨損塊的數(shù)量，需要利用損耗均衡技術(shù)讓所有的 塊讀寫(xiě)次數(shù)均衡；三、由于某個(gè)單元的休止或操作可能產(chǎn)生誤碼，因此必須以軟件或硬件方 式實(shí)現(xiàn)ECC來(lái)發(fā)現(xiàn)并糾正這些誤碼。ECC通常被業(yè)界定義為每512字節(jié)或1024字節(jié)扇區(qū)中 能糾正的代碼比特?cái)?shù)。在人們的日常工作中，閃存盤(pán)的使用已經(jīng)越來(lái)越普遍。相信不少人都曾經(jīng)遇到過(guò) 數(shù)據(jù)丟失的問(wèn)題。閃存盤(pán)使用說(shuō)明上通常只說(shuō)是誤插拔所致，造成閃存盤(pán)數(shù)據(jù)丟失的原因 并非僅此一種，還存在另外幾種可能。其中之一在于，由于閃存本身的特性，在進(jìn)行數(shù)據(jù)讀 寫(xiě)時(shí)發(fā)生的錯(cuò)誤不可能完全避免，為了盡可能降低錯(cuò)誤的發(fā)生，就必須采用ECC數(shù)字糾錯(cuò) 技術(shù)。該技術(shù)是一種一般應(yīng)用于電腦數(shù)據(jù)完整性檢測(cè)的技術(shù)，它可以在進(jìn)行數(shù)據(jù)檢測(cè)的同 時(shí)，第一時(shí)間修正數(shù)據(jù)錯(cuò)誤，從而使文件拷貝中出現(xiàn)的亂碼、壓縮包損壞等各種意外情況大 大減少。SLC NAND閃存的每個(gè)存儲(chǔ)單元存儲(chǔ)單字位(1比特)，每個(gè)塊都具有較長(zhǎng)的使用壽 命和可靠性，因此需要較少ECC，并能提供優(yōu)異的性能。MLC NAND閃存的每個(gè)存儲(chǔ)單元存儲(chǔ) 雙字位(2比特)，性能則較低，而且難以實(shí)現(xiàn)，因?yàn)樗枰叩燃?jí)的壞塊管理、損耗均衡 和ECC。然而就單比特的價(jià)格來(lái)說(shuō)，它大約只有SLC NAND的1/3。由于SLC和MLC NAND之 間成本差距越來(lái)越大，大多數(shù)應(yīng)用開(kāi)始轉(zhuǎn)向MLC NAND，特別是較高密度的應(yīng)用，這樣可以大大地降低材料成本。隨著MLC NAND工藝技術(shù)節(jié)點(diǎn)的持續(xù)縮小，支持這種NAND存儲(chǔ)器所需 的ECC等級(jí)變得越來(lái)越高。目前MLC NAND所需的ECC等級(jí)為8比特，但是很快就會(huì)提高到 12比特和24比特。更多數(shù)量的ECC需要NAND控制器中的硬件支持。然而，微處理器的發(fā) 展步伐比快速發(fā)展的MLC NAND遲緩得多。而且現(xiàn)在已經(jīng)出現(xiàn)了 TL CNAND，每個(gè)存儲(chǔ)單元存 儲(chǔ)三字位(3比特)，該種閃存對(duì)于ECC的要求更高了，達(dá)到了 48比特。因此在NAND閃存快 速發(fā)展的現(xiàn)階段，除了加快微處理器的發(fā)展外，也迫切需要一些能夠在暫時(shí)不更換控制器 的同時(shí)卻能提高閃存性能的技術(shù)或產(chǎn)品。

實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問(wèn)題是在不升級(jí)NAND閃存控制器的前提下，提供一種 具有較高糾錯(cuò)能力的NAND閃存。為解決上述技術(shù)問(wèn)題，本實(shí)用新型采用了如下的技術(shù)方案一種高糾錯(cuò)能力的 NAND閃存，包括NAND ECC控制器和NAND閃存芯片，應(yīng)用此類(lèi)高糾錯(cuò)能力NAND閃存的主控 制器不需要設(shè)置有ECC電路，所述ECC電路設(shè)置在主控制器外部。作為本實(shí)用新型所述高糾錯(cuò)能力的NAND閃存的一種優(yōu)選方案 存裸顆粒一起封裝成一顆芯片，該芯片設(shè)置有標(biāo)準(zhǔn)的閃存接口。作為本實(shí)用新型所述高糾錯(cuò)能力的NAND閃存的一種優(yōu)選方案 單獨(dú)一個(gè)芯片封裝，其設(shè)置有標(biāo)準(zhǔn)的接口。作為本實(shí)用新型所述高糾錯(cuò)能力的NAND閃存的一種優(yōu)選方案 有BCH糾錯(cuò)碼。作為本實(shí)用新型所述高糾錯(cuò)能力的NAND閃存的一種優(yōu)選方案 程至24位。作為本實(shí)用新型所述高糾錯(cuò)能力的NAND閃存的一種優(yōu)選方案 程至14位。作為本實(shí)用新型所述高糾錯(cuò)能力的NAND閃存的一種優(yōu)選方案 程至48位。作為本實(shí)用新型所述高糾錯(cuò)能力的NAND閃存的一種優(yōu)選方案 態(tài)控制通過(guò)輸入與輸出接口的上拉、下拉實(shí)現(xiàn)。作為本實(shí)用新型所述高糾錯(cuò)能力的NAND閃存的一種優(yōu)選方案 擴(kuò)展的NAND命令對(duì)其進(jìn)行控制。作為本實(shí)用新型所述高糾錯(cuò)能力的NAND閃存的一種優(yōu)選方案 數(shù)據(jù)塊緩沖區(qū)。利用本實(shí)用新型所述外部ECC電路來(lái)支持所有的NAND類(lèi)型和設(shè)計(jì)，這種方法 還能提供性能和接口等方面的其他好處，它在不改變NAND控制器的前提下，將ECC與 NAND芯片封裝或者外置，從而提高糾錯(cuò)能力，提升整個(gè)閃存的性能。同時(shí)對(duì)于主控也會(huì) 產(chǎn)生深遠(yuǎn)影響，例如將會(huì)改變閃存頁(yè)塊數(shù)據(jù)布局頁(yè)數(shù)據(jù)(2/4/8Kbytes) +冗余數(shù)據(jù) (12/24/48byteS)+ECC校驗(yàn)碼；主控可以不需要設(shè)置ECC電路，但需要判斷讀取的數(shù)據(jù)是否 有錯(cuò)，如果有錯(cuò)，不需要重讀，ECC芯片已經(jīng)重讀了 3次或其他設(shè)定的次數(shù)，可判其為壞塊； 還可以單獨(dú)讀取OOB數(shù)據(jù)，即冗余數(shù)據(jù)；雖然糾正隨機(jī)錯(cuò)誤會(huì)帶來(lái)額外的延遲，然而，由于
所述ECC電路與閃 所述ECC電路作為 所述ECC電路中含 所述BCH糾錯(cuò)碼編 所述BCH糾錯(cuò)碼編 所述BCH糾錯(cuò)碼編 所述ECC的基本狀 所述ECC芯片利用 所述閃存內(nèi)置ECC主機(jī)不需要做任何糾正隨機(jī)，對(duì)主機(jī)而言，總的讀取數(shù)據(jù)的延遲是一樣的。可以將ECC作為 單獨(dú)一個(gè)芯片封裝；或?qū)CC裸顆粒和閃存裸顆粒封裝在一起，成為一顆芯片。這些都增加 了閃存的設(shè)計(jì)靈活性。采用本實(shí)用新型所述的結(jié)構(gòu)后，該閃存還支持支持多閃存片選(多至8)，支持8字 位和16字位閃存，支持不同的頁(yè)塊大小，比如2K，4K，8Kbytes，支持所有NAND閃存的命令， 支持標(biāo)準(zhǔn)的閃存接口和ONFI閃存接口。同時(shí)還可以利用擴(kuò)展的NAND命令可對(duì)ECC芯片進(jìn) 行控制，包括控制和狀態(tài)寄存器，以及固件升級(jí)，通過(guò)固件升級(jí)，可以支持將來(lái)的命令；其基 本狀態(tài)控制可通過(guò)IO上拉、下拉實(shí)現(xiàn)(不需要擴(kuò)展的NAND命令)。還可以?xún)?nèi)置ECC數(shù)據(jù)塊緩沖區(qū)(比如4個(gè)ECC數(shù)據(jù)塊緩沖區(qū)，每個(gè)緩沖區(qū) IKbytes)，所有閃存共享這些數(shù)據(jù)塊緩沖區(qū)，讀操作和寫(xiě)操作共享這些數(shù)據(jù)塊緩沖區(qū)；可利 用流水線改進(jìn)讀和寫(xiě)的性能，可減少數(shù)據(jù)塊緩沖區(qū)的個(gè)數(shù)，但會(huì)帶來(lái)讀和寫(xiě)的性能的下降。 ECC數(shù)據(jù)塊緩沖區(qū)來(lái)完成NAND的隨機(jī)寫(xiě)命令、或非整頁(yè)寫(xiě)命令、或整頁(yè)寫(xiě)命令a、數(shù)據(jù)頁(yè)緩 沖區(qū)用于緩沖頁(yè)數(shù)據(jù)；b、對(duì)不滿(mǎn)整頁(yè)的數(shù)據(jù)，插入0或1使數(shù)據(jù)達(dá)到滿(mǎn)ECC塊的大小；c用 于計(jì)算ECC校驗(yàn)碼。讀取數(shù)據(jù)頁(yè)緩沖區(qū)用于ECC糾錯(cuò)，首先，將數(shù)據(jù)讀入到緩沖區(qū)；如果隨 機(jī)錯(cuò)誤數(shù)在ECC的可糾錯(cuò)范圍之內(nèi)，隨機(jī)錯(cuò)誤將會(huì)被糾正過(guò)來(lái)，并將正確的數(shù)據(jù)塊傳輸?shù)?主機(jī)；糾正隨機(jī)錯(cuò)誤會(huì)帶來(lái)額外的延遲，然而，由于主機(jī)不需要做任何糾正隨機(jī)，對(duì)主機(jī)而 言，總的讀取數(shù)據(jù)的延遲是一樣的；如果隨機(jī)錯(cuò)誤數(shù)不在ECC的可糾錯(cuò)范圍之內(nèi)，未經(jīng)過(guò)糾 錯(cuò)的原始數(shù)據(jù)塊被傳輸?shù)街鳈C(jī)，當(dāng)主機(jī)讀取讀命令的狀態(tài)位時(shí)，主機(jī)將會(huì)讀到有ECC錯(cuò)誤 的狀態(tài)；ECC控制芯片會(huì)自動(dòng)重讀(有限次數(shù)，比如3次)有不可糾正隨機(jī)錯(cuò)誤的數(shù)據(jù)塊。 還可以自動(dòng)識(shí)別閃存塊數(shù)據(jù)和冗余數(shù)據(jù)，并應(yīng)用不同的糾錯(cuò)碼(BCH或漢明碼)，主機(jī)不可 以讀寫(xiě)存儲(chǔ)于冗余數(shù)據(jù)塊中的ECC校驗(yàn)碼，冗余數(shù)據(jù)塊中的ECC校驗(yàn)碼可放置于頁(yè)數(shù)據(jù)塊 的結(jié)尾處。

圖1是現(xiàn)有技術(shù)與本實(shí)用新型有關(guān)ECC電路設(shè)置的對(duì)比示意圖。
具體實(shí)施方式

以下結(jié)合附圖詳細(xì)描述本實(shí)用新型的具體實(shí)施方式
。在圖1中，左側(cè)示意圖描述了現(xiàn)有技術(shù)中閃存控制器與ECC電路的連接方式，即閃 存的主控制器與ECC電路封裝在一起。至于閃存控制器與閃存芯片之間的連接方式，還是 有多種選擇的，各種連接方式各有優(yōu)劣。如果系統(tǒng)微處理器有內(nèi)置的SLC或MLC控制器，就 不需要外部器件或邏輯。否則受控NAND方法也不錯(cuò)，因?yàn)樗蒒AND供應(yīng)商執(zhí)行封裝，同樣 不需要外部邏輯或芯片。然而，為了獲得最大的靈活性，開(kāi)發(fā)商可以利用外部NAND控制器 來(lái)支持所有的NAND類(lèi)型和偏好，這種方法還能提供性能和接口等方面的其他好處。圖1右側(cè)示意圖描述了本實(shí)用新型中ECC與NAND閃存控制器的連接方式，將ECC 電路和NAND閃存結(jié)合在一起，同時(shí)為主控提供標(biāo)準(zhǔn)的閃存接口，主控不需要具有ECC功能， 只需要判斷讀取的數(shù)據(jù)是否正確。而ECC糾錯(cuò)能，如果是采用BCH糾錯(cuò)碼，每IK比特?cái)?shù)據(jù) 塊可以糾正48位隨機(jī)錯(cuò)誤，可編程至24位或者14位；如果是采用漢明(HAMMING)糾錯(cuò)碼， 每12比特冗余數(shù)據(jù)塊可以糾正1位隨機(jī)錯(cuò)誤，檢測(cè)2位隨機(jī)錯(cuò)誤。當(dāng)然也可采用其他糾錯(cuò)碼。
權(quán)利要求1.一種高糾錯(cuò)能力的NAND閃存，包括NAND ECC控制器和NAND閃存芯片，其特征在于 ECC電路設(shè)置在NAND閃存的主控制器外部，ECC電路與閃存裸顆粒一起封裝成一顆芯片，該 芯片設(shè)置有標(biāo)準(zhǔn)的閃存接口與NAND閃存的主控制器連接。
2.根據(jù)權(quán)利要求1所述的高糾錯(cuò)能力的NAND閃存，其特征在于所述ECC電路作為單 獨(dú)一個(gè)芯片封裝，其設(shè)置有標(biāo)準(zhǔn)的接口。
3.根據(jù)權(quán)利要求2所述的高糾錯(cuò)能力的NAND閃存，其特征在于所述閃存內(nèi)置ECC數(shù) 據(jù)塊緩沖區(qū)。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種高糾錯(cuò)能力的NAND閃存，利用本實(shí)用新型所述外部ECC電路來(lái)支持所有的NAND類(lèi)型和設(shè)計(jì)，這種方法還能提供性能和接口等方面的其他好處，它在不改變NAND控制器的前提下，將ECC與NAND芯片封裝或者外置，從而提高糾錯(cuò)能力，提升整個(gè)閃存的性能，同時(shí)對(duì)于主控也會(huì)產(chǎn)生深遠(yuǎn)影響，例如將會(huì)改變閃存頁(yè)塊數(shù)據(jù)布局頁(yè)數(shù)據(jù)(2/4/8Kbytes)+冗余數(shù)據(jù)(12/24/48bytes)+ECC校驗(yàn)碼；主控可以不需要設(shè)置ECC電路，可以將ECC作為單獨(dú)一個(gè)芯片封裝；或?qū)CC裸顆粒和閃存裸顆粒封裝在一起，成為一顆芯片，這些都增加了閃存的設(shè)計(jì)靈活性。
文檔編號(hào)G11C16/34GK201780798SQ20092028284
公開(kāi)日2011年3月30日 申請(qǐng)日期2009年12月24日 優(yōu)先權(quán)日2009年12月24日
發(fā)明者莊志青, 黃明 申請(qǐng)人:蘇州亮智科技有限公司