專利名稱：在矩陣拓?fù)渲邪ǘ鄠€(gè)集成電路存儲(chǔ)器器件和多個(gè)緩沖器器件的存儲(chǔ)器模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及集成電路器件、這種器件的高速信令、存儲(chǔ)器器件以及存儲(chǔ)器系 統(tǒng)。
背景技術(shù)：
一些當(dāng)代的趨勢(shì)預(yù)言處理器，諸如通用微處理器和圖形處理器，將繼續(xù)增大對(duì)系 統(tǒng)存儲(chǔ)和數(shù)據(jù)帶寬的要求。通過在應(yīng)用中使用諸如多核處理器架構(gòu)和多圖形流水線的并行 機(jī)制，處理器應(yīng)當(dāng)能夠以被預(yù)測(cè)為在未來10年里每3年增大一倍的速度拉動(dòng)系統(tǒng)帶寬的增 長(zhǎng)。動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器(“DRAM”)中存在若干主要趨勢(shì)，這些趨勢(shì)可能使DRAM出奇昂貴 并且對(duì)跟上增長(zhǎng)的數(shù)據(jù)帶寬要求和系統(tǒng)存儲(chǔ)要求提出挑戰(zhàn)。例如，相對(duì)于給定DRAM技術(shù)節(jié) 點(diǎn)中特征尺寸改進(jìn)的晶體管速度，以及使DRAM技術(shù)適應(yīng)給定DRAM裸片的更大存儲(chǔ)密度所 需的增大的成本都對(duì)DRAM技術(shù)跟上增大的數(shù)據(jù)帶寬要求和系統(tǒng)容量要求的速度產(chǎn)生不利 影響。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方式提供了一種存儲(chǔ)器模塊包括集成電路存儲(chǔ)器器件；以及耦合 至所述集成電路存儲(chǔ)器器件的集成電路緩沖器器件，其中經(jīng)由所述集成電路緩沖器器件執(zhí) 行對(duì)所述集成電路存儲(chǔ)器器件的存儲(chǔ)器訪問，所述集成電路緩沖器器件包括存儲(chǔ)電路，用 以存儲(chǔ)關(guān)于所述集成電路存儲(chǔ)器器件的有缺陷的存儲(chǔ)器單元的冗余信息，使得所述集成電 路緩沖器器件重新路由具有與所述有缺陷的存儲(chǔ)器單元相關(guān)聯(lián)的地址的存儲(chǔ)器訪問。本發(fā)明的實(shí)施方式提供了一種存儲(chǔ)器模塊包括多個(gè)集成電路存儲(chǔ)器器件，所述 多個(gè)集成電路存儲(chǔ)器器件的每個(gè)集成電路存儲(chǔ)器器件具有存儲(chǔ)器單元陣列；以及耦合至 所述多個(gè)集成電路存儲(chǔ)器器件的集成電路緩沖器器件，其中經(jīng)由所述集成電路緩沖器器件 執(zhí)行對(duì)所述多個(gè)集成電路存儲(chǔ)器器件的存儲(chǔ)器訪問，所述集成電路緩沖器器件包括存儲(chǔ)電 路，用以存儲(chǔ)關(guān)于至少一個(gè)存儲(chǔ)器單元陣列的至少一個(gè)有缺陷的存儲(chǔ)器單元位置的信息。本發(fā)明的實(shí)施方式提供了一種存儲(chǔ)器模塊包括多個(gè)集成電路存儲(chǔ)器器件，所述 多個(gè)集成電路存儲(chǔ)器器件的每個(gè)集成電路存儲(chǔ)器器件具有存儲(chǔ)器單元陣列；耦合至所述多 個(gè)集成電路存儲(chǔ)器器件的集成電路緩沖器器件，其中經(jīng)由所述集成電路緩沖器器件執(zhí)行對(duì) 所述多個(gè)集成電路存儲(chǔ)器器件的存儲(chǔ)器訪問；以及耦合至所述集成電路存儲(chǔ)器器件的集成 電路存儲(chǔ)器件，所述集成電路存儲(chǔ)器件用以存儲(chǔ)關(guān)于所述多個(gè)集成電路存儲(chǔ)器器件的至少 一個(gè)存儲(chǔ)器單元陣列的至少一個(gè)有缺陷的存儲(chǔ)器單元位置的信息。
5
本發(fā)明的實(shí)施方式提供了一種容納在單個(gè)半導(dǎo)體封裝中的系統(tǒng)，所述系統(tǒng)包括 第一集成電路存儲(chǔ)器裸片，具有存儲(chǔ)器單元陣列；以及耦合至所述集成電路存儲(chǔ)器裸片的 集成電路緩沖器裸片，其中經(jīng)由所述集成電路緩沖器裸片執(zhí)行所述集成電路存儲(chǔ)器裸片的 存儲(chǔ)器訪問，所述集成電路緩沖器裸片包括存儲(chǔ)電路，用以存儲(chǔ)關(guān)于所述存儲(chǔ)器單元陣列 中至少一個(gè)有缺陷的存儲(chǔ)器單元的信息。本發(fā)明的實(shí)施方式提供了一種系統(tǒng)，包括多個(gè)集成電路存儲(chǔ)器器件，所述多個(gè)集 成電路存儲(chǔ)器器件的每個(gè)集成電路存儲(chǔ)器器件具有存儲(chǔ)器單元陣列；以及耦合至所述多個(gè) 集成電路存儲(chǔ)器器件的多個(gè)集成電路緩沖器器件，其中經(jīng)由所述多個(gè)集成電路緩沖器器件 的對(duì)應(yīng)集成電路緩沖器器件執(zhí)行對(duì)所述多個(gè)集成電路存儲(chǔ)器器件的集成電路存儲(chǔ)器器件 的存儲(chǔ)器訪問，所述對(duì)應(yīng)的集成電路緩沖器器件包括存儲(chǔ)電路，用以存儲(chǔ)關(guān)于至少一個(gè)存 儲(chǔ)器單元陣列的至少一個(gè)有缺陷的存儲(chǔ)器單元位置的信息。


在附圖中通過示例而非限制的方式對(duì)實(shí)施方式進(jìn)行了描述，在附圖中，類似的附 圖標(biāo)記表示類似的元件，其中圖1示出了包括多個(gè)集成電路存儲(chǔ)器器件和多個(gè)集成電路緩沖器器件的存儲(chǔ)器 模塊拓?fù)?；圖2示出了具有分離的多分支控制/地址總線的存儲(chǔ)器模塊拓?fù)?；圖3示出了具有單個(gè)多分支控制/地址總線的存儲(chǔ)器模塊拓?fù)?；圖4示出了在每個(gè)集成電路緩沖器器件和存儲(chǔ)器模塊連接器接口之間提供數(shù)據(jù) 的存儲(chǔ)器模塊拓?fù)?；圖5示出了包括多個(gè)集成電路存儲(chǔ)器器件和多個(gè)集成電路緩沖器器件的、具有用 于控制和地址信息的集成電路緩沖器器件的存儲(chǔ)器模塊拓?fù)洌粓D6示出了圖5存儲(chǔ)器模塊拓?fù)渲锌刂?地址信號(hào)通路的終端器(termination)；圖7示出了圖5存儲(chǔ)器模塊拓?fù)渲袛?shù)據(jù)信號(hào)通路的終端器；圖8示出了圖5存儲(chǔ)器模塊系統(tǒng)中分離的控制/地址信號(hào)通路的終端器；圖9A示出了包括多個(gè)集成電路存儲(chǔ)器器件和多個(gè)集成電路緩沖器器件的存儲(chǔ)器 模塊拓?fù)漤斠晥D；圖9B示出了包括多個(gè)集成電路存儲(chǔ)器器件和多個(gè)集成電路緩沖器器件的存儲(chǔ)器 模塊拓?fù)鋫?cè)視圖；圖9C示出了包括多個(gè)集成電路存儲(chǔ)器器件和多個(gè)集成電路緩沖器器件的存儲(chǔ)器 模塊拓?fù)涞滓晥D；圖10是示出了具有多個(gè)集成電路存儲(chǔ)器裸片和集成電路緩沖器裸片的器件拓?fù)?框圖；圖11示出了具有多個(gè)集成電路存儲(chǔ)器裸片和集成電路緩沖器裸片的多芯片封裝 (“MCP”)器件；圖12示出了具有多個(gè)集成電路存儲(chǔ)器裸片的封裝器件和具有緩沖器裸片的另一 個(gè)封裝器件；兩個(gè)封裝在單個(gè)堆疊封裝(“POP”)器件中被堆疊并容納在一起；圖13示出了具有多個(gè)集成電路存儲(chǔ)器器件和部署在柔性帶上的緩沖器器件的器件；圖14示出了具有并排布置并容納在封裝中的多個(gè)集成電路存儲(chǔ)器裸片和緩沖器 裸片的器件；圖15示出了具有容納在單獨(dú)封裝中、并被一起集成到更大的POP器件中的多個(gè)集 成電路存儲(chǔ)器裸片和緩沖器裸片的器件；圖16示出了包括串行存在檢測(cè)設(shè)備(“SPD”)的存儲(chǔ)器模塊拓?fù)?；圖17示出了每個(gè)數(shù)據(jù)分片(data slice)都具有SPD的存儲(chǔ)器模塊拓?fù)?；圖18是集成電路緩沖器裸片的框圖；圖19是存儲(chǔ)器器件的框圖。
具體實(shí)施例方式根據(jù)實(shí)施方式，存儲(chǔ)器模塊包括從多個(gè)相應(yīng)的集成電路緩沖器器件(或裸片)向 存儲(chǔ)器模塊連接器提供數(shù)據(jù)的多個(gè)信號(hào)通路，所述集成電路緩沖器器件(或裸片)從相關(guān) 的多個(gè)集成電路存儲(chǔ)器器件(或裸片)訪問數(shù)據(jù)。在具體實(shí)施方式
中，每個(gè)集成電路緩沖 器器件還與提供控制和/或地址信息的母線信號(hào)通路耦合，所述信息指定對(duì)至少一個(gè)與各 自集成電路緩沖器器件相關(guān)聯(lián)的集成電路存儲(chǔ)器器件進(jìn)行訪問。根據(jù)實(shí)施方式，存儲(chǔ)器模塊連接器包括控制/地址接口部分和數(shù)據(jù)接口部分?？?制/地址總線將多個(gè)集成電路緩沖器器件耦合至控制/地址接口部分。多個(gè)數(shù)據(jù)信號(hào)通路 將多個(gè)相應(yīng)的集成電路緩沖器器件耦合至數(shù)據(jù)接口部分。每個(gè)集成電路緩沖器器件包括 1)與至少一個(gè)集成電路存儲(chǔ)器器件耦合的接口，2)耦合至控制/地址總線的接口，以及3) 耦合至多個(gè)數(shù)據(jù)信號(hào)通路中的數(shù)據(jù)信號(hào)通路的接口。根據(jù)實(shí)施方式，存儲(chǔ)器模塊可以包括非易失性存儲(chǔ)器位置，例如使用電可擦可編 程只讀存儲(chǔ)器(“EEPR0M”)(也公知為串行存在檢測(cè)(“SPD”)設(shè)備)，以便存儲(chǔ)關(guān)于存儲(chǔ) 器模塊的參數(shù)和配置的信息。在實(shí)施方式中，至少一個(gè)集成電路緩沖器器件訪問存儲(chǔ)在SPD 器件中的信息。在封裝實(shí)施方式中，封裝容納集成電路緩沖器裸片和多個(gè)集成電路存儲(chǔ)器裸片。 在封裝中，多個(gè)信號(hào)通路在集成電路緩沖器裸片和多個(gè)集成電路存儲(chǔ)器裸片之間傳送數(shù)據(jù) (讀出數(shù)據(jù)和/或?qū)懭霐?shù)據(jù))。集成電路緩沖器裸片從封裝的接口向多個(gè)集成電路存儲(chǔ)器 裸片提供控制信號(hào)。響應(yīng)于控制信號(hào)，通過集成電路緩沖器裸片將存儲(chǔ)在多個(gè)集成電路存 儲(chǔ)器裸片的存儲(chǔ)器陣列中的數(shù)據(jù)提供給部署在存儲(chǔ)器模塊上的信號(hào)通路。在實(shí)施方式中， 封裝可以是多芯片封裝(“MCP”)。在實(shí)施方式中，可以將多個(gè)集成電路存儲(chǔ)器裸片容納在 公共的或單獨(dú)的封裝中。在下面描述的實(shí)施方式中，存儲(chǔ)器模塊可以包括堆疊在彼此頂部 并通過信號(hào)通路耦合的一系列集成電路裸片(即，存儲(chǔ)器裸片和緩沖器裸片)。這里描述的集成電路緩沖器器件也稱為緩沖器或者緩沖器器件。同樣，集成電路 存儲(chǔ)器器件也稱為存儲(chǔ)器器件。在實(shí)施方式中，集成電路存儲(chǔ)器器件和存儲(chǔ)器裸片是不同的，因?yàn)榇鎯?chǔ)器裸片是 由半導(dǎo)體材料形成的、用于存儲(chǔ)和/或取回?cái)?shù)據(jù)或其他存儲(chǔ)器功能的單片式集成電路，而 集成電路存儲(chǔ)器器件是至少具有允許訪問存儲(chǔ)器裸片的接口或某種封裝形式的存儲(chǔ)器裸 片。
同樣，在實(shí)施方式中，集成電路緩沖器器件與緩沖器裸片是不同的，因?yàn)榫彌_器 裸片是由半導(dǎo)體材料形成的、并至少執(zhí)行在此描述的一個(gè)或多個(gè)功能的單片式集成電路， 而集成電路緩沖器器件是至少具有允許與緩沖器裸片通信的接口或某種封裝形式的緩沖 器裸片。在以下更加詳細(xì)描述的實(shí)施方式中，圖1-圖8示出了包括具有位于存儲(chǔ)器模塊上 的多個(gè)集成電路存儲(chǔ)器器件(或裸片)和多個(gè)集成電路緩沖器器件(或裸片)的控制/地 址和數(shù)據(jù)信號(hào)通路拓?fù)?。此外，圖10、圖18和圖19還示出了包括位于存儲(chǔ)器模塊上的集成 電路存儲(chǔ)器器件(或裸片)和集成電路緩沖器器件(或裸片)的信號(hào)通路拓?fù)?，并且示?了集成電路緩沖器器件(或裸片)和存儲(chǔ)器器件(或裸片)在實(shí)施方式中的操作。圖1示出了具有多個(gè)集成電路存儲(chǔ)器器件和多個(gè)相關(guān)聯(lián)的集成電路緩沖器器件 的存儲(chǔ)器模塊拓?fù)洹Ｔ趯?shí)施方式中，存儲(chǔ)器模塊100包括耦合至公共地址/控制信號(hào)通路 121的多個(gè)緩沖器器件lOOa-lOOd。多個(gè)緩沖器器件IOOa-IOOd中的每個(gè)緩沖器器件都提供 了經(jīng)由信號(hào)通路102a-102d和103對(duì)多個(gè)相應(yīng)的集成電路存儲(chǔ)器器件IOla-IOld的訪問。 在實(shí)施方式中，相應(yīng)的數(shù)據(jù)分片a-d由緩沖器IOOa-IOOd之一以及存儲(chǔ)器器件IOla-IOld 的集合形成。緩沖器器件IOOa-IOOd分別耦合至信號(hào)通路120a-120d，這些信號(hào)通路在緩沖 器器件IOOa-IOOd和存儲(chǔ)器模塊連接器接口之間傳送數(shù)據(jù)(讀出數(shù)據(jù)和寫入數(shù)據(jù))。在實(shí) 施方式中，分別使用信號(hào)通路120a-120d將掩蔽信息從存儲(chǔ)器模塊連接器接口傳送到緩沖 器器件 IOOa-IOOcL在實(shí)施方式中，數(shù)據(jù)分片是耦合至各自集成電路緩沖器器件的存儲(chǔ)器模塊數(shù)據(jù)信 號(hào)通路(或總線)的一部分。數(shù)據(jù)分片可以包括去往和來自部署在存儲(chǔ)器模塊上的單個(gè)存 儲(chǔ)器器件的全部數(shù)據(jù)通路或者部分?jǐn)?shù)據(jù)通路?？梢詫⒓呻娐反鎯?chǔ)器器件視作具有多個(gè)存儲(chǔ)單元的集成電路器件的公共類， 統(tǒng)稱為存儲(chǔ)器陣列。存儲(chǔ)器器件存儲(chǔ)與例如作為寫入或讀出命令的一部分提供的具體地 址相關(guān)聯(lián)的數(shù)據(jù)(該數(shù)據(jù)可被取回)。存儲(chǔ)器器件類型的示例包括動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器 (“DRAM”)，包括單倍數(shù)據(jù)速率和雙倍數(shù)據(jù)速率同步DRAM;靜態(tài)隨機(jī)訪問存儲(chǔ)器(“SRAM”)； 以及閃存。存儲(chǔ)器器件通常包括請(qǐng)求或命令解碼以及陣列訪問邏輯，該存儲(chǔ)器器件除了其 他功能之外還對(duì)請(qǐng)求和地址信息進(jìn)行解碼，并控制存儲(chǔ)器陣列和信號(hào)通路之間的存儲(chǔ)傳 送。存儲(chǔ)器器件可以包括傳輸器電路，用以例如關(guān)于(例如，存儲(chǔ)器器件中的雙倍數(shù)據(jù)速率 類型的)時(shí)鐘信號(hào)的上升沿或下降沿同步地輸出數(shù)據(jù)。類似地，在一種實(shí)施方式中，存儲(chǔ)器 器件可以包括接收器電路，用以例如關(guān)于時(shí)鐘信號(hào)的上升沿或下降沿同步地接收數(shù)據(jù)，或 者關(guān)于與時(shí)鐘信號(hào)具有時(shí)間關(guān)系的輸出數(shù)據(jù)同步地接收數(shù)據(jù)。還可以包括關(guān)于時(shí)鐘信號(hào)的 上升沿或下降沿同步接收控制信息的接收器電路。在實(shí)施方式中，傳播至或來自于存儲(chǔ)器 器件的數(shù)據(jù)可以伴有選通信號(hào)，并且器件(例如，存儲(chǔ)器器件或緩沖器，或控制器)可以使 用選通信號(hào)來捕獲該數(shù)據(jù)。在實(shí)施方式中，集成電路緩沖器器件是在存儲(chǔ)器模塊連接器接口與至少一個(gè)集成 電路存儲(chǔ)器器件之間充當(dāng)接口的集成電路。在實(shí)施方式中，緩沖器器件可以將數(shù)據(jù)、控制信 息、地址信息和/或時(shí)鐘信號(hào)存儲(chǔ)到和/或路由到可以容納在公共或單獨(dú)封裝中的至少一 個(gè)集成電路存儲(chǔ)器器件。在實(shí)施方式中，緩沖器對(duì)多個(gè)存儲(chǔ)器器件和存儲(chǔ)器模塊連接器接 口之間的數(shù)據(jù)、控制信號(hào)和時(shí)鐘信號(hào)中的一種或其組合進(jìn)行隔離、路由和/或轉(zhuǎn)換。存儲(chǔ)器
8模塊連接器接口的實(shí)施方式在下文描述，并在圖9A-圖9C中示出。如圖1所示，在各種實(shí)施方式中，至少一個(gè)信號(hào)通路121部署在存儲(chǔ)器模塊100 上，該信號(hào)通路121在至少一個(gè)緩沖器器件IOOa-IOOd和存儲(chǔ)器模塊連接器接口之間傳送 控制和/或地址(控制/地址)信息。在實(shí)施方式中，信號(hào)通路121是多分支總線。如圖2-圖 8所示以及下文描述，在可選實(shí)施方式中可以使用在一個(gè)或多個(gè)緩沖器器件IOOa-IOOd和 存儲(chǔ)器模塊連接器接口之間傳送控制/地址信息、數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)的可選拓?fù)?。例如?可以使用分離的多分支控制/地址總線、分段的多分支控制/地址總線，以及點(diǎn)對(duì)點(diǎn)和/或 菊花鏈拓?fù)洹Ｔ趯?shí)施方式中，時(shí)鐘信號(hào)和/或時(shí)鐘信息可以在信號(hào)通路121中的至少一個(gè)信號(hào) 線上傳送。這些時(shí)鐘信號(hào)提供具有已知頻率和/或相位的一個(gè)或多個(gè)時(shí)鐘信號(hào)。在實(shí)施方 式中，時(shí)鐘信號(hào)與控制/地址信息同步或隨同其一起傳送。在實(shí)施方式中，時(shí)鐘信號(hào)沿與代 表控制/地址信息的控制/地址信號(hào)沿具有時(shí)間關(guān)系。在實(shí)施方式中，時(shí)鐘信號(hào)由時(shí)鐘源、 主控器(master)器件(例如，控制器器件)和/或緩沖器器件產(chǎn)生。在實(shí)施方式中，時(shí)鐘信號(hào)和/或時(shí)鐘信息可以在各自的信號(hào)通路120a-120d中的 至少一個(gè)信號(hào)線上傳送。緩沖器器件IOOa-IOOd可以接收和/或傳輸信號(hào)通路120a-120b 上的時(shí)鐘信號(hào)和數(shù)據(jù)。在實(shí)施方式中，將寫入數(shù)據(jù)在信號(hào)通路120a-120d上提供給緩沖器 器件lOOa-lOOd，并且將時(shí)鐘信號(hào)隨同寫入數(shù)據(jù)一起提供在信號(hào)通路120a-120d上。在實(shí)施 方式中，將來自緩沖器器件IOOa-IOOd的時(shí)鐘信號(hào)(諸如，時(shí)鐘-到-主控器("CTM"))隨 同信號(hào)通路120a-120d上的讀出數(shù)據(jù)一起提供在信號(hào)通路120a-120d上。在實(shí)施方式中， 時(shí)鐘信號(hào)與寫入和/讀出數(shù)據(jù)同步或隨同其一起傳送。時(shí)鐘信號(hào)沿與代表寫入和/或讀出 數(shù)據(jù)的數(shù)據(jù)信號(hào)沿具有時(shí)間關(guān)系或與之對(duì)齊。時(shí)鐘信息可以嵌入在數(shù)據(jù)中，從而不必使用 與數(shù)據(jù)信號(hào)相伴的單獨(dú)的時(shí)鐘信號(hào)。在實(shí)施方式中，讀出、寫入和/或雙向選通信號(hào)可以在各個(gè)信號(hào)通路120a-120d中 的至少一個(gè)信號(hào)線上傳送。緩沖器器件IOOa-IOOd可以接收和/或傳輸信號(hào)通路120a-120b 的選通信號(hào)和數(shù)據(jù)。在實(shí)施方式中，將寫入數(shù)據(jù)在信號(hào)通路120a-120d上提供給緩沖器器 件lOOa-lOOd，并且將選通信號(hào)隨同寫入數(shù)據(jù)一起提供在信號(hào)通路120a-120d上。在實(shí)施方 式中，將來自緩沖器器件IOOa-IOOd的選通信號(hào)隨同信號(hào)通路120a-120d上的讀出信號(hào)一 起提供在信號(hào)通路120a-120d上。在實(shí)施方式中，選通信號(hào)與寫入和/或讀出數(shù)據(jù)同步或 隨同其一起傳送。選通信號(hào)沿與代表寫入和/或讀出數(shù)據(jù)的數(shù)據(jù)信號(hào)沿具有時(shí)間關(guān)系或與 之對(duì)齊。在實(shí)施方式中，從存儲(chǔ)器模塊連接器接口在信號(hào)通路121上提供用于訪問具體集 成電路存儲(chǔ)器器件中具體存儲(chǔ)器位置的地址(例如，行和/或列地址)和/或命令。在實(shí) 施方式中，命令與具體集成電路存儲(chǔ)器器件的存儲(chǔ)器操作相關(guān)。例如，命令可以包括將寫入 數(shù)據(jù)存儲(chǔ)在具體集成電路存儲(chǔ)器器件中的具體存儲(chǔ)器位置的寫入命令，和/或用于從具體 集成電路存儲(chǔ)器器件取回存儲(chǔ)在具體存儲(chǔ)器位置的讀出數(shù)據(jù)的讀出命令。而且，可以同時(shí) 訪問不同數(shù)據(jù)分片中的多個(gè)存儲(chǔ)器器件。在實(shí)施方式中，命令可以包括行命令、諸如讀出 或?qū)懭氲牧忻?、掩蔽信息、預(yù)充電和/或感測(cè)命令。在實(shí)施方式中，通過公共線路集合將 控制信息在信號(hào)通路121上以時(shí)分復(fù)用分組形式來傳送，其中，分組中的特定字段用于包 括命令操作碼和/或地址。同樣，可以將讀出數(shù)據(jù)分組從集成電路存儲(chǔ)器器件經(jīng)過緩沖器IOOa-IOOd在各自的信號(hào)通路120a-120d上傳送給存儲(chǔ)器模塊連接器接口。在實(shí)施方式中， 分組代表在具體位窗口(或時(shí)間間隔)處斷言的、用于在具體信號(hào)線上斷言信號(hào)的一個(gè)或 多個(gè)信號(hào)。在實(shí)施方式中，存儲(chǔ)器模塊100 (通過存儲(chǔ)器模塊連接器接口 )與主控器器件(例 如，處理器或者控制器)通信。圖2示出了具有分離的多分支控制/地址/時(shí)鐘總線的存儲(chǔ)器模塊拓?fù)涞膶?shí)施方 式。具體地，存儲(chǔ)器模塊200包括與緩沖器IOOa-IOOd和存儲(chǔ)器模塊連接器接口相耦合的 分離的多分支控制/地址總線221。參考圖2，總線221的第一部分終結(jié)于終端器230，并且 總線221的第二部分終結(jié)于終端器231。在實(shí)施方式中，終端器230的阻抗與耦合至緩沖器 IOOc-IOOd的總線221的第一部分的阻抗(ZO)相匹配，并且終端器231的阻抗與耦合至緩 沖器IOOa-IOOb的總線221的第二部分的阻抗(Zl)相匹配。在實(shí)施方式中，阻抗ZO等于 阻抗Z1。在實(shí)施方式中，終端器230和231單獨(dú)地或結(jié)合地部署在存儲(chǔ)器模塊100上、緩沖 器器件IOOa和IOOd上、或用以容納器件IOOa和IOOd的封裝上。圖3示出了具有由終端器330終結(jié)的單個(gè)多分支控制/地址/時(shí)鐘總線的存儲(chǔ)器 模塊拓?fù)?。在?shí)施方式中，終端器330的阻抗與信號(hào)通路121 (或者控制/地址/時(shí)鐘總 線)的阻抗相匹配。在實(shí)施方式中，終端器330單獨(dú)地或結(jié)合地部署在存儲(chǔ)器模塊300上 或緩沖器器件IOOd上。圖4示出了在每個(gè)集成電路緩沖器器件和存儲(chǔ)器模塊連接器接口之間提供數(shù)據(jù) 的存儲(chǔ)器模塊拓?fù)?。在?shí)施方式中，每個(gè)信號(hào)通路120a-120d分別終結(jié)于相關(guān)聯(lián)的終端器 420a-420d。在實(shí)施方式中，終端器420a-420d具有與信號(hào)通路120a-120d的每個(gè)的阻抗ZO 相匹配的相應(yīng)的阻抗。在實(shí)施方式中，終端器420a-420d單獨(dú)地或結(jié)合地部署在存儲(chǔ)器模 塊400上、每個(gè)緩沖器器件IOOa-IOOd上、或者容納緩沖器器件IOOa-IOOd的封裝上。參考圖1，信號(hào)通路121和信號(hào)通路103的控制/地址信號(hào)比率可以是2 1 (或 者其他倍數(shù)，諸如4 1、8 1等)，使存儲(chǔ)器模塊連接器接口能夠按照指定的速度操作，而 同時(shí)存儲(chǔ)器器件IOla-IOld可以以一半(四分之一、八分之一等)的數(shù)據(jù)信令速率進(jìn)行操 作，從而可以使用相對(duì)較低成本的存儲(chǔ)器器件。圖5示出了包括多個(gè)集成電路存儲(chǔ)器器件和多個(gè)集成電路緩沖器器件的、具有用 于控制地址和/或時(shí)鐘信息的集成電路緩沖器器件501的存儲(chǔ)器模塊拓?fù)洹４鎯?chǔ)器模塊500 類似于存儲(chǔ)器模塊100，除了緩沖器器件501耦合至信號(hào)通路121和121a-121b之外。緩沖 器器件501在信號(hào)通路121a上將控制、地址和/或時(shí)鐘信息輸出至緩沖器器件lOOa-lOOb， 并在信號(hào)通路121b上將控制、地址和/或時(shí)鐘信息輸出至緩沖器器件100C-100d。在實(shí)施 方式中，緩沖器器件501復(fù)制在信號(hào)通路121上接收到的控制、地址和/或時(shí)鐘信息，并在 信號(hào)通路121a-121b上重復(fù)控制、地址和/或時(shí)鐘信息。在實(shí)施方式中，緩沖器器件501是 時(shí)鐘緩沖器器件，其提供與信號(hào)通路121a-121b上所提供的控制和地址信息的時(shí)間關(guān)系。 在實(shí)施方式中，信號(hào)通路121a_121b包括提供時(shí)鐘信號(hào)和/或時(shí)鐘信息的至少一個(gè)信號(hào)線。 在實(shí)施方式中，緩沖器器件501包括如圖18所示的時(shí)鐘電路1870。在實(shí)施方式中，緩沖器 器件501接收指定對(duì)至少一個(gè)集成電路存儲(chǔ)器器件IOla-IOld的訪問的控制信息，諸如分 組請(qǐng)求，并將對(duì)應(yīng)的控制信號(hào)(在信號(hào)通路121a和/或121b上)輸出至指定的集成電路 存儲(chǔ)器器件。
圖6示出了除了終端器601耦合至存儲(chǔ)器模塊600上的信號(hào)通路121以外，與圖5 中所示存儲(chǔ)器模塊拓?fù)漕愃频拇鎯?chǔ)器模塊拓?fù)?。在?shí)施方式中，終端器601的阻抗與信號(hào) 通路121的阻抗ZO相匹配。在實(shí)施方式中，終端器601部署在存儲(chǔ)器模塊600、緩沖器器件 501，或者用來容納緩沖器器件501的封裝上。圖7示出了提供發(fā)往和/或來自耦合至信號(hào)通路的每個(gè)集成電路緩沖器器件和終 端器的數(shù)據(jù)的存儲(chǔ)器模塊拓?fù)?。在?shí)施方式中，每個(gè)信號(hào)通路120a-120d分別終結(jié)于相關(guān) 聯(lián)的終端器701a-701d。在實(shí)施方式中，終端器701a-701d具有與每個(gè)信號(hào)通路120a-120d 的阻抗ZO相匹配的阻抗。在實(shí)施方式中，終端器701a-701d單獨(dú)地或結(jié)合地部署在存儲(chǔ)器 模塊700上、緩沖器器件IOOa-IOOd上、或者用來容納緩沖器器件IOOa-IOOd的封裝上。圖8示出了在用于控制、地址和/或時(shí)鐘信息的緩沖器器件與多個(gè)緩沖器器件之 間具有分離的多分支信號(hào)通路的存儲(chǔ)器模塊拓?fù)洹＞唧w地，存儲(chǔ)器模塊800包括耦合至緩 沖器IOOa-IOOd和緩沖器器件501的分離的多分支控制/地址總線121a-121b。在實(shí)施方式 中，總線的第一部分121a終結(jié)于終端器801，并且總線的第二部分121b終結(jié)于終端器802。 在實(shí)施方式中，終端器801的阻抗與第一段的阻抗(ZO)相匹配，并且終端器802的阻抗與 第二段的阻抗(Zl)相匹配。在實(shí)施方式中，阻抗ZO等于阻抗Z1。在實(shí)施方式中，終端器 801和802單獨(dú)地或結(jié)合地部署在存儲(chǔ)器模塊800上、緩沖器器件IOOa和IOOd上、或者用 來容納緩沖器器件IOOa和IOOd的封裝上。參考圖5，信號(hào)通路121與信號(hào)通路121a (或者121b)及信號(hào)通路103的控制/地 址信號(hào)比率可以是2 1 1(或者是其他倍數(shù)，諸如4 1 1、8 1 1等)，從而使得 使用信號(hào)通路121a(或者121b)和信號(hào)通路103的其他多分支總線拓?fù)鋵?shí)施方式不必一定 按照如圖1中所示使用信號(hào)通路121的實(shí)施方式一樣高的信號(hào)速率來進(jìn)行操作。而且類似 于圖1，信號(hào)通路121與信號(hào)通路103的控制/地址信號(hào)比率可以是2 1(或者其他倍數(shù)， 諸如4 1、8 1等)，使得存儲(chǔ)器模塊連接器接口能夠按照指定的速度操作，而同時(shí)存儲(chǔ) 器器件IOla-IOld可以以一半(或者四分之一、八分之一等)的控制/地址信令速率進(jìn)行 操作，從而可以使用相對(duì)較低成本的存儲(chǔ)器器件。類似地，信號(hào)通路102a-102d中的一個(gè)與 信號(hào)通路120a-120d中的一個(gè)的數(shù)據(jù)信號(hào)比率可以是2 1(或者其他倍數(shù)，諸如4 1、 8 1等)，使得存儲(chǔ)器模塊連接器接口能夠按照指定的信令速率操作，而同時(shí)存儲(chǔ)器器件 IOla-IOld可以以一半(或者四分之一、八分之一等)的數(shù)據(jù)信令比率進(jìn)行操作，從而可以 使用相對(duì)較低成本的存儲(chǔ)器器件。圖9A示出了包括多個(gè)集成電路存儲(chǔ)器器件和耦合至連接器接口的多個(gè)集成電路 緩沖器器件的存儲(chǔ)器模塊拓?fù)涞捻斠晥D。在實(shí)施方式中，存儲(chǔ)器模塊900包括襯底910，該 襯底910具有標(biāo)準(zhǔn)雙列直插式存儲(chǔ)器模塊(“DIMM”)形狀系數(shù)或者其他模塊形狀系數(shù)標(biāo) 準(zhǔn)，例如小輪廓DMM( “S0-DIMM”)和半高式DIMM( “VLP-DIMM”)。在可選實(shí)施方式中，襯 底910可以是但不限于晶圓、印刷電路板(“PCB”)、例如BT環(huán)氧樹脂的封裝襯底、軟板 (flex)、母板、子板或背板中之一或其結(jié)合。在實(shí)施方式中，存儲(chǔ)器模塊900包括部署在襯底910第一側(cè)的一對(duì)存儲(chǔ)器器件 IOla-IOlb和緩沖器器件lOOa-d。在可選實(shí)施方式中，更多或更少的存儲(chǔ)器器件和緩沖器 器件可以使用。在實(shí)施方式中，還將一對(duì)存儲(chǔ)器器件IOlc-IOld部署在存儲(chǔ)器模塊900的 第二側(cè)，如圖9B和圖9C中所示的存儲(chǔ)器模塊900的側(cè)視圖和底視圖中所示。在實(shí)施方式中，每個(gè)存儲(chǔ)器器件和緩沖器器件被容納在獨(dú)立的封裝中。在可選實(shí)施方式中，可以將存儲(chǔ) 器器件和緩沖器器件容納在這里所描述的MCP封裝實(shí)施方式中。存儲(chǔ)器模塊900包括連接器接口 920，其具有用于傳送數(shù)據(jù)和控制/地址/時(shí)鐘信 號(hào)的不同接口部分。例如，存儲(chǔ)器模塊900的第一側(cè)包括用以傳送數(shù)據(jù)信號(hào)的連接器接口 部分920a-920d，以及用以傳送控制/地址信號(hào)的連接器接口部分930a。在實(shí)施方式中，連 接器接口部分930a還傳送時(shí)鐘信號(hào)和/或時(shí)鐘信息。在實(shí)施方式中，包括連接器接口部分 920e-920h的存儲(chǔ)器模塊900的第二側(cè)用來傳送數(shù)據(jù)信號(hào)，并且連接器接口部分930b用來 傳送控制/地址信號(hào)。在實(shí)施方式中，連接器接口部分930b還傳送時(shí)鐘信號(hào)和/或時(shí)鐘信 肩、ο在實(shí)施方式中，連接器接口 920部署在襯底910的邊緣上。在實(shí)施方式中，存儲(chǔ)器 模塊900插入部署在襯底950上的插槽940中。在實(shí)施方式中，襯底950是主板或者PCB， 其具有用于在襯底950上傳送信號(hào)的信號(hào)通路960a-960b。在實(shí)施方式中，信號(hào)通路960a 和960b是信號(hào)跡線或者電線。在實(shí)施方式中，信號(hào)路徑960a和960b耦合至部署在襯底 950上的、可以將其他存儲(chǔ)器模塊插入和/或耦合至主控器的其他插槽。在實(shí)施方式中，連接器接口部分包括至少一個(gè)接觸或?qū)щ娫T如金屬表面，以 用于輸入和/或輸出電信號(hào)。在可選實(shí)施方式中，接觸的形式可以是以下之一或其結(jié)合的 形式球、插槽、表面、信號(hào)跡線、電線、正極或負(fù)極摻雜型半導(dǎo)體區(qū)域和/或引腳。在實(shí)施方 式中，如在此描述的連接器接口，諸如連接器接口 920，不限于其中凸型(male)連接器或接 口與凹型(female)連接器(或插槽940)或接口嚙合的物理可分接口。連接器接口還包括 任意類型的物理接口或鏈接，諸如在系統(tǒng)級(jí)封裝(“SIP”)中使用的接口，其將來自存儲(chǔ)器 模塊的焊接球或連接焊接至電路板。在可選實(shí)施方式中，存儲(chǔ)器模塊900包括在嵌入式存儲(chǔ)器子系統(tǒng)中，諸如包括在 計(jì)算機(jī)圖形卡、視頻游戲控制臺(tái)或打印機(jī)中。在可選實(shí)施方式中，存儲(chǔ)器模塊900位于個(gè)人 計(jì)算機(jī)或服務(wù)器中。在實(shí)施方式中，主控器與圖1-圖9和圖16-圖17中所示的存儲(chǔ)器模塊通信。主控 器可以將信號(hào)傳輸至圖1-圖9和圖16-圖17中所示的存儲(chǔ)器模塊和/或從其接收信號(hào)。 主控器可以是存儲(chǔ)器控制器、對(duì)等設(shè)備或從設(shè)備。在實(shí)施方式中，主控器是存儲(chǔ)器控制器， 其可以是包括其他接口或功能的集成電路設(shè)備，例如，芯片組的北橋芯片。主控器可以集成 在微處理器或圖形處理器單元(“GPU”)或可視處理單元(“VPU”)上。主控器可以實(shí)現(xiàn) 為現(xiàn)場(chǎng)可編程門陣列(“FPGA”)。存儲(chǔ)器模塊、信號(hào)通路和主控器可以包括在各種系統(tǒng)或 子系統(tǒng)中，諸如個(gè)人計(jì)算機(jī)、圖形卡、機(jī)頂盒、有線調(diào)制解調(diào)器、手機(jī)、游戲控制臺(tái)、數(shù)字電視 機(jī)(例如，高清電視(“HDTV”))、傳真機(jī)、有線調(diào)制解調(diào)器、數(shù)字通用盤(“DVD”)播放器或 者網(wǎng)絡(luò)路由器。在實(shí)施方式中，主控器、存儲(chǔ)器模塊和信號(hào)通路位于部署在公共封裝或者單獨(dú)封 裝中的一個(gè)或多個(gè)集成單片式電路中。圖10是示出了具有多個(gè)集成電路存儲(chǔ)器器件IOla-IOld和緩沖器IOOa的器件 1000的實(shí)施方式的框圖。這里，數(shù)據(jù)(讀出和/或?qū)懭?可以通過信號(hào)通路1006 (數(shù)據(jù)) 在多個(gè)集成電路存儲(chǔ)器器件IOla-IOld和緩沖器IOOa之間傳送。信號(hào)通路1006位于器件 1000內(nèi)部的信號(hào)通路，對(duì)應(yīng)于圖11中所示的1113a-d和1114。信號(hào)路徑1006是在多個(gè)集
12成電路存儲(chǔ)器器件IOla-IOld和緩沖器IOOa之間提供雙向數(shù)據(jù)信號(hào)的總線。雙向數(shù)據(jù)信 號(hào)的示例包括從一個(gè)或多個(gè)集成電路存儲(chǔ)器器件IOla-IOld傳送到緩沖器IOOa的信號(hào)，還 包括從緩沖器IOOa傳送到一個(gè)或多個(gè)集成電路存儲(chǔ)器器件IOla-IOld的信號(hào)。信號(hào)路徑 1005是器件1000內(nèi)部的信號(hào)路徑，對(duì)應(yīng)于圖11中所示的信號(hào)路徑1116a-d和1117。信號(hào) 路徑1005是用于將單向控制/地址/時(shí)鐘信號(hào)從緩沖器IOOa提供到多個(gè)集成電路存儲(chǔ)器 器件IOla-IOld的總線。在單向總線的示例中，信號(hào)只在一個(gè)方向上傳送，也即，在這種情 況下，信號(hào)僅從緩沖器IOOa傳送到一個(gè)或多個(gè)集成電路存儲(chǔ)器器件lOla-lOld。信號(hào)通路 1005包括單獨(dú)的控制信號(hào)線和地址信號(hào)線，其中控制信號(hào)線例如是行地址選通線、列地址 選通線等。信號(hào)通路1005可以包括fly-by (飛)時(shí)鐘線，以將時(shí)鐘信號(hào)從緩沖器IOOa傳 送到集成電路存儲(chǔ)器器件lOla-lOld。信號(hào)通路1005可以將時(shí)鐘信號(hào)從一個(gè)或多個(gè)集成電 路存儲(chǔ)器器件IOla-IOld傳送到緩沖器100a。在實(shí)施方式中，緩沖器IOOa與SPD通信，以存儲(chǔ)和取回關(guān)于器件1000和/或存儲(chǔ) 器模塊900的參數(shù)和配置信息。在實(shí)施方式中，SPD1002是非易失性存儲(chǔ)器件。信號(hào)通路 1004將SPD 1002耦合至緩沖器100a。在實(shí)施方式中，信號(hào)通路1004是用于在SPD 1002 和緩沖器IOOa之間提供雙向信號(hào)的內(nèi)部信號(hào)通路。在實(shí)施方式中，SPD 1002是EEPROM器件。然而，其他類型的SPD 1002也是可行 的，包括但不限于手動(dòng)跳線或切換設(shè)置，諸如與特定邏輯級(jí)別(高或者低)聯(lián)系的負(fù)載電 阻或下拉電阻網(wǎng)絡(luò)，其可以在存儲(chǔ)器模塊添加到系統(tǒng)或從系統(tǒng)中移除時(shí)改變狀態(tài)。在實(shí)施方式中，SPD 1002是包括寄存器的存儲(chǔ)器器件，該寄存器存儲(chǔ)在系統(tǒng)操作 期間可以通過軟件容易地改變的信息，從而允許高度的靈活性，并進(jìn)行對(duì)最終用戶透明的 配置操作。在圖18中所示的實(shí)施方式中，可以使用寄存器集合，諸如配置寄存器組1881，將 上述SPD的功能集成到緩沖器器件IOOa中。參考圖18，SPD邏輯和接口 1820c可以通過關(guān) 于緩沖器和連接至緩沖器的存儲(chǔ)器器件的信息進(jìn)行預(yù)配置，或者可以存儲(chǔ)僅關(guān)于存儲(chǔ)器器 件或緩沖器器件IOOa之一的信息。對(duì)緩沖器的控制輸入可以確定寄存器組內(nèi)的存儲(chǔ)節(jié)點(diǎn) 何時(shí)將對(duì)信息進(jìn)行采樣，以預(yù)裝載或預(yù)配置SPD邏輯和接口 1820c。術(shù)語(yǔ)“寄存器”既可以 適用于單位寬寄存器，也可以適用于多位寬寄存器。在圖10所示的實(shí)施方式中，SPD 1002存儲(chǔ)關(guān)于存儲(chǔ)器模塊900配置信息的信息。 例如，配置信息可以包括修復(fù)和冗余信息，以便修復(fù)有缺陷的存儲(chǔ)器器件、存儲(chǔ)器器件上有 缺陷的存儲(chǔ)器單元或外圍電路、和/或信號(hào)通路。在實(shí)施方式中，SPD配置信息包括存儲(chǔ)器 模塊群拓?fù)?，諸如封裝中和/或存儲(chǔ)器模塊上的存儲(chǔ)器器件的數(shù)目、位置和類型，或者等級(jí) (如果存在的話)。在實(shí)施方式中，SPD配置信息包括用于緩沖器中的接口的串行化比率和 /或關(guān)于配置緩沖器寬度的信息。在實(shí)施方式中，SPD配置信息包括第一值和第二值，所述 第一值代表緩沖器器件IOOa的預(yù)期寬度或者包括代表緩沖器器件IOOa的可能寬度范圍的 范圍，所述第二值代表如圖18中所示的接口 1820b的預(yù)期寬度。在實(shí)施方式中，SPD配置信息包括用于訪問存儲(chǔ)器器件的定時(shí)信息或參數(shù)，諸如訪 問存儲(chǔ)器器件的行的時(shí)間、訪問存儲(chǔ)器器件的列的時(shí)間、行訪問和列訪問之間的時(shí)間、行訪 問和預(yù)充電操作之間的時(shí)間、應(yīng)用于第一組存儲(chǔ)器陣列的行傳感和應(yīng)用于第二組存儲(chǔ)器陣 列的行傳感之間的時(shí)間、和/或應(yīng)用于第一組存儲(chǔ)器陣列的預(yù)充電操作和應(yīng)用于第二組存儲(chǔ)器陣列的預(yù)充電操作之間的時(shí)間。在實(shí)施方式中，所存儲(chǔ)的定時(shí)信息可以按照時(shí)間單元表示，其中，值的表將具體時(shí) 間單元映射到具體二進(jìn)制編碼。在初始化或校準(zhǔn)序列期間，主控器或緩沖器可以讀取SPD 配置信息并確定針對(duì)一個(gè)或多個(gè)存儲(chǔ)器器件的適當(dāng)定時(shí)信息。例如，主控器還可以從SPD 1002讀取代表時(shí)鐘信號(hào)的時(shí)鐘頻率的信息，并通過時(shí)鐘信號(hào)的時(shí)鐘周期來劃分所取回的定 時(shí)信息。(時(shí)鐘信號(hào)的時(shí)鐘周期是時(shí)鐘信號(hào)的時(shí)鐘頻率的倒數(shù))?？梢詫⒃搫澐值娜魏问?余部分舍入時(shí)鐘信號(hào)的下一個(gè)整數(shù)時(shí)鐘周期。如圖10所示，信號(hào)通路120a和121都耦合至緩沖器100a。在實(shí)施方式中，信號(hào)通 路120a向緩沖器IOOa傳送單向控制/地址/時(shí)鐘信號(hào)。在實(shí)施方式中，信號(hào)通路121傳 送去往和來自緩沖器IOOa的雙向或單向數(shù)據(jù)信號(hào)。在可選實(shí)施方式中也可以將其他互連 或外部連接拓?fù)溆糜谄骷?000。例如，緩沖器IOOa可以耦合至單個(gè)多分支控制總線、分離 的多分支控制總線、或者分段的多分支總線。在實(shí)施方式中，器件1000具有兩個(gè)分離的電源。電源Vl向存儲(chǔ)器模塊900上的一 個(gè)或多個(gè)存儲(chǔ)器器件(存儲(chǔ)器器件IOla-IOld)供電。電源V2向存儲(chǔ)器模塊900上的一個(gè) 或多個(gè)緩沖器(緩沖器100a)供電。在實(shí)施方式中，緩沖器IOOa具有內(nèi)部功率調(diào)節(jié)電路， 以向存儲(chǔ)器器件IOla-IOld供電。圖11示出了根據(jù)實(shí)施方式的、包括多個(gè)集成電路存儲(chǔ)器裸片llOla-d和容納在公 共封裝1110內(nèi)的或之上的緩沖器裸片IlOla的器件1100。如這里在其他實(shí)施方式中描述 并在圖12-圖15中示出的，多個(gè)集成電路存儲(chǔ)器裸片llOla-d和緩沖器IlOOa部署在多個(gè) 封裝類型的實(shí)施方式中。例如，多個(gè)集成電路存儲(chǔ)器裸片llOla-d和緩沖器裸片1100a可 以堆疊在柔性帶上、并排、或是位于器件襯底上的分離封裝中。緩沖器裸片1100a用以在多 個(gè)集成電路存儲(chǔ)器裸片llOla-d與包括接觸1104a-f的器件接口 1111之間提供包括控制 /地址/時(shí)鐘信息和數(shù)據(jù)的信號(hào)。在實(shí)施方式中，一個(gè)或多個(gè)接觸1104a-f類似于連接器 接920的接觸。在實(shí)施方式中，接觸1104a-f用以將器件1100耦合至存儲(chǔ)器模塊100的襯 底910，并且更具體地耦合至信號(hào)通路120a和121。器件接口 1111還包括信號(hào)通路1118 和1115，以通過緩沖器接口 1103在接觸1104a-f和緩沖器100a之間傳送信號(hào)。信號(hào)繼而 通過緩沖器接口 1103以及信號(hào)通路1117 (部署在器件接口 1111中)和1116a-d以及信號(hào) 通路1114(部署在器件接口 1111中)和1113a-d在多個(gè)存儲(chǔ)器裸片llOla-d和緩沖器裸 片1100a之間傳送。在實(shí)施方式中，墊片1102a_c位于集成電路存儲(chǔ)器裸片llOla-d之間。 在實(shí)施方式中，墊片1102a_c被設(shè)置以便散熱。類似地，緩沖器裸片1100a被部署在遠(yuǎn)離多 個(gè)集成電路存儲(chǔ)器裸片llOla-d的位置，以減輕存儲(chǔ)器器件附近的散熱。在實(shí)施方式中，通 過焊接球或焊接結(jié)構(gòu)將信號(hào)通路彼此耦合并耦合至集成電路存儲(chǔ)器裸片llOla-d。圖12示出了具有封裝1210和分離的封裝1290的堆疊式封裝器件1200，其中封裝 1210包含多個(gè)集成電路存儲(chǔ)器裸片llOla-d，封裝1290具有緩沖器裸片1100a。封裝1210 和1290兩者都被堆疊和容納，以制造器件1200。在實(shí)施方式中，多個(gè)集成電路存儲(chǔ)器裸片 具有獨(dú)立封裝并且堆疊在封裝1290上。器件1200具有與圖11中所示相類似的組件。緩 沖器裸片1100a與在此描述的多個(gè)集成電路存儲(chǔ)器裸片llOla-d通信。器件1200具有堆 疊在緩沖器裸片1100a上、并由接觸1201a-d隔開的存儲(chǔ)器裸片llOla-d。在實(shí)施方式中， 接觸1201a-d是焊接球，其將信號(hào)通路1117和1114耦合至與緩沖器接口 1103相耦合的信號(hào)通路1202和1203。圖13示出了根據(jù)實(shí)施方式的、具有部署在柔性帶1302上的多個(gè)集成電路存儲(chǔ)器 器件lOla-b (器件1301中的lOla-c)和緩沖器器件IOOa的器件1300和1301。緩沖器器 件IOOa與在此描述的多個(gè)集成電路存儲(chǔ)器器件通信。部署在柔性帶1302之上或之中的信 號(hào)通路1305在多個(gè)集成電路存儲(chǔ)器器件lOla-c和緩沖器IOOa之間傳送信號(hào)。在實(shí)施方 式中，諸如球柵陣列1304之類的接觸將多個(gè)集成電路存儲(chǔ)器器件lOla-c中的每個(gè)集成電 路存儲(chǔ)器器件以及緩沖器IOOa耦合至柔性帶1302中的信號(hào)通路1305。在實(shí)施方式中，可 以使用粘合劑1303將多個(gè)集成電路存儲(chǔ)器器件lOla-c相互耦合并耦合至緩沖器100a。在 實(shí)施方式中，器件1300和1301部署在公共封裝中。圖14示出了具有并排布置并容納在封裝1410中的多個(gè)集成電路存儲(chǔ)器裸片 llOla-d和1401a-d以及緩沖器裸片IlOOa的器件1400。器件1400具有類似于圖11中所示 組件的組件。緩沖器裸片IlOOa與在此描述的多個(gè)集成電路存儲(chǔ)器裸片llOla-d和1401a-d 通信。在實(shí)施方式中，多個(gè)集成電路存儲(chǔ)器裸片llOla-d和1401a-d以及緩沖器裸片IlOOa 并排部署在與器件接口 1411耦合的襯底1450上。多個(gè)集成電路存儲(chǔ)器裸片1401a-d由墊 片1402a-c隔開。在實(shí)施方式中，單個(gè)集成電路存儲(chǔ)器裸片IlOld和單個(gè)集成電路存儲(chǔ)器 裸片1401d與緩沖器裸片IlOOa并排部署。器件接口 1411包括接觸1104a-f。信號(hào)通過 信號(hào)通路1418和1415在緩沖器接口 1103和接觸1104a-f之間傳送。信號(hào)通過信號(hào)通路 1417在緩沖器接口 1103和信號(hào)通路1116a-d(或者集成電路存儲(chǔ)器裸片llOla-d)之間傳 送。類似地，信號(hào)通過信號(hào)通路1414在緩沖器接口 1103和信號(hào)通路1113a-d (或者集成電 路存儲(chǔ)器裸片1401a-d)之間傳送。圖15示出了具有分別容納在獨(dú)立封裝1501、1505和1520中的多個(gè)集成電路存儲(chǔ) 器裸片llOla-b和緩沖器裸片1100a的器件1500。器件1500具有類似于圖11中所示組件 的組件。緩沖器裸片1100a與在此描述的集成電路存儲(chǔ)器裸片llOla-b通信。集成電路存 儲(chǔ)器裸片llOla-b和緩沖器裸片1100a部署在包括信號(hào)通路1504、1509、1515和1518的襯 底1530上。集成電路存儲(chǔ)器裸片IlOla包括具有接觸1508的存儲(chǔ)器接口 1507。集成電路 存儲(chǔ)器裸片IlOlb包括具有接觸1541的存儲(chǔ)器接口 1503。緩沖器裸片1100a包括具有接 觸1560的緩沖器接口 1103。信號(hào)通過信號(hào)通路1515和1518在緩沖器接口 1103和接觸 1104a-f之間傳送。信號(hào)經(jīng)由存儲(chǔ)器接口 1507和接觸1508通過信號(hào)通路1509在緩沖器 接口 1103和集成電路存儲(chǔ)器裸片IlOla之間傳送。類似地，信號(hào)經(jīng)由存儲(chǔ)器接口 1503和 接觸1541通過信號(hào)通路1504在緩沖器接口 1103和集成電路存儲(chǔ)器裸片IlOlb之間傳送。 如在此所述，器件1500經(jīng)由接觸1104a-f耦合至存儲(chǔ)器模塊900。圖16示出了根據(jù)實(shí)施方式的、具有SPD 1603的存儲(chǔ)器模塊。存儲(chǔ)器模塊1610包 括與SPD 1603 一起部署在襯底930上的多個(gè)集成電路存儲(chǔ)器器件(或者裸片)和緩沖器 器件(或者裸片)。圖16示出了具有單個(gè)SPD 1603的存儲(chǔ)器模塊1610，位于襯底930上 的每個(gè)緩沖器器件lOOa-b可以訪問SPD 1603。信號(hào)通路1601允許從連接器接口 920以 及一個(gè)或多個(gè)緩沖器lOOa-b訪問SPD 1603。在實(shí)施方式中，信號(hào)通路1601是總線。SPD 1603可以具有配置和/或參數(shù)信息，這些信息可以由主控器通過連接器接口 920和信號(hào)通 路1601的方式寫入或讀取。同樣，緩沖器lOOa-b可以通過信號(hào)通路1601向SPD 1603寫 入或從其讀取。
圖17示出了根據(jù)實(shí)施方式的存儲(chǔ)器模塊1710，其中每個(gè)器件1711a_b或者數(shù)據(jù) 分片a_b都具有相關(guān)聯(lián)的SPD 1720a_b、緩沖器器件(或者裸片)100a_b以及至少一個(gè)集 成電路存儲(chǔ)器器件IOla(或者裸片)。多個(gè)緩沖器lOOa-b和相關(guān)聯(lián)的多個(gè)SPD 1720a-b 部署在襯底930上?？梢允褂门c連接器接口 920和每個(gè)SPD 1720a_b相耦合的信號(hào)通路 1701從SPD 1720a-b處訪問配置和/或參數(shù)信息。具體地，信號(hào)通路1701將器件1711a_b 的SPD 1720a-b耦合至連接器接口 920。在實(shí)施方式中，信號(hào)通路1701是總線。在可選實(shí) 施方式中，信號(hào)通路1701將SPD 1720a和SPD 1720b耦合在菊花鏈或串行拓?fù)渲?。在?shí)施 方式中，器件1711a_b的一個(gè)或多個(gè)緩沖器器件lOOa-b可以訪問(讀出和/或?qū)懭?相應(yīng) 的SPD 1720a-b。同樣，主控器可以使用信號(hào)通路1701來訪問(讀出和/或?qū)懭?相應(yīng)的 SPD 1720a-b。在實(shí)施方式中，使用報(bào)頭字段或者其他標(biāo)識(shí)符來傳送配置和/或參數(shù)信息， 從而使耦合在菊花鏈中的SPD可以將SPD信息轉(zhuǎn)發(fā)至希望的目的地SPD。圖18示出了根據(jù)實(shí)施方式的緩沖器器件100a(或者裸片，諸如緩沖器裸片1100a) 的框圖。緩沖器IOOa包括緩沖器接口 1103a、接口 1820a_c、冗余和修復(fù)電路1883、多路 復(fù)用器1830、請(qǐng)求和地址邏輯電路1840、數(shù)據(jù)緩存和標(biāo)記電路1860、計(jì)算電路1865、配置寄 存器組1881以及時(shí)鐘電路1870之一或其結(jié)合。在存儲(chǔ)器讀操作實(shí)施方式中，緩沖器IOOa在信號(hào)通路121上從主控器接收可以是 分組格式的控制信息(包括地址信息)，并且作為響應(yīng)，緩沖器IOOa在一個(gè)或多個(gè)信號(hào)通路 1005上向一個(gè)或多個(gè)或全部存儲(chǔ)器器件lOla-d傳輸對(duì)應(yīng)的信號(hào)。一個(gè)或多個(gè)存儲(chǔ)器器件 lOla-d可以通過將數(shù)據(jù)傳輸給緩沖器100a來進(jìn)行響應(yīng)，緩沖器100a通過一個(gè)或多個(gè)信號(hào) 通路1006接收數(shù)據(jù)，并且作為響應(yīng)，緩沖器100a向主控器(或其他緩沖器)傳輸對(duì)應(yīng)的信 號(hào)。主控器通過一個(gè)或多個(gè)信號(hào)通路121傳輸控制信息，并通過一個(gè)或多個(gè)信號(hào)通路120a 接收數(shù)據(jù)。通過將控制和地址信息綁定在分組中，存儲(chǔ)器器件lOla-d通信所需的協(xié)議獨(dú)立 于物理的控制/地址接口實(shí)現(xiàn)。在存儲(chǔ)器寫操作實(shí)施方式中，緩沖器100a在信號(hào)通路121上從主控器接收可以是 分組格式的控制信息(包括地址信息)，并在信號(hào)通路120a上從主控器接收可以是分組形 式的、針對(duì)一個(gè)或多個(gè)存儲(chǔ)器器件lOla-d的寫入數(shù)據(jù)。緩沖器100a繼而在一個(gè)或多個(gè)信 號(hào)通路1006上向一個(gè)或多個(gè)或全部存儲(chǔ)器器件lOla-d傳輸對(duì)應(yīng)的信號(hào)，從而可以存儲(chǔ)寫 入數(shù)據(jù)。主控器通過一個(gè)或多個(gè)信號(hào)通路121傳輸控制/地址/時(shí)鐘信息，并通過一個(gè)或 多個(gè)信號(hào)通路120a傳輸寫入數(shù)據(jù)。在實(shí)施方式中，針對(duì)存儲(chǔ)器器件lOla-d中的不同存儲(chǔ)器器件可以進(jìn)行同時(shí)的寫 入和/或讀出操作。在實(shí)施方式中，提供給緩沖器100a的控制信息導(dǎo)致一個(gè)或多個(gè)存儲(chǔ)器器件 100a-d的一個(gè)或多個(gè)存儲(chǔ)器操作(例如讀出和/或入寫操作)，同時(shí)可以將相同的控制信 息提供給緩沖器100b，其導(dǎo)致與緩沖器100b相關(guān)聯(lián)的一個(gè)或多個(gè)存儲(chǔ)器器件100a-d的相 同存儲(chǔ)器操作。在其他實(shí)施方式中，可以將相同的控制信息提供給緩沖器100a和緩沖器 100b，而針對(duì)與每個(gè)緩沖器lOOa-b相關(guān)聯(lián)的一個(gè)或多個(gè)存儲(chǔ)器器件lOOa-d進(jìn)行不同的存 儲(chǔ)器操作。
在實(shí)施方式中，緩沖器接口 1103a將信號(hào)通路121和120a耦合至圖10中所示的 緩沖器100a。在實(shí)施方式中，緩沖器接口 1103a對(duì)應(yīng)于圖11、圖12、圖14和圖15中所示 的緩沖器接口 1103。在實(shí)施方式中，緩沖器接口 1103a包括耦合至信號(hào)通路120a的、用以 傳輸和接收數(shù)據(jù)的至少一個(gè)收發(fā)器1875(即，傳輸和接收電路)，以及耦合至信號(hào)通路121 的、用以接收控制/地址/時(shí)鐘信息的至少一個(gè)接收器電路1892。在實(shí)施方式中，信號(hào)通路 121和120a包括點(diǎn)對(duì)點(diǎn)鏈路。緩沖器接口 1103a包括具有至少一個(gè)收發(fā)器1875的、與點(diǎn)對(duì) 點(diǎn)鏈路連接的端口。在實(shí)施方式中，點(diǎn)對(duì)點(diǎn)鏈路包括一個(gè)或多個(gè)信號(hào)線，每個(gè)信號(hào)線具有不 多于2個(gè)的收發(fā)器連接點(diǎn)。在緩沖器接口 1103a上包括2個(gè)收發(fā)器連接點(diǎn)之一。緩沖器接 口 1103a可以包括附加端口，以便耦合緩沖器IOOa與其他器件和/或存儲(chǔ)器模塊上的其他 緩沖器器件之間的附加點(diǎn)對(duì)點(diǎn)鏈路。這些附加端口可以用來擴(kuò)展存儲(chǔ)能力，如下文將詳細(xì) 描述的。緩沖器IOOa可以起到點(diǎn)對(duì)點(diǎn)鏈路與其他點(diǎn)對(duì)點(diǎn)鏈路之間的收發(fā)器的作用。在實(shí) 施方式中，緩沖器接口 1103a包括重復(fù)數(shù)據(jù)、控制信息和/或時(shí)鐘信號(hào)的中繼器電路1899。 在實(shí)施方式中，緩沖器接口 1103a包括在連接器接口部分之間傳遞信號(hào)的旁路電路1898。在實(shí)施方式中，終端器1880部署在緩沖器IOOa上并且與收發(fā)器1875和信號(hào)通路 120a連接。在這個(gè)實(shí)施方式中，收發(fā)器1875包括輸出驅(qū)動(dòng)和接收器。終端器1880可以驅(qū) 散從收發(fā)器1875反射的信號(hào)能量(即，電壓反射)。終端器1880以及在此描述的其他終端 器可以是單個(gè)電阻器或電容器或電感器或其串聯(lián)/并聯(lián)組合。在可選實(shí)施方式中，終端器 1880可以在緩沖器IOOa外部。例如，終端器1880可以部署在存儲(chǔ)器模塊900的襯底910 上或用以容納緩沖器IOOa的封裝上。接口 1820a包括耦合至信號(hào)通路1005的至少一個(gè)傳輸器電路1893，用以將控制/ 地址/時(shí)鐘信息傳輸?shù)揭粋€(gè)或多個(gè)存儲(chǔ)器器件。在實(shí)施方式中，接口 1820a包括收發(fā)器，該 收發(fā)器可以在部署于公共存儲(chǔ)器模塊或者不同存儲(chǔ)器模塊上的緩沖器之間傳送控制/地 址/時(shí)鐘信息。接口 1820b包括耦合至信號(hào)通路1006的收發(fā)器1894，用以在圖10中所示的緩沖 器IOOa和一個(gè)或多個(gè)存儲(chǔ)器器件lOla-d之間傳送數(shù)據(jù)。SPD邏輯和接口 1820c包括耦合 至信號(hào)通路1004的收發(fā)器1896，用以在圖10中所示的緩沖器IOOa和SPD 1002之間傳送 配置和/或參數(shù)信息。在實(shí)施方式中，接口 1820c用以傳送如圖16和圖17所示的配置和
/或參數(shù)信息。根據(jù)實(shí)施方式，多路復(fù)用器1830可以在緩沖器接口 IOOa和接口 1820b之間執(zhí)行 帶寬集中操作，以及路由來自適當(dāng)源的數(shù)據(jù)(即，以來自存儲(chǔ)器器件、內(nèi)部數(shù)據(jù)、緩存或者 寫緩沖器的數(shù)據(jù)子集為目標(biāo))。帶寬集中的概念涉及在多數(shù)據(jù)信號(hào)通路實(shí)施方式中，將耦 合至存儲(chǔ)器器件的每個(gè)數(shù)據(jù)通路的(較小)帶寬合并，以便匹配緩沖器接口 1103a所使用 的(較高)總體帶寬。在實(shí)施方式中，在可以耦合至接口 1820b和緩沖器接口 1103a的多 個(gè)信號(hào)通路之間使用吞吐量的多路復(fù)用和解多路復(fù)用。在實(shí)施方式中，緩沖器IOla使用耦 合至接口 1820b的多個(gè)數(shù)據(jù)通路的合并帶寬，以匹配接口緩沖器接口 1103a的帶寬。在實(shí)施方式中，數(shù)據(jù)緩存和標(biāo)記電路I860 (或者緩存1860)可以提供最頻繁參考 的數(shù)據(jù)的存儲(chǔ)以及訪問延遲特性低于多個(gè)存儲(chǔ)器器件的關(guān)聯(lián)標(biāo)記地址，從而改進(jìn)存儲(chǔ)器訪 問。在實(shí)施方式中，緩存I860包括寫緩沖器，其可以在外部信號(hào)通路上使用可用的數(shù)據(jù)傳 輸窗口來接收寫入數(shù)據(jù)和地址/掩蔽信息，從而改善接口連接效率。一旦被接收，該信息臨時(shí)存儲(chǔ)在寫緩沖器中，直到準(zhǔn)備好將其通過接口 1820b傳送到至少一個(gè)存儲(chǔ)器器件。計(jì)算電路1865可以包括處理器或者控制器單元、壓縮/解壓縮引擎等，以進(jìn)一步 增強(qiáng)緩沖器IOOa的性能和/或功能。在實(shí)施方式中，計(jì)算電路1865控制緩沖器接口 1103a 和接口 1820a-c之間的控制/地址/時(shí)鐘信息以及數(shù)據(jù)的傳送。時(shí)鐘電路1870可以包括時(shí)鐘產(chǎn)生器電路(例如，Direct Rambus 時(shí)鐘產(chǎn)生 器)，可以將其包含在緩沖器IOla中并由此消除對(duì)獨(dú)立時(shí)鐘產(chǎn)生器件的需要。
在可選實(shí)施方式中，時(shí)鐘電路1870包括針對(duì)外部時(shí)鐘信號(hào)調(diào)節(jié)內(nèi)部時(shí)鐘信號(hào)的 相位或延遲時(shí)鐘對(duì)齊電路，諸如鎖相環(huán)(“PLL”)電路或者遲延鎖定環(huán)(“DLL”)電路。時(shí) 鐘對(duì)齊電路可以使用來自已有外部時(shí)鐘產(chǎn)生器的外部時(shí)鐘或者使用內(nèi)部時(shí)鐘產(chǎn)生器來提 供內(nèi)部時(shí)鐘，以產(chǎn)生與所接收和傳輸?shù)臄?shù)據(jù)和/或控制信息具有預(yù)定時(shí)間關(guān)系的內(nèi)部同步 時(shí)鐘信號(hào)。在實(shí)施方式中，時(shí)鐘電路1870通過信號(hào)通路121接收具有第一頻率的第一時(shí)鐘信 號(hào)，并使用第一時(shí)鐘信號(hào)產(chǎn)生(經(jīng)由接口 1820a)到存儲(chǔ)器器件IOla的第二時(shí)鐘信號(hào)，并且 還使用第一時(shí)鐘信號(hào)產(chǎn)生(經(jīng)由接口 1820a)到存儲(chǔ)器器件IOlb的第三時(shí)鐘信號(hào)。在實(shí)施 方式中，第二和第三時(shí)鐘信號(hào)與第一時(shí)鐘信號(hào)具有預(yù)定的時(shí)間(相位或延遲)關(guān)系。在實(shí)施方式中，傳輸電路(諸如圖18中所示的收發(fā)器1875、1896和1894中的) 傳輸包括已編碼時(shí)鐘信息的差分信號(hào)，并且接收器電路(諸如收發(fā)器1875、1896和1894中 的)接收包括已編碼時(shí)鐘信息的差分信號(hào)。在這個(gè)實(shí)施方式中，包括時(shí)鐘和數(shù)據(jù)恢復(fù)電路 (諸如時(shí)鐘電路1870)，以提取與接收器電路所接收的數(shù)據(jù)一起編碼的時(shí)鐘信息。同樣，時(shí) 鐘信息可以與傳輸電路所傳輸?shù)臄?shù)據(jù)一起編碼。例如，可以通過確保在給定數(shù)目的數(shù)據(jù)位 中發(fā)生最小數(shù)目的信號(hào)躍遷來將時(shí)鐘信息編碼在數(shù)據(jù)信號(hào)上。在實(shí)施方式中，收發(fā)器1875傳輸和接收第一類型的信號(hào)(例如，具有指定電壓水 平和時(shí)間的信號(hào))，而收發(fā)器1894(和/或傳輸電路1893)傳輸和接收第二類型的信號(hào)。例 如，收發(fā)器1875可以傳輸和接收針對(duì)DDR2存儲(chǔ)器器件的信號(hào)，并且收發(fā)器1894可以傳輸 和接收針對(duì)DDR3存儲(chǔ)器器件的信號(hào)。在實(shí)施方式中，(通過信號(hào)通路121和120的方式)提供給緩沖器IOOa的控制信 息和/或數(shù)據(jù)與從緩沖器IOOa提供給一個(gè)或多個(gè)存儲(chǔ)器器件lOOa-d的控制信息和/或數(shù) 據(jù)可以是不同的協(xié)議格式或者具有不同的協(xié)議特征。緩沖器IOOa中的邏輯(例如，計(jì)算電 路1865)執(zhí)行所接收的控制信息和/或數(shù)據(jù)和傳輸?shù)目刂菩畔⒑?或數(shù)據(jù)之間的該協(xié)議轉(zhuǎn) 換。在實(shí)施方式中，不同電子的/信令和控制/數(shù)據(jù)協(xié)議構(gòu)成了接口標(biāo)準(zhǔn)。緩沖器IOOa可 以起到不同接口標(biāo)準(zhǔn)_ 一個(gè)針對(duì)存儲(chǔ)器模塊接口(例如，連接器接口 920)，另一個(gè)針對(duì)一個(gè) 或多個(gè)存儲(chǔ)器器件lOOa-d-之間的轉(zhuǎn)換器的作用。例如，一個(gè)存儲(chǔ)器模塊接口標(biāo)準(zhǔn)可以要 求讀取部署在存儲(chǔ)器模塊上的特定存儲(chǔ)器器件中的特定寄存器。然而，存儲(chǔ)器器件可能組 裝有不包括存儲(chǔ)器模塊接口標(biāo)準(zhǔn)所需的寄存器的存儲(chǔ)器器件。在實(shí)施方式中，緩沖器IOOa 可以仿真存儲(chǔ)器模塊接口標(biāo)準(zhǔn)所需的寄存器，并由此允許在不同的接口標(biāo)準(zhǔn)下進(jìn)行操作的 存儲(chǔ)器器件lOOa-d的使用。使用具有不同接口標(biāo)準(zhǔn)的存儲(chǔ)器器件時(shí)，該緩沖器功能連同模 塊拓?fù)浜图軜?gòu)使存儲(chǔ)器模塊成為與一個(gè)接口標(biāo)準(zhǔn)兼容的插槽。在實(shí)施方式中，緩沖器100a包括冗余和修復(fù)電路1883，用以檢測(cè)和修復(fù)存儲(chǔ)器單 元、存儲(chǔ)器器件的行或組、整個(gè)存儲(chǔ)器器件(或者外圍電路)，和/或緩沖器100a和存儲(chǔ)器器件lOla-d之間的信號(hào)通路的功能。在實(shí)施方式中，在校準(zhǔn)操作期間和/或初始化期間， 冗余和修復(fù)電路1883周期性地測(cè)試一個(gè)或多個(gè)存儲(chǔ)器器件lOla-d，這是通過使用所選的 數(shù)據(jù)通路將預(yù)定的多個(gè)值寫入所選存儲(chǔ)器器件的存儲(chǔ)位置(例如，使用收發(fā)器1894和存儲(chǔ) 預(yù)定值的查找表)并繼而使用所選的數(shù)據(jù)通路從所選的存儲(chǔ)器器件讀出所存儲(chǔ)的預(yù)定的 多個(gè)值。在實(shí)施方式中，當(dāng)從所選存儲(chǔ)器器件的存儲(chǔ)位置讀出的值與寫到該存儲(chǔ)位置的值 不匹配時(shí)，冗余和修復(fù)電路1883使緩沖器IOOa不能訪問所選存儲(chǔ)器器件和/或所選信號(hào) 通路。在實(shí)施方式中，可以選擇到不同存儲(chǔ)器器件的不同信號(hào)通路，并且可以再次執(zhí)行該測(cè) 試功能。如果選擇不同的信號(hào)通路導(dǎo)致所讀取的預(yù)定值與冗余和修復(fù)電路1883中預(yù)定值 的準(zhǔn)確對(duì)照(或者通過了檢測(cè))，則此后選擇或映射在其他存儲(chǔ)器器件中或到其他存儲(chǔ)器 器件的不同存儲(chǔ)位置的不同存儲(chǔ)地址。因此，將不會(huì)發(fā)生對(duì)有缺陷的存儲(chǔ)位置的其他寫入 和/或讀取操作。在實(shí)施方式中，通過緩沖器接口 1103a來接收以耦合至緩沖器IOOa的存儲(chǔ)器器 件lOla-d為目標(biāo)的控制信息(包括地址信息)和數(shù)據(jù)的任何多路復(fù)用組合，緩沖器接口 1103a例如可以從數(shù)據(jù)中提取地址和控制信息。例如，控制信息和地址信息可以被解碼并與 信號(hào)通路120a上的多路復(fù)用數(shù)據(jù)分離開，并且可以在信號(hào)通路1895上將控制信息和地址 信息從緩沖器接口 1103a提供給請(qǐng)求和地址邏輯電路1840。繼而可以將數(shù)據(jù)提供給可配置 串行化/解串行化電路1891。請(qǐng)求和地址邏輯電路1840產(chǎn)生給傳輸器電路1893的一個(gè)或 多個(gè)控制信號(hào)。在實(shí)施方式中，接口 1820a和1820b包括可編程特征。緩沖器IOOa和存儲(chǔ)器器件 101a-d之間的多個(gè)控制信號(hào)線和/或數(shù)據(jù)信號(hào)線是可編程的，以便適應(yīng)不同數(shù)目的存儲(chǔ)器 器件。因此，存儲(chǔ)器器件的數(shù)目增加時(shí)，可以使用更多專用的控制信號(hào)線。使用可編程專用 控制線和/或數(shù)據(jù)線避免了使用總線在存儲(chǔ)器器件和緩沖器IOOa之間傳送控制信號(hào)時(shí)可 能出現(xiàn)的任何可能的負(fù)載問題。在另一實(shí)施方式中，在接口 1820處可以對(duì)針對(duì)每個(gè)存儲(chǔ)器 器件的每個(gè)字節(jié)的附加數(shù)據(jù)選通信號(hào)進(jìn)行編程，以適應(yīng)不同類型的存儲(chǔ)器器件，諸如需要 這種信號(hào)的聯(lián)想存儲(chǔ)器器件。在又一實(shí)施方式中，接口 1820a和1820b是可編程的，以訪問 不同的存儲(chǔ)器器件寬度。例如，接口 1820a和1820b可被編程為與16 “X4”寬度的存儲(chǔ)器 器件、8 “X8”寬度的存儲(chǔ)器器件或者4 “X16”寬度的存儲(chǔ)器器件連接。同樣，緩沖器接口 1103a具有針對(duì)信號(hào)通路120a的可編程寬度?？膳渲玫拇谢?解串行化電路1891根據(jù)所存儲(chǔ)的串行化比率來執(zhí)行串行化和 解串行化功能。由于從存儲(chǔ)器器件的最大值中減去了其訪問寬度，因此存儲(chǔ)器器件訪問粒 度(通過數(shù)據(jù)量測(cè)量)等量地減小，并且可以使用訪問交錯(cuò)或者多路復(fù)用方案來確?？梢?訪問存儲(chǔ)器器件lOla-d中的所有存儲(chǔ)位置。當(dāng)存儲(chǔ)器器件訪問寬度改變時(shí)，可以增加和較 少信號(hào)通路1006的數(shù)目?？梢詫⑿盘?hào)通路1006細(xì)分為若干可尋址的子集。事務(wù)的地址將 確定信號(hào)通路1006的哪個(gè)目標(biāo)子集將被用于該事務(wù)的數(shù)據(jù)傳送部分。此外，可以根據(jù)希望 的串行化比率來配置包括在接口 1820a和1820b中、用來與一個(gè)或多個(gè)存儲(chǔ)器器件lOla-d 進(jìn)行通信的收發(fā)器電路、傳輸器電路和/或接收器電路的數(shù)目。通常，可以允許或禁止在一 個(gè)或多個(gè)存儲(chǔ)器器件lOla-d和緩沖器接口 1103a之間的給定傳送中有多少收發(fā)器是活動(dòng) 的，以此來完成收發(fā)器的配置。在實(shí)施方式中，在緩沖器接口 1103a處傳送數(shù)據(jù)的數(shù)據(jù)速率 是在耦合至存儲(chǔ)器器件lOla-d的一個(gè)或多個(gè)信號(hào)通路1006上傳送數(shù)據(jù)的數(shù)據(jù)率的倍數(shù)或比例。
緩沖器100a提供高度的系統(tǒng)靈活性。可以通過修改緩沖器IOOa來逐步引入存儲(chǔ) 器器件的新接口標(biāo)準(zhǔn)，以便與支持較舊標(biāo)準(zhǔn)的主控器或存儲(chǔ)器系統(tǒng)結(jié)合操作。在實(shí)施方式 中，可以使用較舊的存儲(chǔ)器模塊接口或插槽來插入存儲(chǔ)器模塊，同時(shí)可以在該存儲(chǔ)器模塊 上部署較新發(fā)展階段的存儲(chǔ)器器件?？梢员Ａ襞c現(xiàn)有發(fā)展階段的存儲(chǔ)器器件的向后兼容 性。類似地，可以逐步引入新生代的主控器或控制器，以利用新生代存儲(chǔ)器器件的特征，而 同時(shí)維持與現(xiàn)有發(fā)展階段的存儲(chǔ)器器件的向后兼容性。類似地，在針對(duì)特定應(yīng)用的單個(gè)公 共封裝中可以包括具有不同價(jià)格、功率需求和訪問時(shí)間的不同類型存儲(chǔ)器器件。圖19示出了實(shí)施方式中的集成電路存儲(chǔ)器器件1900(或者存儲(chǔ)器裸片)。集成 電路存儲(chǔ)器器件1900對(duì)應(yīng)于實(shí)施方式中的一個(gè)或多個(gè)集成電路存儲(chǔ)器器件lOla-d。集 成電路存儲(chǔ)器器件1900包括存儲(chǔ)器內(nèi)核1900b和存儲(chǔ)器接口 1900a。信號(hào)通路1950a_b、 1951a-b、1952和1953耦合至存儲(chǔ)器接口 1900a。信號(hào)通路1950a_b傳送讀出和寫入數(shù)據(jù)。 信號(hào)通路1951a-b傳送地址信息，諸如分別在分組中傳送行地址和列地址。信號(hào)通路1952 傳送控制信息。信號(hào)通路1953傳送一個(gè)或多個(gè)時(shí)鐘信號(hào)。在實(shí)施方式中，信號(hào)通路1950a-b 對(duì)應(yīng)于圖10中所示的信號(hào)通路120a，并且信號(hào)通路1951a-b、1952和1953對(duì)應(yīng)于圖10中 所示的信號(hào)通路121。存儲(chǔ)器接口 1900a包括至少一個(gè)傳輸器和/或接收器，以用于在存儲(chǔ)器器件1900 與信號(hào)通路1950a-b、1951a-b、1952和1953之間傳送信號(hào)。寫解多路復(fù)用器(“Demux”) 1920 和讀多路復(fù)用器(“Mux”) 1922耦合至信號(hào)通路1950a，而寫Demux 1921和讀Mux 1923耦 合至信號(hào)通路1950b。寫Demux 1920-21將寫入數(shù)據(jù)從信號(hào)通路1950a_b提供到存儲(chǔ)器內(nèi) 核1900b (具體地，提供到感測(cè)放大器0-2a和0-2b)。讀Mux 1922-23將讀出數(shù)據(jù)從存儲(chǔ)器 內(nèi)核1900b提供到信號(hào)通路1950a-b (具體地，提供到感測(cè)放大器Na和Nb)。Demux和行分組解碼器1910耦合至信號(hào)通路1951a，并且Demux和列分組解碼器 1913耦合至信號(hào)通路1951b。Demux和行分組解碼器1910對(duì)分組解碼，并將行地址提供到 行解碼器1914。Demux和列分組解碼器1913將列地址和掩蔽信息提供給列和掩蔽解碼器 1915?？刂萍拇嫫黢詈现列盘?hào)通路1952，并響應(yīng)于寄存器的值而將控制信號(hào)提供給行編 碼器1914以及列和掩蔽解碼器1915。時(shí)鐘電路耦合至信號(hào)通路1953，以響應(yīng)于信號(hào)通路1953上傳送的一個(gè)或多個(gè)時(shí) 鐘信號(hào)來提供傳輸時(shí)鐘信號(hào)TCLK和接收時(shí)鐘信號(hào)RCLK。在實(shí)施方式中，響應(yīng)于接收時(shí)鐘信 號(hào)RCLK沿，寫DemuX1920和1921將寫入數(shù)據(jù)從信號(hào)通路1950a-b提供給存儲(chǔ)器內(nèi)核1900b。 在實(shí)施方式中，響應(yīng)于傳輸時(shí)鐘信號(hào)TCLK沿，讀Mux 1922核1923將讀出數(shù)據(jù)從存儲(chǔ)器內(nèi) 核1900b提供給信號(hào)通路1950a-b。在實(shí)施方式中，時(shí)鐘電路產(chǎn)生信號(hào)通路1953上的(或 者到緩沖器器件的)時(shí)鐘信號(hào)，其與輸出到信號(hào)通路1950a-b上的讀出數(shù)據(jù)具有時(shí)間關(guān)系。行解碼器1914與列和掩蔽解碼器1915向存儲(chǔ)器內(nèi)核1900b提供控制信號(hào)。例如， 響應(yīng)于行命令，使用感測(cè)放大器對(duì)存儲(chǔ)在存儲(chǔ)器組中的多個(gè)存儲(chǔ)單元的數(shù)據(jù)進(jìn)行感測(cè)。待 感測(cè)的行由從Demux和行分組解碼器1910提供給行解碼器1914的行地址標(biāo)識(shí)。響應(yīng)于由 Demux和列分組解碼器1913提供的列地址(以及可能的掩蔽信息)，選擇感測(cè)放大器所感 測(cè)的數(shù)據(jù)子集。
存儲(chǔ)器內(nèi)核1900b的存儲(chǔ)器組O-N中的存儲(chǔ)器組包括具有雙向存儲(chǔ)單元陣列的 存儲(chǔ)器陣列。在實(shí)施方式中，存儲(chǔ)器組o-n包括存儲(chǔ)單元，其可以是dram單元、sram單元、 flash單元、鐵電ram(fram)單元、磁阻或磁性ram(mram)單元，或者其他等價(jià)類型的存儲(chǔ) 器存儲(chǔ)單元。在實(shí)施方式中，集成電路存儲(chǔ)器器件1900是DDR集成電路存儲(chǔ)器器件或更近 代存儲(chǔ)器 器件(例如，ddr2或者ddr3)。在可選實(shí)施方式中，集成電路存儲(chǔ)器器件1900是 XDRtmDRAM集成電路存儲(chǔ)器器件或者Direet DRAM ( “drdram”)存儲(chǔ)器器件。在實(shí)施 方式中，集成電路存儲(chǔ)器器件1900包括容納在公共封裝中的具有不同類型存儲(chǔ)單元的存 儲(chǔ)器器件。在此描述的信號(hào)可以使用信號(hào)通路在器件/電路之間和之內(nèi)傳輸或接收，并可使 用任意數(shù)目的信令技術(shù)來產(chǎn)生，信令技術(shù)包括但不限于調(diào)制電信號(hào)的電壓或電流水平。信 號(hào)可以代表任意類型的控制和定時(shí)信息(例如，命令、地址值、時(shí)鐘信號(hào)以及配置/參數(shù)信 息)以及數(shù)據(jù)。在實(shí)施方式中，在此描述的信號(hào)可以是光信號(hào)。多種多樣的信號(hào)可以在這里描述的信號(hào)通路上傳送。例如，信號(hào)類型包括差分 (在一對(duì)信號(hào)線上的)、不歸零(“NRZ”)、多級(jí)脈沖振幅調(diào)制(“PAM”)、相移鍵控、延遲或 時(shí)間調(diào)制、正交振幅調(diào)制(“QAM”)和Trellis編碼。在使用多級(jí)PAM信令的實(shí)施方式中，可以使用多個(gè)電壓水平對(duì)連續(xù)數(shù)字值或符號(hào) 的唯一集合進(jìn)行編碼，從而在沒有增加系統(tǒng)時(shí)鐘頻率或信號(hào)線數(shù)目的情況下提高數(shù)據(jù)速 率。換言之，可以將連續(xù)數(shù)字符號(hào)的每個(gè)唯一組合分配給唯一的電壓水平，例如，4級(jí)PAM方 案可以使用4個(gè)不同的電壓范圍來區(qū)分一對(duì)連續(xù)數(shù)字值或符號(hào)，諸如00、01、10和11。這 里，每個(gè)電壓范圍將對(duì)應(yīng)于連續(xù)符號(hào)的唯一配對(duì)之一。在實(shí)施方式中，時(shí)鐘信號(hào)用以在存儲(chǔ)器模塊和/或器件中對(duì)事件進(jìn)行同步，諸如 對(duì)接收和傳輸數(shù)據(jù)和/或控制信息進(jìn)行同步。在實(shí)施方式中，使用全局同步時(shí)鐘(即，將 單個(gè)時(shí)鐘頻率源分發(fā)給存儲(chǔ)器模塊/系統(tǒng)中的各種器件)。在實(shí)施方式中，使用源同步 時(shí)鐘(即，數(shù)據(jù)與時(shí)鐘信號(hào)一起從源傳遞到目的地，使得時(shí)鐘信號(hào)和數(shù)據(jù)變?yōu)榭扇菰S偏差 (skew-tolerant)) 0在實(shí)施方式中，使用編碼數(shù)據(jù)和時(shí)鐘信號(hào)。在可選實(shí)施方式中，使用在 此描述的時(shí)鐘或同步的結(jié)合。在實(shí)施方式中，在此描述的信號(hào)通路單獨(dú)地或組合地包括一個(gè)或多個(gè)導(dǎo)電元件， 諸如多個(gè)電線、金屬跡線(內(nèi)部的或外部的)、摻雜區(qū)域(正極或負(fù)極增強(qiáng)的)，以及一個(gè)或 多個(gè)光纖或者光路徑。在實(shí)施方式中，多個(gè)信號(hào)通路可以替代圖中所示的單個(gè)信號(hào)通路，并 且單個(gè)信號(hào)通路可以替代圖中所示的多個(gè)信號(hào)通路。在實(shí)施方式中，信號(hào)通路可以包括總 線和/或點(diǎn)對(duì)點(diǎn)連接。在實(shí)施方式中，信號(hào)通路包括用于傳送控制和數(shù)據(jù)信號(hào)的信號(hào)通路。 在可選實(shí)施方式中，信號(hào)通路僅包括用于傳送數(shù)據(jù)信號(hào)的信號(hào)通路或者僅包括用于傳送控 制信號(hào)的信號(hào)通路。在又一實(shí)施方式中，信號(hào)通路傳送單向信號(hào)(在一個(gè)方向上傳送的信 號(hào))或者雙向信號(hào)(在兩個(gè)方向上傳送的信號(hào))或單向和雙向信號(hào)兩者的組合。應(yīng)當(dāng)指出，按照其行為、寄存器傳送、邏輯組件、晶體管、布局幾何和/或其他特 性，可以使用計(jì)算機(jī)輔助設(shè)計(jì)工具來描述在此公開的各種電路，并將其表達(dá)(和表示)為在 包含在各種計(jì)算機(jī)可讀介質(zhì)中的數(shù)據(jù)和/或指令?？梢詫?shí)現(xiàn)這些電路表示的文件和其他對(duì) 象的格式包括但不限于支持諸如C、Veril0g和HLDL的行為語(yǔ)言的格式；支持例如RTL的 寄存器級(jí)描述語(yǔ)言的格式；支持例如⑶SII、⑶SIII、⑶SIV、CIF、MEBES的幾何描述語(yǔ)言的格式；以及任何其他適當(dāng)?shù)母袷胶驼Z(yǔ)言?？梢园@些格式化的數(shù)據(jù)和/或指令的計(jì)算機(jī) 可讀介質(zhì)包括但不限于各種形式的非易失性存儲(chǔ)介質(zhì)(例如，光、磁或半導(dǎo)體存儲(chǔ)介質(zhì)) 以及可以用來通過無線、光的或者有線的信令介質(zhì)或其任意組合來傳送這種格式化數(shù)據(jù)和 /或指令的載波。通過載波對(duì)這種格式化數(shù)據(jù)和/或指令的傳送包括但不限于通過一個(gè) 或多個(gè)數(shù)據(jù)傳送協(xié)議(例如，HTTP、FTP、SMTP等)在互聯(lián)網(wǎng)和/或其他計(jì)算機(jī)網(wǎng)絡(luò)上的傳 送(上傳、下載、電子郵件等)。在通過一個(gè)或多個(gè)計(jì)算機(jī)可讀介質(zhì)在計(jì)算機(jī)系統(tǒng)內(nèi)被接收 時(shí)，可以由計(jì)算機(jī)系統(tǒng)內(nèi)的處理實(shí)體(例如，一個(gè)或多個(gè)處理器)來處理上述電路的這種基 于數(shù)據(jù)和/指令的表示，并與一個(gè)或多個(gè)其他計(jì)算機(jī)程序(非限制性地包括網(wǎng)表產(chǎn)生程 序、放置和路由程序之類的)的執(zhí)行相結(jié)合，以產(chǎn)生這些電路的物理表現(xiàn)形式的表示或圖 像。這些表示或圖像此后可以在器件制造中使用，例如，通過在器件制造過程中允許產(chǎn)生用 以形成電路的各種組件的一個(gè)或多個(gè)掩模。 出于說明和描述的目的，已經(jīng)提供了對(duì)若干實(shí)施方式的上述描述。這并非意在詳 盡或是將實(shí)施方式限制為所公開的精確形式。對(duì)于本領(lǐng)域的技術(shù)人員而言，修改和變形將 是顯然的。挑選和描述實(shí)施方式是為了解釋發(fā)明原理和實(shí)踐應(yīng)用，由此使本領(lǐng)域的技術(shù)人 員理解各種實(shí)施方式以及具有適合特定預(yù)期使用的各種修改。本發(fā)明范圍意在由所附權(quán)利 要求及其等價(jià)項(xiàng)限定。
2權(quán)利要求
一種存儲(chǔ)器模塊，包括集成電路存儲(chǔ)器器件；以及耦合至所述集成電路存儲(chǔ)器器件的集成電路緩沖器器件，其中經(jīng)由所述集成電路緩沖器器件執(zhí)行對(duì)所述集成電路存儲(chǔ)器器件的存儲(chǔ)器訪問，所述集成電路緩沖器器件包括存儲(chǔ)電路，用以存儲(chǔ)關(guān)于所述集成電路存儲(chǔ)器器件的有缺陷的存儲(chǔ)器單元的冗余信息，使得所述集成電路緩沖器器件重新路由具有與所述有缺陷的存儲(chǔ)器單元相關(guān)聯(lián)的地址的存儲(chǔ)器訪問。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器模塊，其中所述集成電路緩沖器器件將具有與所述有 缺陷的存儲(chǔ)器單元相關(guān)聯(lián)的地址的所述存儲(chǔ)器訪問重新路由到另一集成電路存儲(chǔ)器器件。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器模塊，其中所述集成電路緩沖器器件將具有與所述有 缺陷的存儲(chǔ)器單元相關(guān)聯(lián)的地址的所述存儲(chǔ)器訪問重新路由到所述集成電路存儲(chǔ)器器件 的另一地址。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器模塊，其中第一多個(gè)值被寫入所述地址，并且隨后從 所述地址讀出第二多個(gè)值，用以檢測(cè)所述有缺陷的存儲(chǔ)器單元，其中當(dāng)所述第一多個(gè)值與 所述第二多個(gè)值不匹配時(shí)，檢測(cè)出所述有缺陷的存儲(chǔ)器單元。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器模塊，其中所述集成電路存儲(chǔ)器器件和集成電路緩沖 器器件包括在單個(gè)公共封裝中。
6.一種存儲(chǔ)器模塊包括多個(gè)集成電路存儲(chǔ)器器件，所述多個(gè)集成電路存儲(chǔ)器器件的每個(gè)集成電路存儲(chǔ)器器件 具有存儲(chǔ)器單元陣列；以及耦合至所述多個(gè)集成電路存儲(chǔ)器器件的集成電路緩沖器器件，其中經(jīng)由所述集成電路 緩沖器器件執(zhí)行對(duì)所述多個(gè)集成電路存儲(chǔ)器器件的存儲(chǔ)器訪問，所述集成電路緩沖器器件 包括存儲(chǔ)電路，用以存儲(chǔ)關(guān)于至少一個(gè)存儲(chǔ)器單元陣列的至少一個(gè)有缺陷的存儲(chǔ)器單元位 置的信息。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器模塊，其中第一多個(gè)值被寫入所述多個(gè)集成電路存儲(chǔ) 器器件中的集成電路存儲(chǔ)器器件的地址，并且隨后從所述集成電路存儲(chǔ)器器件的所述地址 讀出第二多個(gè)值，用以檢測(cè)所述至少一個(gè)有缺陷的存儲(chǔ)器單元位置，其中當(dāng)所述第一多個(gè) 值與所述第二多個(gè)值不匹配時(shí)，檢測(cè)出所述有缺陷的存儲(chǔ)器單元位置。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器模塊，其中，在對(duì)所述多個(gè)集成電路存儲(chǔ)器器件進(jìn)行 初始化期間，寫入所述第一多個(gè)值并讀出所述第二多個(gè)值。
9.根據(jù)權(quán)利要求6所述的存儲(chǔ)器模塊，其中所述集成電路緩沖器器件包括在多個(gè)集成 電路緩沖器器件中，所述多個(gè)集成電路緩沖器器件的每個(gè)集成電路緩沖器器件耦合至對(duì)應(yīng) 的多個(gè)集成電路存儲(chǔ)器器件，其中經(jīng)由所述多個(gè)集成電路緩沖器器件中對(duì)應(yīng)的集成電路緩 沖器器件執(zhí)行對(duì)各個(gè)多個(gè)集成電路存儲(chǔ)器器件的存儲(chǔ)器訪問。
10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器模塊，進(jìn)一步包括耦合至所述多個(gè)集成電路緩沖器 器件的總線，所述總線用以將與所述存儲(chǔ)器訪問相關(guān)聯(lián)的控制信息提供給所述多個(gè)集成電 路緩沖器器件。
11.一種存儲(chǔ)器模塊包括多個(gè)集成電路存儲(chǔ)器器件，所述多個(gè)集成電路存儲(chǔ)器器件的每個(gè)集成電路存儲(chǔ)器器件具有存儲(chǔ)器單元陣列；耦合至所述多個(gè)集成電路存儲(chǔ)器器件的集成電路緩沖器器件，其中經(jīng)由所述集成電路 緩沖器器件執(zhí)行對(duì)所述多個(gè)集成電路存儲(chǔ)器器件的存儲(chǔ)器訪問；以及耦合至所述集成電路存儲(chǔ)器器件的集成電路存儲(chǔ)器件，所述集成電路存儲(chǔ)器件用以存 儲(chǔ)關(guān)于所述多個(gè)集成電路存儲(chǔ)器器件的至少一個(gè)存儲(chǔ)器單元陣列的至少一個(gè)有缺陷的存 儲(chǔ)器單元位置的信息。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器模塊，其中所述關(guān)于至少一個(gè)有缺陷的單元位置的 信息在對(duì)所述存儲(chǔ)器模塊初始化期間獲得。
13.根據(jù)權(quán)利要求11所述的存儲(chǔ)器模塊，其中第一多個(gè)值被寫入所述多個(gè)集成電路存 儲(chǔ)器器件中的集成電路存儲(chǔ)器器件的地址，并且隨后從所述集成電路存儲(chǔ)器器件的地址讀 出第二多個(gè)值，用以檢測(cè)所述至少一個(gè)有缺陷的存儲(chǔ)器單元位置，其中當(dāng)所述第一多個(gè)值 與所述第二多個(gè)值不匹配時(shí)，檢測(cè)出所述有缺陷的存儲(chǔ)器單元位置。
14.根據(jù)權(quán)利要求11所述的存儲(chǔ)器模塊，其中所述存儲(chǔ)器單元陣列包括動(dòng)態(tài)隨機(jī)訪問 存儲(chǔ)器單元。
15.根據(jù)權(quán)利要求11所述的存儲(chǔ)器模塊，其中所述集成電路緩沖器器件將具有與所述 有缺陷的存儲(chǔ)器單元位置相關(guān)聯(lián)的地址的存儲(chǔ)器訪問重新路由到所述多個(gè)集成電路存儲(chǔ) 器器件中的另一地址。
16.一種容納在單個(gè)半導(dǎo)體封裝中的系統(tǒng)，所述系統(tǒng)包括第一集成電路存儲(chǔ)器裸片，具有存儲(chǔ)器單元陣列；以及耦合至所述集成電路存儲(chǔ)器裸片的集成電路緩沖器裸片，其中經(jīng)由所述集成電路緩沖 器裸片執(zhí)行所述集成電路存儲(chǔ)器裸片的存儲(chǔ)器訪問，所述集成電路緩沖器裸片包括存儲(chǔ)電 路，用以存儲(chǔ)關(guān)于所述存儲(chǔ)器單元陣列中至少一個(gè)有缺陷的存儲(chǔ)器單元位置的信息。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述存儲(chǔ)器單元陣列包括動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器單元。
18.根據(jù)權(quán)利要求17所述的系統(tǒng)，其中所述存儲(chǔ)電路是寄存器。
19.根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述集成電路緩沖器裸片響應(yīng)于所述關(guān)于至少 一個(gè)有缺陷的存儲(chǔ)器單元位置的信息而將所述存儲(chǔ)器訪問重新路由到所述存儲(chǔ)器單元陣 列中的另一存儲(chǔ)器位置。
20.根據(jù)權(quán)利要求16所述的系統(tǒng)，進(jìn)一步包括第二集成電路存儲(chǔ)器裸片，其具有存儲(chǔ) 器單元陣列，其中所述集成電路存儲(chǔ)器裸片響應(yīng)于所述關(guān)于所述至少一個(gè)有缺陷的存儲(chǔ)器 單元位置的信息而將所述存儲(chǔ)器訪問重新路由到所述第二集成電路存儲(chǔ)器裸片的存儲(chǔ)器 單元陣列。
21.—種系統(tǒng)，包括多個(gè)集成電路存儲(chǔ)器器件，所述多個(gè)集成電路存儲(chǔ)器器件的每個(gè)集成電路存儲(chǔ)器器件 具有存儲(chǔ)器單元陣列；以及耦合至所述多個(gè)集成電路存儲(chǔ)器器件的多個(gè)集成電路緩沖器器件，其中經(jīng)由所述多個(gè) 集成電路緩沖器器件的對(duì)應(yīng)集成電路緩沖器器件執(zhí)行對(duì)所述多個(gè)集成電路存儲(chǔ)器器件的 集成電路存儲(chǔ)器器件的存儲(chǔ)器訪問，所述對(duì)應(yīng)的集成電路緩沖器器件包括存儲(chǔ)電路，用以 存儲(chǔ)關(guān)于至少一個(gè)存儲(chǔ)器單元陣列的至少一個(gè)有缺陷的存儲(chǔ)器單元位置的信息。
22.根據(jù)權(quán)利要求21所述的系統(tǒng)，其中所述對(duì)應(yīng)的集成電路緩沖器器件訪問所述多個(gè) 集成電路存儲(chǔ)器器件中的第一集成電路存儲(chǔ)器器件集合。
23.根據(jù)權(quán)利要求21所述的系統(tǒng)，進(jìn)一步包括耦合至所述多個(gè)集成電路緩沖器器件的 總線，所述總線用以將與所述存儲(chǔ)器訪問相關(guān)聯(lián)的控制信息提供給所述多個(gè)集成電路緩沖 器器件。
24.根據(jù)權(quán)利要求21所述的系統(tǒng)，其中所述存儲(chǔ)電路包括寄存器，用以存儲(chǔ)所述關(guān)于 所述至少一個(gè)有缺陷的存儲(chǔ)器單元位置的信息。
25.根據(jù)權(quán)利要求21所述的系統(tǒng)，其中所述對(duì)應(yīng)的集成電路緩沖器器件響應(yīng)于所述關(guān) 于所述至少一個(gè)有缺陷的存儲(chǔ)器單元位置的信息而將所述存儲(chǔ)器訪問重新路由到所述至 少一個(gè)存儲(chǔ)器單元陣列中的另一存儲(chǔ)器位置。
全文摘要
本發(fā)明涉及一種在矩陣拓?fù)渲邪ǘ鄠€(gè)集成電路存儲(chǔ)器器件和多個(gè)緩沖器器件的存儲(chǔ)器模塊。具體地，涉及一種存儲(chǔ)器模塊，包括從多個(gè)相應(yīng)的集成電路緩沖器器件向存儲(chǔ)器模塊連接器接口提供數(shù)據(jù)的多個(gè)數(shù)據(jù)通路，所述集成電路緩沖器器件訪問來自相關(guān)聯(lián)的多個(gè)集成電路存儲(chǔ)器器件的數(shù)據(jù)。該存儲(chǔ)器模塊形成多個(gè)“數(shù)據(jù)分片”或者耦合至相應(yīng)的集成電路緩沖器器件的存儲(chǔ)器模塊數(shù)據(jù)總線的多個(gè)部分。每個(gè)集成電路緩沖器器件還耦合至提供控制信息的總線，所述控制信息指定對(duì)至少一個(gè)集成電路存儲(chǔ)器器件的訪問。根據(jù)實(shí)施方式，SPD器件存儲(chǔ)關(guān)于存儲(chǔ)器模塊的配置信息的信息。在實(shí)施方式中，至少一個(gè)集成電路緩沖器器件訪問存儲(chǔ)在SPD器件中的信息。在封裝實(shí)施方式中，封裝容納集成電路緩沖器裸片和多個(gè)集成電路存儲(chǔ)器裸片。
文檔編號(hào)G11C5/00GK101887743SQ20101018467
公開日2010年11月17日 申請(qǐng)日期2006年9月21日 優(yōu)先權(quán)日2005年9月26日
發(fā)明者E·特塞恩 申請(qǐng)人:拉姆伯斯公司