專利名稱：將存儲單元的漏極電壓用及柵極電壓用的調(diào)節(jié)器進行共有的閃存器的制作方法
技術領域：
本發(fā)明涉及半導體存儲裝置，特別涉及EEPROM(Electric ErasableProgrammable Read Only Memory )等非易失性存儲器。
背景技術：
在EEPROM中，能夠通過電信號來刪除或改寫存儲單元的存儲內(nèi)容。在具體的寫入中，有的利用HCI (Hot Carrier Injection :熱載流子注入)。此時，對存儲單元的柵極施加第一調(diào)節(jié)器輸出，并且，第二調(diào)制器輸出與電壓施加晶體管的柵極連接，一邊從所述電壓施加晶體管的漏極端對所述存儲單元的漏極端施加電壓，一邊調(diào)整存儲單元的柵極電壓。這樣的技術，例如，被記載于專利文獻I中。
現(xiàn)有技術文獻專利文獻專利文獻I JP特開2008-217914號公報發(fā)明的概要發(fā)明所要解決的技術問題然而，在所述現(xiàn)有的電路結(jié)構(gòu)中，由于需要的輸出電壓范圍或精度不同，需要存儲單元的漏極電壓用調(diào)節(jié)器與存儲單元的柵極電壓用調(diào)節(jié)器這兩個調(diào)節(jié)器，存在電路面積增大的問題。

發(fā)明內(nèi)容
解決技術問題的手段為了解決所述問題，在本發(fā)明中，作為謀求所述兩個調(diào)節(jié)器的兼用化，采用以下結(jié)構(gòu)當通過調(diào)節(jié)器調(diào)整從電壓施加晶體管的漏極端向存儲單元的漏極端施加的電壓時，不經(jīng)由調(diào)節(jié)器對存儲單元的柵極電壓進行電壓施加。具體而言，權(quán)利要求I所述的發(fā)明的半導體存儲裝置，能夠通過電信號來刪除和寫入存儲單元的存儲內(nèi)容，該半導體存儲裝置具有所述存儲單元；一個調(diào)節(jié)器；第一及第二開關；和電壓施加晶體管，其用于對所述存儲單元施加電壓，所述調(diào)節(jié)器的輸出與所述第一及第二開關的輸入連接，所述第一開關的輸出與所述電壓施加晶體管的柵極連接，從所述電壓施加晶體管的漏極端向所述存儲單元的漏極端施加電壓，所述第二開關的輸出與所述存儲單元的柵極連接，以施加電壓。權(quán)利要求2所述的半導體存儲裝置，能夠通過電信號來刪除和寫入存儲單元的存儲內(nèi)容，該半導體存儲裝置具有所述存儲單元；一個調(diào)節(jié)器；第二及第三開關；和電壓施加晶體管，所述調(diào)節(jié)器的輸出與所述第二開關的輸入和所述電壓施加晶體管的柵極連接，經(jīng)由所述第三開關，從所述電壓施加晶體管的漏極端向所述存儲單元的漏極端施加電壓，所述第二開關的輸出與所述存儲單元的柵極連接來施加電壓。
權(quán)利要求3所述的發(fā)明，是所述權(quán)利要求I所述的半導體存儲裝置，其特征在于，所述第二開關的輸出與第四開關的輸出連接，向所述存儲單元的柵極施加與所述調(diào)節(jié)器輸出不同的電壓。權(quán)利要求4所述的發(fā)明，是所述權(quán)利要求2所述的半導體存儲裝置，其特征在于，所述第二開關的輸出與第四開關的輸出連接，向所述存儲單元的柵極施加與所述調(diào)節(jié)器輸出不同的電壓。權(quán)利要求5所述的發(fā)明，是權(quán)利要求3所述的半導體存儲裝置，其特征在于，在第一動作模式下，接通所述第一及第四開關，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，在第二動作模式下，接通所述第二開關，向所述存儲單元的柵極施加所述調(diào)節(jié)器的輸出電壓。權(quán)利要求6所述的發(fā)明，是權(quán)利要求4所述的半導體存儲裝置，其特征在于，在第一動作模式下，接通所述第三及第四開關，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，在第二動作模式下，接通所述第二開關，向所述存儲單元的柵極施加所述調(diào)節(jié)器的輸出電壓。 權(quán)利要求7所述的發(fā)明，是權(quán)利要求I或3所述的半導體存儲裝置，其特征在于，還具有第五及第六開關；接地連接晶體管；讀出放大器；和電壓產(chǎn)生電路，所述第五開關的輸入連接在所述電壓施加晶體管的漏極端與所述存儲單元的漏極端之間，所述第五開關的輸出與所述讀出放大器的輸入連接，所述存儲單元的源極端經(jīng)由所述接地連接晶體管與接地連接，所述第六開關的輸出連接在所述存儲單元的源極端與所述接地連接晶體管之間，所述第六開關的輸入與所述電壓產(chǎn)生電路的輸出連接。權(quán)利要求8所述的發(fā)明，是權(quán)利要求2或4所述的半導體存儲裝置，其特征在于，還具有第五及第六開關；接地連接晶體管；讀出放大器；和電壓產(chǎn)生電路，所述第五開關的輸入連接在所述第三開關與所述存儲單元的漏極端之間，所述第五開關的輸出與所述讀出放大器的輸入連接，所述存儲單元的源極端經(jīng)由所述接地連接晶體管與接地連接，所述第六開關的輸出連接在所述存儲單元的源極端與所述接地連接晶體管之間，所述第六開關的輸入與所述電壓產(chǎn)生電路的輸出連接。權(quán)利要求9所述的發(fā)明，是權(quán)利要求I或3所述的半導體存儲裝置，其特征在于，還具有第五及第六開關；接地連接晶體管；讀出放大器；和電壓產(chǎn)生電路，所述第五開關的輸出連接在所述電壓施加晶體管的漏極端與所述存儲單元的漏極端之間，所述第五開關的輸入與所述電壓產(chǎn)生電路的輸出連接，所述存儲單元的源極端經(jīng)由所述接地連接晶體管與接地連接，所述第六開關的輸入連接在所述存儲單元的源極端與所述接地連接晶體管之間，所述第六開關的輸出與所述讀出放大器的輸入連接。權(quán)利要求10所述的發(fā)明，是權(quán)利要求2或4所述的半導體存儲裝置，其特征在于，還具有第五及第六開關；接地連接晶體管；讀出放大器；和電壓產(chǎn)生電路，所述第五開關的輸出連接在所述第三開關與所述存儲單元的漏極端之間，所述第五開關的輸入與所述電壓產(chǎn)生電路的輸出連接，所述存儲單元的源極端經(jīng)由所述接地連接晶體管與接地連接，所述第六開關的輸入連接在所述存儲單元的源極端與所述接地連接晶體管之間，所述第六開關的輸出與所述讀出放大器的輸入連接。
權(quán)利要求11所述的發(fā)明，是權(quán)利要求I或3所述的半導體存儲裝置，其特征在于，還具有第五開關；讀出放大器；和電壓產(chǎn)生電路，所述第五開關的輸出連接在所述電壓施加晶體管的漏極端與所述存儲單元的漏極端之間，所述第五開關的輸入與所述電壓產(chǎn)生電路的輸出和所述讀出放大器的輸入連接，所述存儲單元的源極端與接地連接。權(quán)利要求12所述的發(fā)明，是權(quán)利要求2或4所述的半導體存儲裝置，其特征在于，還具有第五開關；讀出放大器；和電壓產(chǎn)生電路，所述第五開關的輸出連接在所述第三開關與所述存儲單元的漏極端之間，所述第五開關的輸入與所述電壓產(chǎn)生電路的輸出和所述讀出放大器的輸入連接，所述存儲單元的源極端與接地連接。權(quán)利要求13所述的發(fā)明，是權(quán)利要求7所述的半導體存儲裝置，其特征在于，在第一動作模式下，接通所述第一及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲單元的源極與接地連接，在第二動作模式下，接通所述第二、第五及第六開關，所述存儲單元的漏極端與所述讀出放大器的輸入連接，向所述存儲單元的柵極施加所述調(diào) 節(jié)器的輸出電壓，向所述存儲單元的源極施加所述電壓產(chǎn)生電路的輸出電壓。權(quán)利要求14所述的發(fā)明，是權(quán)利要求8所述的半導體存儲裝置，其特征在于，在第一動作模式下，接通所述第三及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲單元的源極與接地連接，在第二動作模式下，接通所述第二、第五及第六開關，所述存儲單元的漏極端與所述讀出放大器的輸入連接，向所述存儲單元的柵極施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的源極施加所述電壓產(chǎn)生電路的輸出電壓。權(quán)利要求15所述的發(fā)明，是權(quán)利要求9所述的半導體存儲裝置，其特征在于，在第一動作模式下，接通所述第一及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲單元的源極與接地連接，在第二動作模式下，接通所述第二、第五及第六開關，向所述存儲單元的漏極端施加所述電壓產(chǎn)生電路的輸出電壓，向所述存儲單元的柵極施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的源極端施加所述讀出放大器的輸入。權(quán)利要求16所述的發(fā)明，是權(quán)利要求10所述的半導體存儲裝置，其特征在于，在第一動作模式下，接通所述第三及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲單元的源極與接地連接，在第二動作模式下，接通所述第二、第五及第六開關，向所述存儲單元的漏極端施加所述電壓產(chǎn)生電路的輸出電壓，向所述存儲單元的柵極施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的源極端施加所述讀出放大器的輸入。權(quán)利要求17所述的發(fā)明，是權(quán)利要求11所述的半導體存儲裝置，其特征在于，在第一動作模式下，接通所述第一及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲單元的源極與接地連接，在第二動作模式下，接通所述第二及第五開關，向所述存儲單元的漏極端施加所述電壓產(chǎn)生電路的輸出電壓，并且所述存儲單元的漏極端與所述讀出放大器的輸入連接，向所述存儲單元的柵極施加所述調(diào)節(jié)器的輸出電壓。權(quán)利要求18所述的發(fā)明，是權(quán)利要求12所述的半導體存儲裝置，其特征在于，在第一動作模式下，接通所述第三及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲單元的源極接地連接，在第二動作模式下，接通所述第二及第五開關，向所述存儲單元的漏極端施加所述電壓產(chǎn)生電路的輸出電壓，并且所述存儲單元的漏極端與所述讀出放大器的輸入連接，向所述存儲單元的柵極施加所述調(diào)節(jié)器的輸出電壓。權(quán)利要求19所述的發(fā)明，是權(quán)利要求5、6、13 16的任一項所述的半導體存儲裝置，其特征在于，所述第一動作模式是對存儲單元的寫入，所述第二動作模式是存儲單元信息的讀出。權(quán)利要求20所述的發(fā)明，是權(quán)利要求3、4、13 16的任一項所述的半導體存儲裝置，其特征在于，與所述調(diào)節(jié)器的輸出不同的電壓，是升壓電路的輸出電壓。權(quán)利要求21所述的發(fā)明，是權(quán)利要求I 4、7 12的任一項所述的半導體存儲裝置，其特征在于，所述電壓施加晶體管的源極端與升壓電路的輸出連接。
根據(jù)以上，在權(quán)利要求I 21所述的發(fā)明中，在第一模式時(例如，在寫入時)，存儲單元的柵極電壓直接施加未調(diào)節(jié)的電壓，向電壓施加晶體管的柵極賦予調(diào)節(jié)器的輸出，通過所述調(diào)節(jié)器的輸出電壓來控制向存儲單元漏極側(cè)施加的電壓。另一方面，在第二模式時(例如讀出時)，向存儲單元的柵極賦予所述調(diào)節(jié)器的輸出，以控制存儲單元的柵極電壓。因此，由于第一模式下的存儲單元的柵極電壓不經(jīng)由調(diào)節(jié)器地進行電壓施加，因而，能夠兼用在第一模式下使用的存儲單元的漏極電壓施加調(diào)節(jié)器、和在第二模式下使用的存儲單元的柵極電壓調(diào)節(jié)器，能夠提供小面積的半導體存儲裝置。發(fā)明效果如以上所說明，根據(jù)本發(fā)明，能夠提供一種可使在第一模式下使用的存儲單元的漏極電壓施加調(diào)節(jié)器與在第二模式下使用的存儲單元的柵極電壓調(diào)節(jié)器兼用化而面積小的半導體存儲裝置。


圖I是表示本發(fā)明的第一實施方式的半導體存儲裝置的結(jié)構(gòu)的方框圖。圖2是表示上述半導體存儲裝置的主要部分結(jié)構(gòu)的電路圖。圖3是表示上述半導體裝置具備的調(diào)節(jié)器的具體結(jié)構(gòu)的圖。圖4是表示本發(fā)明的第二實施方式的半導體裝置的主要部分結(jié)構(gòu)的圖。圖5是表示本發(fā)明的第三實施方式的半導體裝置的主要部分結(jié)構(gòu)的圖。圖6是表示本發(fā)明的第四實施方式的半導體裝置的主要部分結(jié)構(gòu)的圖。圖7是表示本發(fā)明的第五實施方式的半導體裝置的主要部分結(jié)構(gòu)的圖。
具體實施例方式以下，對本發(fā)明的實施方式進行說明。(第一實施方式)圖I是表示本發(fā)明的第一實施方式的半導體存儲裝置的結(jié)構(gòu)的方框圖。如該圖所示，本半導體存儲裝置100是能夠通過電信號來刪除和寫入存儲單元的存儲內(nèi)容的半導體存儲裝置，在其內(nèi)部具備存儲單元陣列101 ;行解碼器102 ;列解碼器103 ;寫入/讀出電路104 ;以及電源電路105。所述存儲單元陣列101具有在位(bit)線與字(word)線的交叉部所配置的能夠電改寫的多個存儲單元。這些存儲單元被配置成矩陣狀。所述電源電路105向所述行解碼器102、列解碼器103、寫入/讀出電路104提供電壓。所述行解碼器102對所選擇的存儲單元施加從電源電路105提供的電壓。此外，列解碼器103對所選擇的存儲單元施加從寫入/讀出電路104提供的電壓。而且，列解碼器103在讀出時向?qū)懭?讀出電路104輸出存儲單元的信息。寫入/讀出電路104具有以下功能將從電源電路105提供的電壓輸出至列解碼器103，根據(jù)讀出時從列解碼器103輸入的存儲單元信息來判定存儲單元的狀態(tài)。圖2是表示所述圖I的半導體存儲裝置100的一部分的電路圖。在存儲單元陣列 101中配置有多個存儲單元207，在列解碼器103中配置有多個選擇晶體管206，圖2中記載了其中一部分。R1、R2分別表示存儲單元207與選擇晶體管206之間的寄生電阻；以及選擇晶體管206與寫入/讀出電路104的電壓施加晶體管205之間的寄生電阻。在所述電壓施加晶體管205的漏極端，連接有電源電路105的升壓電路208的輸出電壓VPP2。并且，存儲單元207的源極側(cè)經(jīng)由開關(未圖示)與接地電位連接。在所述電源電路105中，與升壓電壓208的輸出電壓VPPl連接的調(diào)節(jié)器201的輸出，被連接至第一開關202和第二開關203的輸入，第一開關202的輸出被連接至對存儲單元207的漏極側(cè)施加電壓的電壓施加晶體管205的柵極，能夠通過調(diào)節(jié)該柵極電壓來控制對存儲單元207的漏極側(cè)施加的電壓。此外，第二開關203的輸出經(jīng)由行解碼器102與存儲單元207的柵極連接，能夠通過調(diào)節(jié)該柵極電壓來控制對存儲單元207的柵極側(cè)施加的電壓。而且，對存儲單元207的柵極能夠施加經(jīng)由第四開關204從升壓電路208輸出的電壓Vprg，其中所述第四開關204的輸出與所述第二開關203的輸出連接。此外，升壓電路208的輸出電壓VPP1、VPP2、Vprg不受電壓大小關系的限制地根據(jù)存儲單元207的特性來設定最合適的電壓。而且，升壓電路208的輸出電壓VPP1、VPP2、Vprg也可以直接從外部施加。此外，升壓電路208也可以構(gòu)成為多個。接著，對本實施方式的動作進行具體說明。在第一模式下，將第四開關204設置為接通，經(jīng)由行解碼器102對存儲單元207的柵極施加電壓Vprg。此外，將第一開關202設置為接通，將第二開關203設置為斷開，由此，調(diào)節(jié)器201的輸出電壓Vreg被連接至電壓施加晶體管205的柵極，使通過調(diào)節(jié)器的輸出電壓Vreg來控制了升壓電壓VPP2的電壓，經(jīng)由寄生電阻Rl、R2和選擇晶體管206而施加到存儲單元207的漏極側(cè)。接著，在第二模式下，將第一開關202設為斷開，將第二開關203設置為接通，將第四開關204設置為斷開，由此，經(jīng)由行解碼器102對存儲單元207的柵極施加調(diào)節(jié)器201的輸出電壓Vreg。在此,第一模式表不寫入動作,第二模式表不讀出動作。圖3表示調(diào)節(jié)器201的具體結(jié)構(gòu)的一個示例。在該圖中，對運算放大器220的輸入端子的一端施加基準電壓VREF，與該輸入端子的另一端連接有電阻元件R5和電阻元件R6。運算放大器220的輸出，驅(qū)動輸出晶體管221的柵極,并輸出輸出電壓Vreg。
(第二實施方式)接著，對本發(fā)明的第二實施方式進行說明。圖4表示本發(fā)明的第二實施方式的電路圖。與所述第一實施方式的不同結(jié)構(gòu)在于，直接對電壓施加晶體管205施加調(diào)節(jié)器201的輸出電壓Vreg，通過第三開關209，來控制存儲單元207的漏極側(cè)的電壓。其它結(jié)構(gòu)與第一實施方式相同。接著，針對本實施方式的動作具體地進行說明。在第一模式下，將第三開關209設置為接通，將第四開關204設置為接通，將第二開關203設置為斷開，由此，經(jīng)由行解碼器102對存儲單元207的柵極施加電壓Vprg，調(diào)節(jié)器201的輸出電壓Vreg僅與電壓施加晶體管205的柵極連接，通過調(diào)節(jié)器201的輸出電壓Vreg來控制了升壓電壓VPP2的電壓，經(jīng)由 寄生電阻Rl、R2和選擇晶體管206而施加到存儲單元207的漏極側(cè)。接著，在第二模式下，將第三開關209設置為斷開，將第二開關203設置為接通，將第四開關204設置為斷開，由此，經(jīng)由行解碼器102對存儲單元207的柵極施加調(diào)節(jié)器201的輸出電壓Vreg。在此,第一模式表不寫入動作,第二模式表不讀出動作。(第三實施方式)圖5表示本發(fā)明的第三實施方式的電路圖。在該圖中，在存儲單元陣列101上配置有多個存儲單元207，在列解碼器103上配置有多個選擇晶體管206，圖5中記載了其中一部分。R1、R2、R3、R4表示與存儲單元207相關的選擇晶體管206間的寄生電阻。存儲單元207的漏極側(cè)經(jīng)由該寄生電阻R1、R2和選擇晶體管206，與寫入/讀出電路104連接。然后，在寫入/讀出電路104內(nèi)，構(gòu)成為能夠選擇是經(jīng)由電壓施加晶體管205來施加電壓，還是經(jīng)由第五開關210與讀出放大器211連接。而且，存儲單元207的源極側(cè)也經(jīng)由寄生電阻R3、R4和選擇晶體管206，與寫入/讀出電路104連接。然后，在該寫入/讀出電路104內(nèi)，構(gòu)成為能夠選擇是經(jīng)由接地連接晶體管214與接地電位連接，還是經(jīng)由第六開關212施加由電壓產(chǎn)生電路213產(chǎn)生的電壓Vread。連接升壓電路208的輸出電壓VPPl的調(diào)節(jié)器201的輸出，被連接至第一及第二開關202、203的輸入，第一開關202的輸出，與對存儲單元207的漏極側(cè)施加電壓的電壓施加晶體管205的柵極連接，能夠通過調(diào)節(jié)該柵極電壓來控制對存儲單元207的漏極側(cè)施加的電壓。此外，第二開關203的輸出經(jīng)由行解碼器102與存儲單元207的柵極連接，能夠通過調(diào)節(jié)該柵極電壓來控制對存儲單元207的柵極施加的電壓。而且，能夠?qū)Υ鎯卧?07的柵極施加經(jīng)由第四開關204從升壓電路208輸出的電壓Vprg，其中所述第四開關204的輸出與第二開關203的輸出連接。此外，升壓電路208的輸出電壓VPP1、VPP2、Vprg，不受電壓的大小關系的限制地根據(jù)存儲單元207的特性來設定最合適的電壓。而且，升壓電路208的輸出電壓VPPl、VPP2、Vprg也可以直接從外部施加。此外，升壓電路208也可以構(gòu)成為多個。接著，針對本實施方式的動作進行具體說明。在第一模式下，將第四開關204設置為接通，將第一開關202設置為接通，將第二開關203設置為斷開，將第五開關210設置為斷開，將第六開關212設置為斷開，將接地連接晶體管214設置為導通。由此，經(jīng)由行解碼器102對存儲單元207的柵極施加電壓Vprg。此外，調(diào)節(jié)器201的輸出電壓Vreg與電壓施加晶體管205的柵極連接，通過調(diào)節(jié)器201的輸出電壓Vreg來控制了升壓電壓VPP2的電壓，經(jīng)由寄生電壓R1、R2和選擇晶體管206施加到存儲單元207的漏極側(cè)。而且，存儲單元207的源極側(cè)與接地電位連接。接著，在第二模式下，將第一開關202設置為斷開，將第二開關203設置為接通，將第四開關204置設為斷開，將第五開關210設置為接通，將第六開關212設置為接通，將接地連接晶體管214設置為截止。由此，經(jīng)由行解碼器102對存儲單元207的柵極施加調(diào)節(jié)器201的輸出電壓Vreg。此外，由于電壓施加晶體管205為截止，因此存儲單元207的漏極側(cè)經(jīng)由寄生電阻Rl、R2和選擇晶體管206與讀出放大器211連接。而且，存儲單元207的源極側(cè)，經(jīng)由寄生電阻R3、R4和選擇晶體管206，提供由電壓產(chǎn)生電路213產(chǎn)生的電壓Vread。在此,第一模式表不寫入動作,第二模式表不讀出動作。(第四實施方式)圖6表示本發(fā)明的第四實施方式。 本實施方式與所述第三實施方式的不同結(jié)構(gòu)在于，在第五開關210的輸入側(cè)連接了電壓產(chǎn)生電路213，并在第六開關212的輸入側(cè)連接了讀出放大器211。其它結(jié)構(gòu)與第三實施方式相同。本實施方式，對于如下設備有效，即在一個存儲單元207中存儲兩個信息等這樣的通過對讀出動作時的針對存儲單元207的偏壓條件進行切換而動作的設備。在此,第一模式表不寫入動作,第二模式表不讀出動作。此外，在所述第三實施方式及第四實施方式中，能夠構(gòu)成為使用所述第二實施方式的第三開關209。(第五實施方式)圖7表示本發(fā)明的第五實施方式。在該圖中，在電壓施加晶體管205的漏極端連接了第五開關215的輸出，將搭載有電壓產(chǎn)生電路和讀出放大器的電路塊216與第五開關215的輸入連接。其它結(jié)構(gòu)與圖2所不的第一實施方式相同。 接著，針對本實施方式的動作進行具體說明。在第一模式下，將第四開關204設置為接通，將第一開關202設置為接通，將第二開關203設置為斷開，將第五開關215設置為斷開。由此，經(jīng)由行解碼器102對存儲單元207的柵極施加電壓Vprg。此外，調(diào)節(jié)器201的輸出電壓Vreg與電壓施加晶體管205的柵極連接，通過調(diào)節(jié)器201的輸出電壓Vreg來控制了升壓電壓VPP2的電壓，經(jīng)由寄生電阻R1、R2和選擇晶體管206施加到存儲單元207的漏極側(cè)。接著，在第二模式下，通過將第一開關202設置為斷開，將第二開關203設置為接通，將第四開關204設置為斷開，將第五開關215設置為接通，經(jīng)由行解碼器102對存儲單元207的柵極施加調(diào)節(jié)器201的輸出電壓Vreg。此外，存儲單元207的源極側(cè)經(jīng)由寄生電阻R1、R2和選擇晶體管206，提供由在電路塊216上搭載的電壓產(chǎn)生電路所產(chǎn)生的電壓Vread，由于此時流動的電流不同，因此通過電路塊216內(nèi)的讀出放大器來判定存儲單元207的狀態(tài)。在此,第一模式表不寫入動作,第二模式表不讀出動作。產(chǎn)業(yè)上的可利用性如以上所說明，本發(fā)明由于能夠兼用在第一模式下使用的存儲單元的漏極電壓調(diào)節(jié)器和在第二模式下使用的存儲單元的柵極電壓調(diào)節(jié)器，因此，作為小面積的半導體存儲裝置是有用的，能夠應用于搭載它的微型計算機等。附圖符號的說明101-存儲單元陣列，102-行解碼器，103-列解碼器，104-寫入/讀出電路，105-電源電路， 201-調(diào)節(jié)器，202-第一開關，203-第二開關，204-第四開關，205-電壓施加晶體管，206-選擇晶體管，2O7-存儲單元，208-升壓電路，209-第三開關，210、215_ 第五開關，211-讀出放大器，212-第六開關，213-電壓產(chǎn)生電路，214-接地連接晶體管，220-運算放大器，221-輸出晶體管。
權(quán)利要求
1.一種半導體存儲裝置，能夠通過電信號來刪除和寫入存儲單元的存儲內(nèi)容，該半導體存儲裝置具有 所述存儲單元； 一個調(diào)節(jié)器； 第一及第ニ開關；和 電壓施加晶體管，其用于對所述存儲単元施加電壓， 所述調(diào)節(jié)器的輸出與所述第一及第ニ開關的輸入連接， 所述第一開關的輸出與所述電壓施加晶體管的柵極連接， 從所述電壓施加晶體管的漏極端向所述存儲単元的漏極端施加電壓， 所述第二開關的輸出與所述存儲単元的柵極連接，以施加電壓。
2.—種半導體存儲裝置，能夠通過電信號來刪除和寫入存儲單元的存儲內(nèi)容，該半導體存儲裝置具有 所述存儲單元； 一個調(diào)節(jié)器； 第二及第三開關；和 電壓施加晶體管， 所述調(diào)節(jié)器的輸出與所述第二開關的輸入和所述電壓施加晶體管的柵極連接， 經(jīng)由所述第三開關，從所述電壓施加晶體管的漏極端向所述存儲単元的漏極端施加電壓， 所述第二開關的輸出與所述存儲単元的柵極連接，以施加電壓。
3.根據(jù)權(quán)利要求I所述的半導體存儲裝置，其特征在干， 所述第二開關的輸出與第四開關的輸出連接， 向所述存儲単元的柵極施加與所述調(diào)節(jié)器輸出不同的電壓。
4.根據(jù)權(quán)利要求2所述的半導體存儲裝置，其特征在干， 所述第二開關的輸出與第四開關的輸出連接， 向所述存儲単元的柵極施加與所述調(diào)節(jié)器輸出不同的電壓。
5.根據(jù)權(quán)利要求3所述的半導體存儲裝置，其特征在干， 在第一動作模式下，接通所述第一及第四開關，向所述存儲単元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲単元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓， 在第二動作模式下，接通所述第二開關，向所述存儲単元的柵極施加所述調(diào)節(jié)器的輸出電壓。
6.根據(jù)權(quán)利要求4所述的半導體存儲裝置，其特征在干， 在第一動作模式下，接通所述第三及第四開關，向所述存儲単元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲単元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓， 在第二動作模式下，接通所述第二開關，向所述存儲単元的柵極施加所述調(diào)節(jié)器的輸出電壓。
7.根據(jù)權(quán)利要求I或3所述的半導體存儲裝置，其特征在干， 還具有 .第五及第六開關;接地連接晶體管；讀出放大器；和電壓產(chǎn)生電路， 所述第五開關的輸入連接在所述電壓施加晶體管的漏極端與所述存儲単元的漏極端之間，所述第五開關的輸出與所述讀出放大器的輸入連接， 所述存儲単元的源極端經(jīng)由所述接地連接晶體管與接地連接， 所述第六開關的輸出連接在所述存儲単元的源極端與所述接地連接晶體管之間， 所述第六開關的輸入與所述電壓產(chǎn)生電路的輸出連接。
8.根據(jù)權(quán)利要求2或4所述的半導體存儲裝置，其特征在干， 還具有 .第五及第六開關;接地連接晶體管；讀出放大器；和電壓產(chǎn)生電路， 所述第五開關的輸入連接在所述第三開關與所述存儲単元的漏極端之間，所述第五開關的輸出與所述讀出放大器的輸入連接， 所述存儲単元的源極端經(jīng)由所述接地連接晶體管與接地連接， 所述第六開關的輸出連接在所述存儲単元的源極端與所述接地連接晶體管之間， 所述第六開關的輸入與所述電壓產(chǎn)生電路的輸出連接。
9.根據(jù)權(quán)利要求I或3所述的半導體存儲裝置，其特征在干， 還具有第五及第六開關；接地連接晶體管；讀出放大器；和電壓產(chǎn)生電路， 所述第五開關的輸出連接在所述電壓施加晶體管的漏極端與所述存儲単元的漏極端之間，所述第五開關的輸入與所述電壓產(chǎn)生電路的輸出連接， 所述存儲単元的源極端經(jīng)由所述接地連接晶體管與接地連接， 所述第六開關的輸入連接在所述存儲単元的源極端與所述接地連接晶體管之間， 所述第六開關的輸出與所述讀出放大器的輸入連接。
10.根據(jù)權(quán)利要求2或4所述的半導體存儲裝置，其特征在干， 還具有第五及第六開關；接地連接晶體管；讀出放大器；和電壓產(chǎn)生電路， 所述第五開關的輸出連接在所述第三開關與所述存儲単元的漏極端之間，所述第五開關的輸入與所述電壓產(chǎn)生電路的輸出連接， 所述存儲単元的源極端經(jīng)由所述接地連接晶體管與接地連接， 所述第六開關的輸入連接在所述存儲単元的源極端與所述接地連接晶體管之間， 所述第六開關的輸出與所述讀出放大器的輸入連接。
11.根據(jù)權(quán)利要求I或3所述的半導體存儲裝置，其特征在干， 還具有第五開關；讀出放大器；和電壓產(chǎn)生電路， 所述第五開關的輸出連接在所述電壓施加晶體管的漏極端與所述存儲単元的漏極端之間，所述第五開關的輸入與所述電壓產(chǎn)生電路的輸出和所述讀出放大器的輸入連接， 所述存儲單元的源極端與接地連接。
12.根據(jù)權(quán)利要求2或4所述的半導體存儲裝置，其特征在干， 還具有第五開關；讀出放大器；和電壓產(chǎn)生電路， 所述第五開關的輸出連接在所述第三開關與所述存儲単元的漏極端之間，所述第五開關的輸入與所述電壓產(chǎn)生電路的輸出和所述讀出放大器的輸入連接， 所述存儲單元的源極端與接地連接。
13.根據(jù)權(quán)利要求7所述的半導體存儲裝置，其特征在干， 在第一動作模式下，接通所述第一及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲単元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲単元的源極與接地連接，在第二動作模式下，接通所述第二、第五及第六開關，所述存儲単元的漏極端與所述讀出放大器的輸入連接，向所述存儲単元的柵極施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的源極施加所述電壓產(chǎn)生電路的輸出電壓。
14.根據(jù)權(quán)利要求8所述的半導體存儲裝置，其特征在干， 在第一動作模式下，接通所述第三及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲単元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲単元的源極與接地連接， 在第二動作模式下，接通所述第二、第五及第六開關，所述存儲単元的漏極端與所述讀出放大器的輸入連接，向所述存儲単元的柵極施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的源極施加所述電壓產(chǎn)生電路的輸出電壓。
15.根據(jù)權(quán)利要求9所述的半導體存儲裝置，其特征在干， 在第一動作模式下，接通所述第一及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲単元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲単元的源極與接地連接， 在第二動作模式下，接通所述第二、第五及第六開關，向所述存儲単元的漏極端施加所述電壓產(chǎn)生電路的輸出電壓，向所述存儲単元的柵極施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的源極端施加所述讀出放大器的輸入。
16.根據(jù)權(quán)利要求10所述的半導體存儲裝置，其特征在干， 在第一動作模式下，接通所述第三及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲単元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲単元的源極與接地連接， 在第二動作模式下，接通所述第二、第五及第六開關，向所述存儲単元的漏極端施加所述電壓產(chǎn)生電路的輸出電壓，向所述存儲単元的柵極施加所述調(diào)節(jié)器的輸出電壓，向所述存儲單元的源極端施加所述讀出放大器的輸入。
17.根據(jù)權(quán)利要求11所述的半導體存儲裝置，其特征在干， 在第一動作模式下，接通所述第一及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲単元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲単元的源極與接地連接， 在第二動作模式下，接通所述第二及第五開關，向所述存儲単元的漏極端施加所述電壓產(chǎn)生電路的輸出電壓，并且所述存儲単元的漏極端與所述讀出放大器的輸入連接，向所述存儲単元的柵極施加所述調(diào)節(jié)器的輸出電壓。
18.根據(jù)權(quán)利要求12所述的半導體存儲裝置，其特征在干， 在第一動作模式下，接通所述第三及第四開關和所述接地連接晶體管，向所述存儲單元的漏極端施加所述調(diào)節(jié)器的輸出電壓，向所述存儲単元的柵極施加與所述調(diào)節(jié)器的輸出不同的電壓，所述存儲単元的源極與接地連接， 在第二動作模式下，接通所述第二及第五開關，向所述存儲単元的漏極端施加所述電壓產(chǎn)生電路的輸出電壓，并且所述存儲単元的漏極端與所述讀出放大器的輸入連接，向所述存儲単元的柵極施加所述調(diào)節(jié)器的輸出電壓。
19.根據(jù)權(quán)利要求5、6、13 16的任一項所述的半導體存儲裝置，其特征在干，所述第一動作模式是對存儲單元的寫入，所述第二動作模式是存儲単元信息的讀出。
20.根據(jù)權(quán)利要求3、4、13 16的任一項所述的半導體存儲裝置，其特征在干，與所述調(diào)節(jié)器的輸出不同的電壓是升壓電路的輸出電壓。
21.根據(jù)權(quán)利要求I 4、7 12的任一項所述的半導體存儲裝置，其特征在干，所述電壓施加晶體管的源極端與升壓電路的輸出連接。
全文摘要
本發(fā)明是提供一種半導體存儲裝置。在該半導體存儲裝置中，調(diào)節(jié)器(201)的輸出被連接至第一、第二開關(202)、(203)的輸入，所述第一開關(202)的輸出在第一模式時，與提供存儲單元(207)的漏極電壓的總線連接，所述第二開關(203)的輸出在第二模式時，與提供存儲單元(207)的柵極電壓的總線連接。此外，與所述第二開關(203)并列設置有第四開關(204)。該第四開關(204)的輸出側(cè)與所述第二開關(203)的輸出側(cè)連接，并提供第一模式時的存儲單元(207)的柵極電壓。因此，通過一個調(diào)節(jié)器來兼用存儲單元的漏極電壓用調(diào)節(jié)器、和存儲單元的柵極電壓用調(diào)節(jié)器這兩個調(diào)節(jié)器。
文檔編號G11C16/06GK102782763SQ201080065188
公開日2012年11月14日 申請日期2010年12月21日 優(yōu)先權(quán)日2010年3月10日
發(fā)明者圓山敬史, 持田禮司, 濱本幸昌 申請人:松下電器產(chǎn)業(yè)株式會社