專利名稱：用于實(shí)現(xiàn)編程序列以增強(qiáng)晶元交錯(cuò)的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本申請一般涉及管理存儲(chǔ)器系統(tǒng)中的數(shù)據(jù)。更具體地，本申請涉及實(shí)現(xiàn)改進(jìn)的編程序列以增強(qiáng)可再編程的非易失性半導(dǎo)體快閃存儲(chǔ)器中的晶元(die)交錯(cuò)(interleave)的存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
當(dāng)向傳統(tǒng)的快閃存儲(chǔ)器系統(tǒng)中的多個(gè)晶元寫數(shù)據(jù)時(shí)，系統(tǒng)控制器通常利用編程序列，在該編程序列中，在處理(transaction)期間，在數(shù)據(jù)被寫到晶元的較低頁之前，數(shù)據(jù)被寫到相同晶元的較高頁。由于在將數(shù)據(jù)寫到晶元的較高頁之后晶元的緩存用于釋放的時(shí)間量，在系統(tǒng)控制器可以執(zhí)行向晶元的較低頁寫入之前的處理期間，系統(tǒng)控制器必須經(jīng)?？臻e地等待達(dá)相當(dāng)長的時(shí)間段。

發(fā)明內(nèi)容
為了應(yīng)對(duì)減少系統(tǒng)控制器在處理期間必須空閑等待的時(shí)間量的需要，在此公開了用于順序地向存儲(chǔ)器器件寫數(shù)據(jù)的方法和系統(tǒng)，其通過在向晶元的較高頁寫數(shù)據(jù)之前的處理期間向該晶元的較低頁寫數(shù)據(jù)來減少存儲(chǔ)器系統(tǒng)必須等待存儲(chǔ)器器件的緩存釋放的時(shí)間量。根據(jù)一個(gè)方面，公開了用于向諸如通用串行總線(USB)存儲(chǔ)器器件的存儲(chǔ)器器件順序地寫入數(shù)據(jù)的方法。在包括第一晶元和第二晶元的存儲(chǔ)器器件中，第一晶元和第二晶元的每個(gè)包括多頁，接收第一數(shù)據(jù)集。第一數(shù)據(jù)集被寫到第一晶元和第二晶元的一頁或多頁。在將所述第一數(shù)據(jù)集寫到第一晶元和第二晶元的一頁或多頁之后，接收第二數(shù)據(jù)集。將所述第二數(shù)據(jù)集的第一部分寫到第二晶元的較低頁，并且在將所述第二數(shù)據(jù)集的第一部分寫到第二晶元的較低頁之后，將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較聞頁。在一些實(shí)現(xiàn)方式中，可以在將所述第二數(shù)據(jù)集的第一部分寫到所述第二晶元的較低頁之前，將所述第二數(shù)據(jù)集的第三部分寫到所述第一晶元的較高頁。此外，可以在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后，將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁。根據(jù)另一方面，公開了用于向諸如USB存儲(chǔ)器器件的存儲(chǔ)器器件順序地寫入數(shù)據(jù)的另一方法。在包括第一晶元和第二晶元的存儲(chǔ)器器件中，第一晶元和第二晶元的每個(gè)包括多頁，將數(shù)據(jù)集的第一部分寫到第一晶元的較高頁。在將所述數(shù)據(jù)集的第一部分寫到第一晶元的較高頁之后，將所述數(shù)據(jù)集的第二部分寫到第二晶元的較低頁。在將所述數(shù)據(jù)集的第二部分寫到第二晶元的較低頁之后，將所述數(shù)據(jù)集的第三部分寫到第二晶元的較高頁。在將所述數(shù)據(jù)集的第三部分寫到第二晶元的較高頁之后，將所述數(shù)據(jù)集的第四部分寫到第一晶元的較低頁。
根據(jù)另一方面，公開了包括通信接口、存儲(chǔ)器單元和處理器的諸如USB存儲(chǔ)器器件的存儲(chǔ)器器件。存儲(chǔ)器單元包括第一晶元和第二晶元，第一晶元和第二晶元的每個(gè)包括多頁。處理器將通過通信接口接收的數(shù)據(jù)順序地寫到第一晶元和第二晶元的一頁或多頁。該處理器被配置為通過所述通信接口接收第一數(shù)據(jù)集，并將所述第一數(shù)據(jù)集寫到第一晶元和第二晶元的一頁或多頁。該處理器被配置為在將所述第一數(shù)據(jù)集寫到第一晶元和第二晶元的一頁或多頁之后，通過所述通信接口接收第二數(shù)據(jù)集。該處理器還被配置為將所述第二數(shù)據(jù)集的第一部分寫到第二晶元的較低頁；以及在將所述第二數(shù)據(jù)集的第一部分寫到第二晶元的較低頁之后，將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁。在瀏覽以下附圖、詳細(xì)描述和權(quán)利要求書之后，其他特征和優(yōu)點(diǎn)將變得顯而易見。另外，公開了其他實(shí)施例，并且這些實(shí)施例的每個(gè)可以單獨(dú)使用或者組合在一起使用?，F(xiàn)在將參考附圖描述實(shí)施例。


圖1例示與具有包含多個(gè)晶元的多庫(mult1-bank)非易失性存儲(chǔ)器的存儲(chǔ)器系統(tǒng)連接的主機(jī)。圖2是用在圖1的多晶元非易失性存儲(chǔ)器中的示例的快閃存儲(chǔ)器系統(tǒng)控制器的示例框圖。圖3是適合作為圖1所示的非易失性存儲(chǔ)器庫之一的示例的一個(gè)快閃存儲(chǔ)器庫。圖4是可以用在圖3的存儲(chǔ)器庫中的存儲(chǔ)器單元陣列的代表電路圖。圖5例示圖3的存儲(chǔ)器庫的示例物理存儲(chǔ)器組織的例子。圖6a示出圖5的物理存儲(chǔ)器的一部分的展開圖。圖6b例示操作以在存儲(chǔ)器單元中存儲(chǔ)兩位數(shù)據(jù)的MLC存儲(chǔ)器中的電荷水平。圖7例不兩晶兀存儲(chǔ)器系統(tǒng)。圖8a和Sb是用于實(shí)現(xiàn)順序地向存儲(chǔ)器器件寫數(shù)據(jù)的修改的編程序列的方法的流程圖，該方法減少在向第一晶元和第二晶元的一頁或多頁寫數(shù)據(jù)時(shí)系統(tǒng)控制器必須等待緩存釋放的時(shí)間量。
具體實(shí)施例方式適合在實(shí)現(xiàn)本發(fā)明的方面時(shí)使用的快閃存儲(chǔ)器系統(tǒng)在圖l_8b中示出。圖1的主機(jī)系統(tǒng)100將數(shù)據(jù)存儲(chǔ)到存儲(chǔ)器系統(tǒng)102中并從存儲(chǔ)器系統(tǒng)102取回?cái)?shù)據(jù)。存儲(chǔ)器系統(tǒng)可以是嵌入在主機(jī)內(nèi)的快閃存儲(chǔ)器，比如在個(gè)人計(jì)算機(jī)中安裝的固態(tài)盤(SSD)驅(qū)動(dòng)器形式的快閃存儲(chǔ)器。或者，存儲(chǔ)器系統(tǒng)102可以是通過如圖1所示的機(jī)械和電連接器的配合部分104和106可移除地連接到主機(jī)的卡形式。配置為用作內(nèi)部或者嵌入的SSD驅(qū)動(dòng)器的快閃存儲(chǔ)器可能看起來類似于圖1的示意，主要差別是存儲(chǔ)器系統(tǒng)102的位置對(duì)于主機(jī)是內(nèi)部的。SSD驅(qū)動(dòng)器可以是作為對(duì)旋轉(zhuǎn)磁盤驅(qū)動(dòng)器的直接(drop-1n)替代的單獨(dú)模塊的形式。圖1的主機(jī)系統(tǒng)100可以被看作為具有包括電路和軟件的組合的兩個(gè)主要部分，就存儲(chǔ)器系統(tǒng)102而言。它們是應(yīng)用部分108和與存儲(chǔ)器系統(tǒng)102相接口的驅(qū)動(dòng)器部分110。在PC中，例如，應(yīng)用部分108可以包括運(yùn)行字處理、圖形、控制或其他普遍應(yīng)用軟件的處理器112以及用于管理主機(jī)100上的數(shù)據(jù)的文件系統(tǒng)114。在相機(jī)、蜂窩電話或者主要專用于進(jìn)行單個(gè)功能集的其他主機(jī)系統(tǒng)中，應(yīng)用部分108包括操作相機(jī)以拍攝并存儲(chǔ)照片、操作蜂窩電話以做出和接收呼叫等的軟件。圖1的存儲(chǔ)器系統(tǒng)102可以包括諸如快閃存儲(chǔ)器116的非易失性存儲(chǔ)器以及與主機(jī)100相接口并且控制存儲(chǔ)器116的系統(tǒng)控制器118，其中存儲(chǔ)器系統(tǒng)102連接到該主機(jī)100用于來回傳遞數(shù)據(jù)。系統(tǒng)控制器118在數(shù)據(jù)編程和讀取期間可以在由主機(jī)100使用的數(shù)據(jù)的邏輯地址和快閃存儲(chǔ)器116的物理地址之間轉(zhuǎn)換?？扉W存儲(chǔ)器116可以包括任意數(shù)量的存儲(chǔ)器晶元120，并且通過例示在圖1中簡單地示出了兩個(gè)存儲(chǔ)器晶元。功能上，系統(tǒng)控制器118可以包括與主機(jī)系統(tǒng)相接口的前端122、用于協(xié)調(diào)存儲(chǔ)器116的操作的控制器邏輯124、用于諸如垃圾收集的內(nèi)部存儲(chǔ)器管理操作的閃存管理邏輯126以及用于提供在控制器與快閃存儲(chǔ)器116之間的通信接口的一個(gè)或多個(gè)閃存接口模塊(FIM) 128。系統(tǒng)控制器118可以在單個(gè)集成電路芯片上，比如諸如圖2所示的專用集成電路(ASIC)上實(shí)現(xiàn)。系統(tǒng)控制器118的處理器206可以被配置為能夠經(jīng)由具有用于快閃存儲(chǔ)器116中的各個(gè)庫120的每個(gè)的I/O端口的存儲(chǔ)器接口 204分離地與各個(gè)存儲(chǔ)器庫120的每個(gè)通信的多線程處理器。系統(tǒng)控制器118可以包括內(nèi)部時(shí)鐘218。處理器206經(jīng)由內(nèi)部數(shù)據(jù)總線202與錯(cuò)誤校正碼(ECC)模塊214、RAM緩沖器212、主機(jī)接口 216和引導(dǎo)碼R0M210通信?？扉W存儲(chǔ)器116中的每個(gè)晶元120可以包含組織為多個(gè)平面的存儲(chǔ)器單元的陣列。圖3為了簡化示出這樣的平面310和312，但是替代地可以使用更多數(shù)量的平面，比如四個(gè)或者八個(gè)平面?；蛘撸鎯?chǔ)器庫的存儲(chǔ)器單元陣列可以不被劃分為平面。但是，當(dāng)這樣劃分時(shí)，每個(gè)平面具有彼此可獨(dú)立操作的其自己的列控制電路314和316。電路314和316從系統(tǒng)總線302的地址部分306接收其相應(yīng)存儲(chǔ)器單元陣列的地址，并且將地址解碼以尋址各條位線318和320中的具體一條或多條。響應(yīng)于在地址總線306上接收的地址，通過行控制電路324尋址字線322。源極電壓控制電路326和328也與各個(gè)平面連接，P阱電壓控制電路330和332也與各個(gè)平面連接。如果庫300是具有存儲(chǔ)器單元的單個(gè)陣列的存儲(chǔ)器芯片的形式，并且如果系統(tǒng)中存在兩個(gè)或更多這樣的芯片，則數(shù)據(jù)通過與系統(tǒng)總線302的數(shù)據(jù)部分304連接的各個(gè)數(shù)據(jù)輸入/輸出電路334和336而被傳輸?shù)狡矫?10和312以及從平面310和312傳輸出去。電路334和336提供用于通過經(jīng)各個(gè)列控制電路314和316連接到平面的線路338和340來將數(shù)據(jù)編程到存儲(chǔ)器單元中以及用于從各個(gè)平面的存儲(chǔ)器單元讀取數(shù)據(jù)。盡管系統(tǒng)控制器118中的處理器206控制每個(gè)庫120中的存儲(chǔ)器芯片的操作以編程數(shù)據(jù)、讀取數(shù)據(jù)、擦除和參與各種內(nèi)務(wù)事項(xiàng)，但是每個(gè)存儲(chǔ)器芯片還包含執(zhí)行來自控制器118的命令以進(jìn)行這樣的功能的一些控制電路。接口電路342連接到系統(tǒng)總線302的控制和狀態(tài)部分308。來自控制器118的命令被提供給狀態(tài)機(jī)344，該狀態(tài)機(jī)344然后提供對(duì)其他電路的具體控制以便執(zhí)行這些命令?？刂凭€346-354連接狀態(tài)機(jī)344與這些其他電路，如圖3所示。來自狀態(tài)機(jī)344的狀態(tài)信息通過線路356傳輸?shù)浇涌?342，用于通過總線部分308傳輸?shù)娇刂破?18。以下討論存儲(chǔ)器單元陣列310和312的NAND架構(gòu)，盡管替代地可以使用其他架構(gòu)，比如N0R。示例的NAND陣列由圖4的電路圖例示，其是圖3的存儲(chǔ)器庫300的存儲(chǔ)器單元陣列310的一部分。提供大量的全局位線，為了簡化說明在圖4中僅示出了四條這樣的線402-408。大量串聯(lián)的存儲(chǔ)器單元串410-424被連接在這些位線之一和參考電勢之間。使用存儲(chǔ)器單元串414作為代表，多個(gè)電荷存儲(chǔ)存儲(chǔ)器單元426-432在該串的任一端處與選擇晶體管434和436串聯(lián)。當(dāng)使得一串的選擇晶體管導(dǎo)電時(shí)，該串被連接在其位線和參考電勢之間。然后一次編程或讀取該串內(nèi)的一個(gè)存儲(chǔ)器單元。圖4的字線438-444各自穿過多個(gè)存儲(chǔ)器單元串的每個(gè)中的一個(gè)存儲(chǔ)器單元的電荷存儲(chǔ)元件而延伸，并且柵極446和450控制這些串的每端處的選擇晶體管的狀態(tài)。使得共享公共字線和控制柵極線438-450的存儲(chǔ)器單元串形成一起被擦除的存儲(chǔ)器單元的塊452。此單元的塊包含一次可物理地擦出的最小數(shù)量的單元。一行存儲(chǔ)器單元、即沿著字線438-444之一的那些存儲(chǔ)器單元一次被編程。通常，按規(guī)定的順序編程N(yùn)AND陣列的行，在此情況下以沿著最靠近連接到地或者另一公共電勢的串的端的字線444的行開始。沿著字線442的存儲(chǔ)器單元的行接下來被編程，等等，遍及塊452。沿著字線438的行最后被編程。第二塊454類似，其存儲(chǔ)器單元的串連接到與第一塊452中的串相同的全局位線，但是具有不同組的字線和控制柵極線。通過行控制電路324將字線和控制柵極線驅(qū)動(dòng)到其適當(dāng)?shù)牟僮麟妷骸Ｈ绻到y(tǒng)中存在多于一個(gè)平面，比如圖3的平面I和2，則一個(gè)存儲(chǔ)器架構(gòu)使用在其之間延伸的公共字線。或者可以存在共享公共字線的多于兩個(gè)平面。在其他存儲(chǔ)器架構(gòu)中，各個(gè)平面的字線被分離地驅(qū)動(dòng)。可以操作存儲(chǔ)器單元以存儲(chǔ)兩個(gè)水平的電荷以便在每個(gè)單元中存儲(chǔ)單個(gè)位數(shù)據(jù)。這通常稱為二進(jìn)制或者單級(jí)單元(SLC)存儲(chǔ)器。或者，可以操作存儲(chǔ)器單元以在每個(gè)電荷存儲(chǔ)元件或區(qū)域中存儲(chǔ)多于兩個(gè)可檢測水平的電荷，由此在每個(gè)電荷存儲(chǔ)元件或區(qū)域中存儲(chǔ)多于一位數(shù)據(jù)。后一種配置稱為多級(jí)單元(MLC)存儲(chǔ)器。兩種類型的存儲(chǔ)器單元都可以用在存儲(chǔ)器中，例如二進(jìn)制快閃存儲(chǔ)器可以用于緩存數(shù)據(jù)并且MLC存儲(chǔ)器可以用于更長期的存儲(chǔ)。存儲(chǔ)器單元的電荷存儲(chǔ)元件最常是導(dǎo)電浮置柵極，但是替代地可以是不導(dǎo)電的電介質(zhì)電荷俘獲材料。圖5概念性例示示出存儲(chǔ)器單元的四個(gè)平面502-508的多平面布置。這些平面502-508可以在單個(gè)晶元上、在兩個(gè)晶元上(每個(gè)晶元上兩個(gè)平面)或者在四個(gè)分離的晶元上。當(dāng)然在系統(tǒng)的每個(gè)晶元中可以存在其他數(shù)量的平面，比如I個(gè)、2個(gè)、8個(gè)、16個(gè)或者更多。平面各自被劃分為位于各個(gè)平面502-508中的在圖5中由矩形示出的存儲(chǔ)器單元的塊，比如塊510、512、514和516。在每個(gè)平面中可以存在數(shù)十或者數(shù)百個(gè)塊。如上所述，存儲(chǔ)器單元的塊是擦除的單位，即物理上可一起擦除的最小數(shù)量的存儲(chǔ)器單元。但是，為了增加并行性，按更大的元塊單位操作塊。來自每個(gè)平面的一個(gè)塊在邏輯上鏈接在一起以形成元塊。四個(gè)塊510-516被示出為形成一個(gè)元塊518。元塊內(nèi)的所有單元通常一起被擦除。用于形成元塊的塊不需要被限制為在其各自平面內(nèi)的相對(duì)位置，如在由塊522-528構(gòu)成的第二元塊520中所示。盡管通常優(yōu)選跨過所有平面延伸元塊，但是為了高系統(tǒng)性能，存儲(chǔ)器系統(tǒng)可以操作為具有動(dòng)態(tài)地形成不同平面中的一個(gè)、兩個(gè)、三個(gè)塊中的任意或所有的元塊的能力。這允許元塊的大小與在一個(gè)編程操作中可用于存儲(chǔ)的數(shù)據(jù)量更緊密地匹配。為了操作目的各個(gè)塊又被劃分為存儲(chǔ)器單元的頁，如圖6a中所示。例如，每個(gè)塊510-516的存儲(chǔ)器單元每個(gè)被劃分為八頁P(yáng)0-P7?；蛘?，在每個(gè)塊內(nèi)可以存在32、64或者更多頁的存儲(chǔ)器單元。頁是塊內(nèi)的數(shù)據(jù)編程和讀取的單位，包含一次被編程或讀取的最小量的數(shù)據(jù)。在圖3的NAND架構(gòu)中，頁由塊內(nèi)的沿著字線的存儲(chǔ)器單元形成。但是，為了增加存儲(chǔ)器系統(tǒng)操作并行性，兩個(gè)或多個(gè)塊內(nèi)的這種頁可以在邏輯上鏈接為元頁。元頁602在圖6a中例示，由來自四個(gè)塊510-516的每個(gè)的一個(gè)物理頁形成。例如,元頁602包括在四個(gè)塊的每個(gè)中的頁P(yáng)2，但是元塊的頁不一定需要具有在每個(gè)塊內(nèi)的相同的相對(duì)位置。在操作為在每個(gè)存儲(chǔ)器單元中存儲(chǔ)兩位數(shù)據(jù)的MLC存儲(chǔ)器的實(shí)現(xiàn)方式中，每個(gè)存儲(chǔ)器單元被配置為存儲(chǔ)對(duì)應(yīng)于值“11”、“01”、“10”和“00”的四個(gè)水平的電荷。兩位數(shù)據(jù)的每位可以表示較低頁的頁位或者較高頁的頁位，其中較低頁和較高頁跨度跨過共享公共字線的一系列存儲(chǔ)器單元。通常，數(shù)據(jù)的兩位中的較低有效位表示較低頁的頁位，并且數(shù)據(jù)的兩位中的較高有效位表示較高頁的頁位。圖6b例示用于表示存儲(chǔ)器單元中的兩位數(shù)據(jù)的四個(gè)電荷水平的一個(gè)實(shí)現(xiàn)方式。值“11”對(duì)應(yīng)于存儲(chǔ)器單元的未被編程狀態(tài)。當(dāng)編程脈沖被施加到存儲(chǔ)器單元以編程較低頁的頁位時(shí)，電荷水平增加以表示對(duì)應(yīng)于較低頁的頁位的被編程狀態(tài)的值“10”。對(duì)于較高頁的頁位，當(dāng)較低頁的頁位被編程時(shí)(值“10”)，編程脈沖被施加到存儲(chǔ)器單元用于較高頁的頁位以依賴于較高頁的頁位的期望值而將電荷水平增加到對(duì)應(yīng)于值“00”或者“10”。但是，如果較低頁的頁位未被編程使得存儲(chǔ)器單元處于未被編程的狀態(tài)(值“ 11 ”)，則向存儲(chǔ)器單元施加編程脈沖以編程較高頁的頁位將電荷水平增加到表示對(duì)應(yīng)于較高頁的頁位的被編程狀態(tài)的值“01”。圖7例示具有兩個(gè)存儲(chǔ)器晶元702、704的存儲(chǔ)器700，每個(gè)晶元具有緩存存儲(chǔ)區(qū)域706,708以及可以用于實(shí)現(xiàn)塊交錯(cuò)的主存儲(chǔ)區(qū)域710、712?？梢酝ㄟ^將從主機(jī)接收的順序地被尋址的數(shù)據(jù)寫到快閃存儲(chǔ)器中的第一晶元702的緩存存儲(chǔ)區(qū)域706來實(shí)現(xiàn)在諸如快閃存儲(chǔ)器700中的晶元702和704的多個(gè)晶元之間的塊交錯(cuò)。當(dāng)?shù)扔诘谝痪г闹鞔鎯?chǔ)區(qū)域710中的存儲(chǔ)器頁的大小的順序地被尋址的數(shù)據(jù)的量已經(jīng)被寫到第一晶元的緩存存儲(chǔ)區(qū)域706時(shí)，快閃存儲(chǔ)器的控制器將順序地被尋址的來自主機(jī)的下一組接收的數(shù)據(jù)寫到快閃存儲(chǔ)器的下一存儲(chǔ)器晶元704中的緩存存儲(chǔ)塊。像第一晶元702那樣，順序地被尋址的數(shù)據(jù)寫到第二晶元704的緩存存儲(chǔ)區(qū)域708中的這種寫入繼續(xù)，直到等于第二晶元704的主存儲(chǔ)區(qū)域712中的塊的頁大小的第二晶元704的緩存存儲(chǔ)區(qū)域708的量被填滿。為了簡化例示，未在圖7中示出控制器，但是，圖7的存儲(chǔ)器700可以與諸如圖2所示的控制器118的單獨(dú)控制器相關(guān)聯(lián)，可以具有在單個(gè)芯片上與存儲(chǔ)器晶元集成的一個(gè)或多個(gè)控制器，或者可以被配置為與兩者的組合一起工作。在傳統(tǒng)的交錯(cuò)編程序列中，快閃存儲(chǔ)器的系統(tǒng)控制器通常順序地向晶元O的較高頁、晶元I的較高頁、晶元O的較低頁以及然后的晶元I的較低頁寫入數(shù)據(jù)。下表例示了涉及64千字節(jié)(Kilobytes)數(shù)據(jù)的初始的三個(gè)處理、對(duì)于第二和第三64K處理使用上述的編程序列的傳統(tǒng)交錯(cuò)編程序列。但是，將認(rèn)識(shí)到，傳統(tǒng)的編程序列可以包括任意數(shù)量個(gè)的64K處理。USB處理的大小是64千字節(jié)，因?yàn)樽畲蟮腢SB傳送大小通常是64K。對(duì)于順序?qū)懭耄诙鄠€(gè)64K寫入處理中，主機(jī)設(shè)備通過USB向存儲(chǔ)器器件發(fā)送數(shù)據(jù)。
權(quán)利要求
1.一種順序地向存儲(chǔ)器器件寫入數(shù)據(jù)的方法，該方法包括: 在包括第一晶元和第二晶元的存儲(chǔ)器器件中，第一晶元和第二晶元的每個(gè)包括多頁: 接收第一數(shù)據(jù)集； 將所述第一數(shù)據(jù)集寫到第一晶元和第二晶元的一頁或多頁； 在將所述第一數(shù)據(jù)集寫到第一晶元和第二晶元的一頁或多頁之后，接收第二數(shù)據(jù)集； 將所述第二數(shù)據(jù)集的第一部分寫到第二晶元的較低頁；以及 在將所述第二數(shù)據(jù)集的第一部分寫到第二晶元的較低頁之后，將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁。
2.如權(quán)利要求1的方法，其中所述第二數(shù)據(jù)集的第一部分和所述第二數(shù)據(jù)集的第二部分被寫到所述第二晶元的不同頁。
3.如權(quán)利要求1的方法，還包括: 在將所述第二數(shù)據(jù)集的第一部分寫到所述第二晶元的較低頁之前，將所述第二數(shù)據(jù)集的第三部分寫到所述第一晶元的較高頁；以及 在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后，將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁。
4.如權(quán)利要求3的方法，其中在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁包括: 在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后近似320 μ s，將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁。
5.如權(quán)利要求3的方法，其中在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁包括: 在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后立即將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁。
6.如權(quán)利要求3的方法，還包括: 接收第三數(shù)據(jù)集； 在將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁之后，將所述第三數(shù)據(jù)集的第一部分寫到所述第一晶元的較高頁； 在將所述第三數(shù)據(jù)集的第一部分寫到所述第一晶元的較高頁之后，將所述第三數(shù)據(jù)集的第二部分寫到所述第二晶元的較低頁； 在將所述第三數(shù)據(jù)集的第二部分寫到所述第二晶元的較低頁之后，將所述第三數(shù)據(jù)集的第三部分寫到所述第二晶元的較高頁；以及 在將所述第三數(shù)據(jù)集的第三部分寫到所述第二晶元的較高頁之后，將所述第三數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁。
7.如權(quán)利要求1的方法，其中第一數(shù)據(jù)集是64千字節(jié)的數(shù)據(jù)并且第二數(shù)據(jù)集是64千字節(jié)的數(shù)據(jù)。
8.如權(quán)利要求1的方法，其中在將所述第二數(shù)據(jù)集的第一部分寫到所述第二晶元的較低頁之后將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁包括: 在將所述第二數(shù)據(jù)集的第一部分寫到所述第二晶元的較低頁之后近似20 μ S，將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁。
9.一種存儲(chǔ)器器件，包括: 通信接口 ； 存儲(chǔ)器單元，包括第一晶元和第二晶元，第一晶元和第二晶元的每個(gè)包括多頁；以及；處理器，用于將通過所述通信接口接收的數(shù)據(jù)順序地寫到所述第一晶元和第二晶元的一頁或多頁，所述處理器被配置為: 通過所述通信接口接收第一數(shù)據(jù)集； 將所述第一數(shù)據(jù)集寫到第一晶元和第二晶元的一頁或多頁； 在將所述第一數(shù)據(jù)集寫到第一晶元和第二晶元的一頁或多頁之后，通過所述通信接口接收第二數(shù)據(jù)集； 將所述第二數(shù)據(jù)集的第一部分寫到第二晶元的較低頁；以及 在將所述第二數(shù)據(jù)集的第一部分寫到第二晶元的較低頁之后，將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁。
10.如權(quán)利要求9的存儲(chǔ)器器件，其中所述處理器將所述第二數(shù)據(jù)集的第一部分和所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的不同頁。
11.如權(quán)利要求9的存儲(chǔ)器器件，其中所述處理器還被配置為: 在將所述第二數(shù)據(jù)集的第一部分寫到所述第二晶元的較低頁之前，將所述第二數(shù)據(jù)集的第三部分寫到所述第一晶元的較高頁；以及 在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后，將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁。
12.如權(quán)利要求11的存儲(chǔ)器器件，其中為了在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁，所述處理器被配置為: 在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后近似320 μ s，將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁。
13.如權(quán)利要求11的存儲(chǔ)器器件，其中為了在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁，所述處理器被配置為: 在將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁之后立即將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁。
14.如權(quán)利要求9的存儲(chǔ)器器件，其中所述處理器還被配置為: 通過所述通信接口接收第三數(shù)據(jù)集； 在將所述第二數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁之后，將所述第三數(shù)據(jù)集的第一部分寫到所述第一晶元的較高頁； 在將所述第三數(shù)據(jù)集的第一部分寫到所述第一晶元的較高頁之后，將所述第三數(shù)據(jù)集的第二部分寫到所述第二晶元的較低頁； 在將所述第三數(shù)據(jù)集的第二部分寫到所述第二晶元的較低頁之后，將所述第三數(shù)據(jù)集的第三部分寫到所述第二晶元的較高頁；以及 在將所述第三數(shù)據(jù)集的第三部分寫到所述第二晶元的較高頁之后，將所述第三數(shù)據(jù)集的第四部分寫到所述第一晶元的較低頁。
15.如權(quán)利要求9的存儲(chǔ)器器件，其中第一數(shù)據(jù)集是64千字節(jié)的數(shù)據(jù)并且第二數(shù)據(jù)集是64千字節(jié)的數(shù)據(jù)。
16.如權(quán)利要求9的存儲(chǔ)器器件，其中為了在將所述第二數(shù)據(jù)集的第一部分寫到所述第二晶元的較低頁之后將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁，所述處理器被配置為: 在將所述第二數(shù)據(jù)集的第一部分寫到所述第二晶元的較低頁之后近似20 μ S，將所述第二數(shù)據(jù)集的第二部分寫到所述第二晶元的較高頁。
17.一種用于順序地將數(shù)據(jù)寫到存儲(chǔ)器器件的方法，該方法包括: 在包括第一晶元和第二晶元的存儲(chǔ)器器件中，第一晶元和第二晶元的每個(gè)包括多頁: 將數(shù)據(jù)集的第一部分寫到第一晶元的較高頁； 在將所述數(shù)據(jù)集的第一部分寫到第一晶元的較高頁之后，將所述數(shù)據(jù)集的第二部分寫到第二晶元的較低頁； 在將所述數(shù)據(jù)集的第二部分寫到第二晶元的較低頁之后，將所述數(shù)據(jù)集的第三部分寫到第二晶元的較高頁；以及 在將所述數(shù)據(jù)集的第三部分寫到第二晶元的較高頁之后，將所述數(shù)據(jù)集的第四部分寫到第一晶元的較低頁。
18.如權(quán)利要求17的方法，還包括: 在存儲(chǔ)器器件處接收所述數(shù)據(jù)集。
19.如權(quán)利要求1的方法，其中所述存儲(chǔ)器器件是通用串行總線(USB)存儲(chǔ)器器件。
全文摘要
本發(fā)明公開了用于向諸如通用串行總線(USB)存儲(chǔ)器器件的存儲(chǔ)器器件順序地寫入數(shù)據(jù)的系統(tǒng)和方法。存儲(chǔ)器器件包括第一晶元和第二晶元，第一晶元和第二晶元的每個(gè)包括多頁。器件的系統(tǒng)控制器將數(shù)據(jù)集的第一部分寫到第一晶元的較高頁。然后將數(shù)據(jù)集的第二部分寫到第二晶元的較低頁。系統(tǒng)控制器然后在將數(shù)據(jù)集的第四部分寫到第一晶元的較低頁之前將數(shù)據(jù)集的第三部分寫到第二晶元的較高頁。
文檔編號(hào)G11C11/56GK103140896SQ201080069379
公開日2013年6月5日 申請日期2010年12月22日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者K.達(dá)克什納默西, D.尤爾佐拉, R.納加比拉瓦, O.施特拉斯伯格 申請人:桑迪士克科技股份有限公司