專利名稱：雙端納米管器件和系統(tǒng)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及開關(guān)裝置領(lǐng)域，尤其涉及可用于制作非易失性和其它存儲器電路的雙端納米管裝置。相關(guān)領(lǐng)域描述數(shù)字邏輯電路可用于個人計算機、諸如個人管理器和計算器的便攜式電子設(shè)備、 電子娛樂設(shè)備，以及用于家用電器、電話交換系統(tǒng)、汽車、飛機和其它制造商品的控制電路。 早期數(shù)字邏輯由離散開關(guān)元件構(gòu)建，該開關(guān)元件由單獨雙極晶體管構(gòu)成。通過雙極集成電路的發(fā)明，大量單獨開關(guān)元件可組合在單個硅襯底上以創(chuàng)建完整的數(shù)字邏輯電路，諸如變換器、NAND門、NOR門、觸發(fā)器、加法器等。然而，雙極數(shù)字集成電路的密度受其高功耗以及封裝技術(shù)消散電路工作時產(chǎn)生的熱量的能力限制。使用場效應(yīng)晶體管(“FET”)開關(guān)元件的金屬氧化物半導(dǎo)體(“M0S”)集成電路大大降低了數(shù)字邏輯的功耗，能構(gòu)成在當(dāng)前技術(shù)中使用的高密度的復(fù)雜數(shù)字電路。MOS數(shù)字電路的密度和操作速度仍然受需要消散該器件工作時產(chǎn)生的熱量的限制。
由雙極或MOS器件構(gòu)建的數(shù)字邏輯集成電路在高熱量或極限環(huán)境的條件下不能正確發(fā)揮功能。當(dāng)前的數(shù)字集成電路通常被設(shè)計成在小于100攝氏度的溫度下工作，很少有在超過200攝氏度的溫度下工作的電路。在常規(guī)集成電路中，在“關(guān)”狀態(tài)中的單獨開關(guān)元件的泄漏電流隨溫度快速增加。隨著泄漏電流增加，器件的工作溫度上升，由電路消耗的功率增大，并且區(qū)別關(guān)狀態(tài)與開狀態(tài)的難度減小了電路的可靠性。常規(guī)數(shù)字邏輯電路還在極限環(huán)境中發(fā)生內(nèi)部短路，因為它們可在半導(dǎo)體材料內(nèi)部產(chǎn)生電流。有可能通過特殊器件和絕緣技術(shù)來制造集成電路，使得它們在曝露在極限環(huán)境中時保持可操作，但是這些器件的高成本限制了它們的可用性和實用性。此外，這種數(shù)字電路相對于它們的常規(guī)對應(yīng)物呈現(xiàn)計時差異，從而需要附加的設(shè)計驗證來向現(xiàn)有設(shè)計添加保護。無論是雙極還是FET開關(guān)元件構(gòu)建的集成電路都是易失性的。它們僅在向該器件施加功率時保持其內(nèi)部邏輯狀態(tài)。當(dāng)將功率移走時，內(nèi)部狀態(tài)丟失，除非將諸如EEPR0M(電可擦可編程只讀存儲器)的某些類型的非易失性存儲器電路內(nèi)部或外部添加到該器件以保持該邏輯狀態(tài)。即使使用非易失性存儲器來保持邏輯狀態(tài)，需要附加電路來在失去功率之前將邏輯狀態(tài)傳遞到存儲器，并當(dāng)該器件的功率恢復(fù)時恢復(fù)個別邏輯電路的狀態(tài)。諸如備用電池的防止易失性數(shù)字電路中信息丟失的替換解決方案也向數(shù)字設(shè)計增加成本和復(fù)雜性。電子設(shè)備中邏輯電路的重要特征是低成本、高密度、低功率和高速度。常規(guī)邏輯解決方案受限于硅襯底，但是在其它襯底上構(gòu)建的邏輯電路可能允許邏輯器件在單個步驟中直接集成到許多制造產(chǎn)品中，從而進一步降低成本。已經(jīng)提出了使用諸如單壁碳納米管的納米尺度線來形成交叉結(jié)以充當(dāng)存儲器單元的器件。(參照 WO 01/03208, "Nanoscopic Wire-Based Devices, Arrays, and Methods of Their Manufacture (基于納米尺度線的器件、陣列及其制造方法)”；以及 Thomas Rueckes 等人的"Carbon Nanotube-Based Nonvolatile Random Access Memory for Molecular Computing(用于分子計算的基于碳納米管的非易失性隨機存取存儲器)”， kience (科學(xué))，289卷，94-97頁，2000年7月7日。)下文中這些器件稱為納米管線交叉存儲器(NTWCM)。在這些提議中，懸置在其它線上的單獨單壁納米管線定義了存儲器單元。 向一條線或兩條線中寫入電信號，使它們彼此物理吸引或排斥。每個物理狀態(tài)(即吸引或排斥線)對應(yīng)于一電狀態(tài)。排斥線是開路結(jié)。吸引線是形成整流結(jié)的閉合狀態(tài)。當(dāng)將電功率從該結(jié)移走時，這些線保持它們的物理狀態(tài)(以及因此的電學(xué)狀態(tài))，從而形成非易失性存儲器單元。題為"Electromechanical Memory Array Using Nanotube Ribbons and Method for Making Same (使用納米管帶的機電存儲器陣列及其制作方法)”的美國專利 No. 6，919，592公開了諸如存儲器單元的機電電路，其中電路包括具有導(dǎo)電跡線的結(jié)構(gòu)和從襯底表面延伸的支承。可機電變形的納米管帶或開關(guān)由跨越導(dǎo)電跡線的支承懸置。每個帶包括一個或多個納米管。這些帶通常從一層納米管或納米管的纏結(jié)結(jié)構(gòu)選擇性移除材料而形成。例如，如美國專利No. 6，919，592中所公開的，納米結(jié)構(gòu)物(nanofabric)可被圖形化成帶，且這些帶可用作部件來創(chuàng)建非易失性機電存儲器單元。帶可響應(yīng)于控制跡線和/ 或帶的電刺激而機電地偏轉(zhuǎn)。帶的偏轉(zhuǎn)物理狀態(tài)可表示相應(yīng)的信息狀態(tài)。偏轉(zhuǎn)的物理狀態(tài)具有非易失性特征，意味著該帶保持在其物理狀態(tài)(以及因此的信息狀態(tài))，即使從存儲器單元移除功率。如題為"Electromechanical Three-Trace Junction Devices (機電三跡線結(jié)器件)”的美國專利No. 6，911，682中所公開的，三跡線架構(gòu)可用于機電存儲器單元，其中跡線中的兩個是控制帶偏轉(zhuǎn)的電極。也已經(jīng)提出了將機電雙穩(wěn)態(tài)器件用于數(shù)字信息存儲(參照題為“Nonvolatile Memory Device Including a Micro-Mechanical Storage Element (包括微機械存儲兀件的非易失性存儲器件)，，的美國專利No. 4，979，149)?；谔技{米管(包括其單層構(gòu)建)和金屬電極的雙穩(wěn)態(tài)、納米機電開關(guān)的創(chuàng)建和操作已在具有與本發(fā)明共同的受讓人的更早專利申請中詳細描述，美國專利 No. 6，784，028,6, 835，591,6, 574，130,6, 643，165,6, 706，402,6, 919，592,6, 911，682、 和 6，924，538;美國專利申請 No. 2005_00620；35、2005-00；35367、2005-0036365、 2004-0181630 ；以及美國專利申請 No. 10/341005、10/341055、10/341054、10/341130，這些專利的內(nèi)容通過引用整體結(jié)合于此(下文以及上文中的“所結(jié)合的專利參考文獻”)。概述本發(fā)明提供制作雙端納米管開關(guān)、基于這些開關(guān)的存儲器單元陣列、基于這些開關(guān)的熔絲/反熔絲器件、以及基于這些開關(guān)的可重新編程的配線的結(jié)構(gòu)和方法。在一個方面中，雙端開關(guān)器件包括第一導(dǎo)電端子和與第一端子間隔開的第二導(dǎo)電端子。該器件還包括具有至少一個納米管的納米管制品。該制品被排列成與第一和第二端子中每個的至少一部分重疊。該器件還包括與第一和第二端子中至少一個電連通的刺激電路。該刺激電路能夠向第一和第二端子中至少一個施加第一電刺激以將第一和第二端子之間的器件電阻從相對較低的電阻變成相對較高電阻，并且能夠向第一和第二端子中至少一個施加第二電刺激，將第一和第二端子之間的器件電阻從相對較高電阻變成相對較低電阻。第一和第二端子之間的相對較高電阻對應(yīng)于該器件的第一狀態(tài)，而第一和第二端子之間的相對較低電阻對應(yīng)于該器件的第二狀態(tài)。該器件的第一和第二狀態(tài)可以是非易失性的。第一狀態(tài)的電阻可以至少是第二狀態(tài)的電阻的約十倍。在另一方面中，納米管制品以受控的幾何關(guān)系與第一端子的至少一部分重疊。受控的幾何關(guān)系可允許電流在第一端子與納米管制品之間相對較好地流動，并且允許熱量在第一端子與納米管制品之間相對較差地流動。受控幾何關(guān)系可以是預(yù)定程度的重疊。在另一方面中，第一和第二端子的至少一個具有垂直取向的特征，且納米管制品基本上順應(yīng)該垂直取向特征的至少一部分。在另一方面中，納米管制品包括定義取向的納米管結(jié)構(gòu)物的區(qū)域。在另一方面中，第一電刺激是擦除操作。在另一方面中，第二電刺激是編程操作。 在另一方面中，刺激電路能夠向第一和第二端子中至少一個施加第三電刺激以確定該器件的狀態(tài)。第三電刺激可以是非破壞性的讀取操作。在另一方面中，雙端存儲器件包括第一導(dǎo)電端子和與第一導(dǎo)電端子間隔的第二導(dǎo)電端子。該器件還包括具有至少一個納米管的納米管制品。該制品被排列成與第一和第二端子的每個的至少一部分重疊。該器件還包括與第一和第二端子中至少一個電連通的刺激電路。該刺激電路能夠向第一和第二端子中至少一個施加第一電刺激以打開該器件中一個或多個納米管與一個或多個導(dǎo)體之間的一個或多個間隙。一個或多個間隙的打開將第一和第二端子之間的器件電阻從相對較低電阻變成相對較高電阻。該刺激電路還能向第一和第二端子中至少一個施加第二電刺激以閉合該器件中一個或多個納米管與一個或多個導(dǎo)體之間的一個或多個間隙。一個或多個間隙的閉合使第一和第二端子之間的器件電阻從相對較高電阻變成相對較低電阻。器件中的導(dǎo)體包括第一端子、第二端子、納米管和納米管片段中的一個或多個。第一和第二端子之間的相對較高電阻對應(yīng)于該器件的第一狀態(tài)，且第一和第二端子之間的相對較低電阻對應(yīng)于該器件的第二狀態(tài)。該器件的第一和第二狀態(tài)可以是非易失性的。在另一方面中，第一電刺激對納米管制品的至少一部分進行過加熱以打開一個或多個間隙。在另一方面中，該器件的一個或多個熱特征被選擇成使流出納米管元件的熱流最小化。流出納米管元件的熱流可通過以受控的幾何關(guān)系排列納米管制品和第一端子來最小化，其中該幾何關(guān)系限制熱量從納米管制品流出并流進第一端子。受控幾何關(guān)系可以是預(yù)定程度的重疊。流出納米管元件的熱流可通過選擇導(dǎo)電相對良好而導(dǎo)熱相對較差的第一端子材料來最小化。該材料具有相對較高的電導(dǎo)率以及相對較低的熱導(dǎo)率。在另一方面中，第一電刺激通過在一個或多個納米管與第一和第二端子中的一個或多個之間形成間隙來打開一個或多個間隙。在另一方面中，第一電刺激通過將納米管的電網(wǎng)絡(luò)中的一個或多個納米管與一個或多個其它納米管分離來打開一個或多個間隙。在另一方面中，第一電刺激通過將一個或多個納米管斷開成兩個或更多納米管片段來打開一個或多個間隙。在另一方面中，第一電刺激通過激發(fā)納米管制品中一個或多個納米管的一個或多個聲子模式來打開一個或多個間隙。一個或多個聲子模式可表現(xiàn)為熱瓶頸。一個或多個聲子模式可以是光學(xué)聲子模式。納米管制品中的一個或多個納米管可被選成具有特定的強徑向呼吸模式(breathing mode)或缺陷模式。在另一方面中，第二電刺激通過將一個或多個納米管向一個或多個導(dǎo)體吸引來閉合一個或多個間隙。第二電刺激可通過生成靜電吸引來將一個或多個納米管向一個或多個導(dǎo)體吸引。在另一方面中，可選存儲器單元包括具有柵極、源極和漏極的單元選擇晶體管，其中柵極與字線和位線之一電接觸，且漏極與字線和位線中另一個電接觸。該單元還包括雙端開關(guān)器件，其中包括第一導(dǎo)電端子、第二導(dǎo)電端子和具有至少一個納米管并與第一和第二端子中每個的至少一部分重疊的納米管制品。第一端子與單元選擇晶體管的源極電接觸，且第二端子與編程/擦除/讀取線電接觸。該單元還包括與字線、位線和編程/擦除/ 讀取線電連通的存儲器操作電路。存儲器操作電路能夠在字線上施加選擇信號以選擇該單元以及在編程/擦除/讀取線上施加擦除信號以將第一和第二端子之間的器件電阻從相對較低電阻變成相對較高電阻。存儲器操作電路還能夠在字線上施加選擇信號以選擇該單元以及在編程/擦除/讀取線上施加編程信號以將第一和第二端子之間的器件電阻從相對較高電阻變成相對較低電阻。第一和第二端子之間的相對較高電阻對應(yīng)于存儲器單元的第一信息狀態(tài)，且第一和第二導(dǎo)電元件之間的相對較高電阻對應(yīng)于存儲器單元的第二信息狀態(tài)。第一和第二信息狀態(tài)可以是非易失性的。在另一方面中，存儲器操作電路在字線上施加選擇信號以選擇該單元以及在編程 /擦除/讀取線上施加讀取信號以確定存儲器單元的信息狀態(tài)。確定存儲器單元的信息狀態(tài)可以不改變存儲器單元的狀態(tài)。在另一方面中，可將多個可選存儲器單元連接到編程/ 擦除/讀取線上。
在另一方面中，可重新編程的雙端熔絲-反熔絲(fuse/antifuse)器件包括第一導(dǎo)體、與第一導(dǎo)體間隔開的第二導(dǎo)體、以及具有至少一個納米管并與第一和第二導(dǎo)體中每個的至少一部分重疊的納米管元件。該納米管元件能夠響應(yīng)于跨接在第一和第二導(dǎo)體上的第一閾值電壓而斷開第一和第二導(dǎo)體之間的電連接以形成第一器件狀態(tài)。納米管元件還能夠響應(yīng)于跨接在第一和第二導(dǎo)體上的第二閾值電壓而閉合第一和第二導(dǎo)體之間的電連接以形成第二器件狀態(tài)。該器件可以是交叉點開關(guān)。第一和第二器件狀態(tài)可以是非易失性的。在另一方面中，多個配線層之間的可重新編程互連包括第一導(dǎo)電端子和多個配線層，每個配線層包括配線層導(dǎo)電端子。該互連還包括與第一導(dǎo)電端子以及每個配線層導(dǎo)電端子電連通的刺激電路。該互連還包括具有至少一個納米管的納米管制品。該納米管制品被排列成與第一導(dǎo)電端子的至少一部分和每個配線層導(dǎo)電端子的至少一部分重疊。該刺激電路能夠施加第一電刺激以使納米管制品在多個配線層中兩個配線層之間形成互連。刺激電路還能夠施加第二電刺激以使納米管制品斷開多個配線層中兩個配線層之間的互連。在另一方面中，刺激電路響應(yīng)于安全考慮斷開所有互連。在另一方面中，制作雙端存儲器件的方法包括設(shè)置第一導(dǎo)電端子以及設(shè)置與第一端子間隔開的第二導(dǎo)電端子。該方法還包括設(shè)置與第一和第二端子的至少一個電連通的刺激電路。該方法還包括設(shè)置包括至少一個納米管的納米管制品。納米管制品以預(yù)定程度與第一和第二端子中至少一個的至少一部分重疊。器件響應(yīng)與納米管制品與第一和第二端子中至少一個之間的預(yù)定重疊程度相關(guān)。預(yù)定程度的重疊可以由定時的各向同性蝕刻過程來確定。預(yù)定程度的重疊可由定向蝕刻過程來確定。預(yù)定程度的重疊可由犧牲膜的厚度確定。預(yù)定程度的重疊可由第一和第二端子中至少一個的厚度確定。在另一方面中，該方法包括制作第二存儲器件，其結(jié)構(gòu)為雙端存儲器件結(jié)構(gòu)的鏡像。附圖簡述在附圖中，圖IA示出本發(fā)明示例性實施方式的橫截面圖；圖IB示出本發(fā)明示例性實施方式的橫截面圖；圖2A-I是根據(jù)本發(fā)明某些實施方式的結(jié)構(gòu)的SEM顯微照片；圖3A-E示出根據(jù)本發(fā)明某些實施方式的結(jié)構(gòu)的橫截面圖；圖4是根據(jù)本發(fā)明某些實施方式的結(jié)構(gòu)的橫截面圖；圖5是根據(jù)本發(fā)明某些實施方式的結(jié)構(gòu)的橫截面圖；圖6是根據(jù)本發(fā)明某些實施方式的結(jié)構(gòu)的橫截面圖；圖7是示出根據(jù)本發(fā)明某些實施方式的一般制作工藝的流程圖；圖8A-F示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖9A-C示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；

圖10A-I示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖IlA-C示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖12A、B和圖13示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖14A-J示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖15A-N示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖16A-L示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖17A-M示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖18是示出根據(jù)本發(fā)明某些實施方式的使用讀取、擦除和編程循環(huán)的開關(guān)可操作性驗證的流程圖；圖19是示出根據(jù)本發(fā)明某些實施方式的擦除循環(huán)的流程圖；圖20是示出根據(jù)本發(fā)明某些實施方式的器件的電流和電壓擦除特性的曲線圖；圖21是示出根據(jù)本發(fā)明某些實施方式的編程循環(huán)的流程圖；圖22A和22B是分別示出根據(jù)本發(fā)明某些實施方式的器件的讀取、擦除和編程電流與電壓特性和電阻特性的曲線圖；圖23A-E、24A_E和25A-E示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖沈是根據(jù)本發(fā)明某些實施方式的結(jié)構(gòu)的橫截面圖；圖27是根據(jù)本發(fā)明某些實施方式的結(jié)構(gòu)的橫截面圖；圖觀是根據(jù)本發(fā)明某些實施方式的結(jié)構(gòu)的橫截面圖；圖四是根據(jù)本發(fā)明一個方面的結(jié)構(gòu)的橫截面圖；圖30A和30B示出現(xiàn)有技術(shù)結(jié)構(gòu)的示意圖；圖31示出根據(jù)本發(fā)明某些實施方式的器件的橫截面；圖32A和32B示出根據(jù)本發(fā)明某些實施方式的示意圖；圖33A-G示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖34A-E示出根據(jù)本發(fā)明某些實施方式的制作步驟中創(chuàng)建的結(jié)構(gòu)的橫截面圖；圖35和36是根據(jù)本發(fā)明某些實施方式的結(jié)構(gòu)的平面圖。詳細描述本發(fā)明的較佳實施方式提供雙端納米管開關(guān)以及使用這些開關(guān)的多個器件。一般而言，納米管元件或制品與諸如導(dǎo)電元件的兩個端子中每個的至少一部分重疊。連接到端子中一個或兩者的刺激電路施加適當(dāng)?shù)碾姶碳?，納米管元件通過改變該開關(guān)的狀態(tài)來響應(yīng)于該刺激。例如，兩個端子之間電路徑的電阻表征該開關(guān)的狀態(tài)。相對較高的電阻路徑對應(yīng)于開關(guān)的“打開”或OFF狀態(tài)，而相對較低的電阻路徑對應(yīng)于開關(guān)的“閉合”或ON狀態(tài)。 兩個狀態(tài)是非易失性的。刺激電路可以非破壞性地讀出(NDRO)開關(guān)的狀態(tài)，并且反復(fù)改變開關(guān)狀態(tài)(例如電阻)。發(fā)明人相信，改變兩個狀態(tài)之間開關(guān)的能力與該開關(guān)的熱和電特性之間的關(guān)系相關(guān)。具體而言，發(fā)明人相信，該開關(guān)的性能與通過納米管元件的電流與將熱量驅(qū)散出納米管元件之間的關(guān)系相關(guān)。合乎需要地，為了將該開關(guān)變成“打開”狀態(tài)，刺激電路在納米管元件中施加發(fā)明人認(rèn)為足以導(dǎo)致過加熱的刺激，同時該開關(guān)具有限制可流出納米管元件的電流引起的熱量的設(shè)計特征。發(fā)明人相信這實現(xiàn)了對納米管元件進行過加熱，斷開了開關(guān)中的導(dǎo)電路徑并創(chuàng)建“打開”狀態(tài)。換言之，發(fā)明人相信，該開關(guān)的熱和電管理增強了納米管元件中的熱累積，使“打開”狀態(tài)形成。在某些實施方式中，熱和電管理可以通過預(yù)定的受控方式將納米管制品與兩個諸如導(dǎo)電元件的端子中至少一個重疊來實現(xiàn)。例如，在某些實施方式中，納米管元件通過諸如較佳長度的受控重疊長度的指定幾何結(jié)構(gòu)與兩個端子中至少一個重疊。然后，熱量很難從納米管元件流到端子中，但是接觸長度足夠長，使得電流能很好地從該端子流入納米管元件。在某些實施方式中，熱和電管理通過選用驅(qū)散熱量很差的材料制作開關(guān)來實現(xiàn)。例如，該開關(guān)可以用較低熱導(dǎo)率的層來鈍化，這有助于將熱量阻擋在納米管元件中?；蛘撸俗涌捎脤?dǎo)電性相對較好和導(dǎo)熱性相對較差的材料制成。開關(guān)的熱和電管理的其它設(shè)計和材料是可以預(yù)期的。應(yīng)該注意，雖然由電刺激引起的開關(guān)電阻變化已經(jīng)被反復(fù)觀察到，但是仍然從理論和試驗角度來考慮這些電阻變化的原因。在提交日期時，發(fā)明人相信，本文所述的熱效應(yīng)可導(dǎo)致或有助于所觀測到的行為。其它效應(yīng)也可導(dǎo)致或有助于所觀測到的行為。該開關(guān)可通過使用很容易集成到現(xiàn)有半導(dǎo)體制造方法中的方法來制作，如下詳細描述?，F(xiàn)在描述允許在納米管制品或元件與端子之間制作指定幾何結(jié)構(gòu)的重疊的幾種方法。因為該開關(guān)可在兩個非易失性狀態(tài)之間可控地切換，以及開關(guān)的制作可集成到現(xiàn)有半導(dǎo)體制造方法中，所以該開關(guān)可用于許多用途。例如，該開關(guān)可在非易失性隨機存取存儲器(NRAM)陣列、可重新編程熔絲/反熔絲器件和可重新編程配線應(yīng)用中實現(xiàn)。首先，示出基于納米管的非易失性存儲器器件/開關(guān)的實施方式，并描述其各種部件。然后，示出制作開關(guān)元件的方法。描述制作開關(guān)元件時的測試方法。最后，示出使用基于納米結(jié)構(gòu)物的非易失性元件，諸如存儲器陣列、熔絲/反熔絲器件和可重新編程配線、 及其制作方法的實施方式。2-端子納米管開關(guān)圖IA示出2-端子納米管開關(guān)(2-TNS) 10的橫截面圖。將納米管元件25置于包括絕緣體層30的襯底35上。納米管元件25與直接沉積在納米管元件25上的例如導(dǎo)電元件15和20的兩個端子至少部分地重疊。在本實施方式中，可在沉積導(dǎo)電元件15和20之前或之后在限定的區(qū)域內(nèi)使納米管元件25形成圖形。導(dǎo)電元件15和20與刺激電路100接觸。刺激電路100對導(dǎo)電元件15和20中至少一個進行電刺激，這改變了開關(guān)10的狀態(tài)。具體而言，納米管元件25通過改變導(dǎo)電元件 15與20之間的開關(guān)10的電阻來響應(yīng)該刺激；電阻的相對值對應(yīng)于開關(guān)狀態(tài)。例如，如果刺激電路100跨接導(dǎo)電元件15和20施加相對較高的電壓和相對較高的電流，則納米管元件25通過將導(dǎo)電元件15和20之間的開關(guān)電阻變成相對較高電阻來作出響應(yīng)。這對應(yīng)于器件的“擦除”狀態(tài)，其中導(dǎo)電元件15和20之間的導(dǎo)電相對較差。例如，如果刺激電路100 跨接導(dǎo)電元件15和20施加相對較低的電壓和相對較低的電流，則納米管元件25通過將導(dǎo)電元件15和20之間的開關(guān)電阻變成相對較低的電阻來作出響應(yīng)。這對應(yīng)于器件的“編程” 狀態(tài)，其中導(dǎo)電元件15和20之間的導(dǎo)電相對較好，甚至接近歐姆性。通常，高、低電阻值較佳地相距至少一個量級。以下將更加詳細地描述雙端納米管開關(guān)的某些實施方式的“編程” 和“擦除”開關(guān)狀態(tài)的示例電壓、電流和電阻。導(dǎo)電元件15和20較佳地由導(dǎo)電材料制成，并且可根據(jù)所需的開關(guān)10的性能特性由相同或不同材料制成。例如，導(dǎo)電元件15和20可由諸如Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、 Mo、Ag、In、Ir、Pb、Sn的金屬以及其它合適金屬及其組合制成?？梢允褂弥T如TiAu、TiCu、TiPcUPWn和TiW的金屬合金、包括CNT自身(例如單壁、多壁、和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN、CoSix和TiSix的導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體或半導(dǎo)體材料。導(dǎo)電元件15和20通常具有例如5-500nm范圍的厚度。 在本實施方式中，導(dǎo)電元件15和20較佳地間隔約160nm。該間隔可以根據(jù)開關(guān)10的所需特性如工藝設(shè)計所允許的一樣小或大，例如從5nm至1微米。較佳地，該間隔小于約250nm。制作在納米管元件與端子或?qū)щ娫g完全重疊的較佳方法遵循以上列出并共同授讓給本申請的受讓人的專利公開和授權(quán)專利中描述，或者是在當(dāng)前電子工業(yè)實踐中所使用的公知技術(shù)。以下詳細描述制作納米管元件與端子或?qū)щ娫g受控重疊長度的部分重疊的較佳方法。絕緣體30可由Si02、SiN, A1203、BeO、聚酰亞胺或其它合適絕緣材料構(gòu)成，并具有例如2-500nm范圍的厚度。絕緣體30由例如硅制成的襯底35支承。襯底35還可以是由半導(dǎo)體、絕緣體和/或連接到導(dǎo)電元件15和20以向非易失性2-端子納米管開關(guān)O-NTS) 10 提供電信號的金屬的復(fù)合體。在某些實施方式中，襯底35可以是與絕緣體30相同的材料，例如石英。一般而言，襯底35可以是接受通過旋涂的納米管沉積的任何材料，但是較佳地是從有以下構(gòu)成的組中選擇的材料熱氧化物或氮化物，包括但不局限于二氧化硅、氮化硅、硅上的氧化鋁；或以下物質(zhì)在硅或二氧化硅上的任意組合鋁、鉬、鐵、鈦、鉬、和氧化鋁；或半導(dǎo)體工業(yè)中使用的任何其它襯底。在某些實施方式中，納米管元件25是纏結(jié)的碳納米管的結(jié)構(gòu)物(也稱為納米結(jié)構(gòu)物)。制作納米管元件和納米結(jié)構(gòu)物的方法是公知的，并且在所結(jié)合的專利參考文獻中有描述。在某些實施方式中，納米管元件或結(jié)構(gòu)物是多孔的，且來自導(dǎo)電元件15和/或20的材料填充了納米管元件中至少一些孔。在某些實施方式中，納米管元件25包括單壁納米管 (SffNT)和/或多壁納米管(MWNT)。在某些較佳實施方式中，納米管元件25包括雙壁納米管(DWNT)。在某些較佳實施方式中，納米管元件25包括一個或多個納米管束。在某些較佳實施方式中，納米管元件25包括一個或多個DWNT束。在某些實施方式中，納米管元件25 包括SWNT、MWNT、納米管束和大部分DWNT。在某些實施方式中，納米管元件25包括單個納米管。由某些方法制成的某些納米管對用于2-TNS 10是較佳的。例如，由CVD工藝制成的納米管是較佳的，它們趨于一致地呈現(xiàn)本文所述的開關(guān)行為。圖2A示出通過旋制方法制成基本上單層纏結(jié)納米管的示例SWNT納米結(jié)構(gòu)物50 的SEM圖形。雖然圖2A示出單層納米結(jié)構(gòu)物，但是可使用其它適當(dāng)技術(shù)來制作多層納米結(jié)構(gòu)物。即，較佳實施方式不需要納米結(jié)構(gòu)物必須是單層納米管。例如，納米結(jié)構(gòu)物可包括納米管束和/或單一的納米管。雖然圖2A示出具有隨機取向納米管的納米結(jié)構(gòu)物，但是也可以使用對齊或接近對齊的納米管。而且，納米管可以是金屬和/或半導(dǎo)體，如所結(jié)合專利參考文獻中所描述的。一般而言，納米結(jié)構(gòu)物完全無需包括碳納米管，而是簡單地由一種材料制成并具有呈現(xiàn)如本文所述的非易失性開關(guān)行為的形式，例如基于硅納米線的結(jié)構(gòu)物、其它納米線或量子點。圖2A所示的納米結(jié)構(gòu)物較佳地在水平表面上制成。一般而言，結(jié)構(gòu)物是共形的或者可以在沒有限制的情況下在各個角度取向。圖2C是具有在沉積之后遵循打底步驟 (underlying step)的納米結(jié)構(gòu)物95的結(jié)構(gòu)90的SEM圖形。納米結(jié)構(gòu)物的這些共形特性可用于制作具有增強的尺寸控制并需要更小面積(例如可以以更大密度制作)的垂直取向的2-TNS，如下進一步描述。在某些實施方式中，圖IA中的納米管元件25是厚度在0. 5-5nm之間的SWNT納米結(jié)構(gòu)物。在其它實施方式中，圖IA中的納米管元件25是厚度在5-20nm的MWNT納米結(jié)構(gòu)物。SWNT直徑可以在例如0. 5-1.5nm范圍內(nèi)。單個納米管可具有0. 3-4μπι的長度，因此可以長得足以跨越導(dǎo)電元件15和20之間的間距。納米管還可以小于導(dǎo)電元件15和20之間的距離，但是與其它納米管接觸(或“形成網(wǎng)絡(luò)”)以跨越這些元件之間的間距。對于由納米管形成的導(dǎo)電制品和網(wǎng)絡(luò)的細節(jié)可參考題為“Nanotube Films and Articles (納米管膜和制品)”的美國專利No. 6，706，402。一般而言，納米管密度應(yīng)足夠高以確保至少一個納米管或納米管網(wǎng)絡(luò)跨越導(dǎo)電元件15和20之間的整個距離。本文中描述納米管的其它較佳特征。圖IA所示的雙端納米管開關(guān)10在導(dǎo)電元件15和20之間具有可處于兩個狀態(tài)之一的路徑。一個狀態(tài)可由路徑表征為導(dǎo)電元件15和20之間具有相對較高的電阻，I HKH。在該“打開”、“擦除”或OFF狀態(tài)中，電流通常較難在導(dǎo)電元件15和20之間流動。另一狀態(tài)可由路徑表征為在導(dǎo)電元件15和20之間具有相對較低的電阻，Rot。在該“閉合”、“編程” 或ON狀態(tài)中，電流通常容易在導(dǎo)電元件15和20之間流動。開關(guān)10通常以低電阻狀態(tài)制成。該狀態(tài)的電阻取決于納米管元件25的特性以及導(dǎo)電元件15和20的特性。一般而言，可將納米管元件25和納米結(jié)構(gòu)物的固有電阻控制在每平方100-100,000歐姆的范圍內(nèi)，例如由四點探針測量法所測量的。電阻為每平方 1，000-10, 000歐姆的膜通常具有每平方微米250-500個納米管的密度。在某些實施方式中，納米管元件25較佳地具有例如1-30個納米管。在某些實施方式中，納米管元件較佳地具有5-20個納米管。處于“閉合”狀態(tài)的導(dǎo)電元件15和20之間的開關(guān)10的總電阻包括串聯(lián)的各個重疊區(qū)域的接觸電阻加上納米管的固有串聯(lián)電阻除以元件15和20之間的納米管路徑個數(shù)(可以是單一納米管和/或納米管網(wǎng)絡(luò))。在某些較佳實施方式中，2-TNS 10的總的制作電阻通常在IOk Ω-40k Ω范圍內(nèi)。在其它較佳實施方式中，該開關(guān)可被設(shè)計成電阻小于 100 Ω或者大于IOOkQ。納米管電阻的說明可在以下引用文獻中找到N. Srivastava和 K.Banerjee 的"A Comparative Scaling Analysis of Metallic and Carbon Nanotube Interconnections for Nanometer Scale VLSI Technologies (用于納米尺度的 VLSI 技術(shù)的金屬和碳納米管互連的比較縮放分析)"，Proceedings ofthe 21st International VLSI Multilevel Interconnect Conference (VMIC)(第 21 屆國際 VLSI 多級互連會議文集)，9 月 29 日-10 月 2 日，1004，Wikoloa，HI，393-398 頁。一般而言，器件的性能并不隨納米管元件中的納米管密度強烈變化。例如，納米結(jié)構(gòu)物的薄層電阻可變化至少10倍，并且該器件工作依然良好。在較佳實施方式中，納米結(jié)構(gòu)物的薄層電阻低至接近IkQ。在某些實施方式中，在制作之后對納米結(jié)構(gòu)物的電阻進行估算，并且如果發(fā)現(xiàn)電阻大于約IkQ，則以足夠?qū)㈦娮杞档偷郊sIkQ以下的密度沉積附加納米結(jié)構(gòu)物。刺激電路100向?qū)щ娫?5和20中至少一個施加合適的電刺激，以將開關(guān)2-TNS 10在低電阻和高電阻狀態(tài)之間切換。一般而言，對2-TNS 10的適當(dāng)電刺激取決于該開關(guān)的特定實施方式。例如，在某些實施方式中，刺激電路100可通過使用不受限的電流跨越導(dǎo)電元件15和20施加相對較高電壓偏置，將開關(guān)10變成高電阻“打開”狀態(tài)。在某些實施方式中，該電壓約為8-10V，或者約5-8V或3-5V或更低。有時，電刺激是電壓脈沖，并且有時將一系列脈沖用于將2-TNS 10切換到“打開”狀態(tài)，例如一系列在1-5V之間的一個或多個脈沖。還可改變一個或多個脈沖的持續(xù)時間來將2-TNS 10切換到“打開”狀態(tài)。在某些實施方式中發(fā)現(xiàn)，允許例如大于5μ A的相對較高電流流過該開關(guān)可以增強其向“打開”狀態(tài)切換的能力。在某些實施方式中，刺激電路100必須施加超過臨界電壓和/或電流的刺激，將2-TNS 10切換到“打開”狀態(tài)。一般而言，可以使用足夠使2-TNS 10切換到相對較高電阻狀態(tài)的任何電刺激。在某些實施方式中，該狀態(tài)可表征為IGQ或以上的量級的電阻 Rhigh。一般而言，該狀態(tài)還被視為由相對較低的阻抗表征。在某些實施方式中，刺激電路100可通過跨越導(dǎo)電元件15和20施加相對電壓偏置來將開關(guān)10變成低電阻的“閉合”狀態(tài)。在某些實施方式中，約3-5V、或約1-3V或更小的電壓將開關(guān)2-TNS切換到低電阻狀態(tài)。在某些實施方式中，將2-TNS 10切換到“閉合”狀態(tài)所需的電刺激部分取決于用于將2-TNS 10切換到“打開”狀態(tài)的電刺激。例如，如果將相對較高的電壓偏置用于“打開”該開關(guān)，則需要相對較高的電壓偏置來“閉合”該開關(guān)。例如，如果8-10V的脈沖用于“打開”該開關(guān)，則需要3-5V的脈沖來“閉合”該開關(guān)。如果3-5V 的脈沖用于“打開”該開關(guān)，則需要1-2V的脈沖來“閉合”該開關(guān)。一般而言，用于“打開” 和“閉合”該開關(guān)的刺激可以每次都改變，盡管“閉合”刺激部分取決于“打開”刺激。換言之，即使例如使用8-10V的脈沖“打開”該開關(guān)，然后用3-5V的脈沖“閉合”，但是隨后可再次使用3-5V的脈沖“打開”并用1-2V的脈沖“閉合”該開關(guān)。將較大的電壓用于打開該開關(guān)將導(dǎo)致需要較大的電壓來閉合該開關(guān)。雖然本文列舉的實例使用高于“閉合”電壓的“打開”電壓，但是在某些實施方式中，“閉合”電壓可以高于“打開”電壓。相對于電壓幅度，閉合和打開操作之間的差異更依賴于電流控制。作為示例，可將無電流限制的6V擦除脈沖用于打開該開關(guān)，隨后將具有1 μ A的電流容量(cap)的8V編程脈沖用于閉合該開關(guān)。有時，電刺激是電壓脈沖，并且有時將一系列脈沖用于將2-TNS 10切換到“閉合” 狀態(tài)，例如一系列1-5V之間的一個或多個脈沖。一個或多個脈沖的持續(xù)時間也可變化以使 2-TNS 10切換到“閉合”狀態(tài)。在某些實施方式中，相同的電壓電平可用于“閉合”和“打開” 該開關(guān)，但是兩個刺激的波形不同。例如，給定電壓的一系列脈沖可用于“打開”該開關(guān)，并且同一或類似電壓的單個脈沖可用于“閉合”該開關(guān)。或者例如，給定電壓的長脈沖可用于 “打開”該開關(guān)，并且同一或類似電壓的短脈沖可用于“閉合”該開關(guān)。使用這些類型的波形可簡化2-TNS 10的設(shè)計，因為不再需要向該開關(guān)施加多個電壓。在本發(fā)明的特定實施方式中，該現(xiàn)象在電流在編程期間受限而在擦除期間不受限時出現(xiàn)。在某些情況下還發(fā)現(xiàn)限制流過開關(guān)的電流可增強其切換到“閉合”狀態(tài)的能力。例如，在刺激電路100與導(dǎo)電元件15和20的一個之間添加1ΜΩ串聯(lián)(inline)電阻器以將開關(guān)中的電流限制在小于ΙΟΟΟηΑ，可將2-TNS 10切換到“閉合”狀態(tài)的能力增強約40%。 另一示例是可在編程循環(huán)期間限制電流的有源電路。一般而言，可以使用足以使2-TNS 10 切換到相對較低電阻狀態(tài)的任何電刺激。在某些實施方式中，該狀態(tài)被表征為約IOOkQ或更低量級的電阻Rmw。在某些較佳實施方式中，相對較高電阻狀態(tài)的電阻至少是相對較低電阻狀態(tài)的電阻的10倍。一般而言，該狀態(tài)也可被視為由相對較低的阻抗表征。在某些較佳實施方式中，相對較高的阻抗?fàn)顟B(tài)的阻抗至少是相對較低的阻抗?fàn)顟B(tài)的阻抗的10倍。兩個狀態(tài)是非易失性的，即它們不發(fā)生變化直到刺激電路100向?qū)щ娫?5和20 中至少一個施加另一適當(dāng)電刺激，并且保持狀態(tài)盡管將功率從該電路移除。刺激電路100 還可通過非破壞性的讀出操作(NDRO)來確定2-TNS 10的狀態(tài)。例如，刺激電路100可將較低的測量電壓跨接在導(dǎo)電元件15和20之間，并測量導(dǎo)電元件之間的電阻R。該電阻可通過測量在導(dǎo)電元件15和20之間流過的電流并從其計算電阻R來測量。該刺激足夠弱，使得其不改變器件的狀態(tài)，例如在某些實施方式中是約1-2V的電壓偏置。一般而言，&1(；11較佳地至少是Rot的10倍，使得刺激電路100可以更容易檢測該狀態(tài)。發(fā)明人相信當(dāng)開關(guān)改變狀態(tài)時，開關(guān)中的導(dǎo)電路徑經(jīng)歷改變其輸運電流的能力的變化。換言之，發(fā)明人相信，一個或多個導(dǎo)體之間沿導(dǎo)電路徑的電學(xué)關(guān)系因?qū)w之間的物理關(guān)系變化而改變。在2-TNS 10的電阻較高的狀態(tài)中，發(fā)明人相信，足夠多個導(dǎo)體之間存在充分限制路徑的輸運電流能力的電分離或不連續(xù)。這可來源于響應(yīng)于刺激電路100的電刺激而在這些元件之間形成的物理間隙。在2-TNS 10的電阻較低的狀態(tài)中，發(fā)明人相信，足夠多個導(dǎo)體之間存在允許路徑相對較好地輸運電流的電接觸或連續(xù)性。這可來源于響應(yīng)于刺激電路100的電刺激而閉合在一個或多個導(dǎo)體之間的間隙。開關(guān)路徑上的不同導(dǎo)體包括納米元件25中的一個或多個單獨納米管或納米片段以及兩個端子15和20。因為納米管元件中的一個或多個納米管在兩個端子之間提供納路徑，所以納米管與端子之間和/或納米管之間和/或每個單獨納米管自身內(nèi)或片段之間的物理關(guān)系的變化有可能導(dǎo)致開關(guān)狀態(tài)的變化。例如，納米管可在低電阻狀態(tài)下與端子中一個或多個接觸，而在高電阻狀態(tài)下失去與端子中一個或多個的物理接觸。或者例如，納米管元件內(nèi)的納米管電網(wǎng)絡(luò)可在低電阻狀態(tài)下彼此接觸，而在高電阻狀態(tài)下隔開一間隙?；蛘呃?，單獨納米管可在低電阻狀態(tài)下物理連續(xù)，而在高電阻狀態(tài)下在該納米管中間形成物理間隙。兩個所得納米管片或片段可各自被視為(更短)納米管。一般而言，雙端納米管開關(guān)中的納米管與一個或多個導(dǎo)體之間的物理關(guān)系可以改變。發(fā)明人相信，取決于特定實施方式，例如納米管與端子、網(wǎng)絡(luò)納米管與網(wǎng)絡(luò)納米管或納米管內(nèi)的一個或多個特定種類的物理關(guān)系的變化可控制開關(guān)的開關(guān)行為。對于不同的開關(guān)設(shè)計規(guī)則，該現(xiàn)象可以變化。發(fā)明人相信，在刺激電路100的“打開”刺激期間，2-TNS 10中的導(dǎo)電路徑的物理變化可源于導(dǎo)體中的熱效應(yīng)。具體而言，發(fā)明人相信，由納米管元件25的納米管的至少一部分中出現(xiàn)閾值電壓和/或電流密度而引起的過加熱可導(dǎo)致該元件中的納米管與路徑中的一個或多個導(dǎo)體物理分離以形成間隙。例如，已經(jīng)觀測到約20微安的閾值電流可將單獨的納米管物理斷開成分開一間隙的兩個不同片段。在某些實施方式中，該間隙約為l-2nm， 并且在其它實施方式中，該間隙小于約Inm或者大于約2nm。該物理間隙防止電流流過納米管，提供由高電阻表征的“打開”路徑。如果納米管元件25是納米管結(jié)構(gòu)物，則每個單獨納米管中的電流通常是總電流以及納米管數(shù)量或密度的函數(shù)，說明了在某些情形中許多納米管可組合在一起以形成電路徑的事實。發(fā)明人相信，在某些實施方式中，通過施加足以使一個或多個單獨納米管中的電流超過約20微安的總電流，這些納米管可過熱并斷裂。因為這些納米管不再輸運電流，所以未斷裂納米管中的電流增大，從而使這些納米管中的一個或多個過熱并斷裂。因此，很快輸運電流的納米管中的大多數(shù)或全部過熱并斷裂，在2-TNS 10中創(chuàng)建了由相對較高電阻表征的“打開”路徑或“擦除”狀態(tài)。圖2B是出現(xiàn)來示出導(dǎo)電納米管路徑中全部或大部分?jǐn)嗔训募{米結(jié)構(gòu)物開關(guān)(例如參見箭頭)顯微照片。類似地，發(fā)明人相信，由向納米管施加的閾值電壓和/或電流密度導(dǎo)致的過加熱可以物理地斷開納米管電網(wǎng)絡(luò)內(nèi)一個或多個納米管之間的接觸。雖然當(dāng)前并未標(biāo)識出將 2-TNS 10內(nèi)的兩個納米管彼此分離所需的特定閾值電壓和/或電流密度，但是該電壓和/ 或電流密度有可能與斷開單獨納米管所需的相近或更低。而且，由閾值電壓和/或電流密度導(dǎo)致的過加熱可物理地斷開納米管元件25中一個或多個納米管與導(dǎo)體元件15和20中一個或多個之間的接觸。發(fā)明人相信，一般而言，2-TNS 10可以在易于過熱的位置處遭受物理斷裂，例如沿納米管元件25在導(dǎo)電元件15和20之間設(shè)置的路徑上的弱熱鏈接或熱瓶頸。發(fā)明人相信， 如果路徑在給定位置斷裂，則電流密度可在全部剩余路徑中升高，這可引起其它位置的過熱和斷裂。因此，很快輸運電流的路徑中的大多數(shù)或全部可過熱并斷裂，在2-TNS 10中創(chuàng)建由相對較高電阻表征的“打開”路徑或“擦除”狀態(tài)。發(fā)明人相信，刺激電路100的“閉合”刺激導(dǎo)致靜電吸引，從而可在2-TNS 10中創(chuàng)建導(dǎo)電路徑。該吸引可將納米管和導(dǎo)體拉動或移動到彼此接觸。如上所述，已經(jīng)發(fā)現(xiàn)將 2-TNS 10切換到“閉合”狀態(tài)所需的電刺激至少部分地相關(guān)于先前用于將2-TNS 10切換到 “打開”狀態(tài)的電刺激。發(fā)明人相信，該效應(yīng)可相關(guān)于在路徑中納米管與導(dǎo)體之間導(dǎo)致特定 “打開”刺激的單個間隙或多個間隙的大小。例如，相對較低的“打開”電壓可導(dǎo)致相對較小的過熱，從而在納米管與導(dǎo)體之間創(chuàng)建相對較小的間隙。然后，需要相對較低的“閉合”電壓來使納米管與導(dǎo)體跨越這些小間隙充分吸引并使它們彼此接觸?；蛘呃?，相對較高的 “打開”電壓可導(dǎo)致相對較大的過熱，從而在納米管與導(dǎo)體之間創(chuàng)建相對較大的間隙，然后， 需要相對較高的“閉合”電壓來使納米管與導(dǎo)體跨越這些較大間隙充分吸引以使它們彼此接觸。不夠高的“閉合”電壓不能使納米管和導(dǎo)體以足夠的強度吸引以使它們接觸。發(fā)明人相信，不期望的高“閉合”電壓，例如在某些實施方式中的8-10V，可能高得足以將納米管向?qū)w吸引。然而，一旦納米管與導(dǎo)體接觸，則開始流過該連接的電流可在連接處引起局部溫度躍升。這可使該連接過熱并導(dǎo)致納米管與導(dǎo)體再次分離。該連接和斷開過程不斷重復(fù)直到移除“閉合”電壓。在這種情況下，開關(guān)失效，因為它不能被編程或“閉合”。然而，開關(guān)可由稍低的“閉合”電壓閉合。不期望的高“打開”電壓，例如在某些實施方式中的約15-16V，可導(dǎo)致過加熱，從而引起納米管與導(dǎo)體之間的極大間隙，例如30-40nm。 該間隙過大，使得沒有足夠高的“閉合”電壓能使納米管與導(dǎo)體充分吸引而使它們彼此接觸。在這種情況下，開關(guān)失效，因為它不再是可編程的。該開關(guān)可能遭受不可恢復(fù)的損害， 因為沒有足以使納米管與導(dǎo)體吸引以致接觸的刺激。發(fā)明人相信，可通過刺激電路100閉合電路徑的可替換機制是由于可跨越間隙 (由先前“打開”操作形成的間隙)發(fā)生的電弧。電子和/或造成的高溫可將材料(間隙附近)牽引到間隙中以重建相連的電路徑。發(fā)明人發(fā)現(xiàn)，如果2-TNS 10未被鈍化并且在惰性氣體中受激，則“閉合”該開關(guān)所需的刺激強度相關(guān)于“打開”該開關(guān)所用的刺激。換言之，間隙的大小可相關(guān)于在惰性氣體中的“閉合”刺激。發(fā)明人還發(fā)現(xiàn)，如果2-TNS 10未被鈍化并在真空中受激，則“閉合”該開關(guān)所需的刺激強度保持大致恒定在約10%內(nèi)，無論用于“打開”該開關(guān)的刺激如何。換言之，間隙的大小與真空中的刺激無關(guān)或弱相關(guān)。發(fā)明人相信，真空使熱量能夠比其在氣體中更加快速地在納米管元件中累積，可能是因為熱量從納米管元件泄漏到氣體中。發(fā)明人相信，由2-TNS 10中出現(xiàn)閾值電壓和/或電流而導(dǎo)致的過加熱(可斷開納米管與導(dǎo)體之間的接觸)可能與納米管中熱引發(fā)的晶格振動或聲子相關(guān)。具體而言，發(fā)明人相信，過加熱可激發(fā)納米管中的一個或多個特定聲子模式，并且該聲子模式可斷開納米管與導(dǎo)體之間的接觸。一般而言，熱會激發(fā)諸如納米管的材料中聲學(xué)和光學(xué)聲子的頻譜。聲學(xué)聲子模式可傳輸熱量，而光學(xué)聲子模式通常不能用于傳輸熱量。某些光學(xué)聲子模式可耦合于聲學(xué)聲子模式，從而允許熱量從光學(xué)模式流到聲學(xué)模式中，此時它傳輸熱量。然而如果熱量不容易從光學(xué)模式流到聲學(xué)模式中，例如不能傳輸通過納米管，則在該納米管中會發(fā)生熱量快速累積或熱瓶頸。這可導(dǎo)致足以斷開納米管與導(dǎo)體之間接觸的過加熱。發(fā)明人已經(jīng)獲得已在2-TNS 10中測試的不同種類的納米管的拉曼(Raman)譜，并且已經(jīng)觀測到例如一致地呈現(xiàn)本文所述的開關(guān)行為的納米管的較佳納米管通常具有對應(yīng)于納米管徑向呼吸模式的明顯光學(xué)聲子模式。發(fā)明人相信，該呼吸模式可與2-TNS 10的開關(guān)行為相關(guān)。例如，該模式可表現(xiàn)為熱瓶頸，從而將熱量阻擋在納米管中。該模式可使納米管或納米管與導(dǎo)體之間的接觸比不顯現(xiàn)該模式的其它種類的納米管更容易被閾值電壓和/ 或電流密度破壞。該呼吸模式還可耦合于與納米管的斷裂或納米管與導(dǎo)體之間接觸的斷裂相關(guān)的模式。換言之，該呼吸模式自身可以不直接與開關(guān)中可能的間隙形成相關(guān)，但是可與在開關(guān)中形成間隙的現(xiàn)象相關(guān)。較佳的納米管還可具有與其斷開與導(dǎo)體接觸的能力相關(guān)的其它共同聲子模式。例如，在某些納米管中，可存在一個或多個缺陷模式或者可強耦合于納米管與導(dǎo)體之間的結(jié)合模式的一個或多個模式。一般而言，一個或多個光學(xué)或聲學(xué)聲子模式可有助于斷開2-TNS 10中的路徑，例如“打開”開關(guān)可以是聲子引起的。不同種類的納米管，例如由不同方法或使用不同工藝條件制成的納米管和/或具有不同個數(shù)的壁的納米管，可具有不同的聲子譜。 某些種類可具有可導(dǎo)致或增強納米管與導(dǎo)體之間接觸的易斷裂性的聲子模式或其它特征。 例如，具有一個以上的壁可增強納米管與導(dǎo)體之間接觸的易斷裂性。發(fā)明人相信，2-TNS 10的開關(guān)行為可從該開關(guān)的部件的熱和電特性的關(guān)鍵關(guān)系得到。發(fā)明人相信，雙端納米管開關(guān)較佳地可向納米管元件提供足夠高的電壓和/或電流，并且同時使充足的熱量在納米管元件中累積以便斷開一個或多個納米管與導(dǎo)體之間的接觸。 較佳地，該斷開足夠小，使其能夠可重新編程地閉合。通過管理該關(guān)系，可設(shè)計并制作具有增強性能的較佳實施方式。這些目的可通過對該器件的電和/或熱工程設(shè)計或管理來實現(xiàn)。向納米管元件提供充分的電刺激的目的可通過本領(lǐng)域中公知的技術(shù)實現(xiàn)。具體而言，導(dǎo)電元件較佳地相對較好地將電流傳導(dǎo)到納米元件中。導(dǎo)電元件可較佳地是相對較好的導(dǎo)電體。例如，導(dǎo)電元件可以是金屬或其它類型的導(dǎo)電材料。較佳地，導(dǎo)電元件可通過易于集成到現(xiàn)有制造方法或者已經(jīng)在其中使用的工藝和材料來制作。在至少“閉合”狀態(tài)下， 導(dǎo)電元件中一個或兩者較佳地與納米管元件近歐姆性地接觸。制作近歐姆性的接觸是公知的。潛在地允許充足的熱量在納米管元件中累積以便響應(yīng)于“打開”刺激來斷開納米管與導(dǎo)體之間的接觸的目的更加有挑戰(zhàn)性。例如良好導(dǎo)電的可用于導(dǎo)電元件的許多材料也能良好地導(dǎo)熱。例如，金屬通常可良好地導(dǎo)電，并且適用于制作2-TNS的許多實施方式，并且通常也導(dǎo)熱良好。例如，良好導(dǎo)熱體的導(dǎo)熱良好的材料可從納米管元件汲取足夠的熱量使得該元件不會響應(yīng)于“打開”刺激而過熱。或者，納米管元件只響應(yīng)于不期望的大“打開” 刺激而過熱。為了制作響應(yīng)于足夠(但并非不期望的)“打開”刺激來使熱量能夠在納米管元件中累積的2-TNS，構(gòu)想了若干實施方式。在某些較佳實施方式中，可通過將納米管選擇成具有響應(yīng)于“打開”刺激特別易于斷裂的特征，對納米管自身進行熱學(xué)工程設(shè)計。例如，如上所述，某些納米管可被選擇成具有累積熱量或耦合到斷開納米管與導(dǎo)體之間接觸的其它模式的某些模式。納米管可具有易于被過熱斷開的缺陷。在某些實施方式中，可在沉積之前對納米管進行預(yù)處理以引入缺陷。在某些較佳實施方式中，可通過從導(dǎo)電相對較好但導(dǎo)熱相對較差的一種材料(或多種材料)制造來對導(dǎo)電元件進行熱學(xué)工程設(shè)計。例如，該材料可具有相對較低的熱導(dǎo)率、 相對較高的熱容和/或相對較低的熱擴散常數(shù)。例如，在某些實施方式中，摻雜半導(dǎo)體能夠向納米管元件提供足夠高的“打開”刺激，并從納米管元件吸收相對較低的熱量。具有該特征的其它類型材料是可以預(yù)期的，例如導(dǎo)電聚合物。較佳地，導(dǎo)電元件提供足夠的電刺激以 “打開”該開關(guān)，同時并不顯著妨礙納米管元件中的熱累積。另外，在某些較佳實施方式中，兩個導(dǎo)電元件之間的距離相對較小，例如小于 250nm。已經(jīng)觀測到，具有相對較遠間隔開的導(dǎo)體元件并因此具有跨越它們之間距離的相對較長納米管元件的開關(guān)，傾向于需要相對較大的“擦除”刺激以便于將該器件變成“打開”狀態(tài)。在導(dǎo)電元件之間具有相對較大間距的開關(guān)傾向于在導(dǎo)電元件之間具有更高的電阻，并因此對于給定擦除電壓在納米管元件中具有更低的電流密度?！愣?，納米管元件還可與2-TNS中除了導(dǎo)體之外的其它材料物理接觸，例如下層絕緣體和上層鈍化層。這些材料可從納米管元件汲取熱量。在某些較佳實施方式中，可將與納米管元件接觸的一種或多種材料選擇成相對較差的導(dǎo)熱體，例如具有足夠高的熱容和/或足夠低的熱導(dǎo)率。換言之，這些材料導(dǎo)熱差，并可以是良好的絕熱體。這是有益的， 因為如果與元件接觸的這些材料從該元件汲取少量熱，則納米管元件更容易過熱。例如， 發(fā)明人發(fā)現(xiàn)，除了提供其它益處之外，在納米管元件上較佳地覆蓋鈍化層可顯著降低“打開” 2-TNS所需的刺激電平。通過在開關(guān)上較佳地包括鈍化層，在一實施方式中，“打開”開關(guān)所需的刺激減小一半。一般而言，發(fā)明人相信，與納米管元件接觸的一種或多種材料較佳地導(dǎo)熱相對較差，這有助于熱量在納米管元件中累積。發(fā)明人相信，較佳的鈍化層對將例如納米管元件和/或?qū)щ娫?-TNS部件與環(huán)境隔離也是有益的。例如，空氣中的水氣或附著到納米管元件上的水在高溫下可腐蝕該元件。如果向裸露的2-TNS施加“打開”刺激，則在足夠高的溫度下在納米管元件中可發(fā)生過加熱，使得元件上的任何水都足以損壞該元件，使其不能良好地傳導(dǎo)電流。這雖然“打開” 了 2-TNS，但是隨后開關(guān)不能“閉合”，因為納米管元件提供的導(dǎo)電路徑被不可恢復(fù)地破壞了。如果作為替代，使用較佳的鈍化層對2-TNS進行鈍化，則開關(guān)與破壞性的水隔離并且可重復(fù)“打開”和“閉合”。較佳地，在沉積鈍化層之前將任何附著到2-TNS上的水除去；否則，該層很容易捕獲開關(guān)附近的水。鈍化層也較佳地并不除水氣并且是不透水的。還較佳地不使用可破壞納米管元件的高功率等離子體來制作鈍化層。鈍化層可由在CMOS產(chǎn)業(yè)中公知的任何適當(dāng)材料制得，包括但不局限于PVDF(聚偏二氟乙烯)、PSG(磷硅玻璃)氧化物、Orion氧化物(Orion oxide)、LT0(平坦化低溫氧化物)氧化物、濺射氧化物或氮化物、Flowfill氧化物、ALD (原子層沉積)氧化物、CVD (化學(xué)氣相沉積)氮化物。這些材料可彼此結(jié)合使用，即可將PVDF層或PVDF與其它共聚物的混合物置于CNT頂上，并且可使用ALD AL2O3層覆蓋在該復(fù)合物上，但是任何不含氧的高溫聚合物都可用作鈍化層。在某些較佳實施方式中，諸如PVDF的鈍化材料可與其它有機材料或介電材料混合并形成諸如PC7的共聚物，以生成諸如具有延長的壽命和可靠性的特殊鈍化特性。NRAM器件的鈍化可便于該器件在室溫下空氣中操作，并且與NRAM器件頂部的材料疊層結(jié)合用作保護層。未鈍化的NRAM器件的操作通?？稍谥T如氬、氮或氦的惰性氣體背景下進行，或者在升高的(高于125C)樣品溫度下操作以從暴露納米管移除所吸收的水。因此，鈍化膜的要求通常是雙重的。第一，鈍化應(yīng)形成有效的濕氣屏障，以防止納米管暴露在水氣中。第二，鈍化膜不應(yīng)干擾NRAM器件的開關(guān)機制。鈍化的一種方法涉及圍繞NRAM器件制作以提供密封的開關(guān)區(qū)域的腔。圍繞單獨器件(器件級鈍化)的腔和圍繞整個22個器件的管芯(管芯級鈍化)的腔兩者都已被實現(xiàn)。然而，制作工藝流程很復(fù)雜，需要至少2個額外光刻步驟以及至少2個額外蝕刻步驟。鈍化的另一種方法涉及在NRAM器件上沉積合適的介電層。該方法的示例是使用與NRAM器件直接接觸的旋涂聚偏二氟乙烯(PVDF)。PVDF被圖形化成管芯級(在整個管芯的有源區(qū)域上)或者器件級片(覆蓋單獨器件的單獨片)。然后，諸如氧化鋁或二氧化硅的合適的第二介電鈍化膜用于密封PVDF并向NRAM操作提供堅固的鈍化。NRAM操作被認(rèn)為會熱分解上層PVDF，因此需要第二鈍化層來密封該器件。由于管芯級鈍化通常是 100 平方微米的片，所以該局部分解可導(dǎo)致第二鈍化破裂、NRAM器件暴露在空氣中、以及其隨后失效。為了避免第二鈍化膜的這種失效，通過使用通常從4V以0. 5V步長到8V的500ns脈沖來脈沖調(diào)制該器件，來對管芯級鈍化的器件進行電“老化”。這被認(rèn)為是對PVDF的受控分解，并且防止上層第二鈍化膜的破裂。在老化過程之后，管芯級鈍化NRAM器件正常工作。以器件級PVDF涂層和第二鈍化膜鈍化的器件不需要這種老化步驟并且可在室溫下空氣中直接在操作電壓下操作。通過器件級鈍化，PVDF被圖像化成精確的CNT結(jié)構(gòu)物形狀，通常0. 5 微米寬和1-2微米長。這種小片通常被認(rèn)為是能夠分解而不會使第二鈍化膜失效。對于第二鈍化中的給定缺陷密度，平均而言，與較大的管芯級片相比有可能在更小的器件級PVDF 片的覆蓋區(qū)域上不存在缺陷。發(fā)明人相信，在某些較佳實施方式中，可對由刺激電路施加的“打開”刺激進行工程設(shè)計以便于增強納米管元件中的熱累積。在一實施方式中，向開關(guān)施加相對較大的電壓是對“打開”刺激進行工程設(shè)計的一個示例。在其它實施方式中，可向該開關(guān)施加一系列脈沖，并且這些脈沖可由快于熱量傳出納米管元件的時間尺度的定時分隔開。發(fā)明人相信，在這種情況下，脈沖自身無需具有較大的幅度，但是脈沖在納米管元件中沉積的總熱量可能足以過加熱并斷開該元件。發(fā)明人相信，在某些較佳實施方式中，可通過將它們設(shè)計成具有“熱點”或熱瓶頸而對雙端納米管開關(guān)進行熱學(xué)工程設(shè)計，一個或多個納米管在熱點或熱瓶頸處特別容易過熱。例如，如以下詳細描述的，可將納米管元件制成以受控幾何關(guān)系(例如受控的重疊長度)與至少一個導(dǎo)體部分重疊。例如，通過將重疊長度控制在小于IOOnm或者小于50nm，導(dǎo)體可從納米管元件汲取的熱量可被充分減小，以便于有可能允許納米管元件在一個或多個位置上迅速過熱。相反，增大重疊長度可通過從納米管元件驅(qū)散熱量而防止過熱。
例如，已經(jīng)觀測到，與1OOnm以上相比，可通過將重疊長度限制在小于50nm來“打開”至少多10%的制成開關(guān)。而且，對于具有小于50nm的重疊長度的實施方式而言，“打開” 開關(guān)所需的時間可得到減小，這暗示或說明了該納米管元件可響應(yīng)于“打開”刺激更快速地過熱。例如，具有小于50nm重疊長度的制成開關(guān)的“打開”時間可在IOOns的量級上，且具有大于IOOnm重疊長度的開關(guān)的“打開”時間可在1毫秒或以上的量級上。工程設(shè)計可提供更快的開關(guān)速度，例如Ins或更快。一般而言，以指定的幾何關(guān)系來安排納米管元件和一個或多個導(dǎo)電元件對管理納米管與導(dǎo)電元件之間的熱關(guān)系很有用。該安排或其它安排可在 2-NTS中創(chuàng)建熱瓶頸或“熱點”，這可增強開關(guān)的操作?？傊谝粋€或多個實施方式中，熱和/或電工程設(shè)計或管理可用于增強雙端納米管開關(guān)的性能。一個以上本文所述的熱和/或電工程設(shè)計技術(shù)可同時在較佳的雙端納米管開關(guān)的設(shè)計和制造中使用。例如，可將開關(guān)制成具有受控的重疊長度以減小導(dǎo)電元件從納米管元件汲取的熱量，并且可進一步用在某些情形中可包括共聚物混合的較佳的鈍化層來對該開關(guān)進行鈍化。應(yīng)該注意，雖然因電刺激引起的開關(guān)電阻變化已被反復(fù)觀測到，但是依然從理論和試驗兩者的角度考慮這些電阻變化的起因。在提交時，發(fā)明人相信如本文所述的熱效應(yīng)可導(dǎo)致或有助于所觀測到的行為。其它效應(yīng)也可導(dǎo)致或有助于所觀測到的行為。圖IB示出非易失性2-端子納米管開關(guān)O_TNS)10’的橫截面圖，其中通過限制納米管元件25’與導(dǎo)電元件20’之間的重疊來實現(xiàn)熱管理。納米管元件25’設(shè)置在包括絕緣體層30’的襯底35’上。納米管元件25’被安排成與例如導(dǎo)電元件15’和20’的端子中至少一個在預(yù)定程度上至少部分地重疊，這些端子被直接沉積在納米管元件25’上。在本實施方式中，在一區(qū)域內(nèi)對納米管元件25’進行圖形化，該區(qū)域可在導(dǎo)電元件 15’和/或20’的沉積之前或之后限定。導(dǎo)電元件15’與納米管元件25’的一整個端子區(qū)域重疊，形成近歐姆性接觸。在納米管元件25’的相反一端，在重疊區(qū)域45’處，導(dǎo)電元件 20’與納米管元件25’重疊受控的重疊長度40’。受控的重疊長度40’可以在例如l-150nm 范圍內(nèi)，或者在15-50nm范圍內(nèi)。在一較佳實施方式中，受控重疊長度40’約為45nm?？蓪﹂_關(guān)進行熱和電管理以通過限制重疊的納米管元件25’和導(dǎo)電元件20’使得熱較難從納米管元件流入導(dǎo)電元件，來增強納米管元件中的熱累積，其中接觸長度足夠長，使得電流很容易從導(dǎo)電元件流入納米管元件。在一個或多個實施方式中，開關(guān)10’的一個或多個電特性與受控重疊長度40’有關(guān)。例如，如以下更詳細描述的，擦除和/或編程開關(guān)10’所需的時間與受控重疊長度40’有關(guān)。圖2D至21示出功能雙端納米管開關(guān)的幾個不同實施方式的俯視SEM圖，其中該開關(guān)通過使用根據(jù)本文所述的某些實施方式的材料、納米管元件和方法制成。在如圖2D 所示的實施方式中，在沉積于硅襯底(俯視圖中不可見)上的絕緣體層62D上制成2-TNS 60D。絕緣體62D為約20nm的SiO2，并用作底(背)柵極。在圖IB中分別對應(yīng)于導(dǎo)電元件 15，和20，的導(dǎo)電元件70D和75D是鈀，厚度約為lOOnm。導(dǎo)電元件70D和75D各自具有約 400nm的寬度，并且具有約150nm的間隔85D。在圖像中，納米管元件65D包括若干納米管，在灰色的絕緣體62D的背景中作為亮灰線出現(xiàn)在圖像的右半邊。導(dǎo)電元件70D與納米管元件65D的較大部分重疊，造成在圖像中導(dǎo)電元件70D與導(dǎo)電元件75D的紋理相比具有相對粗糙的紋理，導(dǎo)電元件75D與納米管元件65C的有限部分重疊，如下文更詳細描述。導(dǎo)電元件70D具有由區(qū)域55D指示的條紋， 該區(qū)域是該元件由于下層具有納米管而抬起的區(qū)域。還可看出納米管元件65D延伸超過導(dǎo)電元件70D的外圍。該結(jié)構(gòu)不影響器件的性能，卻能方便地允許對納米管元件65D的暴露部分進行成像和/或表征?？梢钥吹郊{米管元件65D中的一些納米管跨越導(dǎo)電元件70D和75D之間的距離 85D。導(dǎo)電元件75D在區(qū)域80D中以約17. 4nm的受控重疊長度與納米管元件65D重疊，該長度對應(yīng)于圖IB中的受控重疊長度40’?？梢钥吹綄?dǎo)電元件70D和75D具有白色邊界，這是成像過程中的帶電偽像。該偽像掩蓋了具有實質(zhì)上比偽像長度小的受控重疊區(qū)域80D。 然而，如進一步所述的，某些實施方式具有足夠大以在SEM顯微照片中可見的重疊區(qū)域。圖2E所示的實施方式具有與圖2D的實施方式相似的結(jié)構(gòu)，其中導(dǎo)電元件70E和 75E具有與圖2D中的元件相似的尺寸，但是由約250nm的距離85E分開。該圖像相對于圖 2D旋轉(zhuǎn)了 90度。在此，導(dǎo)電元件75E在區(qū)域80E與納米管元件65E重疊約38. 6nm。雖然距離80D和80E及65D和65E之差較大，但是圖2D和2E所示的實施方式可比擬地操作。圖 2F所示的實施方式與圖2D和2E所示的實施方式相似，但是導(dǎo)電元件70F和75F由約250nm 的距離分開。在此，導(dǎo)電元件75F與納米管元件65F重疊約84.9nm。圖2G所示的實施方式與圖2D-2F所示的實施方式相似，但是導(dǎo)電元件70G和75G由約150nm的距離分開。在此， 導(dǎo)電元件75G與納米管元件65G重疊約90. 5nm。圖2G所示的實施方式與圖2D-2G所示的實施方式相似，除了導(dǎo)電元件70H和75H 由約150nm的距離分開。在此，導(dǎo)電元件75G與納米管元件65H重疊約104nm。在該附圖中，可以看到導(dǎo)電元件75H在元件75H與納米管元件65H重疊的區(qū)域80H中具有相當(dāng)粗糙化的紋理。該紋理與導(dǎo)電元件70H的與納米管元件65H的較大部分重疊的區(qū)域可以比擬， 但是區(qū)域80H受限于104nm。圖21所示的實施方式具有與圖2H相似的結(jié)構(gòu)，但是導(dǎo)電元件 751在區(qū)域801中與納米管元件651重疊約136nm。在此，可以再次看到導(dǎo)電元件751在區(qū)域801中具有與元件未與納米管元件651交疊的剩余部分相比顯著粗糙化紋理。該粗糙化紋理是元件材料751下方的納米管造成的。圖2D-2I所示的所有實施方式是功能開關(guān)，其中通過將納米管元件和導(dǎo)電元件安排成諸如受控重疊長度的指定幾何關(guān)系來實現(xiàn)熱管理。在某些實施方式中，發(fā)現(xiàn)受控的重疊長度影響制成的工作開關(guān)的成品率，例如一特定實施方式中正確發(fā)揮作用的制成開關(guān)的百分比。例如，發(fā)現(xiàn)與具有小于50nm的重疊長度的實施方式的制成開關(guān)相比，具有大于 IOOnm的重疊長度的實施方式的能正確發(fā)揮作用的制成開關(guān)要少約10-20%。以下詳細描述測試2-NTS的方法。在此列出的電壓、電流和電阻旨在作為特定實施方式的適當(dāng)值的示例；對于一個或多個其它實施方式，適當(dāng)值可以不同。在特定應(yīng)用中，期望以與圖1A-1B或2D-2I所示的實施方式不同的幾何結(jié)構(gòu)來使納米管元件與導(dǎo)電元件重疊，以便于對開關(guān)進行熱工程設(shè)計。例如，期望將納米管元件定位在接觸元件的上、下、甚至垂直側(cè)。一般而言，可以使用提供足以在器件中實現(xiàn)所述開關(guān)行為的指定幾何結(jié)構(gòu)的任何配置。具體而言，導(dǎo)電元件應(yīng)被安排成向納米管元件提供足夠的電刺激，同時開關(guān)整體具有足夠的熱管理以實現(xiàn)斷開開關(guān)路徑上的納米管元件中納米管與導(dǎo)體之間的接觸的過加熱。應(yīng)該理解，本文所述的實施方式的剩余部分包括與導(dǎo)電元件接觸的刺激電路，例如圖IA和IB的刺激電路100，雖然它未被示出。還應(yīng)該理解，雖然所示實施方式中的多個示出雙端納米管開關(guān)，其中通過限制納米管元件和例如端子的導(dǎo)電元件之間的重疊來實現(xiàn)熱管理，但是可以使用其它熱管理方法。例如，在某些實施方式中，納米管元件可與一個或兩個導(dǎo)電元件部分或全部重疊，并且開關(guān)中的材料可被選擇成確保納米管元件至少一部分中的充分熱累積。圖3A示出開關(guān)900A，它是圖IB所示2-TNS10，的變型并且通過使用較佳方法來制作。在本實施方式中，導(dǎo)電元件905與納米管元件920的頂部和側(cè)面重疊，形成近歐姆性接觸，并且填充絕緣體915中的通孔910。這將納米管元件920連接到絕緣體915下的電極 (未示出)。導(dǎo)電元件970與在受控重疊長度901上與納米管元件920的頂部和側(cè)面重疊。圖:3B示出開關(guān)900B，它是圖IB所示的2-TNS10，的另一個變型，并使用較佳方法制作。在本實施方式中，導(dǎo)電元件935與納米管元件945的底部重疊，形成近歐姆性接觸， 并填充絕緣體915中的通孔940。這將納米管元件945連接于絕緣體915下的電極(未示出)。導(dǎo)電元件975在受控重疊長度上與納米管元件920的頂部和側(cè)面重疊。圖3C示出開關(guān)900C，它是圖IB的2-TNS10’的另一個變型，并使用較佳方法制作。 在本實施方式中，上導(dǎo)電元件950和下導(dǎo)電元件955彼此接觸，并且與納米管元件965的上表面、下表面和側(cè)表面重疊，形成近歐姆性接觸。下接觸元件955填充絕緣體915中的通孔 960。這將納米管元件965連接于絕緣體915下的電極(未示出)。導(dǎo)電元件980在受控重疊長度907上與納米管元件965的頂部和側(cè)面重疊。上、下導(dǎo)電元件950和955被示為延伸超出納米管元件965的一端。上、下導(dǎo)電元件950和955彼此接觸，并且在納米管元件965的一區(qū)域中與納米管元件965近歐姆性接觸，因為納米管元件965是多孔的，通常為90%以上的多孔。上、下導(dǎo)電元件950和955填充納米管元件965中至少一些孔。因此，在替換實施方式中，上、下導(dǎo)電元件950和955無需延伸超過納米管元件965 —端以便于與納米管元件965接觸并彼此接觸。圖3D示出開關(guān)900D，它是圖IB的2-TNS 10，的另一個變型，并使用較佳方法制作。在本實施方式中，上導(dǎo)電元件950和下導(dǎo)電元件955彼此接觸，并且與納米管元件965 的上表面、下表面和側(cè)表面重疊，形成近歐姆性接觸。下接觸元件955填充絕緣體915中的通孔960。這將納米管元件965連接于絕緣體915下的電極(未示出)。上導(dǎo)電元件980 和下導(dǎo)電元件985彼此接觸，并在受控重疊長度907上與納米管元件965的上表面、下表面和側(cè)表面重疊。圖3E示出開關(guān)900E，它是圖IA的2-TNS 10的另一個變型并且通過使用較佳方法制作。在本實施方式中，上導(dǎo)電元件950和下導(dǎo)電元件955彼此接觸，并且與納米管元件 965的上表面、下表面和側(cè)表面重疊，形成近歐姆性接觸。元件950和955中的材料填充納米管元件965中孔的至少一些。下接觸元件955填充絕緣體915中的通孔960。這將納米管元件965連接于絕緣體915下的電極(未示出)。上導(dǎo)電元件951和下導(dǎo)電元件956彼此接觸，并在受控重疊長度907上與納米管元件965的上、下表面重疊。元件951和956中的材料填充納米管元件965中的至少一些孔。在本實施方式中，熱管理不是通過納米管元件與導(dǎo)電元件之間的受控重疊長度來實現(xiàn)的，而是通過本文所述的一個或多個其它熱管理技術(shù)來實現(xiàn)的。圖4示出非易失性雙端納米管開關(guān)O_TNS)2500的另一實施方式的橫截面圖。在本實施方式中，導(dǎo)電元件2515和2520被直接沉積到絕緣體2530的表面上并被圖形化。絕緣體2522填充圖形化的導(dǎo)電元件2515和2520之間的區(qū)域，并被平坦化。將納米管元件 2525共形地沉積在導(dǎo)電元件2515和2520上，與導(dǎo)體2515和2520的上表面的至少一部分以及絕緣體2522的上表面重疊，所有這些都由襯底2535支承。在一端，納米管元件2525 與導(dǎo)電元件2515的上表面重疊，形成近歐姆性接觸。在相反一端，納米管元件2525在受控重疊長度2540上與接觸元件2520的上表面接觸。圖5示出非易失性2-端子納米管開關(guān)(2_TNS)2200的另一實施方式的橫截面圖。 在本實施方式中，導(dǎo)電元件2215和2220都被直接沉積在絕緣體2230表面上，并被圖形化。 導(dǎo)電元件2220具有厚度Tl，它在例如5-500nm的范圍內(nèi)。納米管元件2225被共形地沉積在導(dǎo)電元件2215和2220上，與這些元件的上表面和側(cè)表面以及絕緣體2230的上表面接觸，該絕緣體由襯底2235支承。然后，通過使用以下更詳細描述的常規(guī)光刻技術(shù)來對納米管元件2225進行圖形化，使得它與導(dǎo)電元件2215的整個上壁和側(cè)壁重疊，形成近歐姆性接觸。納米管元件2225在側(cè)壁接合處區(qū)域2240與導(dǎo)電元件2220重疊，提供長約Tl的受控重疊。納米管元件2225還可以受控重疊長度2245與導(dǎo)電元件2220頂部重疊，該長度可如以下更詳細描述的光刻地限定?？偟氖芸刂丿B長度2250大致由側(cè)壁接觸區(qū)域2240的長度 Tl和重疊長度2245之和來定義。圖6示出本發(fā)明一實施方式的橫截面圖。圖6所示的結(jié)構(gòu)與圖2C所示的顯微照片中的結(jié)構(gòu)相似，并且具有相同的元件分別是如圖6所示的硅襯底63C、絕緣體62C、納米結(jié)構(gòu)物元件65、第一和第二導(dǎo)電元件70C和75C、重疊區(qū)域80D，但是圖2C中沒有鈍化層64。 絕緣體62C設(shè)置在硅襯底63C上方并在納米管元件65下方。第一和第二導(dǎo)電元件70C和 75C分別部分地位于絕緣體層62C和納米管元件65的之上。第一導(dǎo)電元件70C在重疊區(qū)域80C中與納米管元件65重疊，并且鈍化層64設(shè)置在導(dǎo)電元件70C和75C以及納米管元件65之上?？墒褂萌鐖D1A-1B以及2A-2I所示的材料和方法來制作所述實施方式。以下更詳細地描述制作雙端納米管開關(guān)元件和包含該開關(guān)的器件的進一步細節(jié)。以下還描述若干附加實施方式及其制作方法。本文所述的實施方式中的多個示出雙端納米管開關(guān)，其中熱管理通過將納米管元件與導(dǎo)電元件重疊受控重疊長度來實現(xiàn)。然而，除此以外或作為替代，應(yīng)該理解本文所述的實施方式還可通過其它技術(shù)進行熱管理。本文所述的實施方式具有共同的納米管制品特征，該納米管制品具有排列成與兩個端子中每個的至少一部分重疊的至少一個納米管?？蓪δ承┹^佳實施方式進行熱和/或電管理或工程設(shè)計以增強開關(guān)的一個或多個特性。例如，在某些實施方式中，納米管與一個端子重疊，形成近歐姆性接觸，并與另一端子重疊受控重疊長度。在某些實施方式中，可對開關(guān)中的一種或多種材料進行選擇，諸如納米管、導(dǎo)電元件、絕緣體層和/或其中在許多較佳實施方式中可包括共聚物或混合層的鈍化層，以增強納米管元件中的熱累積。與雙端納米管開關(guān)實施方式的端子中至少一個電連通的刺激電路可用于將開關(guān)從相對較高電阻的“擦除”或“打開”狀態(tài)變成相對較低電阻的“編程”或“閉合”狀態(tài)。該電路還可用于測量兩個端子之間的電阻，并在非破壞性讀出(NDRO)操作中確定開關(guān)狀態(tài)?！龇无k2-立好賊W棘在雙端納米管開關(guān)的實施方式中，其中熱管理通過以諸如受控重疊長度的指定幾何關(guān)系來安排納米管元件和導(dǎo)電元件來實現(xiàn)，對該關(guān)系的準(zhǔn)確控制可增強開關(guān)的性能。非易失性2-端子納米管開關(guān)Q-NTS)的某些特性可以是受控重疊長度的的函數(shù)，例如圖IB 所示的開關(guān)10’的區(qū)域40’。將描述用于制作指定幾何結(jié)構(gòu)的受控重疊長度的若干方法。 也將描述若干附加實施方式及其制作方法。在某些實施方式中，受控重疊長度是導(dǎo)電元件的尺寸，例如導(dǎo)電元件的寬度或厚度。一般而言，可使用本文所述的技術(shù)來制作l-150nm、較佳的15-50nm之間的重疊長度。為了在納米管元件與導(dǎo)電元件之間制作受控重疊長度，某些方法使用具有水平取向的納米管元件以及良好控制的蝕刻密度和溫度下的定時蝕刻的較佳制作方法。該方法使納米管元件將與導(dǎo)電元件接觸的受控長度暴露。該長度對應(yīng)于圖IB中的受控重疊長度 40’，雖然特定實施方式或多個實施方式可在納米管元件與導(dǎo)電元件之間具有與圖IB所示不同的幾何關(guān)系。其它方法使用具有水平取向的納米管元件以及良好受控膜厚的側(cè)壁隔片的較佳制作方法，其中在定義納米管元件以暴露該元件的將與導(dǎo)電元件重疊的受控長度之后將該隔片移除。該長度對應(yīng)于圖IB的受控重疊長度40’，雖然特定實施方式或多個實施方式可在納米管元件與導(dǎo)電元件之間具有與圖IB所示不同的幾何關(guān)系。其它方法使用基于光刻的較佳制作方法，其中納米管元件順應(yīng)一個或多個導(dǎo)電元件的水平特征以及在某些情形中還順應(yīng)其垂直特征。在納米管元件順應(yīng)水平特征的情形中，元件被設(shè)置并光刻圖形化成與一個導(dǎo)電元件重疊受控重疊長度。該長度對應(yīng)于圖IB的受控重疊長度40’，雖然在本實施方式中，納米管元件與導(dǎo)電元件可具有不同的幾何關(guān)系。 在納米管元件還順應(yīng)導(dǎo)電元件的垂直特征的情形中，納米管元件可在由該特征的厚度限定的長度上與導(dǎo)電元件的垂直特征接觸，并且可在光刻限定的長度上與水平特征接觸。垂直和水平長度一起限定了對應(yīng)于圖IB中長度40’的受控重疊長度，雖然特定實施方式或多個實施方式可在納米管元件與導(dǎo)電元件之間具有與圖IB所示不同的幾何關(guān)系。圖7示出制作2-TNS以及基于2-TNS的器件的一般過程。圖7是制作本發(fā)明較佳實施方式的基本方法800的高層次流程圖。2-TNS可以通過首先設(shè)置初始結(jié)構(gòu)(步驟802) 來制作，以后納米管元件和有可能的導(dǎo)電元件將在該初始結(jié)構(gòu)上形成。在簡單實施方式中， 初始結(jié)構(gòu)是隨后可在其上形成2-TNS的所有元件的襯底。在某些實施方式中，初始結(jié)構(gòu)是以器件級定義的部分制作、平坦化的半導(dǎo)體結(jié)構(gòu)，它具有在晶體管端子與所得部分制作的半導(dǎo)體結(jié)構(gòu)的平坦化表面之間提供導(dǎo)電路徑的金屬填充通孔(接線柱)。在某些實施方式中，初始結(jié)構(gòu)包括兩個導(dǎo)電元件。在某些實施方式中，初始結(jié)構(gòu)甚至包括并未形成納米管元件的納米結(jié)構(gòu)物。一般而言，還未具有所定義的納米管元件的結(jié)構(gòu)可被視為初始結(jié)構(gòu)?！俺跏冀Y(jié)構(gòu)”并非旨在作為限制術(shù)語而是作為2-TNS制作的參考點。2-TNS可通過之后設(shè)置中間結(jié)構(gòu)(步驟804)來制作。在某些實施方式中，中間結(jié)構(gòu)表征為在初始結(jié)構(gòu)(步驟802中提供)的表面上具有所定義的納米管元件。如下進一步描述的，在某些實施方式中，中間結(jié)構(gòu)具有與一個導(dǎo)電元件重疊并近歐姆性接觸的納米管元件。在某些實施方式中，中間結(jié)構(gòu)具有與導(dǎo)電元件重疊受控重疊長度的納米管元件。例如，該長度可以在l-150nm的范圍內(nèi)。“中間結(jié)構(gòu)”并非旨在作為限制術(shù)語而是作為2-TNS 制作的參考點。2-TNS可通過最后設(shè)置最終結(jié)構(gòu)(步驟806)來制作。在某些實施方式中，最終結(jié)構(gòu)是完成制作的2-TNS。該2-TNS可用于如以下進一步描述的配線的非易失性隨機存取存儲器陣列中。最終結(jié)構(gòu)的某些實施方式可包括存儲器陣列等距(on-pitch)電路、外圍和其它電路配線、芯片鈍化、輸入和輸出墊(pad)；這些特征及其制作并未示出，因為它們使用了公知的工業(yè)制作方法?！白罱K結(jié)構(gòu)”并非旨在作為限制術(shù)語而是作為2-TNS的制作的參考點ο使用受控蝕刻制作2-TNS的方法可使用如圖8A-8F所示的定時蝕刻方法來制作圖:3B所示的實施方式。參照圖8A， 較佳的方法在底層結(jié)構(gòu)(未示出)上沉積一層絕緣體1000。通孔1010中的導(dǎo)電元件1005 在納米結(jié)構(gòu)物1015與絕緣體1000下方的導(dǎo)體(未示出)之間形成導(dǎo)電路徑。絕緣體1000 和導(dǎo)電元件1005分別對應(yīng)于圖;3B中的絕緣體915和導(dǎo)電元件935。絕緣體1000可以是 SixNy、Al2O3或其它合適的絕緣材料，例如具有在5-200nm范圍內(nèi)的厚度，使用公知的產(chǎn)業(yè)技術(shù)沉積在平坦表面(未示出)上。然后，較佳的方法如圖8A所示地沉積并圖形化絕緣體 1020，例如5-50nm厚的Si02。使用公知的產(chǎn)業(yè)技術(shù)來圖形化絕緣體1020。所得到的組件可被視為初始結(jié)構(gòu)。然后，較佳的方法使用絕緣體1020作為掩模來形成并圖形化納米結(jié)構(gòu)物1015，從而形成如圖8B所示的納米管元件1025。形成并圖形化納米結(jié)構(gòu)物的以形成納米管元件的方法在所結(jié)合的專利文獻中有描述。然后，如圖8C所示，較佳的方法選擇性地對絕緣體 1020進行受控的各向同性蝕刻。絕緣體1020的橫向和垂直尺寸通過該受控蝕刻得以減小， 從而移除絕緣體區(qū)域1030。這取決于蝕刻的特征，例如將絕緣體1020的尺寸在所有方向上減小l-150nm。這使納米管元件1025在區(qū)域1050中露出例如在l_150nm范圍內(nèi)的受控長度1035，該長度對應(yīng)于絕緣體1040的減小尺寸，如圖8D所示。然后，較佳方法沉積如圖8E所示的導(dǎo)體1045，使導(dǎo)體1045與納米管元件1025的暴露區(qū)域1050接觸。導(dǎo)體1045可具有在5-500nm范圍內(nèi)的厚度，并且可由諸如Ru、Ti、Cr、 Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn的金屬、以及其它合適金屬、及其組合構(gòu)成?？梢允褂弥T如TiAu、TiCu、TiPd, PbIn^P Tiff的金屬合金、包括CNT自身(例如單壁、多壁和 /或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN、CoSix和TiSix的導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)來圖形化導(dǎo)體1045以提供如圖8F所示的導(dǎo)電元件1055。導(dǎo)電元件1055與納米管元件1025在暴露區(qū)域1050重疊。如圖8F所示的受控重疊長度1035在例如l-150nm的范圍內(nèi)，并且對應(yīng)于如圖1所示的受控重疊長度40，盡管在本實施方式中納米管元件1025和導(dǎo)電元件1055具有不同的幾何關(guān)系。圖8F所示的結(jié)構(gòu)可被視為最終結(jié)構(gòu)。該結(jié)構(gòu)可被包括在以下更詳細描述的其它器件中。可以使用如圖9A-9C所示的定向蝕刻方法來采取實現(xiàn)如圖8D所示的中間結(jié)構(gòu)的不同手段。圖9A示出如圖8A所示的初始結(jié)構(gòu)，它通過使用公知產(chǎn)業(yè)技術(shù)包括納米結(jié)構(gòu)物 1115并且還包括諸如硅的共形犧牲層1122。層1122的厚度是良好控制的，并且可例如在 l-150nm范圍內(nèi)。使用厚度控制的較佳方法是因為在后續(xù)步驟中，共形犧牲層1122的膜厚將確定納米管元件與導(dǎo)電元件之間的受控重疊長度。圖9A的組件可被視為初始結(jié)構(gòu)。然后，較佳方法使用諸如RIE的公知產(chǎn)業(yè)技術(shù)來定向蝕刻共形犧牲層1122，留下側(cè)壁區(qū)域1130，如圖9B所示。然后，較佳方法使用絕緣體1120和側(cè)壁隔片1130 —起作為掩模來圖形化納米結(jié)構(gòu)物1115。這形成如圖9B所示的納米管元件1125。沉積并圖形化納米結(jié)構(gòu)物以形成納米管元件的方法在所結(jié)合的專利文獻中有描述。然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)來蝕刻(移除)剩余的側(cè)壁隔片1130，在區(qū)域 1150中露出納米管元件1125，如圖9C所示。在工藝的此時，如圖9C所示的中間結(jié)構(gòu)對應(yīng)于如圖8D所示的中間結(jié)構(gòu)。絕緣體1000和1100、導(dǎo)電元件1005和1105、納米管元件1025和 1125、絕緣體1040和1120以及受控重疊長度1035和1135分別彼此對應(yīng)。該方法如相對于圖8E和8F所述地繼續(xù)，以形成如圖8F所示的非易失性2-端子納米管開關(guān)(2-TNQ 1070。圖10A-10I示出使用定時蝕刻工藝來在納米管元件與導(dǎo)電元件之間形成受控重疊區(qū)域來制造它的另一實施方式和方法。初始結(jié)構(gòu)1600如圖IOA所示地創(chuàng)建或提供，它包括可以是硅或任何適當(dāng)材料(或材料組合)的襯底1602。沉積在襯底1602上的絕緣體 1604可從氮化硅或任何適當(dāng)材料制得。將金屬塞1608設(shè)置在襯底1602和絕緣體1604的一部分中，使得其上表面與絕緣體1604近似齊平。將納米結(jié)構(gòu)物1610施加到結(jié)構(gòu)1600，形成中間結(jié)構(gòu)1612，如圖IOB所示。施加納米結(jié)構(gòu)物1610的方法在所結(jié)合的專利文獻中有描述，并且以下出于簡潔目的不再贅述。將氧化物層1614施加到圖IOB的中間結(jié)構(gòu)1612，形成圖IOC中的中間結(jié)構(gòu)1616。 將光刻膠涂層(resist coat) 1618施加到中間結(jié)構(gòu)1616并圖形化，留下如圖IOD所示的中間結(jié)構(gòu)1620。在結(jié)構(gòu)1620中，納米結(jié)構(gòu)物1610的區(qū)域1619被暴露。然后，對中間結(jié)構(gòu) 1620實施干蝕刻工藝以移除暴露的納米結(jié)構(gòu)物區(qū)域1619，形成納米管元件1650。然后，移除剩余的光刻膠，形成如圖IOE所示的中間結(jié)構(gòu)1622。對中間結(jié)構(gòu)1622實施濕蝕刻工藝以移除氧化物層1614的一部分(如圖IOE中虛線所示)，留下剩余的氧化物16 和暴露的納米管元件區(qū)域16沈。區(qū)域16 具有例如l_150nm的長度。圖IOF示出中間結(jié)構(gòu)16觀。如圖IOG所示，在中間結(jié)構(gòu)16 上沉積導(dǎo)電材料1630。將光刻膠1632沉積在導(dǎo)電材料1630上并圖形化以在所暴露的納米管元件區(qū)域16 上方留下光刻膠1632的區(qū)域， 由此形成中間結(jié)構(gòu)1634。對導(dǎo)電材料1630和光刻膠1632實施適當(dāng)?shù)奈g刻工藝，留下剩余的導(dǎo)電元件1636。導(dǎo)電元件1636在區(qū)域1638與納米管元件1650重疊，以形成中間結(jié)構(gòu) 1640，如圖IOH所示。將在某些實施方式中可由共聚物或其它材料混合物構(gòu)成的層1642施加到可以是金屬間電介質(zhì)(intermetal dielectric)的中間結(jié)構(gòu)1640，形成如圖IOG所示的最終結(jié)構(gòu) 1644。注意，絕緣層1604可用作鈍化層預(yù)密封(preseal)。使用光刻來制作2-TNS的方法圖11A-11C示出了不依賴于受控蝕刻但卻使用光刻技術(shù)來形成受控接觸重疊區(qū)域的方法。在圖11A-11C示出了使用光刻技術(shù)制作圖4的實施方式的方法。參照圖11A，較佳方法在襯底沈00上沉積導(dǎo)電元件沈05和沈10并對其進行圖形化。襯底沈00可包括半導(dǎo)體器件、多晶硅柵極和用于與其它層接觸的互連、金屬配線層和接線柱。導(dǎo)電元件2605 和沈10可具有在5-500nm范圍內(nèi)的良好控制的厚度，并且可由諸如Ru、Ti、Cr、Al、Au、Pd、 Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn的金屬、以及其它合適金屬、及其組合構(gòu)成。可以使用諸如TiAu、TiCu、TiPd、PWn、和TiW的金屬合金、包括CNT自身(例如單壁、多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiNJalC0Sij^n TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。圖形化導(dǎo)電元件沈05和沈10的較佳方法可以使用公知的光刻技術(shù)和/或公知的蝕刻技術(shù)，諸如反應(yīng)離子蝕刻(RIE)。然后，仍然參照圖11A，較佳方法使用公知的制作技術(shù)來沉積和平坦化絕緣體沈22。絕緣體沈22填充導(dǎo)電元件沈05和沈10之間的區(qū)域。然后，仍然參照圖11A，較佳方法在接觸元件沈05和沈10以及絕緣體沈22上共形地沉積納米結(jié)構(gòu)物沈15。施加納米結(jié)構(gòu)物沈15的方法在所結(jié)合的專利參考文獻中有描述，并且在此出于簡潔起見不再贅述。圖 IlA中的組件可被視為初始結(jié)構(gòu)。然后，較佳方法使用公知的半導(dǎo)體工業(yè)制造方法來在納米結(jié)構(gòu)物沈15上沉積、圖形化和對齊光刻層沈20，如圖IlB所示。經(jīng)圖形化的光刻層沈20和導(dǎo)電元件沈10的相對對齊確定了納米管元件與導(dǎo)電元件之間的受控重疊長度，如以下進一步描述。圖IlB可被視為中間結(jié)構(gòu)。然后，較佳方法使用經(jīng)圖形化的光刻層沈20作為掩模來圖形化納米結(jié)構(gòu)物沈15。 這可形成如圖lie所示的納米管沈25，并完成對應(yīng)于圖4所示的開關(guān)2500的雙端開關(guān)沈70 的制作。然后，較佳方法使用諸如Si02、SixNy、Al203的公知絕緣體和半導(dǎo)體制造中使用的其它公知絕緣體來沉積保護絕緣層(未示出)。2-TNS沈70包括與導(dǎo)電元件沈50頂部重疊的納米管元件沈25，形成近歐姆性接觸。納米管元件沈25在受控重疊長度沈40上與導(dǎo)電元件沈10重疊，該長度在例如l-150nm 長度范圍內(nèi)。重疊長度沈40由經(jīng)圖形化的光刻層沈20相對于導(dǎo)電元件沈10的對齊而確定。圖5的實施方式可通過使用光刻技術(shù)和共形納米管元件來制作，如圖12A-13所示。參照圖12A，較佳方法在襯底2300上沉積導(dǎo)電元件2305和2310并對其進行圖形化。 襯底2300可包括半導(dǎo)體器件、多晶硅柵極和用于與其它層接觸的互連、金屬配線層和接線柱。元件2305和2310可具有在5-500nm范圍內(nèi)的良好控制的厚度，并且可由諸如Ru、Ti、 Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn的金屬、以及其它合適金屬、及其組合構(gòu)成。 可以使用諸如TiAu、TiCu、TiPd、PbIn、和TiW的金屬合金、包括CNT自身(例如單壁、多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN、CoSix和TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。圖形化導(dǎo)電元件2305和 2310的較佳方法可以使用公知的光刻技術(shù)和公知的蝕刻技術(shù)，諸如反應(yīng)離子蝕刻(RIE)。然后，仍然參照圖12A，較佳方法在導(dǎo)電元件2305和2310上共形地沉積納米結(jié)構(gòu)物2315，從而與元件2305和2310的上表面和側(cè)表面以及襯底2300的上表面的一部分重疊。形成和圖形化納米結(jié)構(gòu)物的方法在所結(jié)合的專利參考文獻中有描述。圖12A所示的組件可被視為初始結(jié)構(gòu)。然后，較佳方法使用公知的半導(dǎo)體工業(yè)制造方法來在納米結(jié)構(gòu)物2315上沉積、圖形化和對齊光刻層2320，如圖12B所示。經(jīng)圖形化的光刻層2320和導(dǎo)電元件2310的相對對齊確定了納米元件與導(dǎo)電元件2310之間的受控重疊長度，如以下進一步描述。圖12B所示的組件可被視為中間結(jié)構(gòu)。然后，較佳方法使用經(jīng)圖形化的光刻層2320作為掩模來圖形化納米結(jié)構(gòu)物2315。這可形成如圖13所示的納米管2325，并完成對應(yīng)于圖5所示的開關(guān)2200的雙端納米管開關(guān)2370的制作。然后，較佳方法使用諸如Si02、SiN、Al203和半導(dǎo)體制造中所使用的其它公知絕緣體的公知絕緣體來沉積保護絕緣層(未示出)。如上相關(guān)于圖5所述，納米管元件2325在區(qū)域2350中與導(dǎo)電元件2310重疊該區(qū)域由側(cè)壁重疊區(qū)域2340 (具有與導(dǎo)電元件2310的厚度Tl大致相同的長度)和受控的重疊長度2345(例如l-150nm)來定義。在圖12A-13所示的實施方式中，納米管元件2325與導(dǎo)電元件2310的兩個表面重疊的總長度定義了受控重疊區(qū)域。然而，在其它實施方式中，納米管元件2325實際上可與導(dǎo)電元件2310的兩個以上表面接觸以定義受控的重疊區(qū)域，該區(qū)域的長度可影響所得到的2-TNS開關(guān)的一個或多個電特性。賺肺辦2-立好賊W棘雖然上述實施方式是相對密集的2_TNS(即在較小面積上制作多個)，但是更密集的可縮放的非易失性納米管雙端開關(guān)是有可能的。制作密集開關(guān)的某些方法使用較佳制作方法來制作相框結(jié)構(gòu)(picture frame structure)，這可提供用于許多用途的密集2-TNS。制作密集開關(guān)的其它所述方法使用具有垂直定向的納米管元件的較佳制作方法。 在這些方法中，導(dǎo)電元件之間的間距由膜厚而非光刻裝置來控制?？梢瞥?或可犧牲)膜的厚度用于定義垂直取向的納米管元件與導(dǎo)電元件之間的受控重疊長度?；蛘撸瑢?dǎo)電元件自身的厚度定義受控重疊長度。制作相框設(shè)計2-TNS的方法提供相對密集的2-TNS的實施方式是相框設(shè)計。相框設(shè)計具有可與定義各個技術(shù)代的金屬基本原則(metal ground rule)成比例縮放的對稱特征。納米管三端結(jié)構(gòu)的相框設(shè)計技術(shù)在2004年6月 9 日提交的題為“Non-volatile Electromechanical Field Effect Devices and Circuits using Same and Methods of Manufacturing Same 易失j"生機電場效應(yīng)器件和使用該器件的電路及其制造方法)，，的美國專利申請No. 10/864，186和2004 ip 9 ^ 8 011 !! "Patterned Nanoscopic Articles and Methods of Making the Same (圖形化納米尺度制品及其制造方法)”的美國專利申請No. 10/936，119中有描述。以下相對于圖14A-14J進一步描述非易失性納米管雙端開關(guān)的相框設(shè)計示例。參照圖14A，較佳方法在底層結(jié)構(gòu)(未示出)上沉積絕緣體1800。通孔1810中的導(dǎo)電元件1805在納米結(jié)構(gòu)物1815與絕緣體1800下方的導(dǎo)體(未示出)之間形成導(dǎo)電路徑。在這點上，該初始結(jié)構(gòu)與圖3B所示的結(jié)構(gòu)的一部分相似。例如，圖14A中的絕緣體 1800和導(dǎo)電元件1805分別對應(yīng)于圖:3B中的絕緣體915和導(dǎo)電元件935。然而在本實施方式中，與處于納米管元件的一端不同，導(dǎo)電元件1805被設(shè)計成處于如下進一步描述的相框開關(guān)的中心。絕緣體1800可以是例如使用公知產(chǎn)業(yè)技術(shù)沉積在平坦表面(未示出)上的厚度在5-200nm范圍內(nèi)的SiN、Al203或其它合適絕緣材料。圖14A所示的組件可被視為初始結(jié)構(gòu)。然后，較佳方法如圖14B所示地沉積并圖形化可任選導(dǎo)電元件1807。可任選元件 1807可在納米結(jié)構(gòu)物1815與導(dǎo)電元件1805之間提供具有改善電阻的近歐姆性接觸?？扇芜x元件 1807 可以是諸如 Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn 的金屬、以及其它合適金屬、及其組合?？梢允褂弥T如TiAu、TiCu, TiPd, I3Wn、和TiW的金屬合金、包括CNT自身(例如單壁、多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN、 CoSi,* TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。然后，較佳方法沉積并圖形化厚度為5-50nm的諸如SW2的絕緣體1820，例如圖 14C所示?？墒褂霉a(chǎn)業(yè)技術(shù)對絕緣體1820進行圖形化。然后，較佳方法沉積并圖形化諸如硅的共形犧牲層1822，如圖14D所示。層1822 具有使用公知產(chǎn)業(yè)技術(shù)控制的諸如在l-150nm范圍內(nèi)的良好控制的厚度。使用厚度控制的較佳方法是因為共形犧牲層1822的厚度將確定后續(xù)工藝中的納米管元件與導(dǎo)電元件之間的受控重疊長度。然后，較佳方法使用諸如RIE的公知產(chǎn)業(yè)方法來定向蝕刻共形犧牲層1822，從而例如留下如圖14E所示的側(cè)壁區(qū)域1830。然后，較佳方法使用絕緣體1820和側(cè)壁1830作為掩模來圖形化納米結(jié)構(gòu)物1815， 從而形成如圖14F所示的納米管元件1825。圖形化納米結(jié)構(gòu)物以形成納米管元件的方法在所結(jié)合的專利文獻中有描述。然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)來蝕刻(移除)剩余的側(cè)壁隔片1830，從而露出區(qū)域1835中的納米管元件1825，如圖14G所示。然后，較佳方法沉積如圖14H所示的導(dǎo)體1845。導(dǎo)體1845與納米管元件1825的暴露區(qū)域1835重疊，如圖14H所示。導(dǎo)體1845可以具有在5-500nm范圍內(nèi)的厚度，并且可由諸如 Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn 的金屬、以及其它合適金屬、及其組合構(gòu)成。可以使用諸如TiAu、TiCu、TiPd、PbIn、和TiW的金屬合金、包括CNT自身(例如單壁、多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN, CoSix和 TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。圖 14B-14H所示的組件可被視為中間結(jié)構(gòu)。然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)來圖形化導(dǎo)體1845以形成如圖141所示的導(dǎo)電元件1855。導(dǎo)電元件1855以受控重疊長度1860在暴露區(qū)域1835中與納米管元件1825重疊。重疊長度I860在例如l-150nm的范圍內(nèi)。雖然本實施方式在導(dǎo)電元件與納米管開關(guān)之間具有不同的幾何關(guān)系，但是受控重疊長度1860對應(yīng)于圖IB所示的長度40’。圖141示出包括底層襯底(未示出)上的支承絕緣體1800和通孔1810中的導(dǎo)電元件1805的相框2-TNS 1870的橫截面。圖14J示出對應(yīng)于圖141所示的橫截面的開關(guān) 1870的平面圖。可以看到導(dǎo)電元件1855與納米管元件1825的外圍或外邊緣重疊，且可以看到導(dǎo)電元件1807與納米管元件1825的中心區(qū)域重疊。如圖141和14J所示的實施方式可被視為最終結(jié)構(gòu)。相框2-TNS結(jié)構(gòu)因其密度、可縮放以及對稱性而具有許多潛在用途。除了可以用于存儲器(例如非易失性隨機存取存儲器)單元，相框非易失性雙端納米管開關(guān)可例如用作金屬層之間的可編程并可重新編程的熔絲/反熔絲開關(guān)和/或用于可重新配置的配線， 如以下更詳細描述的。將薄膜技術(shù)用于制造密集2-TNS的方法圖15A-15N示出垂直取向的2-TNS對的制作。參照圖15A，較佳方法在底層結(jié)構(gòu) (未示出)上沉積諸如SiA的絕緣層1200。在相應(yīng)的通孔1210A和1210B中設(shè)置導(dǎo)電元件 1205A 和 1205B。然后，較佳方法沉積如圖15A所示的絕緣體1212，它可以是例如使用公知產(chǎn)業(yè)技術(shù)沉積在絕緣體1200表面上、厚度在2-200nm范圍內(nèi)的SiN、Al2O3或其它合適絕緣材料。 絕緣體1212的厚度用于定義諸如導(dǎo)電元件1205A和在后續(xù)工藝步驟中沉積的導(dǎo)電元件之間的間隔。通過使用受控沉積層厚來定義導(dǎo)電元件之間的間隔可比使用光刻更加準(zhǔn)確。然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)沉積如圖15A所示的厚度在l-150nm范圍內(nèi)的諸如硅的犧牲層1215。使用厚度控制的較佳方法是因為犧牲層1215的厚度將在后續(xù)工藝中確定納米管元件與導(dǎo)電元件之間的受控重疊長度。如圖15A所示的組件可被視為初始結(jié)構(gòu)。然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)來圖形化犧牲層1215，形成如圖15B所示的犧牲絕緣體1220。然后，較佳方法沉積附加絕緣材料并平坦化以將犧牲絕緣體1220嵌入絕緣體 1225中，如圖15C所示?？沙练e非共形絕緣層并使用諸如RIE的定向蝕刻來深蝕刻，其中犧牲絕緣體1220表面充當(dāng)蝕刻阻擋。所得表面無需很平以保持犧牲絕緣體1220的厚度控制。然后，較佳方法圖形化并定向蝕刻犧牲絕緣體1220，如圖15D所示。這些方法形成犧牲絕緣體1230并定向蝕刻絕緣體1225，從而選擇性地在絕緣體1200表面停止。這些方法使導(dǎo)電元件1205A和1205B露出并留下開口 1245?？梢允褂美玑槍Φ讓咏^緣體1200 和導(dǎo)電元件1205而選擇的諸如RIE的定向蝕刻。然后，如圖15E所示，較佳方法使用在所結(jié)合的專利文獻中描述的方法沉積共形納米結(jié)構(gòu)物1235。然后，較佳方法在納米結(jié)構(gòu)物1235上沉積共形保護絕緣體1M0，如圖15F所示。 保護絕緣體1240可使用SiN、Al2O3或者其它合適絕緣材料。然后，較佳方法使用例如TEOS來沉積絕緣體1250，如圖15G所示。TEOS通過使用公知產(chǎn)業(yè)技術(shù)來沉積并填充開口 1245。SiO2是可用于該目的的絕緣體的另一示例。然后， 較佳方法使用公知產(chǎn)業(yè)技術(shù)對絕緣體1250進行平坦化，如圖15H所示。這使保護絕緣體 1240的區(qū)域露出。然后，較佳方法選擇性地移除保護絕緣體1240的暴露部分。可以使用諸如RIE的定向蝕刻，得到如圖151所示的結(jié)構(gòu)。然后，較佳方法用于使用例如灰化(ashing)或者如所結(jié)合專利文獻中所述的其它適當(dāng)技術(shù)來移除納米結(jié)構(gòu)物1235的暴露區(qū)域。圖15J示出具有垂直取向的納米管元件 1255的所得結(jié)構(gòu)。然后，較佳方法移除犧牲絕緣體區(qū)域1230，如圖1 所示。這使區(qū)域1260在垂直取向的納米管元件1255的末端露出。該區(qū)域的長度由所移除的犧牲絕緣體1230的厚度定義。然后，較佳方法沉積如圖15L所示的導(dǎo)體1265。導(dǎo)體1265與納米管元件1255的暴露區(qū)域重疊。導(dǎo)體1265具有在5-500nm范圍內(nèi)的厚度，并且可由諸如Ti、Cr、Al、Au、Pd、 Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn的金屬、以及其它合適金屬、及其組合構(gòu)成?？梢允褂弥T如 TiAu, TiCu, TiPd, PbIn^P TiN 等的金屬合金。
32
然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)來圖形化導(dǎo)體1265以形成如圖15M所示的導(dǎo)電元件1270A和1270B。元件1270A和1270B分別與納米管元件1255的末端重疊各自的受控重疊長度1280A和1280B。這些長度在例如l_150nm范圍內(nèi)。導(dǎo)電元件1270A和1205A之間的受控間距1285由絕緣體1212的厚度確定，如相關(guān)于圖15A所述的。圖15B-15M的組件可被視為中間結(jié)構(gòu)。然后，如圖15N所示，較佳方法使用導(dǎo)電元件1270A和1270B作為掩模層來進行針對絕緣體1225和絕緣體1240選擇的絕緣體1250的定向蝕刻。該蝕刻創(chuàng)建開口 1四0，并在絕緣體1240的表面停止。然后，再次使用導(dǎo)電元件1270A和1270B作為掩模層來進行針對絕緣體1250和絕緣體1200選擇的絕緣體1240的蝕刻。然后，將導(dǎo)電元件1270A和1270B 再次用作對納米管元件1255的暴露區(qū)域作選擇性蝕刻的掩模。該蝕刻形成兩個獨立的垂直定向的納米管元件片段1255A和1255B。導(dǎo)電元件1205A和1205B與相應(yīng)的納米管元件片段1255A和1255B重疊，形成近歐姆性接觸，并在片段與絕緣體1200下方的對應(yīng)觸點 (未示出)之間形成導(dǎo)電路徑。這形成了如圖15N所示的鏡像非易失性2-端子納米管開關(guān) (2-TNS) 1295A和1295B。圖15N所示的組件可被視為最終結(jié)構(gòu)。垂直取向鏡像非易失性2-端子納米管開關(guān)Q-TNS)U95A和U95B包括導(dǎo)電元件 1270A和1270B，這些元件與對應(yīng)的納米管元件片段1255重疊對應(yīng)的受控重疊長度U80A 和1280B。雖然本實施方式的幾何結(jié)構(gòu)在許多方面與圖IB所示的不同，但是長度U80A和 1280B對應(yīng)于圖IB所示的受控重疊長度40，。制作密集2-TNS的另一種方法使用采用垂直取向納米管元件的較佳制作方法，其中納米管元件與導(dǎo)電元件之間的受控重疊長度通過選擇性地掩蔽凹槽的側(cè)壁區(qū)域(也可稱為凹面)來確定。Bertin等人的美國專利No. 5，096，849示教了選擇性掩蔽凹槽側(cè)壁區(qū)域的制作方法，并且在此已經(jīng)采用該方法來控制受控重疊長度。垂直取向的納米管元件可用于形成可能更密集的2-TNS，并且可制成如下進一步描述的對。參照圖16A，較佳方法在襯底觀00上沉積并圖形化導(dǎo)體觀05。襯底觀00可包括半導(dǎo)體器件、多晶硅柵極和用于與其它層接觸的下述互連、金屬配線層和接線柱。導(dǎo)體觀05 可具有在5-500nm范圍內(nèi)的良好控制的厚度，并且可由諸如Ru、Ti、Cr、Al、Au、Pd、Ni、W、 Cu,Mo,Ag>In,Ir,Pb,Sn的金屬、以及其它合適金屬、及其組合構(gòu)成?？梢允褂弥T如TiAu、 TiciuTiPcUI3Wn、和TiW的金屬合金、包括CNT自身(例如單壁、多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN, CoSij^P TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。圖形化導(dǎo)體觀05的較佳方法可以使用公知的光刻技術(shù)和/或公知的蝕刻技術(shù)，諸如反應(yīng)離子蝕刻(RIE)。然后，較佳方法沉積并平坦化絕緣體觀10，使得絕緣體觀10和導(dǎo)體觀05的表面共面，如圖16A所示。由襯底觀00支承的絕緣體觀10可具有例如在5-500nm范圍內(nèi)的厚度， 并且可使用Si02、SiN、Al2O3或其它合適絕緣材料的一個或多個介電層。然后，較佳方法沉積絕緣體觀15。絕緣體觀15可具有在5-500nm范圍內(nèi)的厚度， 如圖16A所示，并且可由Si02、SiN、Al203或其它合適絕緣材料構(gòu)成。絕緣體觀15的厚度控制了導(dǎo)體觀05的上表面與沉積在絕緣體觀15上表面上的第二導(dǎo)體的下表面之間的間隔， 如以下進一步描述。然后，仍然參照圖16A，較佳方法在絕緣體觀15上沉積導(dǎo)體層觀20。導(dǎo)體層觀20通過使用良好控制的沉積厚度而具有在例如5-500nm范圍內(nèi)的厚度Tl，并且可由諸如Ru、 Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn的金屬、以及其它合適金屬、及其組合構(gòu)成?？梢允褂弥T如TiAu、TiCu、TiPd、PbIn、和TiW的金屬合金、包括CNT自身(例如單壁、 多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN, CoSix和TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。圖28A可被視為初始結(jié)構(gòu)。然后，較佳方法在導(dǎo)體觀20上沉積并圖形化掩模層觀25，如圖16B所示。掩模層觀25可以是例如光刻層，并且可通過使用半導(dǎo)體工業(yè)中公知的方法來圖形化。然后，較佳方法移除(蝕刻)導(dǎo)體層觀20的暴露部分，得到如圖16C所示的導(dǎo)體觀30。諸如RIE的公知蝕刻方法可用于定義導(dǎo)體觀30。然后，較佳方法沉積并平坦化絕緣體觀35，使得絕緣體觀35的上表面和導(dǎo)體觀30 的上表面共面，如圖16D所示。絕緣體觀35可由Si02、SiN, Al2O3或其它合適絕緣材料構(gòu)成。或者，可使用在該工藝的本步驟中不引入絕緣體觀35平坦化的結(jié)構(gòu)。然而，本步驟中的平坦化可方便后續(xù)工藝步驟。然后，較佳方法沉積并圖形化掩模層觀40，形成如圖16E所示的開口觀45。開口 2845對應(yīng)于垂直凹槽位置，以在后續(xù)工藝步驟中用于制作通過直接在導(dǎo)電元件上沉積納米管元件來形成垂直非易失性納米管雙端開關(guān)。然后，較佳方法定向蝕刻導(dǎo)體觀30、定向蝕刻絕緣體觀15以及直接蝕刻導(dǎo)體 2805，并在襯底觀00的表面上停止以形成如圖16F所示的凹槽觀60?？墒褂萌魏芜m當(dāng)?shù)亩ㄏ蛭g刻制作方法來形成凹槽觀60，例如可使用反應(yīng)離子蝕刻(RIE)。形成凹槽觀60的方法將導(dǎo)體觀30分隔成兩個導(dǎo)電元件2850A和^50B。形成凹槽觀60的方法還將導(dǎo)體觀05 分隔成兩個導(dǎo)電元件和^55B。形成凹槽觀60的方法還在絕緣體觀15中形成對應(yīng)的凹槽開口。然后，較佳方法使用公知半導(dǎo)體制作技術(shù)來移除掩模層觀40，該層可以是光刻膠。 然后，較佳方法在凹槽觀60的底部和側(cè)壁上、導(dǎo)電元件和的上表面上以及絕緣體觀35的上表面上沉積共形納米結(jié)構(gòu)物觀65，如圖16G所示。沉積納米結(jié)構(gòu)物的方法在所結(jié)合的專利文獻中有描述。然后，較佳方法用例如TEOS的絕緣體觀70填充凹槽觀60，使絕緣體觀60的表面近似平坦化，如圖16H所示，這種結(jié)構(gòu)可按需由例如CMP來進一步平坦化。然后，較佳方法在凹槽區(qū)域的絕緣體觀70中蝕刻出開口 2875，如圖16L所示。這使納米結(jié)構(gòu)物觀65的底部區(qū)域露出。開口觀65不需要位于凹槽區(qū)中心，但是開口觀75不應(yīng)暴露納米結(jié)構(gòu)物觀65的側(cè)壁區(qū)域(部分)。蝕刻絕緣體TEOS或其它絕緣體的較佳方法是半導(dǎo)體工業(yè)中公知的。然后，使用較佳方法來使用例如灰化或者在所結(jié)合專利文獻中所述的其它適當(dāng)技術(shù)選擇性地移除開口觀75底部暴露的底部區(qū)域。這形成了垂直取向的納米結(jié)構(gòu)物片段 2865A和2865B，如圖161所示。然后，較佳方法使用例如TEOS的絕緣體來填充開口 2875，并且進行近似平坦化以得到近似平坦化的絕緣體2880，如圖16J所示，這種結(jié)構(gòu)可按需通過例如CMP來進一步平坦化。
在本工藝的此時，需要定義垂直取向的納米結(jié)構(gòu)物片段2865A和與對應(yīng)導(dǎo)電元件2850A和2850B之間的受控重疊長度?？梢允褂眠x擇性地掩蔽帶有垂直取向的納米結(jié)構(gòu)物的凹槽側(cè)壁區(qū)域(或凹入?yún)^(qū)域)的方法。Bertin等人的美國專利No. 5，. 096，849中描述了選擇性移除硅襯底中凹槽內(nèi)材料的現(xiàn)有技術(shù)工藝(制作方法)。如現(xiàn)有技術(shù)美國專利No. 5，096，849所述的對側(cè)壁具有包括絕緣體、納米結(jié)構(gòu)物和導(dǎo)體的凹槽的調(diào)整制作技術(shù)，較佳的制作方法如以下進一步描述地繼續(xù)進行。較佳方法定向蝕刻(例如使用RIE)平坦化的絕緣體觀80并移除絕緣體材料，直至導(dǎo)電元件觀的表面以下預(yù)定深度D1，如圖16K所示。這定義了剩余凹槽填充絕緣體觀85的上表面。還可使用較佳方法將納米結(jié)構(gòu)物片段2865A和的部分選擇性移除至Dl深度，形成納米管元件2890A和^90B。深度Dl分別相對于導(dǎo)電元件
和2850B上表面定義了被覆蓋(即受保護)的納米管元件2890A和的上邊緣。在某些實施方式中，RIE在同一步驟中同時移除絕緣材料以及納米結(jié)構(gòu)物片段的部分。然而，在納米結(jié)構(gòu)物部分未被RIE工藝完全移除的情況下，可使用較佳方法來使用例如灰化或所結(jié)合的專利文獻中所述的其它適當(dāng)技術(shù)來移除暴露的納米結(jié)構(gòu)物。納米結(jié)構(gòu)物和與導(dǎo)電元件和重疊由差值Tl-Dl定義的受控重疊長度。Tl在例如5-500nm的范圍內(nèi)，重疊長度Tl-Dl可在例如l-150nm的范圍內(nèi)。 圖16B-16K所示的組件可被視為中間結(jié)構(gòu)。然后，較佳方法移除剩余的絕緣體觀85，如圖16L所示?；蛘?，可添加附加絕緣體材料，并對該結(jié)構(gòu)進行平坦化(未示出)。圖16L所示的組件可被視為最終結(jié)構(gòu)。2-TNS 2895A和2895B是鏡像對。開關(guān)2895A包括與導(dǎo)電元件2855A —側(cè)的整個高度重疊以形成近歐姆性接觸的納米管元件^90A。納米管元件2890A與導(dǎo)電元件2850A重疊受控重疊長度^92A，該長度可在例如l-150nm的長度范圍內(nèi)并且由Tl-Dl定義。開關(guān)2895B包括與導(dǎo)電元件—側(cè)的整個高度重疊以形成近歐姆性接觸的納米管元件^90B。納米管元件 2890B與導(dǎo)電元件重疊受控重疊長度^92B，該長度可在例如l-150nm的長度范圍內(nèi)并且由Tl-Dl定義。雖然本實施方式的幾何形狀在許多方面與圖IB所示的不同，但是長度 2892A和2892B對應(yīng)于圖IB所示的受控重疊長度40，。制作密集2-TNS的另一種方法使用較佳制作方法，其中垂直取向納米管元件與導(dǎo)電元件之間的受控重疊長度由導(dǎo)電元件的厚度確定。該方法可得到改進的重疊長度控制和工藝簡化。該制作方法使用包括電接觸的第一和第二導(dǎo)體的導(dǎo)電元件。第一導(dǎo)體具有受控側(cè)壁厚度并在該厚度上與垂直取向納米管元件重疊。該厚度定義了受控重疊長度。第二導(dǎo)體形成與多個開關(guān)互連的配線層。垂直取向的納米管元件可形成可能更加密集的結(jié)構(gòu)并可被制成如以下進一步描述的對。參照圖17A，較佳方法在襯底3000上沉積并圖形化導(dǎo)體3005。襯底3000可包括半導(dǎo)體器件、多晶硅柵極和如以下進一步描述的用于與其它層接觸的互連、金屬配線層和接線柱。導(dǎo)體3005可使用良好受控的沉積厚度而具有在5-500nm范圍內(nèi)的厚度，并且可由諸如 Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn 的金屬、以及其它合適金屬、及其組合構(gòu)成?？梢允褂弥T如打411、1101、11 (1、13 11、和111的金屬合金、包括0附自身(例如單壁、多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN、CoSix和TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。圖形化導(dǎo)體3005的較佳方法可以使用公知的光刻技術(shù)和/或公知的蝕刻技術(shù)，諸如反應(yīng)離子蝕刻 (RIE)。然后，較佳方法沉積并平坦化絕緣體3010，使得絕緣體3010和導(dǎo)體3005的表面共面，如圖17A所示。由襯底3000支承的絕緣體3010可具有例如在5-500nm范圍內(nèi)的厚度， 并且可使用Si02、SiN、Al2O3或其它合適絕緣材料的介電層。然后，較佳方法沉積絕緣體3015，如圖17A所示。絕緣體3015可具有例如在 5-500nm范圍內(nèi)的厚度，并且可由Si02、SiN、Al2O3或其它合適絕緣材料構(gòu)成。絕緣體3015 的厚度控制了導(dǎo)體3005的上表面與沉積在絕緣體3015上表面上的另一導(dǎo)體的下表面之間的間隔，如以下進一步描述。然后，仍然參照圖17A，較佳方法在絕緣體3015上沉積導(dǎo)體層3018。導(dǎo)體層3018 的厚度確定了納米管元件與第一導(dǎo)體之間的受控重疊長度，如以下進一步描述的。導(dǎo)體層 3018可通過使用良好控制的沉積厚度而具有在例如5-500nm范圍內(nèi)的厚度，并且可由諸如 Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn的金屬、以及其它合適金屬、及其組合構(gòu)成。可以使用諸如TiAu、TiCu, TiPd, PbIn等的金屬合金。然后，較佳方法沉積與導(dǎo)體層3018電接觸的導(dǎo)體層3020，如圖17A所示。導(dǎo)體層 3020用于互連以下進一步描述的納米管雙端開關(guān)。導(dǎo)體層3020可通過使用良好控制的沉積厚度而具有在例如5-500nm范圍內(nèi)的厚度，并且可由諸如Ti、Cr、Al、Au、Pd、Ni、W、Cu、 Mo,Ag>In,Ir,Pb,Sn的金屬、以及其它合適金屬及其組合構(gòu)成?？梢允褂弥T如TiAu、TiCu、 TiPd, PbIn, TiN等的金屬合金。然后，較佳方法在導(dǎo)體層3020的上表面上沉積絕緣體3022。絕緣體3022可具有例如5-500nm范圍內(nèi)的厚度，如圖17A所示，并可由Si02、SiN、Al203或其它合適絕緣材料構(gòu)成。圖17A可被視為初始結(jié)構(gòu)。然后，較佳方法在絕緣體3022上沉積并圖形化掩模層3025，如圖17B所示。掩模層3025可以是例如光刻層，并通過使用半導(dǎo)體工業(yè)已知的方法圖形化。然后，較佳方法選擇性地移除絕緣體3022和導(dǎo)體層3020和3018的暴露部分。 然后，較佳方法移除圖形化掩模層3025，留下經(jīng)圖形化的絕緣體3022’、導(dǎo)體3030和導(dǎo)體 3032，如圖17C所示。這些方法使絕緣體3015的部分露出。可使用諸如RIE的較佳已知蝕刻方法來移除不同層的部分。然后，較佳方法沉積并平坦化絕緣體3035，使得絕緣體3035絕緣(覆蓋)導(dǎo)體 3030的上表面，如圖17D所示。絕緣體3035在導(dǎo)體3030上表面上的厚度并不重要，并可從例如5nm至500nm變化。絕緣體3035可由Si02、SiN、Al2O3或其它合適絕緣材料構(gòu)成。然后，較佳方法沉積并圖形化掩模層3040，形成如圖17E所示的開口 3045。開口 3045對應(yīng)于垂直凹槽的位置，用于制作通過在導(dǎo)電元件上直接沉積垂直取向的納米管元件而形成的垂直非易失性納米管雙端開關(guān)。然后，較佳方法定向蝕刻導(dǎo)體3030，露出導(dǎo)體3032的上層，并形成導(dǎo)體3050A和 3050B，如圖17F所示。可使用針對導(dǎo)體3032選擇的諸如RIE的較佳已知蝕刻方法。本步驟將導(dǎo)體3030分隔成兩個導(dǎo)體，即導(dǎo)體3050A和3050B。然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)來沉積并圖形化諸如Si02、SiN、Al2O3或其它絕緣體的共形犧牲層3047，如圖17F所示。層3047具有在例如l-150nm范圍內(nèi)的厚度。犧牲層3047的厚度控制并不重要，因為犧牲層厚度不用于定義如下進一步描述的受控接觸重疊長度。然后，較佳方法使用諸如RIE的公知工業(yè)方法來定向蝕刻共形犧牲層3047。這在對應(yīng)導(dǎo)體3050A和3050B的側(cè)壁區(qū)域上留下側(cè)壁隔片3048A和3048B。這也使導(dǎo)體3032的上表面一部分露出，如圖17G所示。然后，較佳方法定向蝕刻導(dǎo)體3032、定向蝕刻絕緣體3015以及定向蝕刻導(dǎo)體 3005，并在襯底3000的表面停止，以形成如圖17H所示的凹槽3060?？墒褂貌捎梅磻?yīng)離子蝕刻(RIE)的已知定向蝕刻制作方法來形成凹槽3060。形成凹槽3060的方法將導(dǎo)體3032 分隔成兩個導(dǎo)電體，即導(dǎo)體3052A和3052B。形成凹槽3060的方法還將導(dǎo)體3005分隔成兩個導(dǎo)電元件，即3055A和3055B。形成凹槽3060的方法還在絕緣體3015中形成對應(yīng)的凹槽開口。然后，較佳方法在凹槽3060的底部和側(cè)壁上、絕緣體3035的上表面上、以及側(cè)壁隔片3048A和3048B的上表面上沉積共形納米結(jié)構(gòu)物3065，如圖171所示。納米結(jié)構(gòu)物 3065可如所結(jié)合的專利文獻所述地沉積。然后，較佳方法使用例如TEOS的絕緣體來填充凹槽3060，使絕緣體3070的表面近似平坦化，如圖17J所示。然后，較佳方法在如圖17K所示的凹槽區(qū)域中的絕緣體3070內(nèi)蝕刻開口 3075，露出納米結(jié)構(gòu)物3065的底部區(qū)域。開口 3075不需要位于凹槽區(qū)域的中心，但是，開口 3075 不應(yīng)暴露納米結(jié)構(gòu)物3065的側(cè)壁區(qū)域(部分)。蝕刻絕緣體TEOS或其它絕緣體的較佳方法是半導(dǎo)體產(chǎn)業(yè)中公知的。然后，較佳方法使用例如灰化或所結(jié)合的專利文獻中所述的其它適當(dāng)技術(shù)來在開口 3075底部移除(蝕刻)納米結(jié)構(gòu)物暴露區(qū)域。具有垂直取向的納米結(jié)構(gòu)物片段3065A 和3065B的所得結(jié)構(gòu)在圖17K中示出。然后，較佳方法使用例如TEOS的絕緣體來填充開口 3075，并且近似平坦化以得到如圖17L所示的近似平坦化的絕緣體3080，該結(jié)構(gòu)可按需通過例如CMP進行進一步平坦化。 如圖17B-17L所示的組件可被視為中間結(jié)構(gòu)。然后，較佳方法移除(蝕刻)絕緣體3080并露出納米結(jié)構(gòu)物片段3065A和3065B 的水平頂部。然后，較佳方法使用例如灰化或者所結(jié)合專利文獻中所述的其它適當(dāng)技術(shù)來移除這些水平頂部，以形成納米管元件3090A和3090B。具有垂直取向的納米管元件3090A 和3090B的所得結(jié)構(gòu)在圖17M中示出。圖17M所示的組件可被視為最終結(jié)構(gòu)。開關(guān)3095A和3095B是鏡像對，如圖17M所示。開關(guān)3095A包括與導(dǎo)電元件3055A 的整個高度重疊以形成近歐姆性接觸的納米管元件3090A。納米管元件3090A與導(dǎo)體3052A 的側(cè)壁的整個高度重疊。導(dǎo)體3052A的高度定義了受控重疊長度3092A，該長度可在例如 l-150nm的長度范圍內(nèi)。開關(guān)3095B包括與導(dǎo)電元件3055B的整個高度重疊以形成近歐姆性接觸的納米管元件3090B。納米管元件3090B與導(dǎo)體3052B的側(cè)壁的整個高度重疊。導(dǎo)體3052B的高度定義了受控重疊長度3092B，該長度可在例如l-150nm的長度范圍內(nèi)。雖然本實施方式的幾何結(jié)構(gòu)在很多方面與圖IB所示的不同，但是長度3092A和3092B對應(yīng)于圖 IB所示的受控重疊長度40，。示例制作步驟
初始結(jié)構(gòu)由具有30nm熱SiO2層的4”Si晶片構(gòu)成。在晶片上圖形化一組金質(zhì)對準(zhǔn)標(biāo)記來定義60個7平方毫米管芯的陣列。使用&灰化機來通過氧氣等離子體對晶片進行2分鐘預(yù)處理。將主要包含MWNT (大于50% )和SWNT (及其束)的3ml的納米管水溶液分布到Si晶片的氧化物層上。通過旋涂工藝施加納米管結(jié)構(gòu)物，該工藝在所結(jié)合的參考文獻中有更全面的描述。在納米管旋涂之后將晶片放在烤盤上在150°C下烘烤，并且由4-點探針來測量所得納米結(jié)構(gòu)物的薄層電阻。重復(fù)該納米管沉積程序直到納米結(jié)構(gòu)物的薄層電阻低于約HkQ的指定值。在納米管旋涂之間和之后將晶片放在烤盤上在150°C下烘烤。將400nm的PMMA光刻膠旋涂在納米結(jié)構(gòu)物上并置于烤盤上在180°C下烘烤5分鐘。使用電子束光刻(EBL)來曝光光刻膠區(qū)域，并在MIBK: IPA溶液中顯影。這打開了將變成納米結(jié)構(gòu)物與導(dǎo)電元件之間受控長度的重疊區(qū)域的納米結(jié)構(gòu)物上的受控長度窗口。電子束蒸鍍的氧化鋁上鍺雙層(分別lOnm/lOOnm)被沉積并剝離。該剝離是在70°C下在NMP中完成的。通過使用等離子體反應(yīng)離子蝕刻(RIE)將該硬掩模圖案轉(zhuǎn)移到納米結(jié)構(gòu)物上，使得除了該活性區(qū)域之外的納米結(jié)構(gòu)物被移除。這定義了納米管制品。NT硬掩模被剝離(室溫下使用10 1的DI 過氧化物5分鐘)以移除Ge和剝離氧化鋁的TMAH溶液(Microposit 321顯影液，室溫下10分鐘)。再次沉積PMMA光刻膠。使用EBL在光刻膠中寫入導(dǎo)電元件圖案并如上一樣顯影。使用電子束蒸鍍來沉積IOOnm的Pd 金屬。Onm的Ti用作Pd與氧化物之間的粘合劑。)NMP在70°C下完成剝離。將^ipley 1805光刻膠旋涂到晶片上。接觸式光刻機用于圖形化更大的金屬觸點，這些觸點包括焊盤和連接到導(dǎo)電元件的跡線。將光刻膠在Microposit 321顯影液中顯影。沉積200nm的 Au(具有作為Au與氧化物的粘合劑的2nm的Ti)。NMP在70°C下完成剝離。對10個管芯進行電測試，并且對在納米管元件與導(dǎo)電元件之間具有從沒有重疊到500nm重疊范圍內(nèi)的變化長度的重疊區(qū)域的器件，測量器件成品率。每個器件包含兩個導(dǎo)電元件(或端子)。該測試使用探針卡在晶片級進行，并且某些晶片被切割并通過安裝和引線接合到陶瓷DIN芯片封裝而得以封裝。使用DC源電表(source-meter)并且通過使用任意函數(shù)發(fā)生器/脈沖碼型發(fā)生器來測試這些器件。為了讀取器件狀態(tài)，施加1伏脈沖并測量對應(yīng)的電流。高或無限電阻對應(yīng)于“打開”狀態(tài)并且相對較低電阻對應(yīng)于“閉合”狀態(tài)。通常“打開”狀態(tài)呈現(xiàn)G Ω量級上的跨越兩個導(dǎo)電元件的電阻，而“閉合”狀態(tài)呈現(xiàn)IOkQ至幾ΜΩ量級上的電阻。這些狀態(tài)可通過電壓脈沖在兩個狀態(tài)之間切換。器件的所需狀態(tài)可通過在編程(PROGRAM)脈沖(將該器件切換到低電阻狀態(tài))期間引入電流限制來設(shè)定，或者通過在擦除(ERASE)脈沖(將該器件切換到高電阻狀態(tài))期間不引入電流約束來設(shè)定。編程脈沖的該電流限制(柔度)可設(shè)定在SOOnA而該脈沖的幅度可設(shè)定在5V。 擦除脈沖的幅度可設(shè)定在8V。編程和擦除脈沖的寬度可分別設(shè)定在6ms和1μ S。這些器件在其“打開”和“閉合”狀態(tài)期間的電阻可通過將器件在“打開”和“閉合”狀態(tài)之間切換的上百次反復(fù)而得以記錄。器件出錯被定義為電阻大于10ΜΩ的“閉合”狀態(tài)和電阻大于 IOMΩ的“打開”狀態(tài)。發(fā)現(xiàn)具有小于IOOnm NT-金屬重疊的器件的典型錯誤百分比小于 5%。測試剛制成(as-fabricated)的雙端納米管開關(guān)圖18是示出初始器件可操作性測試100的實施方式的步驟的流程圖。測試100評估諸如本文所示實施方式制成的2-TNS器件的操作。首先待測器件(DUT)2-TNS接收讀取 (READ)操作(步驟200)以便于測量制成DUT的狀態(tài)。讀取操作(步驟200)通常通過跨越例如圖IA中的導(dǎo)電元件15和20的DUT的兩個適當(dāng)導(dǎo)電元件施加1-3V的電壓來進行。測量流過兩個導(dǎo)電元件和諸如圖IA中的納米管元件25的納米管元件的電流。在某些實施方式中，該電流通常在IOOnA-IOO μ A的范圍內(nèi)。通過該信息，可以確定器件的第一和第二導(dǎo)電元件之間的電阻。這進而允許確定器件的狀態(tài)。一般而言，器件的第一和第二導(dǎo)電元件之間的阻抗是器件狀態(tài)的函數(shù)，并且也可通過測量開關(guān)的電特性來確定。一般而言，較佳地在第一和第二導(dǎo)電元件之間具有相對較低電阻路徑Rot的狀態(tài)下制作已制成DUT。如上所述，相對較低電阻路徑對應(yīng)于“閉合”或“編程”器件狀態(tài)，其中電流相對容易通過納米管元件在第一和第二導(dǎo)電元件之間流過。相對較高電阻路徑&1(；11對應(yīng)于“打開”或“擦除”器件狀態(tài)，其中電流相對較難通過納米管元件在第一和第二導(dǎo)電元件之間流過。在較佳實施方式中，Rhigh至少是Rm的十倍。在較佳實施方式中，Rhigh大于IM Ω。 Rhigh和Rot狀態(tài)都是非易失性的，即這些狀態(tài)在功率移走或缺失時保持不變。如果讀取操作(步驟200)測量的電阻R = ^toh，則該DUT被放棄。如果讀取操作 (步驟200)測量的電阻R = Rmw，則對該DUT實施擦除循環(huán)(步驟400)，以下將更加詳細描述。在擦除循環(huán)(步驟400)中，DUT較佳地從Rmw的低電阻狀態(tài)切換到Ι ΗΙ(;Η的高電阻狀態(tài)。如果DUT未被擦除并且保持在Rot狀態(tài)，則該DUT被放棄。如果DUT被擦除并且轉(zhuǎn)換到I^hkh狀態(tài)，則該DUT被接受并進行編程循環(huán)(步驟600)，以下將更加詳細描述。編程循環(huán)(步驟600)中，較佳地將DUT從狀態(tài)切換到Rujw狀態(tài)。如果該DUT 未被編程并保持在狀態(tài)，則該DUT被放棄。如果DUT被編程并轉(zhuǎn)換到Rujw狀態(tài)，則該 DUT被接受作為操作開關(guān)(步驟700)。在替換實施方式中，例如在高產(chǎn)率工藝的情況下，可假定剛制成時DUT是操作開關(guān)(步驟700)并且省略操作測試100中的其它步驟。圖19是示出擦除循環(huán)(步驟400)的步驟的流程圖。擦除循環(huán)(步驟400)較佳地將DUT從相對較低電阻狀態(tài)切換到相對較高電阻狀態(tài)。圖5示出對應(yīng)的擦除波形410。擦除循環(huán)(步驟400)通過讀取操作(步驟210)開始。如果讀取操作(步驟210)測量器件的電阻R = RHreH，則該器件已經(jīng)處于相對較高電阻狀態(tài)。這樣，擦除循環(huán)(步驟400)結(jié)束。 如果讀取操作(步驟210)測量的器件電阻R = Rlow,則對DUT施加擦除波形(步驟410)。 這些波形較佳地將DUT從低電阻狀態(tài)切換到高電阻狀態(tài)。在DUT的導(dǎo)電元件之間施加最大電壓，在一實施方式中約為8V，如圖20所示。參照圖IA中的導(dǎo)電元件15和20。該電壓導(dǎo)致具有最大電流的對應(yīng)電流，該最大電流表示成功的擦除操作并且在一實施方式中為15μΑ。擦除循環(huán)(步驟400)的結(jié)果與擦除電壓的極性和/或擦除電流方向無關(guān)。圖20中的電壓極性和電流方向可被反轉(zhuǎn)，而不會改變擦除過程(步驟400)。在某些實施方式中，最大擦除電壓在8-10V范圍內(nèi)。擦除電流在相對較寬的范圍上變化并且通常取決于納米管元件中的納米管密度和/或受控重疊長度。對于具有跨越導(dǎo)電元件之間距離的5-10個納米管(或納米管電網(wǎng)絡(luò))的DUT，電流可在1-30 μ A的范圍內(nèi)，或者可以更高。在擦除脈沖起始處很難知道操作擦除電流是多少，因為該器件在極短的時間尺度上對該電壓作出反應(yīng)，從而使瞬時擦除電流很難獲知。擦除循環(huán)(步驟400)的電壓、電流和成功不隨諸如Al、W、Ti、Pd的接觸冶金術(shù)顯著變化。然而，擦除循環(huán)(步驟400)所需的電壓、電流和時間可隨納米管元件與導(dǎo)電元件之間的受控重疊長度變化。參照圖IB中的長度40’。對于圖20所示的波形410，對于在 50-100nm之間的示例性重疊尺寸，擦除時間約為300ns。一般而言，較短的受控重疊長度通常造成較短的擦除時間。例如，大于約IOOnm的受控重疊長度可造成毫秒范圍內(nèi)的擦除時間，而小于約50nm或更小的長度會造成納秒范圍內(nèi)的擦除時間。存在這樣的關(guān)系較長的重疊通常需要更大的擦除電壓幅度。圖20中的波形410示出使用單個擦除脈沖擦除的DUT。然而，在許多非易失性應(yīng)用中，可使用多個擦除脈沖來成功擦除DUT。圖19中的計數(shù)器(步驟420)用于對施加于 DUT〕的擦除循環(huán)數(shù)進行計數(shù)。如果循環(huán)數(shù)達到最大的定義循環(huán)數(shù)，Nmax，則舍棄該DUT。Nmax 的最大允許值取決于應(yīng)用要求、工藝細節(jié)和特定實施方式，但是不希望Nmax超過10-12個循環(huán)。圖21是示出編程循環(huán)(步驟600)的步驟的流程圖。編程循環(huán)(步驟600)較佳地將DUT從相對較高電阻狀態(tài)切換到相對較低電阻狀態(tài)。圖22A示出對應(yīng)的編程波形710。 編程循環(huán)(步驟600)通過讀取操作(步驟230)開始。如果讀取操作(步驟230)測量器件的電阻R = Rmw，則該器件已經(jīng)處于低電阻狀態(tài)。這樣，編程循環(huán)(步驟600)結(jié)束。如果讀取操作(步驟230)測量的器件電阻R = Rhigh,則對DUT施加編程波形(步驟610)。這些波形較佳地將DUT從高電阻狀態(tài)切換到低電阻狀態(tài)。在DUT的導(dǎo)電元件之間施加最大電壓，在一實施方式中約為5V，如圖22A所示。參照圖IA中的導(dǎo)電元件15和20。該電壓導(dǎo)致編程期間具有最大電流的對應(yīng)電流，該最大電流在一實施方式中為30 μ A。這表示成功的編程操作。編程循環(huán)(步驟600)的結(jié)果與編程電壓的極性和/或編程電流方向無關(guān)。圖22Α中的電壓極性和電流方向可被反轉(zhuǎn)，而不會改變編程過程(步驟600)。在某些實施方式中，編程電壓較佳地在3-5V范圍內(nèi)。對于具有跨越導(dǎo)電元件之間距離的5-20個納米管(或納米管電網(wǎng)絡(luò))的DUT，電流可在1-60 μ A的范圍內(nèi)。在擦除脈沖起始處很難知道操作擦除電流是多少，因為該器件在極短的時間尺度上對該電壓作出反應(yīng)，從而使瞬時擦除電流很難獲知。編程循環(huán)(步驟600)的電壓、電流和成功不隨諸如Al、 W、Ti、Pd的接觸冶金術(shù)而顯著變化。編程循環(huán)(步驟600)的時序并不隨納米管元件與導(dǎo)電元件之間的受控重疊長度而顯著變化。參照圖IB的長度40’。編程循環(huán)的成功可通過讀取操作(步驟Μ0)來確認(rèn)。在一實施方式中，約7.5μΑ 的電流對應(yīng)于相對較低電阻狀態(tài)。讀取操作期間在off狀態(tài)的電流可以在PA范圍內(nèi)。圖22A中的波形710示出使用單個編程脈沖來編程的DUT。然而，在許多非易失性應(yīng)用中，可使用多個編程脈沖來成功編程DUT。圖21中的計數(shù)器(步驟620)用于對施加到 DUT的編程脈沖數(shù)進行計數(shù)。如果循環(huán)次數(shù)達到最大的預(yù)定循環(huán)次數(shù)，Mmax，則舍棄該DUT。 Mmax的最大允許值取決于應(yīng)用要求、工藝細節(jié)和特定實施方式，然而，不期望Mmax超過10至 12個循環(huán)。DUT在失效之前能承受的在高電阻“打開”狀態(tài)和低電阻“閉合”狀態(tài)之間的最大循環(huán)次數(shù)是重要參數(shù)。圖22A的波形710示出經(jīng)歷以下步驟的DUT的電壓和電流讀取、編程、讀取、擦除。圖22B示出在失效之前使用這些步驟反復(fù)循環(huán)約5千萬次操作的DUT的電阻值650。圖22B示出在約IOkQ至40 Ω范圍內(nèi)的Rujw值，以及超過IOG Ω的&1(；11值。這些值的分散反映了測量設(shè)備的分辨率。值IWh和Rot的比值超過5個量級，使得對應(yīng)狀態(tài)易于電學(xué)檢測。一般而言，具有兩個容易檢測的狀態(tài)的2-TNS可用作非易失性隨機存取存儲器 (NRAM)。兩個狀態(tài)可用作器件的信息狀態(tài)。使用具有一個晶體管和一個雙端納米管開關(guān)的單元的NRAM存儲器陣列結(jié)構(gòu)及其制作方法雙端納米管開關(guān)可用于生產(chǎn)比現(xiàn)有技術(shù)中的存儲器陣列具有許多期望特征的非易失性隨機存取存儲器(NRAM)陣列，如同時提交并具有與本發(fā)明共同受讓人的題為 "Memory Arrays Using Nanotube Articles With Reprogrammable Resistance (使用具有可重新編程的電阻的納米管制品的存儲器陣列)”的美國專利申請No.(待發(fā)表)所詳述的。例如，包含2-TNS陣列的存儲器件可實現(xiàn)至少與當(dāng)代技術(shù)中的存儲器單元同樣密集的存儲器密度，提供非破壞性的讀出(NDRO)操作、失去或移除功率時的非易失性數(shù)據(jù)保持、 和快速隨機存取時間。如與本發(fā)明同日提交并共同受讓人的題為“Non-Volatile Shadow Latch Using A Nanotube Switch (使用納米管開關(guān)的非易失性陰影鎖存器)”的美國專利申請No.(待發(fā)表)中更詳細描述的，NRAM單元面積的最小化是合乎需要的，因為由多個單元構(gòu)成的NRAM 陣列使用更少的硅面積、具有更高的性能、并且消耗更少的功率。存儲器性能增強并且功耗降低，因為更短的陣列線具有更少的容性負載。而且，更少的NRAM陣列面積造成更小的芯片尺寸用于NRAM功能，導(dǎo)致每個晶片更多的芯片以及對應(yīng)的更低的存儲器成本。如工業(yè)上公知的，可就最小特征尺寸F來計算單元面積。一般而言，對于使用具有一個選擇晶體管的雙端納米管開關(guān)的NRAM單元的某些實施方式，單元密度可與諸如堆棧電容器DRAM單元的 DRAM單元的單元密度類似。在此，約8F2的單元面積大小是期望的，其中F是給定技術(shù)的最小特征面積。對于包括如上集成選擇晶體管的雙端納米管開關(guān)的其它實施方式，密度部分取決于可堆棧的雙端開關(guān)的數(shù)目。在此，約4至6F2的單元面積大小是期望的，并且可實現(xiàn)與閃存單元的類似的單元密度，這比DRAM單元更加密集。為了制作本發(fā)明的較佳實施方式，較佳方法包括上述制造2-TNS的方法中的一個或多個。雖然上述方法使用在納米管元件與導(dǎo)電元件之間采用受控重疊來熱工程設(shè)計該開關(guān)的2-TNS，但是可使用任何方法來熱工程設(shè)計該開關(guān)。—般而言，雖然未示出，但是應(yīng)該理解，在所述實施方式中的元件與存儲器操作電路電連通，該電路與上述刺激電路類似。在所述的NRAM陣列中，存儲器操作電路與位線、字線和編程/擦除/讀取線電連通，這使該電路可選擇陣列中的一個或多個單元并以以上對刺激電路所述的類似方式來改變和/或確定單元的狀態(tài)。制造NRAM陣列的一種方法在圖23A-23E中示出。圖23A示出具有平坦化上表面 1355的初始結(jié)構(gòu)1300。單元選擇晶體管1335包括源極1315、漏極1310和在硅襯底1305 中形成的溝道區(qū)域1330。用側(cè)壁隔片1325和如下在陣列平面視圖中進一步描述的陣列字線的一部分而制作的柵極1320，使用公知的MOSFET器件操作方法來控制溝道區(qū)域1330的 ON和OFF狀態(tài)。嵌入到電介質(zhì)1350中的接線柱1340提供從源極1315到初始結(jié)構(gòu)1300的平坦化表面1355的導(dǎo)電路徑。嵌入到電介質(zhì)1350中的接線柱1345提供從漏極1310到初始結(jié)構(gòu)1300的平坦化表面1355的電路徑。然后，以上進一步描述的較佳方法形成中間結(jié)構(gòu)1070A和1070B，它們是與底層晶體管電連通的2-TNS器件，如圖2 所示。結(jié)構(gòu)1070A對應(yīng)于如圖8F所示的非易失性雙端開關(guān)1070。結(jié)構(gòu)1070B是具有對應(yīng)配線和互連的結(jié)構(gòu)1070A的鏡像。例如2-TNS 1070A的導(dǎo)電元件1005與納米管元件1025和接線柱1340重疊并近歐姆性接觸。這在納米管元件 1025與晶體管1335的源極1315之間形成導(dǎo)電路徑，實現(xiàn)2-TNS 1070A中的擦除、編程和/ 或讀取操作。以類似方式將2-TNS 1070B連接到結(jié)構(gòu)1300的表面1355下方的晶體管的源極。然后，較佳方法沉積并平坦化絕緣體1360，如圖23C所示。絕緣體1360可以是使用公知的半導(dǎo)體制造方法沉積并平坦化的例如TEOS或另一絕緣體。然后，較佳方法使用公知的半導(dǎo)體制造方法在絕緣體1360和絕緣體1000中蝕刻通孔，露出接線柱1345的上表面，如圖23D的橫截面1395所示。然后，較佳方法沉積并圖形化導(dǎo)電層，以形成如圖23D的橫截面1395所示的接線柱1370和位線1375以及如圖23E的對應(yīng)平面視圖1395’所示的位線1375’。通過接線柱 1370和1345在位線1375(1375，)和漏極1310之間形成導(dǎo)電路徑。如果晶體管1335處于 OFF狀態(tài)，則溝道區(qū)域1330未形成并且位線1375(1375’ )與納米管元件1025電絕緣。然而，如果晶體管1335處于ON狀態(tài)，則形成連接漏極1310和源極1315的導(dǎo)電溝道。這通過接線柱1370和1；345、漏極1310、溝道1330、源極1315、接線柱1340和導(dǎo)電元件1005在位線1375(1375，)與納米管元件1025之間形成導(dǎo)電路徑。圖23D和23E示出晶體管1335的不同視圖，它用于使用柵極1320來選擇(或不選擇)單元1390A，該柵極還是字線1320’的一部分。諸如單元1390B的其它單元可通過激活諸如1325’的其它字線來選擇。導(dǎo)電元件1055’與單元1390A中的納米管元件1025重疊較佳地為l-150nm的受控重疊長度1050，并且同時與其它存儲單元中的其它納米管元件重疊約同一受控重疊長度1050。因此，導(dǎo)電元件1055’互連多個單元，并且該元件在如上詳細所述的擦除、編程和/或讀取操作中使用。包含一個選擇晶體管和一個非易失性雙端開關(guān)布局的非易失性存儲單元1390A和1390B彼此是鏡像。完成NRAM功能(未示出)的制造和鈍化的附加較佳方法使用公知的半導(dǎo)體制造技術(shù)。對應(yīng)于圖8F所示的非易失性雙端開關(guān)1070的存儲器單元1390A和1390B (圖23E) 在存儲器陣列橫截面1395和對應(yīng)的存儲器平面視圖1395’中示出，并得到10F2的單元面積。在圖M中示出并描述的第二制作方法，通過使用如圖15N所示的垂直取向SWNT 結(jié)構(gòu)物開關(guān)U95A和U95B來將單元1390A和1390B的單元面積減小約30%，以在相鄰單元之間實現(xiàn)更緊密的源極-源極間距，如下進一步描述。圖24A示出具有平坦化頂部結(jié)構(gòu)1455的初始結(jié)構(gòu)1400。結(jié)構(gòu)1400相對于圖23A 所示的源極1315擴散之間的間隔減小了源極1415擴散之間的間隔。源極擴散的更近間隔需要不同方法來制作非易失性雙端中間結(jié)構(gòu)，如下進一步描述。單元選擇晶體管1435包括源極1415、漏極1410和在硅襯底1405上形成的溝道區(qū)域1430。在用側(cè)壁隔片1425和如下在陣列平面視圖中進一步描述的陣列字線一部分而制作的柵極1420，使用公知的MOSFET器件操作方法來控制溝道區(qū)1430的ON和OFF狀態(tài)。嵌入電介質(zhì)1450的接線柱1440提供從源極1415到部分制作的半導(dǎo)體結(jié)構(gòu)1400的平坦化表面1455的導(dǎo)電路徑。嵌入到電介質(zhì)1450中的接線柱1445提供從漏極1410到初始結(jié)構(gòu)1400的平坦化表面1455的導(dǎo)電路徑。然后，以上進一步描述的較佳方法形成與各自底層晶體管互連的雙端納米管存儲器件的中間結(jié)構(gòu)U95A和1295B，如圖24B所示。中間結(jié)構(gòu)U95A和U95B的垂直取向用于將相鄰非易失性雙端器件定位在更加緊密間隔開的源極擴散1415。結(jié)構(gòu)U95A與如圖15N 所示的非易失性雙端開關(guān)結(jié)構(gòu)U95A相同。結(jié)構(gòu)U95B與圖15N所示的非易失性雙端開關(guān)結(jié)構(gòu)U95B相同。結(jié)構(gòu)U95B是具有對應(yīng)配線和互連的結(jié)構(gòu)1295A的鏡像。例如，2-TNS 1295A的導(dǎo)電元件1205A與納米管元件1255A和接線柱1440重疊并近歐姆性接觸。這在納米管元件1255A與晶體管1435源極1415之間形成導(dǎo)電路徑，在2-TNS 1070A中實現(xiàn)擦除、 編程和/或讀取操作。2-TNS 1270B以類似方式連接于結(jié)構(gòu)1400表面1455下方的晶體管源極。然后，較佳方法沉積并平坦化絕緣體1460，如圖24C所示。絕緣體1460可以是使用公知半導(dǎo)體制造方法來沉積并平坦化的例如TEOS或另一絕緣體。然后，較佳方法使用公知半導(dǎo)體制作方法來在絕緣體1460和絕緣體1200中蝕刻通孔，露出如圖MD的橫截面圖1495所示的接線柱1445的上表面。然后，較佳方法沉積并圖形化導(dǎo)電層，形成如圖24D所示的導(dǎo)電接線柱1470和位線橫截面1475以及如圖24E中對應(yīng)平面視圖1495’中所示的位線平面圖1475’。導(dǎo)電路徑通過接線柱1470和1445在位線1475(1475，)與漏極1410之間形成。如果晶體管1435處于OFF狀態(tài)，則不形成溝道區(qū)域1430，并且位線1475(1475’)與納米管元件1255A電絕緣。 然而，如果晶體管1435處于ON狀態(tài)，則在區(qū)域1430中形成連接漏極1410和源極1415的導(dǎo)電溝道。這通過接線柱1470和1445、漏極1410、溝道1430、源極1415、接線柱1440和導(dǎo)電元件1205A在位線1475(1475，)與納米管元件1255A之間形成導(dǎo)電路徑。圖24D和24E示出用于使用柵極1420來選擇(或不選擇)單元1490A的晶體管 1435的不同視圖，該柵極也是字線1420’的一部分。導(dǎo)電元件1270A(1270A’)與納米管元件1255A重疊較佳地為l-150nm的受控重疊長度1275A，同時與在另一存儲單元中的其它納米管元件重疊近似相同的受控重疊長度。因此，導(dǎo)電元件1270A互連多個單元，并且該單元在以上詳細描述的擦除、編程、和/或讀取操作中使用。包含一個選擇晶體管和一個非易失性雙端開關(guān)布局的非易失性存儲單元1490A和1490B是彼此的鏡像。完成NRAM功能(未示出)的制作和鈍化的附加較佳方法使用公知的半導(dǎo)體制造技術(shù)。存儲器單元1490A和1490B(圖ME)具有相同的約7E2的單元面積，它比具有約 10F2單元面積的單元1390A和1390B(圖23E)小約30%。圖25A-E中描述并示出將圖13E所示的單元1390A和1390B的單元面積減小約 30%的另一制作方法。這可通過將圖23D的單元1070A和1070B互換使得導(dǎo)電元件與連接位線和漏極的接線柱相鄰來完成。這在相鄰單元之間實現(xiàn)更緊密的源極-源極間距，如下進一步描述。在接觸位線的接線柱的上區(qū)部分需要附加絕緣步驟以防止位線與導(dǎo)電元件之間因通孔配準(zhǔn)不良引起的短路，如下進一步描述。圖25A示出具有平坦化頂部結(jié)構(gòu)1555的初始結(jié)構(gòu)1500。單元選擇晶體管1535包括源極1515、漏極1510和在硅襯底1505上形成的溝道區(qū)域1530。在通過側(cè)壁隔片1525 和如下在陣列平面視圖中進一步描述的陣列字線一部分而制作的柵極1520，通過使用公知的MOSFET器件操作方法來控制溝道區(qū)1530的ON和OFF狀態(tài)。嵌入電介質(zhì)1550的接線柱1540提供從源極1515到初始結(jié)構(gòu)1500的平坦化表面1555的導(dǎo)電路徑。嵌入到電介質(zhì) 1550中的接線柱1545提供從漏極1510到初始結(jié)構(gòu)1500的平坦化表面1555的導(dǎo)電路徑。然后，以上進一步描述的較佳方法形成與各自底層晶體管互連的2-TNS 1070A和 1070B，如圖25B所示。結(jié)構(gòu)1070A對應(yīng)于圖8F所示的非易失性雙端開關(guān)結(jié)構(gòu)1070。結(jié)構(gòu) 1070B是具有對應(yīng)配線和互連的結(jié)構(gòu)1070A的鏡像。與圖2!3B相比，2-TNS 1070A和1070B 的位置相對于例如晶體管1535的相應(yīng)底層晶體管而互換。2-TNS的導(dǎo)電元件1005與納米管元件1025和接線柱1540重疊并近歐姆性接觸。這在納米管元件1025與晶體管1535源極1515之間形成導(dǎo)電路徑，在2-TNS 1070A中實現(xiàn)擦除、編程和/或讀取操作。然后，較佳方法沉積并平坦化絕緣體1560，如圖25C所示。絕緣體1560可以是使用公知半導(dǎo)體制造方法來沉積并平坦化的例如TEOS或另一絕緣體。然后，較佳方法使用公知半導(dǎo)體制作方法來在絕緣體1560和絕緣體1000中蝕刻通孔，露出如圖25D的橫截面1595所示的接線柱1545的上表面。然后，較佳方法沉積共形絕緣膜并使用絕緣體1580涂布通孔開口側(cè)壁。如果通孔并未正確對齊并且露出導(dǎo)電元件1055，則絕緣體1580將使導(dǎo)電元件1055的暴露部分絕緣并防止與接線柱1570短路。絕緣體1580可以是例如Si02。然后，較佳方法沉積并圖形化導(dǎo)電層，形成如圖25D所示的導(dǎo)電接線柱1570和位線橫截面1575以及如圖25E中對應(yīng)平面視圖1595，所示的位線平面圖1575，。導(dǎo)電路徑通過接線柱1570和1545在位線1575(1575，)與漏極1510之間形成。如果晶體管1535處于 OFF狀態(tài)，則不形成溝道區(qū)域1530，并且位線1575(1575，)與納米管元件1025電絕緣。然而，如果晶體管1535處于ON狀態(tài)，則形成連接漏極1510和源極1515的導(dǎo)電溝道。這通過接線柱1570和巧45、漏極1510、溝道1530、源極1515、接線柱1540和導(dǎo)電元件1005在位線1575(1575，)與納米管元件1025之間形成導(dǎo)電路徑。圖25D和25E示出用于使用柵極1520來選擇(或不選擇)單元1590A的晶體管 1535的不同視圖，該柵極也是字線1520’的一部分。諸如單元1590B的其它單元可通過激活諸如1525，的其它字線來選擇。導(dǎo)電元件1055(1055，)形成并互連諸如1590A和1590B (圖 25E)的多個非易失性存儲單元中的開關(guān)區(qū)域1050，并且在以上詳細描述的擦除、編程、和/ 或讀取操作中使用。包含一個選擇晶體管和一個非易失性雙端開關(guān)布局的非易失性存儲單元1590A和1590B彼此是鏡像。完成NRAM功能(未示出)的制作和鈍化的附加較佳方法使用公知的半導(dǎo)體制造技術(shù)。單元1590A和1590B(圖25E)具有相同的約7F2的單元面積，它與單元1490A和 1490B(圖24E)的面積相同并且比具有約IOF2單元面積的單元1390A和1390B(圖23E)小 30%。圖沈示出并描述了制作具有2-TNS的NRAM陣列的另一方法。非易失性雙端納米管開關(guān)2370a對應(yīng)于圖13所示的非易失性雙端納米管開關(guān)2370。如圖沈中橫截面所示的存儲器陣列結(jié)構(gòu)MOO所示，非易失性存儲器單元結(jié)構(gòu)2490A包括與晶體管M35互連并且與一個位線、一個第一字線和一個第二字線互連的非易失性2-TNS 2370A，如下進一步描述。非易失性存儲器單元結(jié)構(gòu)249( 是對9(^的鏡像，且2-TNS 2370B是2-TNS 2370A的鏡像。較佳方法制作如圖沈所示的NRAM陣列單元結(jié)構(gòu)M00。首先，較佳方法制作具有平坦化表面2404的初始結(jié)構(gòu)M02。然后，較佳方法使用以上相對于圖12A-13進一步描述的較佳方法來制作在初始結(jié)構(gòu)M02的表面M04上包括鏡像2-TNS 2370A和2370B的中間結(jié)構(gòu)。然后，較佳方法完成在中間結(jié)構(gòu)上的非易失性存儲器芯片的制作以完成如圖沈所示的NRAM存儲器陣列結(jié)構(gòu)MOO。在操作中，導(dǎo)電路徑通過電介質(zhì)M60中的接線柱M45和M70在位線M75與漏極Mio之間形成。如果晶體管M35處于OFF狀態(tài)，則不形成溝道區(qū)域M30，并且位線M75 與納米管元件2325電絕緣。然而，如果晶體管M35處于ON狀態(tài)，則形成連接漏極MlO和源極M15的導(dǎo)電溝道。這通過接線柱M70和M45、漏極M10、溝道M30、源極M15、接線柱M40和導(dǎo)電元件2305A在位線M75與納米管元件2325之間形成導(dǎo)電路徑。晶體管M35用于使用柵極M20來選擇(或不選擇)單元M90A，該柵極也是與對應(yīng)行中其它單元共享的共用字線的一部分。諸如單元2490B的其它單元可通過激活其它字線來選擇。在NRAM存儲器陣列結(jié)構(gòu)MOO中，導(dǎo)電元件23IOA在受控重疊長度的區(qū)域2350 中與納米管元件2325重疊，同時與其它單元中的其它納米管元件重疊相同的受控重疊長度。因此，導(dǎo)電元件2310A互連與2490A相似的單元的對應(yīng)行，形成在如上所述的擦除、編程和/或讀取操作中使用的共用電連接。非易失性存儲單元2490A和2490B包含一個選擇晶體管和一個非易失性雙端開關(guān)并具有彼此為鏡像的對應(yīng)布局。完成NRAM功能(未示出) 的制作和鈍化的附加較佳方法使用公知的半導(dǎo)體制造技術(shù)。圖27中示出并描述了制作具有2-TNS的NRAM陣列的另一方法。如圖27的橫截面所示的存儲器陣列結(jié)構(gòu)2700所示，非易失性存儲器單元結(jié)構(gòu)2790A包括與晶體管2735 互連并與一個位線、一個第一字線和一個第二字線互連的2-TNS^70A，如下進一步描述。非易失性雙端納米管開關(guān)對應(yīng)于圖IlC所示的非易失性雙端納米管開關(guān)洸70。非易失性存儲器單元結(jié)構(gòu)2790B是2790A的鏡像，且2-TNS 2670B是2-TNS 2670A 的鏡像。較佳方法制作如圖27所示的NRAM陣列單元結(jié)構(gòu)2700。首先，較佳方法制作具有平坦化表面2704的初始結(jié)構(gòu)2702。然后，較佳方法使用以上相對于圖11A-11C進一步描述的較佳方法來在初始結(jié)構(gòu) 2702的表面2704上制作包括2-TNS 2670A和的中間結(jié)構(gòu)。然后，較佳方法完成在中間結(jié)構(gòu)上的非易失性存儲器芯片的制作以完成如圖27 所示的NRAM存儲器陣列結(jié)構(gòu)2700。在操作中，導(dǎo)電路徑通過電介質(zhì)2760中的接線柱2745和2770在位線2775與漏極2710之間形成。如果晶體管2735處于OFF狀態(tài)，則不形成溝道區(qū)域2730，并且位線2775 與納米管元件沈25電絕緣。然而，如果晶體管2735處于ON狀態(tài)，則形成連接漏極2710和源極2715的導(dǎo)電溝道。這通過接線柱2770和2745、漏極2710、溝道2730、源極2715、接線柱2740和導(dǎo)電元件2605A在位線2775與納米管元件沈25之間形成導(dǎo)電路徑。晶體管2735用于使用柵極2720來選擇(或不選擇)單元2790A，該柵極也是與對應(yīng)行中其它單元共享的共用字線的一部分。諸如單元2790B的其它單元可通過激活其它字線來選擇。在NRAM存儲器陣列結(jié)構(gòu)2700中，導(dǎo)電元件^lOA在例如l-150nm的受控重疊長度的區(qū)域2640中與納米管元件沈25重疊，同時與其它單元中的其它納米管元件重疊近似相同的受控重疊長度。因此，導(dǎo)電元件^lOA并聯(lián)地與對應(yīng)行中的單元2790A相似的其它單元互連，形成如上詳細描述的擦除、編程和/或讀取操作中使用的共用電連接。非易失性存儲單元2790A和2790B各自包含一個選擇晶體管和一個非易失性雙端開關(guān)，并具有彼此為鏡像的對應(yīng)布局。完成NRAM功能(未示出)的制作和鈍化的附加較佳方法使用公知的半導(dǎo)體制造技術(shù)。圖觀描述并示出了制作具有2-TNS的NRAM陣列的另一方法。圖觀所示的非易失性雙端納米管開關(guān)2895A對應(yīng)于圖16L所示的垂直取向的非易失性雙端納米管開關(guān)^95A。 2-TNS 2895A與晶體管四35互連，如圖觀的橫截面中存儲器陣列結(jié)構(gòu)四00所示。設(shè)計垂直取向的開關(guān)以最小化NRAM單元尺寸(面積)。期望簡化制作方法并同時減小單元面積以及對應(yīng)的NRAM陣列面積，因為由多個單元構(gòu)成的NRAM陣列使用更少的硅面積、具有更高的性能、以及消耗更少的功率。設(shè)計垂直取向的開關(guān)以減小NRAM單元尺寸(面積)。非易失性存儲器單元結(jié)構(gòu)包括與晶體管四35互連并與一個位線、一個第一字線、和一個第二字線互連的2-TNS ^95A，如以下進一步描述。非易失性存儲器單元結(jié)構(gòu) 2990B是的鏡像，且2-TNS 2895B是的鏡像。絕緣體四25對應(yīng)于圖16L中的絕緣體觀15。較佳方法制作如圖28所示的NRAM陣列元件結(jié)構(gòu)四00。首先，較佳方法制作具有平坦化表面四04的初始結(jié)構(gòu)四02。然后，較佳方法使用以上相對于圖16A-16L進一步描述的較佳方法來在初始結(jié)構(gòu) 2902的表面四04上制作包括2-TNS 2895A和的中間結(jié)構(gòu)。然后，較佳方法完成在中間結(jié)構(gòu)上的非易失性存儲器芯片的制作以完成如圖觀所示的NRAM存儲器陣列結(jié)構(gòu)四00。在操作中，導(dǎo)電路徑通過電介質(zhì)四60中的接線柱四45和四70在位線四75與漏極四10之間形成。如果晶體管四35處于OFF狀態(tài)，則不形成溝道區(qū)域四30，并且位線四75 與納米管元件電絕緣。然而，如果晶體管四35處于ON狀態(tài)，則形成連接漏極四10 和源極四15的導(dǎo)電溝道。這通過接線柱四70和四45、漏極四10、溝道四30、源極四15、接線柱四40和導(dǎo)電元件2855A在位線四75與納米管元件2890A之間形成導(dǎo)電路徑。晶體管四35用于使用柵極四20來選擇(或不選擇)單元^95A，該柵極也是與對應(yīng)行中其它單元共享的共用字線的一部分。諸如單元2895B的其它單元可通過激活其它字線來選擇。在NRAM存儲器陣列結(jié)構(gòu)四00中，導(dǎo)電元件2850A與納米管元件2890A重疊例如l-150nm的受控重疊長度^92A，同時與其它單元中的其它納米管元件重疊近似相同的受控重疊長度。因此，導(dǎo)電元件2850A互連與單元2895A相似的單元的對應(yīng)行，形成如上所述的擦除、編程和/或讀取操作中使用的共用電連接。包含一個選擇晶體管和一個非易失性雙端開關(guān)的對應(yīng)布局的非易失性存儲單元 2895A*^95B彼此為鏡像。完成NRAM功能(未示出)的制作和鈍化的附加較佳方法使用公知的半導(dǎo)體制造技術(shù)。
圖四描述并示出了制作具有2-TNS的NRAM陣列的另一方法。圖四所示的非易失性雙端納米管開關(guān)3095A對應(yīng)于圖17M所示的垂直取向的非易失性雙端納米管開關(guān)3095A。 2-TNS 3095A與晶體管3135互連，如圖四的橫截面中存儲器陣列結(jié)構(gòu)3100所示。設(shè)計垂直取向的開關(guān)以最小化NRAM單元尺寸(面積)。非易失性存儲器單元結(jié)構(gòu)3190A包括與晶體管3135互連并與一個位線、一個第一字線、和一個第二字線互連的2-TNS 3095A，如以下進一步描述。非易失性存儲器單元結(jié)構(gòu) 3190B是3190A的鏡像，且非易失性雙端納米管開關(guān)陣列單元結(jié)構(gòu)3095B是3095A的鏡像。較佳方法制作如圖31所示的NRAM陣列單元結(jié)構(gòu)3100。首先，較佳方法制作具有平坦化表面3104的初始結(jié)構(gòu)3102。然后，較佳方法使用以上相對于圖17A-17M進一步描述的較佳方法來制作在初始結(jié)構(gòu)3102的表面3104上包括2-TNS 3095A和3095B的中間結(jié)構(gòu)。然后，較佳方法完成在中間結(jié)構(gòu)上的非易失性存儲器芯片的制作以完成如圖四所示的NRAM存儲器陣列結(jié)構(gòu)3100。在操作中，導(dǎo)電路徑通過電介質(zhì)3160中的接線柱3145和3170在位線3175與漏極3110之間形成。如果晶體管3135處于OFF狀態(tài)，則不形成溝道區(qū)域3130，并且位線3175 與納米管元件3090A電絕緣。然而，如果晶體管3135處于ON狀態(tài)，則形成連接漏極3110 和源極3115的導(dǎo)電溝道。這通過接線柱3170和3145、漏極3110、溝道3130、源極3115、接線柱3140和導(dǎo)電元件3055A在位線3175與納米管元件3090A之間形成導(dǎo)電路徑。晶體管3135用于使用柵極3120來選擇(或不選擇)單元3190A，該柵極也是與對應(yīng)行中其它單元共享的共用字線的一部分。諸如單元3190B的其它單元可通過激活其它字線來選擇。在NRAM存儲器陣列結(jié)構(gòu)3100中，導(dǎo)電元件3050A與納米管元件3090A重疊例如l-150nm的受控重疊長度3092A，同時與其它單元中的其它納米管元件重疊近似相同的受控重疊長度。因此，導(dǎo)電元件3050A互連與單元3190A相似的單元的對應(yīng)行，形成如上所述的擦除、編程和/或讀取操作中使用的共用電連接。包含一個選擇晶體管和一個非易失性雙端開關(guān)和對應(yīng)布局的非易失性存儲單元 3095A和3095B彼此為鏡像。完成NRAM功能(未示出)的制作和鈍化的附加較佳方法使用公知的半導(dǎo)體制造技術(shù)。使用本文所述的方法和實施方式，本領(lǐng)域技術(shù)人員可以制作使用雙端納米管開關(guān)的任一個實施方式的非易失性隨機存取存儲器。甚至可以制作包括雙端納米開關(guān)的一個以上不同實施方式的某種NRAM陣列。例如，圖141和14J所示的相框非易失性雙端開關(guān)1870可被圖23D和23E以及圖 25D和25E中所示的NRAM單元中的2-TNS 1070A和1070B替代。可設(shè)計利用密集相框非易失性雙端納米管開關(guān)1870的優(yōu)點的其它NRAM單元(未示出)。作力高密It交叉點開關(guān)的非易失+牛雙端Ml米If開關(guān)數(shù)據(jù)處理、通信和客戶解決方案規(guī)定了半導(dǎo)體設(shè)計、測試、老化、和封裝技術(shù)選擇。 產(chǎn)品所覆蓋的示例包括智能卡/游戲、諸如手機的移動/手持設(shè)備、個人計算機、臺式/工作站、和服務(wù)器/大型機。這些要求受小型化、性能、功率、可靠性、質(zhì)量和市場化時間來驅(qū)動。對于某些應(yīng)用，諸如航空，部件被暴露在諸如高輻射水平的惡劣環(huán)境下。在某些應(yīng)用中， 同樣要求諸如幾乎不可能逆向工程的安全特征。
市場化時間，包括快速硬件原型和生產(chǎn)提速，已造成諸如現(xiàn)場可編程門陣列 (FPGA)的預(yù)配線可重新配置邏輯的使用的增加。對于許多應(yīng)用，選擇諸如FPGA的預(yù)配線可重新編程邏輯來代替ASIC芯片，因為ASIC邏輯芯片的復(fù)雜度增加到15-20(或以上)導(dǎo)體水平，造成成本上升以及市場化時間變長。預(yù)配線的可重新編程的邏輯芯片的密度比ASIC 芯片的更低使其需求更多。某些ASIC設(shè)計開始也包括嵌入預(yù)配線的可重新配置邏輯區(qū)域。預(yù)配線的開關(guān)的大小和電特性本質(zhì)上確定了可重新配置邏輯架構(gòu)和潛在用途。當(dāng)前使用的最小的預(yù)配線的開關(guān)是如圖30A和30B所示的邏輯線之間的現(xiàn)有技術(shù)的非易失性一次可編程(OPT)雙端反熔絲開關(guān)。非易失性O(shè)TP反熔絲的尺寸(面積)最小，因為它是置于預(yù)配線邏輯導(dǎo)體之間的交叉點開關(guān)，并可被編程為選擇性互連各種邏輯導(dǎo)體，如圖 30A和30B所示?，F(xiàn)有技術(shù)的非易失性O(shè)TP雙端反熔絲用于設(shè)計預(yù)配線的可重新配置的邏輯功能在以下參考文獻中有描述John McCollum的“Programmable Elements and Their Impact on FPGA Architecture, Performance, and Radiation Hardness (可編禾呈兀件及其對FPGA架構(gòu)、性能和輻射硬度的影響)”，阿爾特拉公司(Altera)，1995年。所引用的 PowerPoint 演示文件"80_McCollum_5_PR0GRAMMABLE L0GIC_ALTERA. ppt"可在 http:// klabs. org中找到?，F(xiàn)有技術(shù)發(fā)現(xiàn)在兩個金屬層之間使用電介質(zhì)層來形成反熔絲。圖30A示出處于ON(閉合)或編程導(dǎo)電狀態(tài)1920的現(xiàn)有技術(shù)反熔絲1900。圖30A 示出處于編程之前的OFF (打開)非導(dǎo)電狀態(tài)1910的現(xiàn)有技術(shù)反熔絲1900。當(dāng)反熔絲1900 處于導(dǎo)電狀態(tài)1920時，導(dǎo)體1930和1940通過小于100歐姆的電阻電連接。在非導(dǎo)電狀態(tài)， 導(dǎo)體1930和1940未電連接，并且由反熔絲添加的電容很小，例如小于每節(jié)點IfF?，F(xiàn)有技術(shù)反熔絲1900的優(yōu)點包括通過使用交叉點開關(guān)配置實現(xiàn)的密度、低電容、 相對較低的電阻、以及非易失性。而且，很難對芯片進行“逆向工程”以跟蹤邏輯功能，這在安全應(yīng)用中很重要。該開關(guān)能夠承受諸如高溫和高輻射水平(輻射硬度開關(guān))的惡劣環(huán)境?，F(xiàn)有技術(shù)反熔絲1900的缺點包括在高電流(通常每反熔絲IOmA)下的高電壓編程(10-12V)。而且，因為反熔絲僅可被編程一次(0ΤΡ)，所以不可能從預(yù)配線的可重新編程邏輯部分完全剔除缺陷反熔絲。出于這些和其它限制，編程相對復(fù)雜并且通常在系統(tǒng)中使用之前在插座(測試裝置)中進行。所需要的是一種保持這種密度和現(xiàn)有技術(shù)反熔絲1900的其它優(yōu)點，同時消除或減少缺點(限制)的方法，尤其是從預(yù)配線的可重新配置邏輯部分中剔除缺陷開關(guān)以及消除在系統(tǒng)中使用之前在插座中編程開關(guān)的需要。諸如圖141和14J所示的2-TNS 1870和以上進一步描述的其它開關(guān)的非易失性雙端納米管開關(guān)可以消除或充分降低圖30A和30B所示的現(xiàn)有技術(shù)開關(guān)1900的局限性。例如2-TNS 1870可用于代替現(xiàn)有技術(shù)反熔絲開關(guān)1900。2-TNS 1870很容易集成在金屬層之間、是小的交叉點開關(guān)，并且最重要的，如上進一步描述地可被反復(fù)擦除和編程。結(jié)果，預(yù)配線的可重新配置邏輯部分可與可用于編程的已集成并完全測試的2-TNS —起裝配。在某些實施方式中，非易失性雙端納米管開關(guān)具有8-10V的擦除電壓、4-6V的編程電壓以及通常小于每開關(guān)100 μ A的相對較低的編程和擦除電流。因為這些開關(guān)易于檢測，并且需要與現(xiàn)有技術(shù)反熔絲1900相比小約100倍的電流來編程，所以，基于2-TNS的預(yù)配線的可重新配置邏輯芯片可在系統(tǒng)環(huán)境中編程。納米管的惡劣環(huán)境承受能力和高安全性(幾乎不可能“逆向工程”)意味著該邏輯可用于苛刻的航天應(yīng)用并且可在例如空間中編
圖31示出從將圖141和14J所示的2-TNS 1870與導(dǎo)體層2060和2055集成得到的非易失性納米管交叉點開關(guān)2000的橫截面。導(dǎo)體2055對應(yīng)于圖141所示的導(dǎo)電元件 1855，并與納米管元件1825在區(qū)域1850中重疊例如l-150nm的受控重疊長度，如上進一步描述。絕緣體2002對應(yīng)于圖141所示的絕緣體1800。導(dǎo)體2060通過接線柱1805與2-TNS 1870的納米管元件1825電接觸。當(dāng)非易失性納米管交叉點開關(guān)2000處于相對較低電阻的“閉合”或ON狀態(tài)時，導(dǎo)體2055和2060處于相對較好的電接觸。當(dāng)非易失性納米管交叉點開關(guān)2000處于相對較高電阻的“打開”或ON狀態(tài)時，導(dǎo)體2055和2060處于相對較差的電接觸。圖32A和32B示出圖31所示的非易失性納米管交叉點開關(guān)2000的示意圖2100。 圖32A和32B示出使用非易失性納米管交叉點開關(guān)2100代替圖30A和30B所示的現(xiàn)有技術(shù)反熔絲交叉點開關(guān)1900。圖32A和32B中的導(dǎo)體2130和2140分別對應(yīng)于圖30A和30B 中的導(dǎo)體1930和1940。圖32A示出處于如上進一步描述的剛制成/編程“閉合”狀態(tài)2110 的納米管交叉點開關(guān)2100。“閉合”狀態(tài)可通過在導(dǎo)體2130和2140之間具有相對較低電阻來表征，該電阻在某些實施方式中例如小于100歐姆或者小于1000歐姆。圖32B示出處于以上進一步描述的擦除“打開”狀態(tài)2120的納米管交叉點開關(guān)2100。納米管交叉點開關(guān) 2100的狀態(tài)2120對應(yīng)于現(xiàn)有技術(shù)反熔絲1900的狀態(tài)1910。納米管交叉點開關(guān)2100的狀態(tài)2110對應(yīng)于現(xiàn)有技術(shù)反熔絲1900的狀態(tài)1920。納米管交叉點開關(guān)2100可以被編程，以從狀態(tài)2120變成狀態(tài)2110，然后被擦除以返回到狀態(tài)2120。如以上進一步描述，已經(jīng)觀測到上百萬次這種循環(huán)。每個開關(guān)的操作可在裝運包含預(yù)配線的可重新配置邏輯的產(chǎn)品之前被驗證。由于非易失性納米管交叉點開關(guān)2100的相對較低的編程電流，芯片上擦除和編程功能在系統(tǒng)環(huán)境中也有可能。以上進一步描述的高電壓要求可在芯片上產(chǎn)生，如Bertin 等人的美國專利No. 6，346，846所述。高電壓可被編程到芯片上，如Bertin等人的美國專利 No. 5，818，748 所述。以上描述圖14、31和32的章節(jié)描述了作為高密度電可重新編程的交叉點開關(guān)的雙端納米管開關(guān)，這種開關(guān)在絕緣體上表面的第一導(dǎo)電元件和接線柱(垂直填充通孔)一端之間提供可重新編程的接觸。接線柱的相反一端接觸與同一絕緣體下表面接觸的第二導(dǎo)體。以上章節(jié)描述了電可重新編程交叉點開關(guān)的應(yīng)用。作為兩個或多個配線層之間的高密度電可重新編程納米管通孔互連的雙端納米管開關(guān)以下描述電可重新編程的通孔互連開關(guān)的其它實施方式。在這些實施方式中，納米管元件代替通常使用諸如鎢、鋁、銅和/或其它導(dǎo)體的導(dǎo)電材料的接線柱通孔互連。納米管元件在使用以上進一步描述的非易失性納米管雙端開關(guān)的層之間提供電可重新編程連接。這些實施方式實現(xiàn)芯片制造和封裝之后的電可重新編程配線互連?；诩{米管元件的電可重新編程通孔互連可承受諸如高溫操作(例如超過200攝氏度)的惡劣環(huán)境，并且可承受高輻射水平。高溫容耐和輻射容耐來源于納米管元件的特定特性?；诩{米管元件的電可重新編程互連提供很高的安全性。在安全考慮之下，開關(guān)連接可以是納秒或最多微秒級的電可重新編程(例如打開，使開關(guān)ON狀態(tài)被擦除)。即使使用硬件逆行工程，該互連網(wǎng)絡(luò)也不能被確定。一般而言，雖然未示出，但是應(yīng)該理解所述實施方式中的元件可與類似于上述的刺激電路的刺激電路電連通。在所述可重新編程的互連中，刺激電路與導(dǎo)電端子和一個或多個配線層導(dǎo)電端子電連通，這使該電路能夠以與以上針對在兩個狀態(tài)之間改變開關(guān)的刺激電路所述的類似方式在一個或多個配線層之間重新編程地形成或斷開互連。圖33A-33G示出制作作為兩個配線層之間的高密度可重新編程納米管通孔互連的雙端納米管開關(guān)的一種方法。首先，較佳方法沉積受控厚度的導(dǎo)體3205，如圖33A所示。導(dǎo)體3205可具有 5-500nm 范圍內(nèi)的厚度并可使用諸如 Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、h、Ir、Hk Sn 的金屬、以及其它合適金屬、及其組合來形成?？梢允褂弥T如TiAu、TiCu、TiPd、in^njn TiW 的金屬合金、包括CNT自身(例如單壁、多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、 RuO JiNJaNj0Sij^n TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。然后，較佳方法使用已知工業(yè)技術(shù)來沉積并圖形化定義導(dǎo)體長度、寬度(未示出) 和開口 3215以容納如圖33A所示的垂直通孔的導(dǎo)體3210。導(dǎo)體3210中的開口 3215通過使用針對導(dǎo)體3205選擇的已知RIE蝕刻來形成，開口 3215如圖33A的橫截面所示。導(dǎo)體 3210足夠?qū)?，使得?215留下圍繞開口 3215的足夠?qū)挼膮^(qū)域(未示出)使導(dǎo)體3210仍是連續(xù)導(dǎo)體。使用與用于定義導(dǎo)體3210的尺寸相同的掩模步驟來圖形化導(dǎo)體3205的寬度和長度，使得導(dǎo)體3205和3210形成復(fù)合導(dǎo)體，其中導(dǎo)體3205的上表面和導(dǎo)體3210的下表面處于電和機械接觸，除了開口 3215。導(dǎo)體3210可具有5-500nm范圍內(nèi)的厚度并可使用諸如 Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn 的金屬、以及其它合適金屬、及其組合來形成?？梢允褂弥T如打411、1101、11 (1、13 11、和111的金屬合金、包括0附自身(例如單壁、多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、TaN、CoSix和TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。然后，較佳方法使用公知工業(yè)方法來沉積并平坦化絕緣體3220。絕緣體3220填充開口 3215并提供平坦的上表面3222，如圖33A所示。絕緣體3220可以是厚度在2_500nm 范圍內(nèi)的Si02、SiN, A1203、BeO、聚酰亞胺或其它合適絕緣材料。圖33A所示的組件可被視為初始結(jié)構(gòu)。然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)來在絕緣體3220的上表面3222上沉積并圖形化導(dǎo)體3225，并平坦化該表面以形成如圖3 所示的絕緣體32M。導(dǎo)體3225具有5-500nm 范圍的厚度，可使用諸如 Ru、Ti、Cr、Al、Au、Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn 的金屬、以及其它合適金屬、及其組合形成?？梢允褂弥T如TiAu、TiCu, TiPd, PbIndP TiW的金屬合金、包括CNT自身(例如單壁、多壁和/或雙壁)的其它合適導(dǎo)體、或者諸如RuN、RuO、TiN、 TalCoSij^n TiSix的其它導(dǎo)電氮化物、氧化物或硅化物。也可以使用其它類型的導(dǎo)體和半導(dǎo)體材料。然后，較佳方法沉積、曝光并形成如圖3 所示的具有開口 3235的掩模層3230，以定義以下進一步描述的電可重新編程通孔的位置。然后，較佳方法定向蝕刻導(dǎo)體3225、定向蝕刻絕緣體3220和定向蝕刻導(dǎo)體3205，在絕緣體3200的表面上停止以形成如圖33C所示的通孔3240。使用反應(yīng)離子蝕刻(RIE) 的已知定向蝕刻制作方法可用于形成例如凹槽3240。然后，較佳方法在凹槽3240的底部和側(cè)壁上、導(dǎo)電元件3225A和3225B的上表面上以及絕緣體32M的上表面上沉積共形納米結(jié)構(gòu)物層3M5，如圖33D所示。結(jié)構(gòu)物3245 的沉積可通過所結(jié)合的專利文獻中描述的技術(shù)來完成。然后，較佳方法使用公知產(chǎn)業(yè)技術(shù)用例如TEOS的絕緣體3250填充凹槽3240，使絕緣體3250的表面平坦化，如圖33E所示。然后，較佳方法使用公知產(chǎn)業(yè)方法來圖形化并蝕刻絕緣體3250，如圖33F所示，露出納米結(jié)構(gòu)物3245的一部分。使用RIE的蝕刻可移除納米結(jié)構(gòu)物3245的暴露部分。納米結(jié)構(gòu)物3245可通過絕緣體3250的蝕刻步驟僅被部分移除，或者完全不被移除。如果納米結(jié)構(gòu)物3245沒有被整個移除，則較佳方法可使用例如灰化或所結(jié)合專利參考文獻中所述的其它適當(dāng)技術(shù)來移除納米結(jié)構(gòu)物的暴露部分。這得到如圖33F所示的納米管元件3267。然后，較佳方法沉積并平坦化絕緣體3260，完成如圖33G所示的基于非易失性納米管元件的電可重新編程通孔互連結(jié)構(gòu)3280。結(jié)構(gòu)3280包括在導(dǎo)體3225A的側(cè)壁和上表面處與納米管元件3267重疊并形成近歐姆性接觸的導(dǎo)電元件3225A。結(jié)構(gòu)3280還包括在導(dǎo)體3225B的側(cè)壁和上表面處與納米管元件3267重疊并形成近歐姆性接觸的導(dǎo)電元件3225B。納米管元件3267的側(cè)壁3275在導(dǎo)電元件3225A與導(dǎo)電元件3205A之間以及導(dǎo)電元件3225B與導(dǎo)電元件3205B之間形成通孔。 與對應(yīng)導(dǎo)電元件3205A和3205B處于電和機械接觸的導(dǎo)體3210A和3210B可用于互連。納米管元件3267與導(dǎo)體3205A的側(cè)壁重疊由導(dǎo)電元件3205A的厚度確定的受控重疊長度。納米管元件3267還與導(dǎo)體3205B的側(cè)壁重疊由導(dǎo)電元件3205B的厚度確定的受控重疊長度。因此，導(dǎo)電元件3225A、納米管元件3267、和導(dǎo)電元件3205A形成第一 2-TNS 3270A，并且導(dǎo)電元件3225B、納米管元件3267、和導(dǎo)電元件3205B形成第二 2-TNS 3270B。在操作中，如果2-TNS 3170A處于閉合狀態(tài)，則在導(dǎo)電元件3225A與3205A之間形成良好的(例如相對較低電阻)的電連接。在某些實施方式中，元件3225A與3205A之間的電阻對于“閉合”狀態(tài)可在例如10-1000Ω的范圍內(nèi)。如果2-TNS3270處于“打開”狀態(tài)，則導(dǎo)電元件3225A與3205A之間存在相對較差(例如相對較高電阻)的電連接。在某些實施方式中，元件3225A與3205A之間的電阻對“打開”狀態(tài)可在例如大于1ΜΩ或這大于IGQ 的范圍內(nèi)。開關(guān)3270B具有對應(yīng)的狀態(tài)和特性。本文說明了非易失性雙端納米管開關(guān)的一般操作和特性。作為兩個以上配線層之間的高密度電可重新編程納米管通孔互連的雙端納米管開關(guān)在某些應(yīng)用中，期望在兩個以上的配線層之間具有非易失性電可重新編程納米管通孔互連。在以下進一步描述的示例中，示出四個配線層之間的非易失性電可重新編程互連。四個層僅為說明目的；更多的級次是可能的。圖34A示出與圖33C所示相似的結(jié)構(gòu)，但是擴展到包括四層通孔互連。用于制作圖33A所示的初始結(jié)構(gòu)的較佳方法也可用于制作如圖34A所示的具有層疊的導(dǎo)電元件 3305A-C和3310A-C的多個配線層。
然后，較佳方法使用與用以定義圖3 所示的導(dǎo)體3225的那些方法類似的方法來沉積并圖形化導(dǎo)電元件3325A和3325B。然后，較佳方法使用以上相關(guān)于圖33C所示的凹槽3240的形成進一步描繪的較佳凹槽形成方法來蝕刻如圖34A所示的凹槽3330。然后，較佳方法使用以上以及在所結(jié)合的專利文獻中描述的較佳方法來沉積如圖 34B所示的納米結(jié)構(gòu)物3340。然后，較佳方法使用以上相關(guān)于如圖33E所示的絕緣體3250描述的較佳方法用絕緣體3350來填充通孔3330并平坦化絕緣體3350的表面。然后，較佳方法使用以上相關(guān)于制作如圖33F所示的納米管元件3267進一步描述的較佳方法來圖形化絕緣體3350并移除納米結(jié)構(gòu)物的暴露部分以形成如圖34D所示的納米管元件3367。然后，較佳方法使用以上相關(guān)于圖33G所示的絕緣體3260進一步描述的方法來沉積和平坦化如圖34E所示的絕緣體3360，從而得到基于多級非易失性納米管元件的電可重新編程通孔互連結(jié)構(gòu)3380。結(jié)構(gòu)3380包括在導(dǎo)電元件3325的側(cè)壁和上表面處與納米管元件3367重疊并形成近歐姆性接觸的導(dǎo)電元件3325。納米管元件3367的側(cè)壁3375在導(dǎo)電元件3325與導(dǎo)體 3305A、3305B和3305C之間形成通孔。納米管元件3367與導(dǎo)電元件3305A、3305B和3305C的側(cè)壁重疊由元件3305A、 3305B和3305C的厚度確定的受控重疊長度。因此，導(dǎo)電元件3325、納米管元件3367、和導(dǎo)電元件3305A形成第一 2-TNS 3370A ；并且導(dǎo)電元件3325、納米管元件3367、和導(dǎo)電元件 3305B形成第二 2-TNS 3370B ；以及導(dǎo)電元件3325、納米管元件3367、和導(dǎo)電元件3305C形成第三 2-TNS 3370C。在操作中，如果對應(yīng)的2-TNS 3370A.3370B和/或3370C處于“閉合”狀態(tài)，則在導(dǎo)電元件3325與導(dǎo)電元件3305A、3305B、3305C中任一個或全部之間形成良好的(例如相對較低電阻)的電連接。在某些實施方式中，元件3225與3305A之間的電阻對于“閉合” 狀態(tài)可在例如10-1000 Ω的范圍內(nèi)。如果對應(yīng)的2-TNS3370A、3370B和/或3370C處于“打開”狀態(tài)，則導(dǎo)電元件3325與導(dǎo)電元件3305A、3305B、3305C中任一個或全部之間存在相對較差(例如相對較高電阻)的電連接。在某些實施方式中，元件3325與3305A之間的電阻對“打開”狀態(tài)可在例如大于1ΜΩ或大于IGQ的范圍內(nèi)。結(jié)構(gòu)3380中的其它開關(guān)具有對應(yīng)的狀態(tài)和特性。本文說明了非易失性雙端納米管開關(guān)的一般操作和特性。單個或多個連接的全部組合可在導(dǎo)體3325與導(dǎo)體3305A、B和C中任一個之間激活。而且，允許導(dǎo)體3305A、B和C中任何組合或多個組合之間的連接。作為示例，參照如圖34E所示的基于非易失性納米管元件的電可重新編程通孔互連3380結(jié)構(gòu)，如果開關(guān)A “閉合”、開關(guān)B “打開”以及開關(guān)C “閉合”，則由于導(dǎo)電元件3325A 與納米管側(cè)壁3375以近歐姆性接觸連接，因此導(dǎo)電元件3325也連接于元件3305C和3310C 以及3305A和3310A。這還將導(dǎo)電元件3305C和3305A彼此連接，因為開關(guān)C處于“閉合” 狀態(tài)且開關(guān)A處于“閉合”狀態(tài)。作為具有更大密度的在兩個或以上的配線層之間的高密度電可重新編程納米管通孔互連的雙端納米管開關(guān)
圖33和34所示以及以上進一步描述的橫截面假設(shè)通孔由繞通孔開口的整個周長的導(dǎo)電層圍繞。由于對齊因素以及對圍繞通孔的足夠的導(dǎo)體邊界區(qū)域的要求，在各個級上設(shè)置了著陸墊(landing pad)。這種著陸墊要求各級上導(dǎo)體之間間距增大并減小配線密度。 通孔連接還可靠近金屬線設(shè)置而不需要著陸墊，從而通過減小導(dǎo)體之間的間距來增大導(dǎo)體配線密度。圖35示出頂級以及一個或多個較低導(dǎo)電配線級3450上的導(dǎo)體3430的平面視圖 3400。絕緣體3410上的頂部導(dǎo)體線3430在設(shè)置通孔的位置包括著陸墊3440。增大所有配線級上的導(dǎo)體之間的間距以便于滿足最小間距要求3420。一個或多個配線層3450通過通孔3445互連并與導(dǎo)體3430連接。通孔3445包含納米管元件。俯視圖3400對應(yīng)于以上所述的圖33和34所示的橫截面，其中通孔3445對應(yīng)于圖33G所示的基于非易失性納米管元件的電可重新編程通孔互連3280以及圖34E所示的3380。圖36示出在頂級以及一個或多個較低導(dǎo)體配線級3550上的導(dǎo)體3530的平面視圖3500。著陸墊已被移除使得導(dǎo)體之間的間距減小并且配線密度增大。通孔3545位于由頂級和較低級導(dǎo)體的相交定義的拐角處。與圖32G的3280以及圖34E中的3380類似的基于非易失性納米管元件的電可重新編程通孔互連可通過使用以上相關(guān)于圖33和34進一步描述的方法來制作，除了納米管元件與導(dǎo)體之間的間距的橫截面面積更小，因為僅有通孔周長的一部分將與每個導(dǎo)體級接觸。導(dǎo)體3530被圖像化到絕緣體3510的上表面。導(dǎo)體 3650位于較低絕緣體(未示出)的上表面上并與絕緣體3510的下表面接觸。替換實施方式在某些實施方式中，單壁碳納米管是較佳的，而在其它實施方式中，多壁(例如雙壁)碳納米管是較佳的。而且納米管可與納米線結(jié)合使用。本文所述的納米線是指單個納米線、非編結(jié)的納米線聚集、納米簇、與包括納米結(jié)構(gòu)物的納米管纏繞的納米線、納米線團寸。如上所述，用于互連納米管器件端子的互連配線可以是具有諸如SiO2、聚酰亞胺等的適當(dāng)絕緣層的諸如AlCiuW或Cu配線的常規(guī)配線?；ミB還可以是用于配線的單壁或多
壁納米管。本發(fā)明還可通過其它具體形式來實現(xiàn)而不背離其精神和實質(zhì)特征。因此，本發(fā)明的實施方式可被視為說明性而非限制性的。相關(guān)申請本申請涉及以下參考文獻，它們被授讓給本發(fā)明的受讓人并通過引用整體結(jié)合于此“Electromechanical Memory Array Using Nanotube Ribbons and Method for Making Same (使用納米管帶的機電存儲器陣列及其制作方法)”，2001年7月25日提交的美國專利申請No. 09/915，093，現(xiàn)在的美國專利No. 6，919，592 ；"Electromechanical Memory Having Cell Selection Circuitry Constructed With NT Technology (具有使用NT技術(shù)構(gòu)建的單元選擇電路的機電存儲器)”，2001年7月 25日提交的美國專利申請No. 09/915，173，現(xiàn)在的美國專利No. 6，643，165 ；"Hybrid Circuit Having NT Electromechanical Memory ( ^ NT 1^ 5! ^ 的混合電路)”，2001年7月25日提交的美國專利申請No. 09/915，095，現(xiàn)在的美國專利No. 6，574，130 ；"Electromechanical Three-Trace Junction Devices (機電三跡線接合器件)”， 2001年12月28日提交的美國專利申請No. 10/033，323，現(xiàn)在的美國專利No. 6，911，682 ；"Methods of Making Electromechanical Three-Trace Junction Devices 作機電三跡線接合器件的方法)”，2001年12月觀日提交的美國專利申請No. 10/033，032，現(xiàn)在的美國專利No. 6，784, 028 ；"Nanotube Films and Articles (納米管膜和制品)”，2002年4月23日提交的美國專利申請No. 10/128, 118，現(xiàn)在的美國專利No. 6，706，402 ；"Methods ofNanotube Films and Articles (納米管膜和制品的方法)”，2002 年 4月23日提交的美國專利申請No. 10/128，117，現(xiàn)在的美國專利No. 6，835，591 ；"Methods of Making Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements and Articles (制作碳納米管膜、層、結(jié)構(gòu)物、帶、元件和制品的方法)”;2003年1 月13日提交的美國專利申請No. 10/341,005 ；"Methods of Using Thin Metal Layers to Make Carbon Nanotube Films, Layers,Fabrics, Ribbons,Elements and Articles (使用金屬薄層制作碳納米管膜、層、結(jié)構(gòu)物、帶、元件和制品的方法)”，2003年1月13日提交的美國專利申請No. 10/341,055；"Methods of Using Pre-formed Nanotubes to Make Carbon Nanotube Films, Layers, Fabrics, Ribbons, Elements and Articles (使用預(yù)形成的納米管來制作碳納米管膜、層、結(jié)構(gòu)物、帶、元件和制品的方法)”，2003年1月13日提交的美國專利申請 No. 10/341, 054 ；"Carbon Nanotube Films,Layers,Fabrics,Ribbons,Elements and Articles(碳納米管膜、層、結(jié)構(gòu)物、帶、元件和制品)”，2003年1月13日提交的美國專利申請 No.10/341, 130 ；"Non-volatile Electromechanical Field Effect Devices and Circuits using Same and Methods of Forming Same (非易失性機電場效應(yīng)器件和使用其的電路以及形成它們的方法)，，，2004年6月9日提交的美國專利申請No. 10/864，186 ；"Devices Having Horizontally-Disposed Nanofabric Articles and Methods of Making the Same (具有水平設(shè)置的納米結(jié)構(gòu)物制品的器件及其制作方法)”，2004年2 月11日提交的美國專利申請No. 10/776，059，美國專利公開No. 2004/0181630 ；"Devices Having Vertically-Disposed Nanofabric Articles and Methods of Making the Same (具有垂直設(shè)置的納米結(jié)構(gòu)物制品的器件及其制作方法)”，2004年2月 11日提交的美國專利申請No. 10/776，572，美國專利公開No. 2004/0175856 ；"Patterned Nanoscopic Articles and Methods of Making the Same (圖形化的納米尺度的制品及其制作方法)”，美國專利申請No. 10/936，119，美國專利公開 No.2005/0128788。本發(fā)明還可通過其它具體形式來實現(xiàn)而不背離其精神和實質(zhì)特征。因此，本發(fā)明的實施方式可被視為說明性而非限制性的。
權(quán)利要求
1.一種雙端存儲器件，包括第一導(dǎo)電端子；與所述第一導(dǎo)電端子間隔開的第二導(dǎo)電端子；具有多個納米管的納米管制品，所述納米管制品被配置成與所述第一和第二導(dǎo)電端子電連通；以及與所述第一和第二導(dǎo)電端子中至少一個電連通的刺激電路，所述刺激電路被配置為在所述第一導(dǎo)電端子和第二導(dǎo)電端子之間形成第一電壓差，從而將所述第一和第二導(dǎo)電端子之間的納米管制品的電阻從相對較低電阻變成相對較高電阻，所述刺激電路被配置為在所述第一導(dǎo)電端子和第二導(dǎo)電端子之間形成第二電壓差，從而將所述第一和第二導(dǎo)電端子之間的納米管制品的電阻從相對較高電阻變成相對較低電阻，其中，所述第一和第二導(dǎo)電端子之間的納米管制品的相對較高電阻對應(yīng)于所述雙端存儲器件的第一狀態(tài)，且所述第一和第二導(dǎo)電端子之間的納米管制品的相對較低電阻對應(yīng)于所述雙端存儲器件的第二狀態(tài)，其中所述雙端存儲器件的所述第一和第二狀態(tài)是非易失性的。
2.如權(quán)利要求1所述的雙端存儲器件，其特征在于，選擇所述雙端存儲器件的一個或多個熱特性以充分減少流出所述納米管制品的熱量。
3.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述納米管制品以受控的幾何關(guān)系與所述第二導(dǎo)電端子的至少一部分永久性重疊。
4.如權(quán)利要求3所述的雙端存儲器件，其特征在于，所述受控的幾何關(guān)系被選擇成使得電流在所述第一導(dǎo)電端子和所述納米管制品之間相對較好地流動，并使得熱量在所述第一導(dǎo)電端子與所述納米管制品之間相對較差地流動。
5.如權(quán)利要求3所述的雙端存儲器件，其特征在于，所述受控的幾何關(guān)系是l-150nm范圍內(nèi)的預(yù)定程度的重疊。
6.如權(quán)利要求3所述的雙端存儲器件，其特征在于，所述受控的幾何關(guān)系是15-50nm范圍內(nèi)的預(yù)定程度的重疊。
7.如權(quán)利要求3所述的雙端存儲器件，其特征在于，所述受控的幾何關(guān)系是由所述第一導(dǎo)電端子的尺寸定義的預(yù)定程度的重疊。
8.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一導(dǎo)電端子包括導(dǎo)電相對較好且導(dǎo)熱相對較差的材料。
9.如權(quán)利要求1所述的雙端存儲器件，其特征在于，還包括設(shè)置在所述納米管制品上的鈍化層。
10.如權(quán)利要求9所述的雙端存儲器件，其特征在于，所述鈍化層包括導(dǎo)熱相對較差的材料。
11.如權(quán)利要求10所述的雙端存儲器件，其特征在于，所述材料被選擇成將熱基本上限制在所述納米管制品中。
12.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一狀態(tài)的電阻至少是所述第二狀態(tài)的電阻的十倍。
13.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一狀態(tài)的阻抗至少是所述第二狀態(tài)的阻抗的十倍。
14.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一狀態(tài)由約1兆歐姆以上的電阻表征。
15.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第二狀態(tài)由約100千歐姆以下的電阻表征。
16.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一電壓差包括選擇成提供擦除操作的電刺激。
17.如權(quán)利要求16所述的雙端存儲器件，其特征在于，所述擦除操作包括所述刺激電路跨越所述第一和第二端子施加相對高電壓。
18.如權(quán)利要求17所述的雙端存儲器件，其特征在于，所述相對高電壓在3-10V范圍內(nèi)。
19.如權(quán)利要求16所述的雙端存儲器件，其特征在于，所述擦除操作包括所述刺激電路跨越所述第一和第二端子施加一個或多個電壓脈沖，其中所述脈沖的幅度、所述脈沖的波形以及所述脈沖的數(shù)目一起足以將所述雙端開關(guān)器件變成所述第一狀態(tài)。
20.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第二電壓差包括選擇成提供編程操作的電刺激。
21.如權(quán)利要求20所述的雙端存儲器件，其特征在于，所述編程操作包括所述刺激電路跨越所述第一和第二導(dǎo)電端子施加相對低電壓和相對低電流。
22.如權(quán)利要求21所述的雙端存儲器件，其特征在于，所述低電壓在1-5V范圍內(nèi)，且相對低電流在IOOnA-IOOuA范圍內(nèi)。
23.如權(quán)利要求20所述的雙端存儲器件，其特征在于，所述擦除操作包括所述刺激電路跨越所述第一和第二導(dǎo)電端子施加一個或多個電壓脈沖，其中所述脈沖的幅度、所述脈沖的波形以及所述脈沖的數(shù)目一起足以將所述雙端開關(guān)器件變成所述第二狀態(tài)。
24.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述刺激電路包括一電路，該電路被配置成在所述第一和第二導(dǎo)電端子之間排他地形成第三電壓差，所述第三波形具有至少一個波形特征，該波形特征被選擇為確定所述雙端開關(guān)器件的狀態(tài)。
25.如權(quán)利要求M所述的雙端存儲器件，其特征在于，所述第三波形包括選擇成提供非破壞性的讀出操作的電刺激，其中所述刺激電路跨越所述第一和第二導(dǎo)電端子施加電壓并感測所述第一和第二端子之間的電阻，所述電壓足夠低使其不改變所述器件的狀態(tài)。
26.如權(quán)利要求25所述的雙端存儲器件，其特征在于，所述電壓小于約2V。
27.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一和第二導(dǎo)電端子中至少一個與所述納米管制品的邊緣永久性重疊。
28.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述納米管制品的相對的末端分別與所述第一和第二導(dǎo)電端子的每一個的至少一部分永久性重疊。
29.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一和第二導(dǎo)電端子之一是與所述納米管制品的外圍永久性重疊并且與所述納米管制品的中心區(qū)域不重疊的相框結(jié)構(gòu)。
30.如權(quán)利要求四所述的雙端存儲器件，其特征在于，所述第一和第二導(dǎo)電端子的另一個與所述納米管制品的中心區(qū)域永久性重疊。
31.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一導(dǎo)電端子具有多個表面，其中所述納米管制品基本上順應(yīng)所述多個表面中的一個以上表面的至少一部分并與其永久性重疊。
32.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一和第二導(dǎo)電端子的至少一個具有垂直取向特征，其中所述納米管制品基本上順應(yīng)所述垂直取向特征的至少一部分。
33.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述納米管制品包括已定義取向和已定義尺寸的納米管結(jié)構(gòu)物的圖案化區(qū)域。
34.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述納米管制品包括雙壁納米管。
35.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述納米管制品包括單壁納米管。
36.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述納米管制品包括多壁納米管。
37.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述納米管制品包括納米管束。
38.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述納米管制品中的一個或多個納米管被選擇成具有特定的強徑向呼吸模式。
39.如權(quán)利要求38所述的雙端存儲器件，其特征在于，所述特定的強徑向呼吸模式表現(xiàn)為熱瓶頸。
40.如權(quán)利要求38所述的雙端存儲器件，其特征在于，所述特定的強徑向呼吸模式耦合于導(dǎo)致所述雙端存儲器件中的納米管與導(dǎo)體之間的連接斷開的模式，其中所述雙端開關(guān)器件中的導(dǎo)體包括所述第一導(dǎo)電端子、所述第二導(dǎo)電端子、納米管和納米管片段中的一個或多個。
41.如權(quán)利要求1所述的雙端存儲器件，其特征在于，所述第一和第二導(dǎo)電端子是金
42.如權(quán)利要求41所述的雙端存儲器件，其特征在于，所述金屬包括Ru、Ti、Cr、Al、Au、 Pd、Ni、W、Cu、Mo、Ag、In、Ir、Pb、Sn、TiN、TiAu、TiCu、TiPcU PbIn 和 TiW 中至少一個。
43.一種可選擇的存儲器單元，包括單元選擇晶體管，包括柵極、源極和漏極，其中所述柵極與字線電接觸，且所述漏極與位線電接觸；雙端存儲器件，包括第一導(dǎo)電端子、第二導(dǎo)電端子以及具有多個納米管的納米管制品， 所述納米管制品與所述第一和第二導(dǎo)電端子均電連通，其中所述第一導(dǎo)電端子與所述存儲器單元選擇晶體管的源極電接觸，且所述第二導(dǎo)電端子與編程/擦除/讀取線電接觸；以及與字線、位線和編程/擦除/讀取線電連通的存儲器操作電路， 所述存儲器操作電路包括一電路，該電路被配置為生成并在所述字線上施加選擇信號以選擇所述存儲器單元，并且，生成并在所述編程/擦除/讀取線上施加擦除信號，所述擦除信號在所述第一導(dǎo)電端子和第二導(dǎo)電端子之間形成電壓差并選擇成將所述第一和第二導(dǎo)電端子之間的納米管制品的電阻從相對較低電阻變成相對較高電阻，所述存儲器操作電路包括一電路，該電路被配置為生成并在所述字線上施加選擇信號以選擇所述存儲器單元，并且，生成并在所述編程/擦除/讀取線上施加編程信號，所述編程信號在所述第一導(dǎo)電端子和第二導(dǎo)電端子之間形成電壓差并選擇成將所述第一和第二導(dǎo)電端子之間的納米管制品的電阻從相對較高電阻變成相對較低電阻，其中，所述第一和第二導(dǎo)電端子之間的納米管制品的相對較高電阻對應(yīng)于所述存儲器單元的第一信息狀態(tài)，且所述第一和第二導(dǎo)電端子之間的納米管制品的相對較高電阻對應(yīng)于所述存儲器單元的第二信息狀態(tài)，其中所述第一和第二信息狀態(tài)是非易失性的。
44.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，所述存儲器操作電路包括一電路，用于生成并在所述字線上施加選擇信號以選擇所述單元，并且，生成并在所述編程 /擦除/讀取線上施加讀取信號，其中所述讀取信號具有至少一個波形特性，該波形特性被選擇為確定所述存儲器單元的信息狀態(tài)。
45.如權(quán)利要求44所述的可選擇存儲器單元，其特征在于，確定所述存儲器單元的信息狀態(tài)并不改變所述所述存儲器單元的信息狀態(tài)。
46.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，還包括連接到所述編程/擦除/讀取線的多個可選擇存儲器單元。
47.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，選擇所述器件的一個或多個熱特性以充分減少流出所述納米管制品的熱量。
48.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，所述納米管制品以受控的幾何關(guān)系與所述第二導(dǎo)電端子的至少一部分永久性重疊。
49.如權(quán)利要求48所述的可選擇存儲器單元，其特征在于，所述受控的幾何關(guān)系使得電流在所述第二導(dǎo)電端子和所述納米管制品之間相對較好地流動，并使得熱量在所述第二導(dǎo)電端子與所述納米管制品之間相對較差地流動。
50.如權(quán)利要求48所述的可選擇存儲器單元，其特征在于，所述受控的幾何關(guān)系是由所述第一導(dǎo)電端子的尺寸定義的預(yù)定程度的重疊。
51.如權(quán)利要求48所述的可選擇存儲器單元，其特征在于，所述受控的幾何關(guān)系包括 l-150nm范圍內(nèi)的預(yù)定程度的重疊。
52.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，所述第一和第二導(dǎo)電端子之一是與所述納米管制品的外圍永久性重疊并且與所述納米管制品的中心區(qū)域不重疊的相框結(jié)構(gòu)，并且所述第一和第二導(dǎo)電端子的另一個與所述納米管制品的中心區(qū)域永久性重疊。
53.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，所述第二導(dǎo)電端子具有多個表面，其中所述納米管制品基本上順應(yīng)一個以上表面的至少一部分并與其永久性重疊。
54.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，所述第二導(dǎo)電端子具有垂直取向特征，其中所述納米管制品基本上順應(yīng)所述垂直取向特征的至少一部分。
55.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，所述納米管制品包括已定義取向和已定義尺寸的納米管結(jié)構(gòu)物的圖案化區(qū)域。
56.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，所述納米管制品選自下組 雙壁納米管、單壁納米管以及多壁納米管。
57.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，所述納米管制品包括納米管束。
58.如權(quán)利要求43所述的可選擇存儲器單元，其特征在于，所述第一和第二導(dǎo)電端子是金屬。
全文摘要
雙端開關(guān)器件包括第一和第二導(dǎo)電端子以及納米管制品。所述制品具有至少一個納米管，并且與第一和第二端子的每個的至少一部分重疊。該器件還包括與第一和第二端子中至少一個電連通的刺激電路。該電流能夠向第一和第二端子中至少一個施加第一和第二電刺激以將第一和第二端子之間的器件相對電阻在相對較高電阻與相對較低電阻之間變化。第一和第二端子之間的相對較高電阻對應(yīng)于該器件的第一狀態(tài)，第一和第二端子之間的相對較低電阻對應(yīng)于該器件的第二狀態(tài)。
文檔編號G11C17/16GK102176456SQ201110051659
公開日2011年9月7日 申請日期2006年5月9日 優(yōu)先權(quán)日2005年5月9日
發(fā)明者C·L·伯廷, F·郭, M·斯特拉斯伯格, M·梅恩霍德, R·斯瓦拉賈, S·L·孔瑟科, T·魯克斯, X·M·H·黃 申請人:南泰若股份有限公司