專利名稱：非易失性存儲器件及其感測方法
技術領域：
本發(fā)明的實施例涉及一種非易失性存儲器件及其感測方法，更具體而言涉及一種被配置為利用電阻值變化來感測多電平數(shù)據(jù)的非易失性存儲器件。
背景技術：
存儲器件可以分為易失性存儲器件和非易失性存儲器件。非易失性存儲器件包括即使在斷電時也能保留所儲存的數(shù)據(jù)的非易失性存儲器單元。例如，非易失性存儲器件可 以被實現(xiàn)為快閃隨機存取存儲器(快閃RAM)、相變隨機存取存儲器(PCRAM)等。PCRAM包括使用諸如鍺銻碲(GST)的相變材料來實現(xiàn)的存儲器單元，其中，如果對GST施加熱量，則GST變?yōu)榻Y晶相或非晶相，從而將數(shù)據(jù)儲存在存儲器單元中。非易失性存儲器件(如磁存儲器、相變存儲器(PCM)等)具有與非易失性RAM器件相似的數(shù)據(jù)處理速度。非易失性存儲器件即使在斷電時也能保留數(shù)據(jù)。圖IA和圖IB說明現(xiàn)有的相變電阻(PCR)元件4。參見圖IA和圖1B，PCB元件4包括上電極I、下電極3和位于上電極I與下電極3之間的相變材料(PCM)層2。如果施加電壓和電流給上電極I和下電極3，則有電流信號提供給PCM層2，且PCM層2中產(chǎn)生高溫，從而PCM層2的導電狀態(tài)隨著電阻值變化而改變。圖2A和圖2B說明現(xiàn)有的PCR元件4的相變原理。參見圖2A，如果低于閾值的小電流在PCR元件4中流動，則PCM層2具有適于結晶相的溫度。因此，PCM層2變?yōu)榻Y晶相，從而變?yōu)榈碗娮柚迪嗖牧稀＝Y果，電流可以在上電極I與下電極3之間流動。另一方面，如圖2B所示，如果高于閾值的大電流在PCR元件4中流動，則PCM層2具有比熔點高的溫度。因此，PCM層2變?yōu)榉蔷啵瑥亩優(yōu)楦唠娮柚迪嗖牧?。結果，上電極I與下電極3之間難以有電流流動。如上所述，PCM元件4可以儲存與兩種電阻值相相對應的數(shù)據(jù)作為非易失性數(shù)據(jù)。例如，假設在一種情形中PCR元件4具有與數(shù)據(jù)‘I’相對應的低電阻值相，而在另一情形中PCR元件4具有與數(shù)據(jù)‘0’相對應的高電阻值相，則PCR元件4可以儲存數(shù)據(jù)的兩種邏輯狀態(tài)。此外，即使相變存儲器件斷電，PCM層(即，相變電阻材料)2的相也不改變，從而能儲存前述數(shù)據(jù)作為非易失性數(shù)據(jù)。圖3說明現(xiàn)有的PCR單元的寫入操作。參見圖3，當電流在PCR元件4的上電極I與下電極3之間流動預定的時間時，產(chǎn)
生熱量。
當?shù)陀陂撝档男‰娏髟赑CR元件4中流動預定的時間時，PCM層2具有因低溫加熱狀態(tài)而形成的結晶相，從而PCR元件4變?yōu)榫哂性O置狀態(tài)的低電阻值元件。另一方面，當高于閾值的大電流在PCR元件4中流動預定的時間時，PCM層2具有因高溫加熱狀態(tài)而形成的非晶相，從而PCR元件4變?yōu)榫哂袕臀粻顟B(tài)的高電阻值元件。因此，為了在寫入操作期間寫入設置狀態(tài)的數(shù)據(jù)，以長時間段施加低電壓給PCR元件4。另一方面，為了在寫入操作期間寫入復位狀態(tài)的數(shù)據(jù)，以短時間段施加高電壓給PCR元件4。PCR存儲器件在感測操作期間將感測電流施加給PCR元件4，從而能夠感測儲存在PCR元件4中的數(shù)據(jù)。圖4是說明現(xiàn)有的相變存儲器件的感測單元10的電路圖。
參見圖4,感測單元10包括讀取驅動單元11、預充電單元12、鉗位單元13、參考電壓選擇單元14和感測放大器(sense-amp) (SA)。單位單元UC包括相變電阻(PCR)元件和二極管D。讀取驅動單元11響應于電流驅動信號來驅動高電壓VPPSA，從而輸出感測電壓SAI。預充電單元12響應于預充電信號而將感測電壓SAI預充電為具有高電壓VPPSA電平。鉗位單元13在感測操作期間響應于鉗位控制信號CLM而對感測電壓SAI的電壓電平進行鉗位。參考電壓選擇單元14選擇多個參考電壓RER)至REF2之一，并且將選中的參考電壓REF輸出至感測放大器SA。感測放大器SA響應于感測放大器使能信號SEN而將選中的參考電壓REF與感測電壓SAI進行比較，并將比較的結果進行放大以輸出放大的信號。感測放大器SA經(jīng)由正(+)輸入端子來接收感測電壓SAI，經(jīng)由負(-)輸入端子來接收參考電壓RER)至REF2之一。如果由寫入操作確定了單元的電阻值狀態(tài)，則預充電單元12將讀取路徑預充電為具有高電壓(VPPSA)電平，然后被去激活。此外，讀取驅動單元11為讀取路徑提供要用于感測操作的電流。根據(jù)鉗位單元13所包括的NMOS晶體管的閾值電壓Vt與響應于單元電阻值而形成在位線BL中的柵源電壓Vgs之間的關系，可以確定感測電壓SAI的電平，如圖5所示。圖5說明圖4所示的相變存儲器件中的單元電阻值和感測輸出電平的分布。從一個單元感測具有2比特的數(shù)據(jù)需要至少兩次讀取操作。具體地，當感測一個單元中的2比特數(shù)據(jù)時，通過將四種狀態(tài)彼此區(qū)分開來執(zhí)行讀取操作。也就是，當感測一個單元中的2比特數(shù)據(jù)時，根據(jù)儲存在單元中的數(shù)據(jù)的電阻值來識別四種狀態(tài)“00”、“01”、“10”和“11”之一。為了識別這四種狀態(tài)數(shù)據(jù)，需要三個參考電壓RER)至REF2。如果單元數(shù)據(jù)值小于參考電壓RER)，則識別出數(shù)據(jù)“00”。如果單元數(shù)據(jù)值大于參考電壓RER)，則識別出數(shù)據(jù)“01”。如果單元數(shù)據(jù)值大于參考電壓REF1，則識別出數(shù)據(jù)“10”。如果單元數(shù)據(jù)值小于參考電壓REF2，則識別出數(shù)據(jù)“10”。如果單元數(shù)據(jù)值大于參考電壓REF2，則識別出數(shù)據(jù)“11”。
這樣，如果要將四種電阻值狀態(tài)彼此區(qū)分開，則需要執(zhí)行三次讀取操作。為了執(zhí)行三次讀取操作，參考電壓選擇單元14選擇參考電壓RER)至REF2之一，且將選中的電壓輸出給感測放大器SA。然后感測放大器SA感測由儲存在單元中的數(shù)據(jù)的電阻值所確定的感測電壓SAI的電壓電平。然而，如果讀取數(shù)據(jù)的比特數(shù)量增加，則應當增加針對一個單元執(zhí)行讀取操作的次數(shù)，或者應當根據(jù)感測方案來施加若干個參考電壓電平，這在應用或實施中帶來困難。也就是說，當使用若干個參考電壓電平時，參考電壓選擇單元14花費更長的時間來改變參考電壓。而且，當改變參考電壓時，可能會增加噪聲的發(fā)生。另外，如果參考電壓電平的數(shù)量增加，則用于設置參考線的面積增加。圖6是說明為了改善圖4所示的相變存儲器件的單元電阻值分布而執(zhí)行驗證操作的概念圖。
當感測多電平數(shù)據(jù)時，通過讀取完成寫入操作的單元的位置來執(zhí)行驗證操作，從而確定是否執(zhí)行另外的寫入操作。為了改善單元電阻值的分布，需要在將參考電平RER)至REF2改變?yōu)轵炞C電平之后執(zhí)行讀取操作，如圖6所示。在這種情況下，將參考電壓RER)改變?yōu)轵炞C電平VerifyOL和VerifyOR，將參考電壓REFl改變?yōu)轵炞C電平VerifylL和Verify IR，將參考電壓REF2改變?yōu)轵炞C電平Verify2L和 Verify2R0然而，為了執(zhí)行驗證操作，必須執(zhí)行至少六次讀取操作。此外，為了將三個參考電壓電平RER)至REF2改變?yōu)轵炞C電平，需要額外的控制。因此，為了執(zhí)行這種驗證操作，增加了讀取操作的次數(shù)。如果參考電壓電平改變，則會出現(xiàn)噪聲的增力卩。此外，需要花費長時間來改變參考電壓電平，且用于控制驗證電平的驅動器的面積增加。

發(fā)明內容
本發(fā)明的各個實施例旨在提供一種基本上克服因現(xiàn)有技術的局限和不足而導致的一個或更多個問題的非易失性存儲器件及其感測方法。首先，由于本發(fā)明的一個實施例是檢測預充電的位線響應于單元電阻值而被放電在時間上的不同從而感測多電平數(shù)據(jù)，故可以減少執(zhí)行讀取操作的次數(shù)且可以實現(xiàn)用于驗證操作簡單的控制機制，從而減少與讀取操作的控制相關的電路面積。其次，由于本發(fā)明的一個實施例是利用時鐘脈沖形的感測使能信號來檢測預充電的位線根據(jù)單元電阻值而被放電的特定時間點以感測數(shù)據(jù)，因此可以減少執(zhí)行讀取操作的次數(shù)且可以實現(xiàn)簡單的驗證控制機制，從而減少與讀取操作的控制相關的電路面積。根據(jù)本發(fā)明的一個實施例，一種非易失性存儲器件包括包括多個單位單元的單元陣列；以及感測單元，所述感測單元被配置為響應于感測使能信號而將與儲存在單位單元中的數(shù)據(jù)相對應的感測電壓與參考電壓進行比較，并放大比較的結果以產(chǎn)生輸出信號，其中，在位線被預充電之后，感測單元在感測使能信號的激活時間段期間，測量在感測電壓響應于與單位單元的電阻值相對應的位線的電壓電平而被放電的時間上的不同，并且響應于測量的結果來感測數(shù)據(jù)。
根據(jù)本發(fā)明的另一個實施例，一種感測非易失性存儲器件的方法包括以下步驟對位線進行預充電，將與單位單元的電阻值相對應的位線的電壓電平鉗位；響應于與儲存在單位單元中的數(shù)據(jù)相對應的位線的電壓電平來對感測電壓進行放電；在感測使能信號的激活時間段期間以預定的時間間隔來檢測感測電壓的電平，以測量在感測電壓響應于位線的電壓電平而被放電的時間上的不同；以及基于測量結果來感測儲存在單位單元中的數(shù)據(jù)。要理解的是，本發(fā)明的前面的概述和以下的詳述是示例性的和說明性的，且意圖提供對所要保護的本發(fā)明的進一步解釋。


圖IA和圖IB說明現(xiàn)有的相變電阻(PCR)元件。圖2A和2B說明現(xiàn)有PCR元件中的數(shù)據(jù)儲存原理。
圖3說明現(xiàn)有的PCR單元的寫入操作。圖4是說明現(xiàn)有的相變存儲器件的電路圖。圖5說明圖4所示的相變存儲器件中的單元電阻值和感測輸出電平的分布。圖6是說明為了改善圖4所示的相變存儲器件中的單元電阻值分布而執(zhí)行的現(xiàn)有驗證操作的概念圖。圖7是說明根據(jù)本發(fā)明的一個實施例的非易失性存儲器件的電路圖。圖8是說明圖7所示的非易失性存儲器件的操作的時序圖。圖9是說明圖7所示的感測放大器的詳細電路圖。圖10是說明根據(jù)本發(fā)明的另一個實施例的非易失性存儲器件的電路圖。圖11是說明圖10所示的非易失性存儲器件的操作的時序圖。
具體實施例方式現(xiàn)在將具體參考本發(fā)明的實施方式，附圖中圖示了本發(fā)明的例子。只要可能，將在全部附圖中使用相同的附圖標記來表示相同或相似的部分。圖7是說明根據(jù)本發(fā)明的一個實施例的非易失性存儲器件的電路圖。參見圖7，非易失性存儲器件包括感測單元100、單位單元UC、感測控制器200、讀取控制器300和驗證控制器400。在本實施例中，感測單元100包括預充電單元110、鉗位單元120和感測放大器SA。感測控制器200包括多個延遲單元210至230。非易失性存儲器件包括多個單位單元UC以構成單元陣列。每個單位單元UC可以包括相變電阻(PCR)元件和二極管D。PCR元件耦接到位線BL與二極管D并處在位線BL與二極管D之間。PCR元件可以根據(jù)儲存在其中的數(shù)據(jù)而具有不同的電阻值。二極管D耦接至PCR元件與字線WL并處在PCR元件與字線WL之間。能夠減少單元面積的二極管D被用作開關器件。二極管D使電流僅僅沿正向流動，防止電流沿反向流動。在根據(jù)本發(fā)明的一個實施例的相變存儲器件中，從位線BL到字線WL的方向可以是正向。當PCR元件中有正向電流流動時，經(jīng)過PCR元件的電流值與PCR元件的電阻成反比。預充電單元110響應于預充電信號PRE而將感測電壓SAI預充電為具有高電壓VPPSA電平。預充電單元110包括耦接至高電壓VPPSA輸入端子與鉗位單元120并處在高電壓VPPSA輸入端子與鉗位單元120之間的PMOS晶體管P1，以便經(jīng)由柵極端子接收預充電信號PRE。如果在單位單元UC中使用二極管型的開關器件，則讀取操作因為二極管的高閾值電壓而需要高電壓。
針對此操作，預充電單元110使用比用于讀取操作的外圍電壓VPERI高的高電壓VPPSA。外圍電壓VPERI被用來驅動外圍電路，因而通常使用外部輸入電壓。因此，感測電壓SAI被驅動為具有比外圍電壓VPERI電平高的VPPSA電平。鉗位單元120在感測操作期間響應于鉗位控制信號CLM而對感測電壓SAI的電壓電平進行鉗位。在本實施例中，鉗位單元120的預充電控制信號PREON以與預充電信號PRE互補的方式被使能。如果預充電信號PRE變?yōu)榈碗娖?，則預充電控制信號PREON變?yōu)楦唠娖?。鉗位單元120包括第一 NMOS晶體管NI，以及與NMOS晶體管NI相耦接且與NMOS晶體管NI并聯(lián)的第二 NMOS晶體管N2。作為鉗位元件的NMOS晶體管NI耦接至預充電單元110與位線BL且處在預充電單元110與位線BL之間，從而它經(jīng)由柵極端子接收鉗位控制信號CLM。作為預充電元件的NMOS晶體管N2耦接至預充電單元110與位線BL且處在預充電單元110與位線BL之間，從而它經(jīng)由柵極端子接收預充電控制信號PRE0N。例如，在感測操作期間，如果具有高電平的鉗位控制信號CLM輸入至鉗位單元120，則NMOS晶體管NI導通，從而鉗位單元120對從位線BL接收的感測電壓SAI的電平進行鉗位。另一方面，當不執(zhí)行感測操作時，如果具有低電平的鉗位控制信號CLM輸入至鉗位單元120，則NMOS晶體管NI關斷，從而位線BL的電壓電平?jīng)]有經(jīng)由鉗位單元120被傳送到感測電壓SAI。感測放大器SA響應于感測放大器使能信號SEN而將參考電壓REF與感測電壓SAI進行比較，并且放大比較的結果，由此輸出放大的信號。感測放大器SA經(jīng)由正(+)輸入端子接收感測電壓，并且經(jīng)由負(_)輸入端子接收參考電壓REF。在正常讀取操作期間，讀取控制器300激活正常讀取信號NRD，并且將激活的正常讀取信號NRD輸出給感測控制器200。在驗證讀取操作期間，讀取控制器300激活驗證讀取信號VRD，并且將激活的驗證讀取信號VRD輸出至驗證控制器400。包含在感測控制器200中的延遲單元210至230在正常讀取操作期間將正常讀取信號NRD順序地延遲，從而感測使能信號SEN能在不同的時間點被激活。驗證控制器400包括將驗證讀取信號VRD順序地延遲的多個延遲單元210至230，并在驗證讀取操作期間將延遲的驗證讀取信號VRD輸出給感測控制器200。然后，感測控制器200的延遲單元210至230在驗證讀取操作期間將驗證控制器400的輸出信號順序地延遲，并輸出感測放大器使能信號SEN。圖8是說明圖7所示的非易失性存儲器件的操作的時序圖。首先，當由寫入操作確定了單位單元UC的電阻值狀態(tài)時，在預充電期間預充電信號PRE被激活為低電平。此時，字線WL被激活為低電平，從而單位單元UC的電阻值被輸出至位線BL。結果，預充電單元110的PMOS晶體管Pl導通，從而感測電壓SAI被預充電為具有VPPSA電平。之后，如果在進入讀取操作時間段時預充電信號PRE被去激活為高電平，則預充電單元110的PMOS晶體管Pl關斷。如果預充電信號PRE被去激活為高電平，則執(zhí)行數(shù)據(jù)開發(fā)操作。如果預充電信號PRE被去激活為高電平，則預充電操作結束，感測操作開始。在預充電時間段期間，預充電控制信號PREON被激活為高電平，因此NMOS晶體管N2導通。因此，位線BL變?yōu)楦唠娖角冶活A充電為具有VPPSA電平。當進入讀取操作時間段時，鉗位控制信號CLM被激活為適合于讀取路徑和單元電阻值分布的偏置電壓Vbias電平。在這種情況下，預充電控制信號PREON變?yōu)榈碗娖?，使?NMOS晶體管N2關斷。當NMOS晶體管NI導通時，感測電壓SAI的電平響應于單元數(shù)據(jù)的電阻值而逐漸下降。在此實施例中，根據(jù)鉗位單元120所包括的晶體管NI的閾值電壓Vt與響應于單元電阻值而形成在位線BL中的柵源電壓Vgs之間的關系，NMOS晶體管NI在不同的時間點導通，從而感測電壓SAI變?yōu)榈碗娖健Ｒ簿褪钦f，位線BL的電壓電平以響應于單元電阻值而變化的斜率被放電。此時，在感測使能信號SEN被激活的條件下，感測放大器SA將參考電壓REF與感測電壓SAI進行比較，并且放大比較的結果，從而輸出輸出信號OUT。也就是說，感測使能信號SEN響應于延遲單元210至230所決定的延遲時間而被激活，從而可以在預定的時間段內區(qū)分單位單元UC的電阻值狀態(tài)。例如，如果感測使能信號SEN被延遲單元210至230激活三次，則感測放大器SA響應于單元數(shù)據(jù)的電阻值而輸出不同的輸出信號OUT。如果在感測使能信號SENO至SEN2中每個的激活時間期間檢測到電阻值，則感測到電阻值R0。如果在感測使能信號SENl和SEN2中每個的激活時間期間檢測到電阻值，則感測到電阻值Rl。如果只在感測使能信號SEN2的激活時間期間檢測到一次電阻值，則感測到電阻值R2。如果沒有檢測到電阻值，則感測到電阻值R3。在本實施例中，電阻值RO由數(shù)據(jù)“00”來識別，電阻值Rl由數(shù)據(jù)“01”來識別，電阻至R2由數(shù)據(jù)“10”來識別，且電阻值R3由數(shù)據(jù)“11”來識別。因此，當從一個單位單元UC感測2比特的數(shù)據(jù)(S卩4個數(shù)據(jù))時，需要一次讀取操作，且感測使能信號SEN被激活三次。由于單位單元UC具有較低的電阻值，因此鉗位電路120的NMOS晶體管更加快速地導通，從而可以順序地表示感測放大器SA的輸出信號OUT。也就是說，當感測N個多數(shù)據(jù)時，感測控制器200控制感測使能信號SEN使其在N-I個時間段期間被順序地激活，其中，N是自然數(shù)。隨后，如果鉗位控制信號CLM變?yōu)榈碗娖剑瑒t感測操作完成。如上所述，本發(fā)明的實施例檢測預充電的位線BL的電壓電平響應于單位單元UC的電阻值而被放電的時間差，從而能感測多電平數(shù)據(jù)。如上所述，本發(fā)明的本實施例被設計為調整感測放大器使能信號SEN的延遲時間以改變驗證電平，而現(xiàn)有技術是改變參考電壓REF的電平以便執(zhí)行驗證讀取操作。更詳細地，在本發(fā)明的本實施例中，在正常讀取操作期間，讀取控制器300激活正常讀取信號NRD并且將其輸出至感測控制器200。在驗證讀取操作期間，讀取控制器300激活驗證讀取信號VRD并將其輸出至驗證控制器400。當驗證讀取信號VRD被激活時，驗證控制器400產(chǎn)生驗證讀取操作所需的延遲脈沖給感測控制器200。感測控制器200響應于驗證控制器400的延遲時間和延遲單元210至230的延遲時間來調整感測使能信號SEN的激活時間點，從而可以將電流驗證電平改變?yōu)榱硪粋€驗證電平。當在多電平單元的寫入操作期間執(zhí)行驗證操作以改進單元電阻值分布時，執(zhí)行寫入操作之前所獲得的第一單元電阻值與執(zhí)行寫入操作之后所獲得的第二單元電阻值之間的關系可能影響必須執(zhí)行的驗證操作的次數(shù)。因此，如果正確地識別寫入操作之前所獲得 的電阻值時，則可以減少必須執(zhí)行寫入操作的次數(shù)。圖9是說明圖7所示的感測放大器SA的詳細電路圖。參見圖9，感測放大器SA包括PMOS晶體管P2和P3以及多個NMOS晶體管N3至N8。PMOS晶體管P2和P3以及NMOS晶體管N5和N6彼此交叉耦接，且被驅動至電源電壓VDD電平。PMOS晶體管P2和P3與上拉驅動器相對應，且NMOS晶體管N5和N6與下拉驅動器相對應。作為驅動晶體管的NMOS晶體管N7和N8分別被耦接在接地電壓端子與NMOS晶體管N5之間，以及接地電壓端子與NMOS晶體管N6之間。NMOS晶體管N7經(jīng)由柵極端子接收感測電壓SAI’ NMOS晶體管N8經(jīng)由柵極端子接收參考電壓REF。NMOS晶體管N7和N8將感測電壓SAI與參考電壓REF進行比較，并放大比較的結果。NMOS晶體管N3和N4分別耦接在PMOS晶體管P2的漏極端子與NMOS晶體管N5的漏極端子之間，以及PMOS晶體管P3的漏極端子與NMOS晶體管N6的漏極端子之間，且它們經(jīng)由柵極端子接收感測放大器使能信號SEN。NMOS晶體管N3和N4與用于控制感測放大器SA的激活或去激活的激活單元相對應。上述感測放大器SA在當感測放大器使能信號SEN變?yōu)楦唠娖綍r被激活，從而將感測電壓SAI與參考電壓VREF進行比較并放大比較的結果。根據(jù)本發(fā)明的另一個實施例，可以使用圖10所示的時鐘控制方案代替圖7所示的延遲方案來感測單位單元的電阻值水平。圖10是說明根據(jù)本發(fā)明的另一個實施例的非易失性存儲器件的電路圖。參見圖10，非易失性存儲器件包括感測單元100_1、單位單元UC、時鐘發(fā)生器200_1、讀取控制器300_1以及驗證控制器400_1。感測單元100_1包括預充電單元110_1、鉗位單元120_1和感測放大器SA。圖10所示的非易失性存儲器件包括多個單位單元UC以構成單位陣列。每個單位單元UC可以包括相變電阻(PCR)元件和二極管D。PCR元件耦接至位線BL與二極管D并處在位線BL與二極管D之間。PCR元件可以根據(jù)儲存的數(shù)據(jù)而具有不同的電阻值。二極管D正向耦接至PCR元件與字線WL且處在PCR元件與字線WL之間。這里，能減少單元面積的二極管D被用作為開關器件。二極管D使電流僅僅沿著正向流動，防止電流沿反向流動。在根據(jù)本發(fā)明的一個實施例的相變存儲器件中，從位線BL到字線WL的方向可以是正向。當正向電流在PCR元件中流動時，流經(jīng)PCR元件的電流值與PCR元件的電阻值成反比。預充電單元110_1響應于預充電信號PRE而將感測電壓SAI預充電為具有高電壓VPPSA電平。預充電單元110_1包括耦接至高電壓VPPSA輸入端子與鉗位單元120_1且處在高電壓VPPSA輸入端子與鉗位單元120_1之間的PMOS晶體管P4，以便經(jīng)由柵極端子接收預充電信號PRE。鉗位單元120_1在感測操作期間響應于鉗位控制信號CLM而對感測電壓SAI的電壓電平進行鉗位。在此情況下，鉗位單元120_1的預充電控制信號PREON以與預充電信號 PRE互補的方式被使能。如果預充電信號PRE變?yōu)榈碗娖?，則控制信號PREON變?yōu)楦唠娖剑瑥亩Q位單元120_1被激活。鉗位單元120_1包括彼此耦接且并聯(lián)的第一 NMOS晶體管N9和第二 NMOS晶體管NlO。在這種情況下，NMOS晶體管N9耦接至預充電單元110_1與位線BL且處在預充電單元110_1與位線BL之間，從而經(jīng)由柵極端子接收鉗位控制信號CLM。NMOS晶體管NlO耦接至預充電單元100_1與位線BL且處在預充電單元100_1與位線BL之間，從而經(jīng)由柵極端子接收預充電控制信號PRE0N。例如，如果執(zhí)行感測操作，且將具有高電平的鉗位控制信號CLM輸入至鉗位單元120_1，則NMOS晶體管N9導通，從而鉗位單元120_1對從位線BL接收的感測電壓SAI的電平進行鉗位。另一方面，如果不執(zhí)行感測操作，且將具有低電平的鉗位控制信號CLM輸入至鉗位單元120_1，則NMOS晶體管N9關斷，從而鉗位單元120_1不對感測電壓SAI的電平進行鉗位。感測放大器SA響應于感測放大器使能信號SEN而將參考電壓REF與感測電壓SAI進行比較，并放大比較的結果，輸出放大的信號。感測放大器SA經(jīng)由正(+)輸入端子接收感測電壓SAI，且經(jīng)由負(-)輸入端子接收參考電壓REF。在正常讀取操作期間，讀取控制器300_1激活正常讀取信號NRD，并將激活的正常讀取信號NRD輸出至時鐘發(fā)生器200_1。在驗證讀取操作期間，讀取控制器300_1激活驗證讀取信號VRD，并將激活的驗證讀取信號VRD輸出至驗證控制器400_1。在正常讀取操作期間，時鐘發(fā)生器200_1響應于正常讀取信號NRD而產(chǎn)生時鐘脈沖，并且將時鐘信號形式的感測使能信號SEN輸出至感測放大器SA。根據(jù)本實施例，感測控制器被實現(xiàn)為時鐘發(fā)生器200_1，且以不同于圖7所示的實施例的方式來產(chǎn)生時鐘脈沖。驗證控制器400_1包括多個延遲單元(未示出)。延遲單元在驗證讀取操作期間將驗證讀取信號VRD順序地延遲，且將延遲的驗證讀取信號VRD輸出至時鐘發(fā)生器200_1。因此，在驗證讀取操作期間，輸出響應于延遲的驗證讀取信號VRD而被選擇性地延遲的感測放大器使能信號SEN。圖11是說明圖10所示的非易失性存儲器件的操作的時序圖。參見圖11，當由寫入操作確定了單位單元UC的電阻值狀態(tài)時，在預充電時間段期間預充電信號PRE被激活為低電平。此時，字線WL被激活為低電平，從而單位單元UC的電阻值被輸出至位線BL。當預充電信號PRE被激活時，預充電單元110_1的PMOS晶體管P4導通，從而感測電壓SAI被預充電為具有VPPSA電平。之后，如果當進入讀取操作時間段時預充電信號PRE被去激活為高電平，則預充電單元110_1的PMOS晶體管P4關斷。如果預充電信號PRE被去激活為高電平，則執(zhí)行數(shù)據(jù)開發(fā)操作。如果預充電信號PRE被去激活為高電平，則預充電操作結束且感測操作開始。在預充電時間段期間，預充電控制信號PREON被激活為高電平，因而NMOS晶體管NlO導通。因此，位線BL電平增加且被預充電為具有VPPSA電平。當進入讀取操作時間段時，鉗位控制信號CLM被激活為適合于讀取路徑和單元電阻值分布的偏置電壓Vbias電平。在這種情況下，預充電控制信號PREON變?yōu)榈碗娖?，從?NMOS晶體管NlO關斷。當NMOS晶體管N9導通時，感測電壓SAI響應于單元數(shù)據(jù)的電阻值逐漸下降。根據(jù)鉗位單元120_1中的晶體管N9的閾值電壓Vt與響應于單元電阻值而形成在位線BL中的柵源電壓Vgs之間的關系，NMOS晶體管N9在不同的時間點導通，從而感測電壓SAI變?yōu)榈碗娖?。也就是說，位線BL的電壓電平以響應于單元電阻值而變化的斜率被放電。此時，在感測使能信號SEN以時鐘脈沖的形式被激活的條件下，感測放大器SA將參考電壓REF與感測電壓SAI進行比較，并且放大比較的結果以輸出輸出信號OUT。換言之，如果在感測電壓SAI小于參考電壓REF的時間點檢測到電阻值R，則感測放大器SA輸出輸出信號OUT。輸出信號OUT的電阻值被識別從而感測到單元數(shù)據(jù)。在這種情況下，輸出信號OUT被輸出作為時鐘信號，且時鐘信號所包括的時鐘的數(shù)量會根據(jù)所感測的數(shù)據(jù)的電阻值而改變。因此，通過從輸出信號OUT檢測出時鐘的數(shù)量來感測單元數(shù)據(jù)。鉗位單元120_1的NMOS晶體管N9根據(jù)電阻值R而導通。因此，在輸出信號OUT開始轉變?yōu)榈碗娖降奶囟〞r間點表示了電阻值R的位置。結果，可以更加精確地識別在寫入操作前獲得的電阻值。根據(jù)本發(fā)明的本實施例，感測使能信號SEN的使能次數(shù)是響應于時鐘發(fā)生器2001的周期而被確定的，且在由單位單元UC的電阻值所確定的位置處輸出輸出信號OUT。隨后，如果鉗位控制信號CLM轉變?yōu)榈碗娖?，則感測操作完成。以此方式，本發(fā)明的本實施例檢測預充電的位線BL響應于單位單元UC的電阻值而被放電的特定時間，因此，感測數(shù)據(jù)被儲存在單位單元UC中。本發(fā)明的實施例調整感測放大器使能信號SEN的延遲時間以將當前的驗證電平改變到另一個驗證電平，而在現(xiàn)有技術中是改變參考電壓REF的電平來執(zhí)行驗證讀取操作。更詳細地，根據(jù)本發(fā)明的一個實施例，在正常讀取操作期間，讀取控制器300_1激活正常讀取信號NRD，且將激活的正常讀取信號NRD輸出至時鐘發(fā)生器200_1。在驗證讀取操作期間，讀取控制器300_1激活驗證讀取信號VRD，并將激活的驗證讀取信號VRD輸出至驗證控制器400_1。當驗證讀取信號VRD被激活時，驗證控制器400_1產(chǎn)生驗證讀取操作所需的延遲脈沖給時鐘發(fā)生器200_1。時鐘發(fā)生器200_1響應于驗證控制器400_1的延遲時間和時鐘發(fā)生器200_1的時鐘延遲時間來調整感測使能信號SEN的激活時間，從而將當前的驗證電平改變?yōu)榱硪或炞C電平。為了便于描述和更好地理解本發(fā)明，盡管本發(fā)明的前述實施例已經(jīng)公開了包括相變存儲器件的非易失性存儲器件作為例子，但是本發(fā)明的范圍和主旨并不限于此，且還可應用于以基于電阻值變化的各種電阻式存儲器件。例如，本發(fā)明還可以應用于鐵電電容器、旋轉力矩轉移(STT)器件、磁阻器件、電阻式隨機存取存儲器(ReRAM)器件等。此外，本發(fā)明的前述實施例已經(jīng)示例性地公開了單位單元UC的非易失性存儲元件是PCR元件，且開關單元是二極管D。然而，盡管使用了通常有利于單元面積的二極管型元件來描述根據(jù)本發(fā)明的非易失性存儲器件的實施例，但是本發(fā)明的范圍和主旨并不局限于此。本發(fā)明還可以適用于其它的非易失性存儲器件，且可以使用任何其它的開關元件。
從上面的描述可以清楚的是，本發(fā)明的實施例具有以下特征。首先，由于本發(fā)明的實施例是檢測預充電的位線響應于單元電阻值被放電在時間上的不同從而感測多電平數(shù)據(jù)，因此可以減少執(zhí)行讀取操作的次數(shù)，并容易地實現(xiàn)用于控制驗證操作的機制，從而減少與讀取操作的控制相關的電路面積。其次，由于本發(fā)明的實施例是使用時鐘脈沖形的感測使能信號來檢測預充電的位線根據(jù)單元電阻值而被放電的特定時間點從而感測數(shù)據(jù)，因此可以減少執(zhí)行讀取操作的次數(shù)，并容易地實現(xiàn)驗證控制機制，從而減少與讀取操作的控制相關的電路面積。本領域技術人員將會理解的是，在不偏離本發(fā)明的主旨和必要特征的前提下，可以采用與本文所描述的那些具體方式以外的其它方式來實施本發(fā)明。因此，上述示例性實施例在所有的方面都要被解釋成是說明性的，而不是限制性的。本發(fā)明的范圍應當由所附權利要求及其法律等同來確定，而不是由上述描述來確定，落入所附權利要求的含義和等同范圍內的所有變化都意在被包括在本發(fā)明中。此外，對于本領域技術人員明顯的是，所附權利要求中的沒有明確地彼此引用的權利要求可以組合在一起作為本發(fā)明的示例性實施例的組合，或者通過在提交申請之后的后續(xù)修改被包括作為新的權利要求。盡管已經(jīng)描述了與本發(fā)明相一致的多個說明性的實施例，但應當理解的是，本領域技術人員能夠修改的多個其它修改例和實施例將會落入本公開的原理的主旨和范圍之內。具體地，在本公開的范圍、附圖以及所附權利要求之內的組成部件和/或裝置中，各種變化和修改是可行的。除了組成部件和/或裝置中的變化和修改，替代的使用對于本領域技術人員而言也是明顯的。
權利要求
1.一種非易失性存儲器件，包括 包括多個單位單元的單元陣列；和 感測單元，所述感測單元被配置為響應于感測使能信號而將與儲存在所述單位單元中的數(shù)據(jù)相對應的感測電壓與參考電壓進行比較，并放大比較的結果以產(chǎn)生輸出信號， 其中，在對位線預充電之后，所述感測單元在所述感測使能信號的激活時間段期間，測量在所述感測電壓響應于與所述單位單元的電阻值相對應的位線的電壓電平而被放電的時間上的不同，且響應于測量的結果來感測數(shù)據(jù)。
2.如權利要求I所述的非易失性存儲器件，還包括 感測控制器，所述感測控制器被配置為控制所述感測使能信號使其在不同的時間點被激活至少一次。
3.如權利要求2所述的非易失性存儲器件，其中，所述感測控制器包括 多個延遲單元，所述多個延遲單元被配置為控制所述感測使能信號的激活時間。
4.如權利要求2所述的非易失性存儲器件，其中，在感測N個多數(shù)據(jù)中的一個時，所述感測控制器控制所述感測使能信號使其在(N-I)個時間段期間被順序地激活，其中N是自然數(shù)。
5.如權利要求2所述的非易失性存儲器件，其中，所述感測控制器包括時鐘發(fā)生器，所述時鐘發(fā)生器被配置為產(chǎn)生具有時鐘脈沖的所述感測使能信號。
6.如權利要求5所述的非易失性存儲器件，其中，在所述感測使能信號的激活時間段期間，所述感測單元從所述單位單元的電阻值被檢測到的特定時間開始產(chǎn)生時鐘形的輸出信號。
7.如權利要求5所述的非易失性存儲器件，其中，所述感測單元響應于所述時鐘發(fā)生器的時鐘周期來確定所述感測使能信號的使能次數(shù)。
8.如權利要求2所述的非易失性存儲器件，還包括 讀取控制器，所述讀取控制器被配置為輸出用于控制所述感測控制器的操作的正常讀取信號和用于控制驗證操作的驗證讀取信號；以及 驗證控制器，所述驗證控制器被配置為響應于所述驗證讀取信號來改變所述感測控制器的延遲時間。
9.如權利要求I所述的非易失性存儲器件，其中，所述感測單元包括 預充電單元，所述預充電單元被配置為在預充電操作期間響應于預充電信號而將所述位線預充電為具有高電壓電平； 鉗位單元，所述鉗位單元被配置為在讀取操作期間響應于偏置電壓電平而對所述感測電壓進行鉗位；以及 感測放大器，所述感測放大器被配置為當所述感測使能信號被激活時將所述感測電壓與所述參考電壓進行比較，并放大比較的結果。
10.如權利要求9所述的非易失性存儲器件，其中，所述鉗位單元包括 鉗位元件，所述鉗位元件被配置為響應于鉗位控制信號而將所述感測電壓的電壓電平鉗位；以及 預充電元件，所述預充電元件與所述鉗位元件耦接且并聯(lián)，且被配置為響應于預充電控制信號而將所述位線預充電。
11.如權利要求10所述的非易失性存儲器件，其中，所述鉗位元件和所述預充電元件以互補的方式操作。
12.如權利要求9所述的非易失性存儲器件，其中，所述感測放大器包括 上拉驅動器，所述上拉驅動器被配置為用電源電壓驅動所述輸出信號； 下拉驅動器，所述下拉驅動器與所述上拉驅動器交叉耦接； 驅動單元，所述驅動單元被配置為響應于所述感測電壓和所述參考電壓而操作；以及激活單元，所述激活單元與所述上拉驅動器和所述下拉驅動器相耦接，且被配置為響應于所述感測使能信號而被驅動。
13.如權利要求I所述的非易失性存儲器件，其中，如果在預充電操作完成之后所述位線的電壓電平的斜率響應于所述單位單元的電阻值而改變，則所述感測單元在所述感測使能信號的激活時間段期間測量所述位線的電壓電平以感測儲存在所述單位單元中的數(shù)據(jù)。
14.一種感測非易失性存儲器件的方法，包括以下步驟 對位線進行預充電； 將所述位線的與單位單元的電阻值相對應的電壓電平鉗位； 響應于所述位線的與儲存在單位單元中的數(shù)據(jù)相對應的電壓電平來對感測電壓進行放電； 在感測使能信號的激活時間段期間以預定的時間間隔來檢測所述感測電壓的電平，以測量在所述感測電壓響應于所述位線的電壓電平而被放電的時間上的不同；以及基于測量的結果來感測儲存在所述單位單元中的數(shù)據(jù)。
15.如權利要求14所述的感測方法，其中，感測所述感測電壓的步驟包括以下步驟 將所述感測電壓與參考電壓進行比較。
16.如權利要求14所述的感測方法，其中，感測所述感測電壓的步驟包括以下步驟 感測與所述單位單元相關的N個多數(shù)據(jù)中的一個，其中N是自然數(shù)。
17.如權利要求16所述的感測方法，其中，當感測儲存在所述單位單元中的多數(shù)據(jù)時，在(N-I)個時間段期間順序地激活所述感測使能信號。
18.如權利要求14所述的感測方法，還包括以下步驟 在所述感測使能信號的激活時間段期間順序地感測N個多數(shù)據(jù)，并驗證感測的數(shù)據(jù)，其中N是自然數(shù)。
19.如權利要求14所述的感測方法，還包括以下步驟 在所述感測使能信號的激活時間段期間產(chǎn)生時鐘脈沖形式的所述感測使能信號。
20.如權利要求19所述的感測方法，其中，感測所述數(shù)據(jù)的步驟包括以下步驟 在所述感測使能信號的激活時間段期間，在檢測到所述單位單元的電阻值的特定時間感測儲存在所述單位單元中的數(shù)據(jù)。
21.如權利要求19所述的感測方法，還包括以下步驟 在所述感測使能信號的激活時間段期間產(chǎn)生感測放大器的時鐘形輸出信號， 其中，通過識別所述時鐘形輸出信號所包括的時鐘數(shù)量來感測儲存在所述單位單元中的數(shù)據(jù)。
全文摘要
本發(fā)明提供一種能夠利用電阻變化來感測多電平數(shù)據(jù)的非易失性存儲器件及其感測方法。所述非易失性存儲器件包括單元陣列和感測單元。單元陣列包括讀出數(shù)據(jù)或寫入數(shù)據(jù)的多個單位單元。感測單元在對位線預充電之后在感測使能信號的激活時間段期間將與儲存在單位單元中的數(shù)據(jù)相對應的感測電壓與參考電壓相比較，放大/輸出比較的結果，測量在感測電壓響應于單位單元的電阻值而被放電的放電時間上的不同，且響應于測量的結果而感測數(shù)據(jù)。
文檔編號G11C16/26GK102779553SQ201110267108
公開日2012年11月14日 申請日期2011年9月9日 優(yōu)先權日2011年5月11日
發(fā)明者金東槿 申請人:海力士半導體有限公司