專利名稱：非易失性存儲(chǔ)器件及其制造方法和操作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及ー種非易失性存儲(chǔ)器件及其制造方法和操作方法。
背景技術(shù)：
非易失性存儲(chǔ)器件是即使在供電中斷的情況下也維持所存儲(chǔ)的數(shù)據(jù)的存儲(chǔ)器件。當(dāng)前，廣泛使用諸如NAND型快閃存儲(chǔ)器的各種非易失性存儲(chǔ)器件。圖I是示出現(xiàn)有的非易失性存儲(chǔ)器件的電路圖。 參見圖1，現(xiàn)有的非易失性存儲(chǔ)器件包括沿著列方向延伸并且彼此平行布置的多個(gè)位線BL，以及沿著行方向延伸的源極線SL。位線BL包括交替布置的偶數(shù)位線BLe和奇數(shù)位線BLo。其中漏極選擇晶體管DST、多個(gè)存儲(chǔ)器晶體管MT和源極選擇晶體管SST串聯(lián)連接的串設(shè)置在每個(gè)位線BL與源極線SL之間。漏極選擇線DSL與漏極選擇晶體管DST的柵電極連接且沿著行方向延伸。字線WL與存儲(chǔ)器晶體管MT的控制柵電極連接且沿著行方向延伸。源極選擇線SSL與源極選擇晶體管SST的柵電極連接且沿著行方向延伸。在如上配置的非易失性存儲(chǔ)器件中，以每個(gè)頁(yè)為單位來執(zhí)行數(shù)據(jù)編程操作和數(shù)據(jù)讀取操作。具體地，分開執(zhí)行用于對(duì)與偶數(shù)位線BLe連接的串中的某単元進(jìn)行編程的偶數(shù)頁(yè)編程操作，以及用于對(duì)與奇數(shù)位線BLo連接的串中的某単元進(jìn)行編程的奇數(shù)頁(yè)編程操作。以相同的方式應(yīng)用于偶數(shù)頁(yè)讀取和奇數(shù)頁(yè)讀取操作。然而，現(xiàn)有的非易失性存儲(chǔ)器件具有下列特點(diǎn)。在現(xiàn)有的非易失性存儲(chǔ)器件中，由于位線BL和源極線SL沿著不同的方向延伸，因此它們不設(shè)置在同一層上。也就是說，位線BL和源極線SL要經(jīng)由不同的エ藝形成為不同的層。在這種情況下，由于要分開執(zhí)行掩模エ藝和刻蝕エ藝以便形成位線BL和源極線SL，因此エ藝變得復(fù)雜化。此外，在現(xiàn)有的非易失性存儲(chǔ)器件中，源極線SL與所有的串共同連接。因此，在讀取操作中，要利用在各個(gè)位線BL中感測(cè)電壓變化的方式。然而，在此情況下，感測(cè)噪聲可能會(huì)增加。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及ー種可以簡(jiǎn)化制造エ藝和提高操作特性的非易失性存儲(chǔ)器件及其制造方法和操作方法。根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種非易失性存儲(chǔ)器件包括位線和源極線，所述位線與所述源極線交替地彼此平行布置；偶數(shù)串和奇數(shù)串，所述偶數(shù)串與所述奇數(shù)串交替地布置在所述位線與所述源極線之間并且每個(gè)包括漏極選擇晶體管、存儲(chǔ)器晶體管和源極選擇晶體管，其中所述漏極選擇晶體管包括結(jié)構(gòu)與所述存儲(chǔ)器晶體管相同的第一漏極選擇晶體管和結(jié)構(gòu)與所述源極選擇晶體管相同的第二漏極選擇晶體管；偶數(shù)漏極選擇線，所述偶數(shù)漏極選擇線與所述偶數(shù)串的第一漏極選擇晶體管和所述奇數(shù)串的第二漏極選擇晶體管連接；以及奇數(shù)漏極選擇線，所述奇數(shù)漏極選擇線與所述偶數(shù)串的第二漏極選擇晶體管和所述奇數(shù)串的第一漏極選擇晶體管連接。根據(jù)本發(fā)明的另ー個(gè)實(shí)施例，一種用于操作非易失性存儲(chǔ)器件的方法，所述非易失性存儲(chǔ)器件包括交替地彼此平行布置的位線和源極線，以及偶數(shù)串和奇數(shù)串，所述偶數(shù)串和所述奇數(shù)串分別并交替地布置在所述位線與所述源極線之間并且每個(gè)包括漏極選擇 晶體管、存儲(chǔ)器晶體管和源極選擇晶體管，其中所述漏極選擇晶體管包括結(jié)構(gòu)與所述存儲(chǔ)器晶體管相同的第一漏極選擇晶體管以及結(jié)構(gòu)與所述源極選擇晶體管相同的第二漏極選擇晶體管，所述方法包括通過將所述偶數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述奇數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述偶數(shù)串且要編程的存儲(chǔ)器晶體管執(zhí)行偶數(shù)頁(yè)編程；以及通過將所述奇數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述偶數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述奇數(shù)串的并且要編程的存儲(chǔ)器晶體管執(zhí)行奇數(shù)頁(yè)編程。根據(jù)本發(fā)明的另ー個(gè)實(shí)施例，一種用于操作非易失性存儲(chǔ)器件的方法，所述非易失性存儲(chǔ)器件包括交替地彼此平行布置的位線和源極線，以及偶數(shù)串和奇數(shù)串，所述偶數(shù)串和所述奇數(shù)串分別地并交替地布置在所述位線與所述源極線之間并且每個(gè)包括漏極選擇晶體管、存儲(chǔ)器晶體管和源極選擇晶體管，其中所述漏極選擇晶體管包括結(jié)構(gòu)與所述存儲(chǔ)器晶體管相同的第一漏極選擇晶體管以及結(jié)構(gòu)與所述源極選擇晶體管相同的第二漏極選擇晶體管，所述方法包括通過將所述偶數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述奇數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述偶數(shù)串且要讀取的存儲(chǔ)器晶體管執(zhí)行偶數(shù)頁(yè)讀??；以及通過將所述奇數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述偶數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述奇數(shù)串且要讀取的存儲(chǔ)器晶體管執(zhí)行奇數(shù)頁(yè)讀取。根據(jù)本發(fā)明的又一個(gè)實(shí)施例，一種非易失性存儲(chǔ)器件包括襯底，所述襯底具有被隔離層限定的有源區(qū)，且包括沿著ー個(gè)方向延伸的多個(gè)第一區(qū)域以及交替地設(shè)置在所述第一區(qū)域之間以與所述第一區(qū)域相互連接的第二區(qū)域和第三區(qū)域；源極選擇線、字線、第一漏極選擇線和第二漏極選擇線，所述源極選擇線、所述字線、所述第一漏極選擇線和所述第二漏極選擇線設(shè)置在所述襯底之上，并且延伸以跨越所述第二區(qū)域和所述第三區(qū)域之間的所述第一區(qū)域；第一接觸部和第二接觸部，所述第一接觸部和所述第二接觸部分別設(shè)置在所述第二區(qū)域和所述第三區(qū)域之上；以及第一導(dǎo)線和第二導(dǎo)線，所述第一導(dǎo)線和所述第二導(dǎo)線分別與所述第一接觸部和所述第二接觸部連接并且彼此平行延伸，其中，所述第一漏極選擇線和所述第二漏極選擇線中的每個(gè)包括隧道電介質(zhì)層、浮柵、柵間電介質(zhì)層和控制柵的層疊結(jié)構(gòu)，并且其中，所述第一漏極選擇線在與所述第一區(qū)域之中的奇數(shù)編號(hào)的第一區(qū)域的交叉處去除了所述柵間電介質(zhì)層的部分，所述第二漏極選擇線在與所述第一區(qū)域之中的偶數(shù)編號(hào)的第一區(qū)域的交叉處去除了所述柵間電介質(zhì)層的部分。
根據(jù)本發(fā)明的另ー個(gè)實(shí)施例，一種非易失性存儲(chǔ)器件的制造方法，包括在襯底中形成隔離層以限定有源區(qū)，所述有源區(qū)包括沿著ー個(gè)方向延伸的多個(gè)第一區(qū)域、交替地設(shè)置在所述第一區(qū)域之間以與所述第一區(qū)域相互連接的第二區(qū)域和第三區(qū)域；在所述襯底之上形成源極選擇線、字線、第一漏極選擇線和第二漏極選擇線以在跨越所述第一區(qū)域的同時(shí)在所述第二區(qū)域和所述第三區(qū)域之間延伸；形成覆蓋所述源極選擇線、所述字線、所述第ー漏極選擇線和所述第二漏極選擇線的電介質(zhì)層；在所述電介質(zhì)層中形成分別與所述第二區(qū)域和所述第三區(qū)域連接的第一接觸部和第二接觸部；以及在所述電介質(zhì)層之上形成第一導(dǎo)線和第二導(dǎo)線以分別與所述第一接觸部和所述第二接觸部連接并且彼此平行延伸，其中，所述第一漏極選擇線和所述第二漏極選擇線中的每個(gè)包括隧道電介質(zhì)層、浮柵、柵間電介質(zhì)層和控制柵的層疊結(jié)構(gòu)，并且其中，所述第一 漏極選擇線在與所述第一區(qū)域之中的奇數(shù)編號(hào)的第一區(qū)域的交叉處去除了所述柵間電介質(zhì)層的部分，且所述第二漏極選擇線在與所述第一區(qū)域之中的偶數(shù)編號(hào)的第一區(qū)域的交叉處去除了所述柵間電介質(zhì)層的部分。


圖I是示出現(xiàn)有的非易失性存儲(chǔ)器件的電路圖。圖2是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)器件的電路圖。圖3是說明用于操作圖2所示的非易失性存儲(chǔ)器件的方法的電路圖。圖4A至SB是示出根據(jù)本發(fā)明的所述實(shí)施例的非易失性存儲(chǔ)器件及其制造方法的平面圖和截面圖。
具體實(shí)施例方式下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。但是，本發(fā)明可以以不同的方式實(shí)施，而不應(yīng)解釋為限定為本文所列的實(shí)施例。確切地說，提供這些實(shí)施例是為了使本說明書充分和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本說明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示相同的部分。附圖并非按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對(duì)比例做夸大處理。當(dāng)提及第ー層在第二層“上”或在襯底“上”時(shí)，其不僅涉及第ー層直接形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。下面將參照?qǐng)D2和圖3描述根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)器件及其操作方法。圖2是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)器件的電路圖，圖3是說明操作圖2所示的非易失性存儲(chǔ)器件的方法的電路圖。參見圖2，根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)器件包括沿著ー個(gè)方向、例如列方向延伸的多個(gè)位線BL和多個(gè)源極線SL。位線BL和源極線SL彼此平行且交替地設(shè)置。串STe和STo設(shè)置在位線BL與源極線SL之間，各個(gè)串STe和STo中的一對(duì)漏極選擇晶體管DSTl和DST2、多個(gè)存儲(chǔ)器晶體管MT和源極選擇晶體管SST串聯(lián)耦接。
一對(duì)漏極選擇晶體管DSTl和DST2包括第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2，所述第一漏極選擇晶體管DSTl與存儲(chǔ)器晶體管MT具有相同的結(jié)構(gòu)，即浮柵電極和控制柵電極的層疊結(jié)構(gòu)，所述第二漏極選擇晶體管DST2與一般的晶體管具有相同的結(jié)構(gòu)，即與源極選擇晶體管SST具有相同的結(jié)構(gòu)。串STe和STo包括交替設(shè)置在位線BL與源極線SL之間的偶數(shù)串STe和奇數(shù)串STo0偶數(shù)串STe和奇數(shù)串STo可以由第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2的相對(duì)位置來區(qū)分。也就是說，偶數(shù)串STe中的第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2的位置與奇數(shù)串STo中的第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2的位置彼此相反。例如，在偶數(shù)串STe中，第一漏極選擇晶體管DSTl可以設(shè)置在偶數(shù)串STe的一端，且第一漏極選擇晶體管DSTl的一個(gè)節(jié)點(diǎn)與位線BL連接，第二漏極選擇晶體管DST2可以設(shè)置在第一漏極選擇晶體管DSTl與存儲(chǔ)器晶體管MT之間。相反地，在奇數(shù)串STo中，第二漏極選擇晶體管DST2可以設(shè)置在奇數(shù)串STo的一端處，且第二漏極選擇晶體管DST2的一個(gè)節(jié)點(diǎn)與位線BL連接，第一漏極選擇晶體管DSTl可以設(shè)置在第二漏極選擇晶體管DST2與存儲(chǔ)器晶體管MT之間。
為了控制第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2，ー對(duì)漏極選擇線DSLe和DSLo與第一漏極選擇晶體管DSTl的控制柵電極和第二漏極選擇晶體管DST2的柵電極連接并且沿著行方向延伸。具體而言，這ー對(duì)漏極選擇線DSLe和DSLo包括偶數(shù)漏極選擇線DSLe和奇數(shù)漏極選擇線DSLo。偶數(shù)漏極選擇線DSLe可以連接偶數(shù)串STe的第一漏極選擇晶體管DSTl的控制柵電極和奇數(shù)串STo的第二漏極選擇晶體管DST2的柵電扱，并且沿著行方向延伸。此外，奇數(shù)漏極選擇線DSLo可以連接偶數(shù)串STe的第二漏極選擇晶體管DST2的柵電極和奇數(shù)串STo的第一漏極選擇晶體管DSTl的控制柵電極，并且沿著行方向延伸。用于控制存儲(chǔ)器晶體管MT的字線WL可以與存儲(chǔ)器晶體管MT的控制柵電極連接并且可以沿著行方向延伸。用于控制源極選擇晶體管SST的源極選擇線SSL可以與源極選擇晶體管SST的柵電極連接并且沿著行方向延伸。彼此相鄰的偶數(shù)串STe和奇數(shù)串STo共享ー個(gè)位線BL。當(dāng)將共享一個(gè)位線BL的偶數(shù)串STe和奇數(shù)串STo視為ー對(duì)偶數(shù)串STe和奇數(shù)串STo時(shí)，屬于不同的對(duì)且彼此相鄰的偶數(shù)串STe和奇數(shù)串STo共享ー個(gè)源極線SL。也就是說，在ー對(duì)偶數(shù)串STe和奇數(shù)串STo中，偶數(shù)串STe的第一漏極選擇晶體管DSTl的一個(gè)節(jié)點(diǎn)和奇數(shù)串STo的第二漏極選擇晶體管DST2的一個(gè)節(jié)點(diǎn)與同一位線BL連接。另外，在屬于不同的對(duì)且彼此相鄰的偶數(shù)串STe和奇數(shù)串STo中，偶數(shù)串STe的源極選擇晶體管SST的一個(gè)節(jié)點(diǎn)和奇數(shù)串STo的源極選擇晶體管SST的一個(gè)節(jié)點(diǎn)與同一源極線SL連接。例如，當(dāng)從左側(cè)起對(duì)偶數(shù)串STe和奇數(shù)串STo、位線BL、源極線SL排序時(shí)，第一對(duì)偶數(shù)串STe和奇數(shù)串STo共享第一位線BL。第二對(duì)偶數(shù)串STe和奇數(shù)串STo共享第二位線BL。第一奇數(shù)串STo和第二偶數(shù)串STe共享第一源極線SL。第二奇數(shù)串STo和第三偶數(shù)串STe共享第二源極線SL。重復(fù)此結(jié)構(gòu)。在如上配置的非易失性存儲(chǔ)器件中，下面將參照?qǐng)D2和圖3描述用于對(duì)數(shù)據(jù)進(jìn)行編程的方法和用于讀取數(shù)據(jù)的方法。首先，執(zhí)行擦除操作作為編程的初始化步驟。也就是說，擦除儲(chǔ)存在多個(gè)存儲(chǔ)器晶體管MT中的數(shù)據(jù)，例如，儲(chǔ)存在所述多個(gè)存儲(chǔ)器晶體管MT的浮柵電極中的電荷。此時(shí)，也要擦除儲(chǔ)存在結(jié)構(gòu)與存儲(chǔ)器晶體管MT相同的第一漏極選擇晶體管DSTl的浮柵電極中的電荷。為此，可以施加低電壓例如OV到偶數(shù)漏極選擇線DSLe和奇數(shù)漏極選擇線DSLo以及字線WL，并且可以施加高電壓例如20V到襯底體(未示出)，第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2、存儲(chǔ)器晶體管MT等設(shè)置在所述襯底體上。位線BL和源極線SL可以浮置。接著，執(zhí) 行編程操作。所述編程操作通過劃分成偶數(shù)頁(yè)的編程和奇數(shù)頁(yè)的編程而以每個(gè)頁(yè)P(yáng)AGE作為單位來執(zhí)行。具體地，當(dāng)與一個(gè)字線WL連接的多個(gè)存儲(chǔ)器晶體管MT構(gòu)成ー個(gè)頁(yè)P(yáng)AGE吋，與一個(gè)選中的字線WL連接的頁(yè)P(yáng)AGE中所包括的多個(gè)存儲(chǔ)器晶體管MT之中的屬于偶數(shù)儲(chǔ)存串STe的存儲(chǔ)器晶體管MT的編程被稱為偶數(shù)頁(yè)的編程，而與ー個(gè)選中的字線WL連接的頁(yè)P(yáng)AGE中所包括的多個(gè)存儲(chǔ)器晶體管MT之中的屬于奇數(shù)串STo的存儲(chǔ)器晶體管MT的編程被稱為奇數(shù)頁(yè)的編程。以ー時(shí)間間隔分開地執(zhí)行偶數(shù)頁(yè)的編程和奇數(shù)頁(yè)的編程。上面描述過ー對(duì)偶數(shù)串STe和奇數(shù)串STo共享ー個(gè)位線BL。相應(yīng)地，可以采用以下方式來分別執(zhí)行偶數(shù)頁(yè)的編程和奇數(shù)頁(yè)的編程。為了執(zhí)行偶數(shù)頁(yè)的編程，在施加編程電壓例如18V到一個(gè)選中的字線WL的狀態(tài)下，施加低于編程電壓的通過電壓例如IOV到其余的未選中的字線WL，并且施加源極選擇晶體管SST的關(guān)斷電壓例如OV到源極選擇線SSL，施加第一漏極選擇晶體管DSTl的導(dǎo)通電壓例如OV到偶數(shù)漏極選擇線DSLe，施加第二漏極選擇晶體管DST2的導(dǎo)通電壓例如電源電壓Vcc到奇數(shù)漏極選擇線DSLo。為OV的第一漏極選擇晶體管DSTl的導(dǎo)通電壓低于第二漏極選擇晶體管DST2的導(dǎo)通電壓的原因在于第一漏極選擇晶體管DSTl處于擦除狀態(tài)。在此情況下，偶數(shù)串STe的第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2都處在導(dǎo)通狀態(tài)，而奇數(shù)串STo的第二漏極選擇晶體管DST2處在關(guān)斷狀態(tài)。因此，在共享ー個(gè)位線BL的ー對(duì)偶數(shù)串STe和奇數(shù)串STo之中，僅偶數(shù)串STe連接到位線BL，奇數(shù)串STo未連接到位線BL。也就是說，在偶數(shù)頁(yè)的編程操作中，所述ー個(gè)位線BL可以用作偶數(shù)頁(yè)的位線。在此狀態(tài)下，可以執(zhí)行將希望的數(shù)據(jù)儲(chǔ)存在選中的字線WL中的屬于偶數(shù)串STe的存儲(chǔ)器晶體管MT中的編程。換言之，可以將預(yù)定的電壓例如0V，以及用于儲(chǔ)存希望的數(shù)據(jù)例如數(shù)據(jù)“0”和數(shù)據(jù)“I”的電源電壓Vcc施加到與偶數(shù)串STe連接的位線BL。相反地，為了執(zhí)行奇數(shù)頁(yè)的編程，在施加編程電壓例如18V到所述ー個(gè)選中的字線WL的狀態(tài)下，施加低于編程電壓的通過電壓例如IOV到其余未選中的字線WL，施加源極選擇晶體管SST的關(guān)斷電壓例如OV到源極選擇線SSL，施加第一漏極選擇晶體管DSTl的導(dǎo)通電壓例如OV到奇數(shù)漏極選擇線DSLo，施加第二漏極選擇晶體管DST2的導(dǎo)通電壓例如電源電壓Vcc到偶數(shù)漏極選擇線DSLe。也就是說，與偶數(shù)頁(yè)的編程操作相反，施加電壓到偶數(shù)漏極選擇線DSLe和奇數(shù)漏極選擇線DSLo。在此情況下，奇數(shù)串STo的第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2都處于導(dǎo)通狀態(tài)，而偶數(shù)串STe的第二漏極選擇晶體管DST2處在關(guān)斷狀態(tài)。因此，在共享一個(gè)位線BL的ー對(duì)偶數(shù)串STe和奇數(shù)串STo之中，僅奇數(shù)串STo連接到位線位線BL，而偶數(shù)串STe不連接到位線BL。也就是說，在奇數(shù)頁(yè)的編程操作中，所述ー個(gè)位線BL可以用作奇數(shù)頁(yè)的位線。
在此狀態(tài)下，可以執(zhí)行將希望的數(shù)據(jù)儲(chǔ)存在選中的字線WL中的屬于奇數(shù)串STo的存儲(chǔ)器晶體管MT中的編程。換言之，可以將預(yù)定的電壓例如0V，以及用于儲(chǔ)存希望的數(shù)據(jù)例如數(shù)據(jù)“0”和數(shù)據(jù)“I”的電源電壓Vcc施加到與奇數(shù)串STo連接的位線BL。
簡(jiǎn)言之，所述ー對(duì)偶數(shù)串STe和奇數(shù)串STo共用一個(gè)位線BL，并且，通過控制分別施加給偶數(shù)漏極選擇線DSLe和奇數(shù)漏極選擇線DSLo的電壓，一個(gè)位線BL可以選擇性地用作偶數(shù)頁(yè)的位線BL或奇數(shù)頁(yè)的位線BL。接著，執(zhí)行用于讀取已編程數(shù)據(jù)的操作。與編程操作相似，可以將讀取操作分為偶數(shù)頁(yè)的讀取操作和奇數(shù)頁(yè)的讀取操作。具體地，當(dāng)與一個(gè)字線WL連接的多個(gè)存儲(chǔ)器晶體管MT構(gòu)成ー個(gè)頁(yè)P(yáng)AGE吋，與一個(gè)選中的字線WL連接的頁(yè)P(yáng)AGE中所包括的多個(gè)存儲(chǔ)器晶體管MT之中的屬于偶數(shù)串STe的存儲(chǔ)器晶體管MT的讀取被稱為偶數(shù)頁(yè)的讀取，而與所述ー個(gè)選中的字線WL連接的頁(yè)P(yáng)AGE中所包括的多個(gè)存儲(chǔ)器晶體管MT之中的屬于奇數(shù)串STo的存儲(chǔ)器晶體管MT的讀取被稱為奇數(shù)頁(yè)的讀取。偶數(shù)頁(yè)的讀取和奇數(shù)頁(yè)的讀取以ー時(shí)間間隔分開執(zhí)行。上面已經(jīng)描述過ー對(duì)偶數(shù)串STe和奇數(shù)串STo共享ー個(gè)位線BL。因此，偶數(shù)頁(yè)的讀取和奇數(shù)頁(yè)的讀取分別按照以下方式來執(zhí)行。為了執(zhí)行偶數(shù)頁(yè)的讀取，在施加讀取電壓例如OV到一個(gè)選中的字線WL并施加高于讀取電壓的通過電壓例如4. 5V到其余未選中的字線WL和源極選擇線SSL的狀態(tài)下，施加第一漏極選擇晶體管DSTl的導(dǎo)通電壓例如OV到偶數(shù)漏極選擇線DSLe，施加第二漏極選擇晶體管DST2的導(dǎo)通電壓例如電源電壓Vcc到奇數(shù)漏極選擇線DSLo。在此情況下，偶數(shù)串STe中的第一漏極選擇晶體DSTl和第二漏極選擇晶體DST2都處在導(dǎo)通狀態(tài)，而奇數(shù)串STo的第二漏極選擇晶體管DST2處在關(guān)斷狀態(tài)。因此，在共享一個(gè)位線BL的ー對(duì)偶數(shù)串STe和奇數(shù)串STo之中，僅偶數(shù)串STe連接到位線BL，而奇數(shù)串STo不連接到位線BL。也就是說，在偶數(shù)頁(yè)的讀取操作中，所述ー個(gè)位線BL用作偶數(shù)頁(yè)的位線。在此狀態(tài)下，可以在分別與每個(gè)偶數(shù)串STe的一端和另一端連接的位線BL與源極線SL之間形成電流路徑①，如用長(zhǎng)短交替的虛線表示的那樣。電流路徑①根據(jù)儲(chǔ)存在要讀取的相應(yīng)偶數(shù)串STe的存儲(chǔ)器晶體管MT中的數(shù)據(jù)而具有不同的狀態(tài)。例如，當(dāng)數(shù)據(jù)“0”儲(chǔ)存在要讀取的偶數(shù)串STe的存儲(chǔ)器晶體管MT中吋，電流路徑①可以處在斷開狀態(tài)，而當(dāng)將數(shù)據(jù)“I”儲(chǔ)存在要讀取的偶數(shù)串STe的存儲(chǔ)器晶體管MT中吋，電流路徑①可以處在連接狀態(tài)。因此，通過感測(cè)分別與每個(gè)偶數(shù)串STe的一端和另一端連接的位線BL與源極線SL之間流動(dòng)的電流(見附圖標(biāo)記SE)，可以讀取儲(chǔ)存在要讀取的每個(gè)偶數(shù)串STe的存儲(chǔ)器晶體管MT中的數(shù)據(jù)。為了在對(duì)奇數(shù)頁(yè)進(jìn)行編程之后執(zhí)行奇數(shù)頁(yè)的讀取，在施加讀取電壓例如OV到所述ー個(gè)選中的字線WL并施加高于讀取電壓的通過電壓例如4. 5V到其余未選中的字線WL和源極選擇線SSL的狀態(tài)下，施加第一漏極選擇晶體管DSTl的導(dǎo)通電壓例如OV到奇數(shù)漏極選擇線DSLo，施加第二漏極選擇晶體管DST2的導(dǎo)通電壓例如電源電壓Vcc到偶數(shù)漏極選擇線DSLe。也就是說，與偶數(shù)頁(yè)的讀取操作相反，施加電壓到奇數(shù)漏極選擇線DSLe和漏極選擇線偶數(shù)DSLo。在此情況下，奇數(shù)串STo中的第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2都處在導(dǎo)通狀態(tài)，而偶數(shù)串STe的第二漏極選擇晶體管DST2處在關(guān)斷狀態(tài)。因此，在共享ー個(gè)位線BL的ー對(duì)偶數(shù)串STe和奇數(shù)串STo之中，僅奇數(shù)串STo連接到位線BL，而偶數(shù)串STe不連接到位線BL。也就 是說，在奇數(shù)頁(yè)的讀取操作中，所述ー個(gè)位線BL用作奇數(shù)頁(yè)的位線。在此狀態(tài)下，分別與每個(gè)奇數(shù)串STo的一端和另一端連接的位線BL與源極線SL之間可以形成電流路徑②，如長(zhǎng)短交替的虛線所指示的那樣。電流路徑②根據(jù)儲(chǔ)存在要讀取的相應(yīng)奇數(shù)串STo的存儲(chǔ)器晶體管MT中的數(shù)據(jù)而具有不同的狀態(tài)。例如，當(dāng)數(shù)據(jù)“0”儲(chǔ)存在要讀取的奇數(shù)串STo的存儲(chǔ)器晶體管MT中吋，電流路徑②可以處在斷開狀態(tài)，而當(dāng)數(shù)據(jù)“I”儲(chǔ)存在要讀取的奇數(shù)串STo的存儲(chǔ)器晶體管MT中吋，電流路徑②可以處在連接狀態(tài)。因此，通過感測(cè)分別與每個(gè)奇數(shù)串STo的一端和另一端連接的位線BL與源極線SL之間的電流(見附圖標(biāo)記SO)，可以讀取儲(chǔ)存在要讀取的每個(gè)奇數(shù)串STo的存儲(chǔ)器晶體管MT中的數(shù)據(jù)。下面參照?qǐng)D4A至圖SB來描述根據(jù)本發(fā)明的所述實(shí)施例的非易失性存儲(chǔ)器件及其制造方法。圖8A和圖SB是說明根據(jù)本發(fā)明的所述實(shí)施例的非易失性存儲(chǔ)器件的平面圖和截面圖，圖4A至圖7B是示出用于制造圖8A和圖SB所示的非易失性存儲(chǔ)器件的方法的過程的平面圖和截面圖。圖8A和圖SB所示的非易失性存儲(chǔ)器件基本上對(duì)應(yīng)于圖2所示的非易失性存儲(chǔ)器件。首先，下面參照?qǐng)D4A至圖8B來描述制造方法。參見圖4A至圖4D，通過在襯底100中形成隔離層105來限定有源區(qū)100A。襯底100可以是諸如硅襯底的半導(dǎo)體襯底?？梢酝ㄟ^STI (淺溝槽隔離)來形成隔離層105，且隔離層105可以包括例如氧化物層。隔離層105具有條狀形狀，且被設(shè)置成其長(zhǎng)軸對(duì)應(yīng)于第一方向例如列方向，其短軸對(duì)應(yīng)于與第一方向交叉的第二方向例如行方向。沿著第一方向和第二方向布置多個(gè)隔離層105。所述多個(gè)隔離層105沿著第一方向布置成線形，沿著第二方向成鋸齒形。因此，有源區(qū)IOOA具有圖中所示的形狀。S卩，有源區(qū)IOOA包括第一區(qū)域100A1，其設(shè)置在沿著第二方向布置的隔離層105之間并且沿著第一方向延伸；第二區(qū)域100A2和第三區(qū)域100A3，其交替設(shè)置在沿著第一方向布置的隔離層105之間的相對(duì)位置處。第一區(qū)域100A1借助于第二區(qū)域100A2和第三區(qū)域100A3彼此連接。每個(gè)第一區(qū)域100A1的對(duì)應(yīng)于第二區(qū)域100A2和第三區(qū)域100A3之間的區(qū)域成為設(shè)置上述一串STe或STo(見圖2)的區(qū)域，在下文，為了說明的目的，此區(qū)域?qū)⒈环Q為單位串區(qū)域。沿著第二方向布置多個(gè)單位串區(qū)域。上述漏極選擇線DSLe和DSLo、字線WL和源極選擇線SSL在與単位串區(qū)域交叉的同時(shí)沿著第二方向延伸。參見圖5A和圖5B，在包括隔離層105的襯底100上順序地形成隧道電介質(zhì)層110、用于形成浮柵電極的第一導(dǎo)電層120、和用于將浮柵電極與控制柵電極相互隔離的柵間電介質(zhì)層130。隧道電介質(zhì)層110可以是氧化物層，第一導(dǎo)電層120可以是多晶硅層，柵間電介質(zhì)層130可以是ONO (氧化物-氮化物-氧化物)層。然后，在柵間電介質(zhì)層130上形成覆蓋層140。覆蓋層140是為了在后續(xù)的エ藝期間保護(hù)柵間電介質(zhì)層130，并且可以包括例如多晶硅。接著，通過在覆蓋層140上涂覆光致抗蝕劑且將所述光致抗蝕劑曝光并顯影，掩模圖案Ml形成為具有與第一孔Hl、第二孔H2和第一溝槽Tl相對(duì)應(yīng)的預(yù)定開ロ。通過使用掩模圖案Ml作為刻蝕掩模來刻蝕覆蓋層140和柵間電介質(zhì)層130，去除柵間電介質(zhì)層130的部分以形成第一孔Hl、第二孔H2和第一溝槽Tl。第一孔Hl交替地限定在沿著第二方向布置的第一區(qū)域100A1中(即，如上所述的一對(duì)漏極選擇線DSLe和DSLo中的任何ー個(gè)、例如偶數(shù)漏極選擇線DSLe要形成用于交疊的區(qū)域)。例如，第一孔Hl可以限定在沿著第二方向布置的第一區(qū)域100A1之中的奇數(shù)編號(hào)的第一區(qū)域100A1中。第一孔Hl可以具有比漏極選擇線DSLe和DSLo的寬度小的寬度。第二孔H2限定在未限定第一孔Hl的第一區(qū)域100A1中(即，上述一對(duì)漏極選擇線DSLe和DSLo中的另外ー個(gè)、例如奇數(shù)漏極選擇線DSLo要形成用于交疊的區(qū)域)。例如，第ニ孔Hl可以限定在沿著第二方向布置的第一區(qū)域100A1之中的偶數(shù)編號(hào)的第一區(qū)域100A1中。第二孔H2可以具有比漏極選擇線DSLe和DSLo的寬度小的寬度。第一溝槽Tl可以具有與要形成上述源極選擇線SSL的區(qū)域相對(duì)應(yīng)的線狀形狀，并且沿著第二方向延伸。第一溝槽Tl沿著第一方向的寬度可以比源極選擇線SSL沿著第一方向的寬度小。第一孔Hl和第二孔H2限定為形成第二漏極選擇晶體管DST2的柵電扱。如上所述，第一漏極選擇晶體管DSTl具有與存儲(chǔ)器晶體管MT相同的結(jié)構(gòu)，因此具有被柵間電介質(zhì)層130隔離的浮柵電極和控制柵電極。相反地，如上所述，第二漏極選擇晶體管DST2具有與本領(lǐng)域公知的選擇晶體管、例如源極選擇晶體管SST相同的結(jié)構(gòu)，因此具有相互連接的浮柵電極和控制柵電極，這是因?yàn)楦烹姌O與控制柵電極之間的柵間電介質(zhì)層130的至少一部分被去除。即，在源極選擇晶體管SST和第二漏極選擇晶體管DST2中不存在整個(gè)或部分的柵間電介質(zhì)層130。在本發(fā)明的實(shí)施例中，一個(gè)串中包括第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2，且第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2的部分在相鄰的串之間是相反的。因此，第一孔Hl和第二孔H2被限定成具有如上所述的形狀和布置方式。第一溝槽Hl被限定成形成源極選擇晶體管SST的柵電扱。如上所述，源極選擇晶體管SST具有彼此連接的浮柵電極和控制柵電極，因?yàn)樘幱诟烹姌O和控制柵電極之間的柵間電介質(zhì)層130的至少部分被去除。因此，第一溝槽Tl被限定成具有如上所述的形狀和布置方式。盡管圖中未示出，但是可以將第一導(dǎo)電層120圖案化，使得第一導(dǎo)電層120被劃分用于各個(gè)単位串區(qū)域。以此方式圖案化的第一導(dǎo)電層120可以具有與例如第一區(qū)域100A1基本相同的形狀。參見圖6A和圖6B，在去除第一掩模圖案Ml和覆蓋層140之后，在所得結(jié)構(gòu)上形成用于形成控制柵的第二導(dǎo)電層150。第二導(dǎo)電層150上還可以包括硅化物層(未示出)，以具有低電阻值。第二導(dǎo)電層150可以包括多晶硅。硅化物層可以包括金屬硅化物，例如硅化鈷。然后，通過將第一導(dǎo)電層120、柵間電介質(zhì)層130和第二導(dǎo)電層150的層疊結(jié)構(gòu)圖案化，來形成沿著第二方向延伸、跨越単位串區(qū)域、且彼此平行的一對(duì)漏極選擇線DSLe和DSLo、多個(gè)字線WL和源極選擇線SSL。偶數(shù)漏極選擇線DSLe可以沿著第二方向延伸以覆蓋沿著第二方向延伸的第一孔、H1，奇數(shù)漏極選擇線DSLo可以沿著第二方向延伸以覆蓋沿著第二方向布置的第二孔H2。源極選擇線SSL可以沿著第二方向延伸以覆蓋沿著第二方向延伸的第一溝槽Tl。字線WL可以設(shè)置在漏極選擇線DSLe和DSLo與源極選擇線SSL之間。由于此エ藝，在一個(gè)單位串區(qū)域中，第一漏極選擇晶體管DST1、第二漏極選擇晶體管DST2、多個(gè)存儲(chǔ)器晶體管MT、以及源極選擇晶體管SST被設(shè)置成串聯(lián)連接，而在與所述ー個(gè)單位串區(qū)域相鄰的另一個(gè)單位串區(qū)域中，第二漏極選擇晶體管DST2、第一漏極選擇晶體管DST1、多個(gè)存儲(chǔ)器晶體管MT和第二源極選擇晶體管SST被設(shè)置成串聯(lián)連接。第一漏極選擇晶體管DSTl和存儲(chǔ)器晶體管MT具有相同的結(jié)構(gòu)，即層疊了隧道電介質(zhì)層110、第一導(dǎo)電層120、柵間電介質(zhì)層130和第二導(dǎo)電層150的結(jié)構(gòu)。第二漏極選擇晶體管DST2和源極選擇晶體管SST具有相同的結(jié)構(gòu)，即層疊了隧道電介質(zhì)層110、第一導(dǎo)電 層120、柵間電介質(zhì)層130和第二導(dǎo)電層150、并且去除了柵間電介質(zhì)層130的至少一部分使得第一導(dǎo)電層120和第二導(dǎo)電層150彼此電連接的結(jié)構(gòu)。交替地設(shè)置在相應(yīng)的單位串區(qū)域中的第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2的第二導(dǎo)電層150沿著第二方向延伸并且構(gòu)成偶數(shù)漏極選擇線DSLe。交替地設(shè)置在相應(yīng)的單位串區(qū)域中的第二漏極選擇晶體管DST2和第一漏極選擇晶體管DSTl的第ニ導(dǎo)電層150沿著第二方向延伸并且構(gòu)成奇數(shù)漏極選擇線DSLo。設(shè)置在相應(yīng)的單位串區(qū)域中的存儲(chǔ)器晶體管MT的第二導(dǎo)電層150沿著第二方向延伸并且構(gòu)成字線WL。設(shè)置在相應(yīng)的単位串區(qū)域中的源極選擇晶體管SST的第二導(dǎo)電層150沿著第二方向延伸并且構(gòu)成源極選擇線SSL。之后，盡管圖中未示出，但通過執(zhí)行用于形成源區(qū)和漏區(qū)的離子注入エ藝而在襯底100的有源區(qū)100A上形成源區(qū)和漏區(qū)。漏區(qū)形成在有源區(qū)100A的位于漏極選擇線DSLe和DSLo的ー側(cè)的部分中，具體地，為第三區(qū)域100A3 ;源區(qū)形成在有源區(qū)100A的位于源極選擇線SSL的ー側(cè)的部分中，具體地，為第二區(qū)域100A2。參見圖7A和圖7B,順序地形成第一層間電介質(zhì)層160A、覆蓋層165和第二層間電介質(zhì)層160B以覆蓋圖6A和圖6B的所得結(jié)構(gòu)。第一層間電介質(zhì)層160A和第二層間電介質(zhì)層160B可以包括氧化物層。處在第一層間電介質(zhì)層160A與第二層間電介質(zhì)層160B之間的覆蓋層165可以包括氮化物層。接著,通過選擇性地刻蝕第一層間電介質(zhì)層160A、覆蓋層165和第二層間電介質(zhì)層160B的層疊結(jié)構(gòu)，在層疊結(jié)構(gòu)中限定用于暴露第三區(qū)域100A3的部分的第一接觸孔CHl和用于暴露第二區(qū)域100A2的部分的第二接觸孔CH2。 參見圖8A和圖8B，通過將導(dǎo)電物質(zhì)諸如金屬填充在第一接觸孔CHl和第二接觸孔CH2中，形成第一接觸部170A和第二接觸部170B?？梢酝ㄟ^在包括第一接觸孔CHl和第二接觸孔CH2的所得結(jié)構(gòu)上沉積導(dǎo)電物質(zhì)、并且執(zhí)行諸如CMP(化學(xué)機(jī)械拋光)的平坦化工藝的方式來形成第一接觸部170A和第二接觸部170B。如上所述，第一接觸孔CHl和第二接觸孔CH2被限定成暴露第二區(qū)域100A3和第三區(qū)域100A2的一部分，并且漏區(qū)和源區(qū)形成在第三區(qū)域100A3和第二區(qū)域100A2中。因此，第一接觸部170A可以是與第三區(qū)域100A3的漏區(qū)相連接的漏極接觸部，第二接觸部170B可以是與第二區(qū)域100A2的源區(qū)相連接的源極接觸部。接著，通過在包括第一接觸部170A和第二接觸部170B的所得結(jié)構(gòu)上沉積導(dǎo)電物質(zhì)諸如金屬并且將導(dǎo)電物質(zhì)圖案化，來形成設(shè)置在第一接觸部170A上且沿著第一方向延伸的第一導(dǎo)線180A、以及設(shè)置在第二接觸部170B上且沿第一方向延伸的第二導(dǎo)線180B。第ー導(dǎo)線180A可以是與漏極接觸部連接的位線，而第二導(dǎo)線180B可以是與源極接觸部連接的源極線。將參照?qǐng)D8A和圖8B描述非易失性存儲(chǔ)器件。參見圖8A和圖8B，根據(jù)本發(fā)明的非易失性存儲(chǔ)器件包括襯底100，所述襯底100具有被隔離層105限定的有源區(qū)100A ;設(shè)置在襯底100之上并且沿著第二方向延伸以跨越有源區(qū)100A的一對(duì)漏極選擇線DSLe和DSLo、字線WL和源極選擇線SSL ;層間電介質(zhì)層160A、覆蓋層165和第二層間電介質(zhì)層160B的層疊結(jié)構(gòu)，其覆蓋所述一對(duì)漏極選擇線DSLe和DSLo、字線WL和源極選擇線SSL ;穿通所述層疊結(jié)構(gòu)并且與有源區(qū)100A的部分例如漏區(qū)和源區(qū)連接的第一接觸部170A和第二接觸部170B ;以及第ー導(dǎo)線180A和第二導(dǎo)線180B，所述第一導(dǎo)線180A和所述第二導(dǎo)線180B被設(shè)置在所述層疊結(jié)構(gòu)之上以分別與第一接觸部170A和第二接觸部170B連接并且沿著第一方向延伸。已經(jīng)描述過有源區(qū)100A包括第一至第三區(qū)域100A1、100A2和100A3，并且對(duì)應(yīng)于第二區(qū)域100A2與第三區(qū)域100A3之間的第一區(qū)域100A1用作単位串區(qū)域。在一個(gè)單位串區(qū)域中，第一漏極選擇晶體管DSTl、第ニ漏極選擇晶體管DST2、多個(gè)存儲(chǔ)器晶體管MT和源極選擇晶體管SST被設(shè)置成串聯(lián)連接，而在與所述ー個(gè)単位串區(qū)域相鄰的另一個(gè)單位串區(qū)域中，第二漏極選擇晶體管DST2、第一漏極選擇晶體管DST1、多個(gè)存儲(chǔ)器晶體管MT和源極選擇晶體管SST被設(shè)置成串聯(lián)連接。即，在彼此相鄰的串中，第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2的位置是相反的。如上所述，第一漏極選擇晶體管DSTl和存儲(chǔ)器晶體管MT具有其中層疊了隧道電介質(zhì)層110、第一導(dǎo)電層120、柵間電介質(zhì)層130和第二導(dǎo)電層150的結(jié)構(gòu)。此外,第二漏極選擇晶體管DST2和源極選擇晶體管SST具有其中層疊了隧道電介質(zhì)層110、第一導(dǎo)電層120、柵間電介質(zhì)層130和第二導(dǎo)電層150、并且去除了柵間電介質(zhì)層130的至少一部分使得第一導(dǎo)電層120與第二導(dǎo)電層150彼此電連接的結(jié)構(gòu)。交替設(shè)置在相應(yīng)的單位串區(qū)域中的第一漏極選擇晶體管DSTl和第二漏極選擇晶體管DST2的第二導(dǎo)電層150沿著第二方向延伸并且構(gòu)成偶數(shù)漏極選擇線DSLe。交替設(shè)置在相應(yīng)的單位串區(qū)域中的第二漏極選擇晶體管DST2和第一漏極選擇晶體管DSTl的第二導(dǎo)電層150沿著第二方向延伸并且構(gòu)成奇數(shù)漏極選擇線DSLo。設(shè)置在相應(yīng)的單位串區(qū)域中的存儲(chǔ)器晶體管MT的第二導(dǎo)電層150沿著第二方向延伸并且構(gòu)成字線WL。設(shè)置在相應(yīng)的單位串區(qū)域中的源極選擇晶體管SST的第二導(dǎo)電層150沿著第二方向延伸并且構(gòu)成源極選擇線 SSL。在有源區(qū)100A的位于漏極選擇線DSLe和DSLo的ー側(cè)的部分中、具體而言在第三區(qū)域100A3中形成漏區(qū)，而在有源區(qū)100A的位于源極選擇線SSL的ー側(cè)的部分中、具體而言在第二區(qū)域100A2中形成源區(qū)。第一接觸部170A和第二接觸部170B可以用作與第三區(qū)域100A3的漏區(qū)連接的漏極接觸部以及與第二區(qū)域100A2的源區(qū)連接的源極接觸部。
分別與第一接觸部170A和第二接觸部170B連接的第一導(dǎo)線180A和第二導(dǎo)線180B沿著第一方向彼此平行布置，可以用作位線和源極線。
從上面的描述明顯獲知的是，在根據(jù)本發(fā)明的實(shí)施例的非易失性存儲(chǔ)器件及其制造方法和操作方法中，由于位線和源極線為交替地彼此平行布置，ー對(duì)串共享ー個(gè)位線，并且相鄰的一對(duì)串共享ー個(gè)源極線，因此可以通過相同的エ藝在同一層形成位線和源極線。因此，可以簡(jiǎn)化工藝。另外，由于沒有使用公共源極線，因此可以采用感測(cè)在位于串的一端的位線與位于串的另一端的源極線之間流動(dòng)的電流的方式來執(zhí)行讀取操作。因此，可以減少讀取操作中的感測(cè)噪聲。根據(jù)本發(fā)明的實(shí)施例的非易失性存儲(chǔ)器件及其制造方法和操作方法可以簡(jiǎn)化制造エ藝并提高操作特性。 盡管已經(jīng)參照具體的實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將會(huì)理解的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的前提下，可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種非易失性存儲(chǔ)器件，包括 位線和源極線，所述位線與所述源極線交替地彼此平行布置； 偶數(shù)串和奇數(shù)串，所述偶數(shù)串與所述奇數(shù)串交替地布置在所述位線與所述源極線之間并且每個(gè)包括漏極選擇晶體管、存儲(chǔ)器晶體管和源極選擇晶體管，其中，所述漏極選擇晶體管包括結(jié)構(gòu)與所述存儲(chǔ)器晶體管相同的第一漏極選擇晶體管和結(jié)構(gòu)與所述源極選擇晶體管相同的第二漏極選擇晶體管； 偶數(shù)漏極選擇線，所述偶數(shù)漏極選擇線與所述偶數(shù)串的第一漏極選擇晶體管和所述奇數(shù)串的第二漏極選擇晶體管連接；以及 奇數(shù)漏極選擇線，所述奇數(shù)漏極選擇線與所述偶數(shù)串的第二漏極選擇晶體管和所述奇數(shù)串的第一漏極選擇晶體管連接。
2.如權(quán)利要求I所述的非易失性存儲(chǔ)器件，其中，在所述偶數(shù)串和所述奇數(shù)串之中，跨過設(shè)置在之間的位線而彼此相鄰的第一偶數(shù)串和第一奇數(shù)串共享所述位線，跨過設(shè)置在之間的源極線而彼此相鄰的第二偶數(shù)串和第二奇數(shù)串共享所述源極線。
3.如權(quán)利要求I所述的非易失性存儲(chǔ)器件，其中，所述偶數(shù)漏極選擇線與所述偶數(shù)串的第一漏極選擇晶體管的控制柵電極以及所述奇數(shù)串的第二漏極選擇晶體管的控制柵極連接，所述奇數(shù)漏極選擇線與所述偶數(shù)串的第二漏極選擇晶體管的控制柵電極以及所述奇數(shù)串的第一漏極選擇晶體管的控制柵電極相連接。
4.如權(quán)利要求3所述的非易失性存儲(chǔ)器件，還包括 字線，所述字線與所述存儲(chǔ)器晶體管的控制柵電極連接，并且沿著與所述位線和所述源極線交叉的方向延伸；以及 源極選擇線，所述源極選擇線與所述源極選擇晶體管的柵電極連接，并且沿著與所述位線和所述源極線交叉的方向延伸。
5.一種用于操作非易失性存儲(chǔ)器件的方法，所述非易失性存儲(chǔ)器件包括位線和源極線，所述位線與所述源極線交替地彼此平行布置；以及偶數(shù)串和奇數(shù)串，所述偶數(shù)串與所述奇數(shù)串交替地布置在所述位線與所述源極線之間并且每個(gè)包括漏極選擇晶體管、存儲(chǔ)器晶體管和源極選擇晶體管，其中所述漏極選擇晶體管包括結(jié)構(gòu)與所述存儲(chǔ)器晶體管相同的第一漏極選擇晶體管以及結(jié)構(gòu)與所述源極選擇晶體管相同的第二漏極選擇晶體管，所述方法包括 通過將所述偶數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述奇數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述偶數(shù)串且要編程的存儲(chǔ)器晶體管執(zhí)行偶數(shù)頁(yè)編程；以及 通過將所述奇數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述偶數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述奇數(shù)串且要編程的存儲(chǔ)器晶體管執(zhí)行奇數(shù)頁(yè)編程。
6.如權(quán)利要求5所述的方法，還包括在執(zhí)行所述偶數(shù)頁(yè)編程或所述奇數(shù)頁(yè)編程之前 將儲(chǔ)存在所述第一漏極選擇晶體管中的數(shù)據(jù)擦除。
7.如權(quán)利要求5所述的方法，其中，執(zhí)行所述偶數(shù)頁(yè)編程包括 施加所述第一漏極選擇晶體管的第一導(dǎo)通電壓到所述偶數(shù)串的第一漏極選擇晶體管的控制柵電極和所述奇數(shù)串的第二漏極選擇晶體管的控制柵電極；以及 施加高于所述第一導(dǎo)通電壓且使所述第二漏極選擇晶體管導(dǎo)通的第 二導(dǎo)通電壓到所述偶數(shù)串的第二漏極選擇晶體管的控制柵電極和所述奇數(shù)串的第一漏極選擇晶體管的控制柵電扱， 其中，執(zhí)行所述奇數(shù)頁(yè)編程包括 施加所述第一漏極選擇晶體管的所述第一導(dǎo)通電壓到所述偶數(shù)串的第二漏極選擇晶體管的控制柵電極和所述奇數(shù)串的第一漏極選擇晶體管的控制柵電極；以及 施加所述第二導(dǎo)通電壓到所述偶數(shù)串的第一漏極選擇晶體管的控制柵電極和所述奇數(shù)串的第二漏極選擇晶體管的控制柵電極。
8.如權(quán)利要求5所述的方法， 其中，在執(zhí)行所述偶數(shù)頁(yè)編程中，在彼此相鄰且共享ー個(gè)位線的ー對(duì)偶數(shù)串和奇數(shù)串之中，所述偶數(shù)串電連接到被共享的所述位線， 其中，在執(zhí)行所述奇數(shù)頁(yè)編程中，所述ー對(duì)偶數(shù)串和奇數(shù)串之中的所述奇數(shù)串電連接到被共享的所述位線。
9.一種用于操作非易失性存儲(chǔ)器件的方法，所述非易失性存儲(chǔ)器件包括位線和源極線，所述位線與所述源極線交替地彼此平行布置；以及偶數(shù)串和奇數(shù)串，所述偶數(shù)串和所述奇數(shù)串交替地布置在所述位線與所述源極線之間并且每個(gè)包括漏極選擇晶體管、存儲(chǔ)器晶體管和源極選擇晶體管，其中所述漏極選擇晶體管包括結(jié)構(gòu)與所述存儲(chǔ)器晶體管相同的第一漏極選擇晶體管以及結(jié)構(gòu)與所述源極選擇晶體管相同的第二漏極選擇晶體管，所述方法包括 通過將所述偶數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述奇數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述偶數(shù)串且要讀取的存儲(chǔ)器晶體管執(zhí)行偶數(shù)頁(yè)讀??；以及 通過將所述奇數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述偶數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述奇數(shù)串且要讀取的存儲(chǔ)器晶體管執(zhí)行奇數(shù)頁(yè)讀取。
10.如權(quán)利要求9所述的方法，還包括 在執(zhí)行所述偶數(shù)頁(yè)讀取之前，通過將所述偶數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述奇數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述偶數(shù)串且要編程的存儲(chǔ)器晶體管執(zhí)行偶數(shù)頁(yè)編程；以及 在執(zhí)行所述奇數(shù)頁(yè)讀取之前，通過將所述奇數(shù)串的第一漏極選擇晶體管和第二漏極選擇晶體管導(dǎo)通并將所述偶數(shù)串的第二漏極選擇晶體管關(guān)斷，對(duì)屬于所述奇數(shù)串且要編程的存儲(chǔ)器晶體管執(zhí)行奇數(shù)頁(yè)編程。
11.如權(quán)利要求9所述的方法，其中，執(zhí)行所述偶數(shù)頁(yè)讀取包括 施加所述第一漏極選擇晶體管的第一導(dǎo)通電壓到所述偶數(shù)串的第一漏極選擇晶體管的控制柵電極以及所述奇數(shù)串的第二漏極選擇晶體管的控制柵電極；以及 施加高于所述第一導(dǎo)通電壓且使所述第二漏極選擇晶體管導(dǎo)通的第二導(dǎo)通電壓到所述偶數(shù)串的第二漏極選擇晶體管的控制柵電極和所述奇數(shù)串的第一漏極選擇晶體管的控制柵電扱，其中，執(zhí)行所述奇數(shù)頁(yè)讀取包括 施加所述第一漏極選擇晶體管的所述第一導(dǎo)通電壓到所述偶數(shù)串的第二漏極選擇晶體管的控制柵電極和所述奇數(shù)串的第一漏極選擇晶體管的控制柵電極；以及 施加所述第二導(dǎo)通電壓到所述偶數(shù)串的第一漏極選擇晶體管的控制柵電極和所述奇數(shù)串的第二漏極選擇晶體管的控制柵電極。
12.如權(quán)利要求9所述的方法， 其中，在執(zhí)行所述偶數(shù)頁(yè)讀取中，在彼此相鄰且共享ー個(gè)位線的ー對(duì)偶數(shù)串和奇數(shù)串之中，所述偶數(shù)串電連接到被共享的所述位線， 其中，在執(zhí)行所述奇數(shù)頁(yè)讀取中，所述ー對(duì)偶數(shù)串和奇數(shù)串之中的所述奇數(shù)串電連接到被共享的所述位線。
13.如權(quán)利要求9所述的方法， 其中，執(zhí)行所述偶數(shù)頁(yè)讀取還包括感測(cè)在與每個(gè)偶數(shù)串的一端連接的所述位線和與所述偶數(shù)串的另一端連接的所述源極線之間流動(dòng)的電流， 其中，執(zhí)行所述奇數(shù)頁(yè)讀取還包括感測(cè)在與每個(gè)奇數(shù)串的一端連接的所述位線和與所述奇數(shù)串的另一端連接的所述源極線之間流動(dòng)的電流。
14.一種非易失性存儲(chǔ)器件，包括 襯底，所述襯底具有被隔離層限定的有源區(qū)，且包括多個(gè)第一區(qū)域、第二區(qū)域以及第三區(qū)域，所述多個(gè)第一區(qū)域沿著ー個(gè)方向延伸，所述第二區(qū)域和所述第三區(qū)域交替地設(shè)置在所述第一區(qū)域之間以與所述第一區(qū)域相互連接； 源極選擇線、字線、第一漏極選擇線和第二漏極選擇線，所述源極選擇線、所述字線、所述第一漏極選擇線和所述第二漏極選擇線設(shè)置在所述襯底之上，并且延伸以越過所述第二區(qū)域和所述第三區(qū)域之間的所述第一區(qū)域； 第一接觸部和第二接觸部，所述第一接觸部和所述第二接觸部分別設(shè)置在所述第二區(qū)域和所述第三區(qū)域之上；以及 第一導(dǎo)線和第二導(dǎo)線，所述第一導(dǎo)線和所述第二導(dǎo)線分別與所述第一接觸部和所述第ニ接觸部連接并且彼此平行地延伸， 其中，所述第一漏極選擇線和所述第二漏極選擇線中的每個(gè)包括隧道電介質(zhì)層、浮柵、柵間電介質(zhì)層和控制柵的層疊結(jié)構(gòu)，且 其中，所述第一漏極選擇線在與所述第一區(qū)域之中的奇數(shù)編號(hào)的第一區(qū)域的交叉處去除了所述柵間電介質(zhì)層的部分，所述第二漏極選擇線在與所述第一區(qū)域之中的偶數(shù)編號(hào)的第一區(qū)域的交叉處去除了所述柵間電介質(zhì)層的部分。
15.如權(quán)利要求14所述的非易失性存儲(chǔ)器件， 其中，所述源極選擇線包括隧道電介質(zhì)層、浮柵、柵間電介質(zhì)層和控制柵的層疊結(jié)構(gòu)，且所述柵間電介質(zhì)層的部分被去除，以及 其中，所述字線中的每個(gè)包括隧道電介質(zhì)層、浮柵、柵間電介質(zhì)層和控制柵的層疊結(jié)構(gòu)。
16.如權(quán)利要求14所述的非易失性存儲(chǔ)器件， 其中，所述第二區(qū)域被設(shè)置在所述源極選擇線的ー側(cè)，而所述第三區(qū)域被設(shè)置在所述漏極選擇線的ー側(cè)，其中，在所述第二區(qū)域和所述第三區(qū)域中分別設(shè)置源區(qū)和漏區(qū)，以及 其中，所述第一導(dǎo)線是位線，而所述第二導(dǎo)線是源極線。
17.一種用于制造非易失性存儲(chǔ)器件的方法，包括 在襯底中形成隔離層以限定有源區(qū)，所述有源區(qū)包括沿著ー個(gè)方向延伸的多個(gè)第一區(qū)域、以及交替設(shè)置在所述第一區(qū)域之間以與所述第一區(qū)域相互連接的第二區(qū)域和第三區(qū)域； 在所述襯底之上形成源極選擇線、字線、第一漏極選擇線和第二漏極選擇線，以在跨越所述第一區(qū)域的同時(shí)在所述第二區(qū)域與所述第三區(qū)域之間延伸； 形成覆蓋所述源極選擇線、所述字線、所述第一漏極選擇線和所述第二漏極選擇線的電介質(zhì)層； 在所述電介質(zhì)層中形成分別與所述第二區(qū)域和所述第三區(qū)域電連接的第一接觸部和第二接觸部；以及 在所述電介質(zhì)層之上形成第一導(dǎo)線和第二導(dǎo)線，以分別與所述第一接觸部和所述第二接觸部連接并且彼此平行地延伸， 其中，所述第一漏極選擇線和所述第二漏極選擇線中的每個(gè)包括隧道電介質(zhì)層、浮柵、柵間電介質(zhì)層和控制柵的層疊結(jié)構(gòu)，并且 其中，所述第一漏極選擇線在與所述第一區(qū)域之中的奇數(shù)編號(hào)的第一區(qū)域的交叉處去除了所述柵間電介質(zhì)層的部分，所述第二漏極選擇線在與所述第一區(qū)域之中的偶數(shù)編號(hào)的第一區(qū)域的交叉處去除了所述柵間電介質(zhì)層的部分。
18.如權(quán)利要求17所述的方法，其中，形成所述源極選擇線、所述字線、所述第一漏極選擇線和所述第二漏極選擇線包括 在所述襯底之上順序地形成所述隧道電介質(zhì)層、用于所述浮柵的導(dǎo)電層、和所述柵間電介質(zhì)層； 去除所述柵間電介質(zhì)層的部分，其中所述柵間電介質(zhì)層的部分包括與所述柵間電介質(zhì)層的所述第一區(qū)域中的奇數(shù)編號(hào)的第一區(qū)域交疊的部分、所述柵間電介質(zhì)層的與所述第一區(qū)域中的偶數(shù)編號(hào)的第一區(qū)域交疊的部分、以及所述柵間電介質(zhì)層的與所述源極選擇線交置的部分；以及 在去除所述柵間電介質(zhì)層的部分的所得結(jié)構(gòu)之上形成用于所述控制柵的導(dǎo)電層。
19.如權(quán)利要求17所述的方法，還包括在形成所述源極選擇線、所述字線、所述第一漏極選擇線和所述第二漏極選擇線之后，執(zhí)行源/漏離子注入エ藝，以在位于所述源極選擇線的ー側(cè)的所述第二區(qū)域中形成源區(qū)，在位于所述第一漏極選擇線和所述第二漏極選擇線的ー側(cè)的所述第三區(qū)域中形成漏區(qū)。
全文摘要
本發(fā)明公開一種非易失性存儲(chǔ)器件。所述非易失性存儲(chǔ)器件包括交替地彼此平行布置的位線和源極線；以及交替地布置在位線與源極線之間并且每個(gè)包括漏極選擇晶體管、存儲(chǔ)器晶體管和源極選擇晶體管的偶數(shù)串和奇數(shù)串。漏極選擇晶體管包括結(jié)構(gòu)與存儲(chǔ)器晶體管相同的第一漏極選擇晶體管和結(jié)構(gòu)與源極選擇晶體管相同的第二漏極選擇晶體管。所述非易失性存儲(chǔ)器件還包括與所述偶數(shù)串的第一漏極選擇晶體管和奇數(shù)串的第二漏極選擇晶體管連接的偶數(shù)漏極選擇線，以及與奇數(shù)串的第一漏極選擇晶體管和偶數(shù)串的第二漏極選擇晶體管連接的奇數(shù)漏極選擇線。
文檔編號(hào)G11C16/10GK102655026SQ20121005296
公開日2012年9月5日 申請(qǐng)日期2012年3月2日 優(yōu)先權(quán)日2011年3月4日
發(fā)明者李南宰 申請(qǐng)人:海力士半導(dǎo)體有限公司