專(zhuān)利名稱(chēng)：可編程lsi的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件。特定地，本發(fā)明涉及可編程LSI以及包括這些可編程LSI的半導(dǎo)體器件。此外，本發(fā)明涉及包括這些半導(dǎo)體器件的電子器件。
背景技術(shù)：
與常規(guī)的專(zhuān)用集成電路(ASIC)和門(mén)陣列相比，可編程LSI在降低開(kāi)發(fā)期方面顯示出靈活性并且在設(shè)計(jì)規(guī)格方面顯示出變化，這是有利的?？删幊蘈SI廣泛地在半導(dǎo)體器件中使用?？删幊蘈SI包括，例如多個(gè)邏輯元件以及這些邏輯元件之間的布線(xiàn)。當(dāng)改變這些邏輯元件的功能時(shí)，可以改變可編程LSI的功能。這些邏輯元件包括，例如查找表等。該查 找表基于關(guān)于輸入信號(hào)的設(shè)置數(shù)據(jù)進(jìn)行運(yùn)算處理使得該輸入信號(hào)用作輸出信號(hào)。這里，該設(shè)置數(shù)據(jù)存儲(chǔ)在對(duì)應(yīng)于這些邏輯元件的存儲(chǔ)電路中。也就是說(shuō)，查找表可以根據(jù)存儲(chǔ)在邏輯電路中的數(shù)據(jù)進(jìn)行不同的運(yùn)算處理。從而，當(dāng)在存儲(chǔ)電路中存儲(chǔ)特定的設(shè)置數(shù)據(jù)時(shí)，這些邏輯元件的功能可以被指定。查找表的設(shè)置數(shù)據(jù)等等稱(chēng)為配置數(shù)據(jù)。另外，對(duì)應(yīng)于邏輯元件并且存儲(chǔ)配置數(shù)據(jù)的存儲(chǔ)電路稱(chēng)為配置存儲(chǔ)器。此外，配置數(shù)據(jù)在配置存儲(chǔ)器中的存儲(chǔ)稱(chēng)為配置。具體地，存儲(chǔ)在配置存儲(chǔ)器中的配置數(shù)據(jù)的重寫(xiě)(刷新)稱(chēng)為重新配置。當(dāng)產(chǎn)生期望的配置數(shù)據(jù)(對(duì)期望的配置數(shù)據(jù)編程)并且進(jìn)行配置時(shí)，可編程LSI的電路結(jié)構(gòu)可以變成適合于用戶(hù)請(qǐng)求的電路結(jié)構(gòu)。可編程LSI —般在包括可編程LSI的半導(dǎo)體器件的操作停止的條件下進(jìn)行配置(靜態(tài)配置)。相比之下，當(dāng)半導(dǎo)體器件操作以便進(jìn)一步開(kāi)發(fā)可編程LSI的特征時(shí)用于進(jìn)行配置(動(dòng)態(tài)配置)的技術(shù)已經(jīng)引起注意。作為用于進(jìn)行動(dòng)態(tài)配置的方法，專(zhuān)利文獻(xiàn)I公開(kāi)了一種方法，其中獨(dú)立于配置存儲(chǔ)器提供動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)并且要寫(xiě)入該配置存儲(chǔ)器中的配置數(shù)據(jù)存儲(chǔ)在DRAM中。使用靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)形成配置存儲(chǔ)器。專(zhuān)利文獻(xiàn)I示出用于通過(guò)從DRAM讀取配置數(shù)據(jù)并且將該配置數(shù)據(jù)寫(xiě)入SRAM(其是配置存儲(chǔ)器)而在短時(shí)間內(nèi)進(jìn)行配置的可編程LSI。[參考]專(zhuān)利文獻(xiàn)I :日本公開(kāi)專(zhuān)利申請(qǐng)?zhí)?0-285014。

發(fā)明內(nèi)容
為了降低功耗，已經(jīng)提出驅(qū)動(dòng)方法，電源電壓對(duì)整個(gè)半導(dǎo)體器件的供應(yīng)或?qū)Π雽?dǎo)體器件的部分的供應(yīng)通過(guò)該驅(qū)動(dòng)方法被暫時(shí)停止并且僅在需要時(shí)在需要供應(yīng)的電路塊中選擇電源電壓供應(yīng)(這樣的方法在下文中稱(chēng)為常斷驅(qū)動(dòng))。這里，如果在專(zhuān)利文獻(xiàn)I中公開(kāi)的可編程LSI采用常斷驅(qū)動(dòng)，當(dāng)對(duì)可編程LSI的電源電壓供應(yīng)被停止時(shí)，存儲(chǔ)在配置存儲(chǔ)器中的配置數(shù)據(jù)因?yàn)镾RAM(其是易失性存儲(chǔ)電路)用作配置存儲(chǔ)器而丟失。從而，當(dāng)再次供應(yīng)電源電壓時(shí)，需要將配置數(shù)據(jù)寫(xiě)入配置存儲(chǔ)器。因此，在再次供應(yīng)電源電壓之后，可編程LSI需要花很長(zhǎng)的時(shí)間來(lái)實(shí)現(xiàn)其功能(起動(dòng))(即，起動(dòng)時(shí)間是長(zhǎng)的)。因此，因?yàn)樵趯?zhuān)利文獻(xiàn)中公開(kāi)的可編程LSI花很長(zhǎng)時(shí)間來(lái)起動(dòng)，難以頻繁地停止電源電壓供應(yīng)以便降低功耗。從而，很難說(shuō)，在專(zhuān)利文獻(xiàn)I中公開(kāi)的可編程LSI適合于常斷驅(qū)動(dòng)。從而，目的是提供低功率可編程LSI，其采用常斷驅(qū)動(dòng)以及快速起動(dòng)。目的是提供可以進(jìn)行動(dòng)態(tài)配置的可編程LSI。本發(fā)明中的可編程LSI (稱(chēng)為可編程邏輯電路)的一個(gè)方面包括多個(gè)邏輯元件。這些多個(gè)邏輯元件每個(gè)包括配置存儲(chǔ)器。這些邏輯元件的每個(gè)進(jìn)一步包括用于根據(jù)存儲(chǔ)在配置存儲(chǔ)器中的配置數(shù)據(jù)進(jìn)行不同的運(yùn)算 處理并且改變這些邏輯元件之間的電連接的器件。甚至在電源電壓供應(yīng)停止后能夠保留存儲(chǔ)數(shù)據(jù)(配置數(shù)據(jù))的存儲(chǔ)電路用作配置存儲(chǔ)器。本發(fā)明中的可編程LSI的一個(gè)方面包括多個(gè)邏輯元件。這些多個(gè)邏輯元件每個(gè)包括配置存儲(chǔ)器、查找表和選擇電路。在這些多個(gè)邏輯元件的每個(gè)中，存儲(chǔ)在配置存儲(chǔ)器中的配置數(shù)據(jù)輸入到該查找表，并且該查找表根據(jù)配置數(shù)據(jù)進(jìn)行不同的運(yùn)算處理。存儲(chǔ)在配置存儲(chǔ)器中的配置數(shù)據(jù)輸入到選擇電路，并且該選擇電路根據(jù)配置數(shù)據(jù)改變這些邏輯元件之間的電連接。甚至在電源電壓供應(yīng)停止后能夠保留存儲(chǔ)數(shù)據(jù)(配置數(shù)據(jù))的存儲(chǔ)電路用作配置存儲(chǔ)器。本發(fā)明中的可編程LSI的一個(gè)方面包括多個(gè)邏輯元件。這些多個(gè)邏輯元件每個(gè)包括配置存儲(chǔ)器、查找表、選擇電路和寄存器。在這些多個(gè)邏輯元件的每個(gè)中，存儲(chǔ)在配置存儲(chǔ)器中的配置數(shù)據(jù)輸入到該查找表，并且該查找表根據(jù)配置數(shù)據(jù)進(jìn)行不同的運(yùn)算處理。存儲(chǔ)在配置存儲(chǔ)器中的配置數(shù)據(jù)輸入到選擇電路，并且該選擇電路根據(jù)配置數(shù)據(jù)改變這些邏輯兀件之間的電連接。來(lái)自查找表的輸出信號(hào)以及時(shí)鐘信號(hào)輸入到寄存器，并且該寄存器與該時(shí)鐘信號(hào)同步地輸出對(duì)應(yīng)于輸出信號(hào)的信號(hào)。甚至在電源電壓供應(yīng)停止后能夠保留存儲(chǔ)數(shù)據(jù)(配置數(shù)據(jù))的存儲(chǔ)電路用作配置存儲(chǔ)器。注意本發(fā)明中的可編程LSI的一個(gè)方面可進(jìn)一步包括存儲(chǔ)器元件。該存儲(chǔ)器元件存儲(chǔ)要輸入到多個(gè)邏輯元件的配置數(shù)據(jù)。存儲(chǔ)在該存儲(chǔ)器元件中的配置數(shù)據(jù)的至少部分被輸入并且存儲(chǔ)在配置存儲(chǔ)器中。該存儲(chǔ)器元件可包括甚至在電源電壓供應(yīng)停止后能夠保留存儲(chǔ)數(shù)據(jù)(配置數(shù)據(jù))的存儲(chǔ)電路。本發(fā)明中的可編程LSI的一個(gè)方面可以進(jìn)一步包括用于控制對(duì)多個(gè)邏輯元件的電源電壓供應(yīng)的電源電路。該電源電路可以例如選擇性地供應(yīng)電源電壓給多個(gè)邏輯元件中的一些并且停止對(duì)剩余邏輯元件的電源電壓供應(yīng)。(配置存儲(chǔ)器的特定示例)用作配置存儲(chǔ)器的存儲(chǔ)電路可以包括一組易失性和非易失性存儲(chǔ)電路。在進(jìn)行常斷驅(qū)動(dòng)的情況下，具有該結(jié)構(gòu)的配置存儲(chǔ)器可以在非易失性存儲(chǔ)電路中停止電源電壓供應(yīng)之前存儲(chǔ)保留在易失性存儲(chǔ)電路中的數(shù)據(jù)(配置數(shù)據(jù))(在下文中，該操作也叫作數(shù)據(jù)存儲(chǔ))。當(dāng)停止電源電壓供應(yīng)時(shí)，數(shù)據(jù)(配置數(shù)據(jù))可以保留在非易失性存儲(chǔ)電路中(在下文中，該操作也叫作數(shù)據(jù)等待)。然后，在選擇電源電壓供應(yīng)之后，保留在非易失性存儲(chǔ)電路中的數(shù)據(jù)(配置數(shù)據(jù))輸入到易失性存儲(chǔ)電路(在下文中，該操作也叫作數(shù)據(jù)提供)，使得在停止電源電壓供應(yīng)之前保留的數(shù)據(jù)(配置數(shù)據(jù))可以再次保留在易失性存儲(chǔ)電路中。
這里，易失性存儲(chǔ)電路包括至少兩個(gè)運(yùn)算電路?？梢孕纬煞答伝芈?，其中來(lái)自一個(gè)運(yùn)算電路的輸出被輸入另一個(gè)運(yùn)算電路并且來(lái)自該另一個(gè)運(yùn)算電路的輸出被輸入該一個(gè)運(yùn)算電路。具有這樣的結(jié)構(gòu)的易失性存儲(chǔ)電路的示例包括觸發(fā)電路和鎖存電路。注意在配置存儲(chǔ)器中，可對(duì)用于存儲(chǔ)I位數(shù)據(jù)的一個(gè)易失性存儲(chǔ)電路提供用于存儲(chǔ)I位數(shù)據(jù)的多個(gè)非易失性存儲(chǔ)電路。在進(jìn)行常斷驅(qū)動(dòng)的情況下，具有該結(jié)構(gòu)的配置存儲(chǔ)器可以在電源電壓供應(yīng)停止之前在多個(gè)非易失性存儲(chǔ)電路中存儲(chǔ)不同的數(shù)據(jù)塊(配置數(shù)據(jù))。當(dāng)停止電源電壓供應(yīng)時(shí)，可以進(jìn)行這些數(shù)據(jù)塊的等待。然后，當(dāng)選擇電源電壓供應(yīng)時(shí)，從多個(gè)非易失性存儲(chǔ)電路選擇一個(gè)非易失性存儲(chǔ)電路，并且可以對(duì)易失性存儲(chǔ)電路提供在選擇的非易失性存儲(chǔ)電路中保留的I位數(shù)據(jù)。采用該方式，可以從多個(gè)狀態(tài)選擇配置存儲(chǔ)器在供應(yīng)電源電壓之后的狀態(tài)。作為在配置存儲(chǔ)器中使用的非易失性存儲(chǔ)電路，可以使用包括晶體管(其的關(guān)斷態(tài)電流極其低)和電容器(其一對(duì)電極中的一個(gè)電極在該晶體管關(guān)斷時(shí)電連接到設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn))的存儲(chǔ)電路。注意該晶體管的柵電容可以用作電容器。存儲(chǔ)電路根據(jù)數(shù) 據(jù)通過(guò)控制電容器的一個(gè)電極的電勢(shì)(或?qū)?yīng)于該電勢(shì)的電荷的量)存儲(chǔ)數(shù)據(jù)。例如，存儲(chǔ)電路可以在電容器中持有預(yù)定電荷的狀態(tài)對(duì)應(yīng)于“ I ”和電容器中未持有電荷的狀態(tài)對(duì)應(yīng)于“0”時(shí)存儲(chǔ)I位數(shù)據(jù)。這里，作為關(guān)斷態(tài)電流極其低的晶體管，可以使用在層或襯底(其包括帶隙比硅的帶隙更寬的半導(dǎo)體)中具有溝道的晶體管。化合物半導(dǎo)體是帶隙比硅的帶隙更寬的半導(dǎo)體的示例?；衔锇雽?dǎo)體的示例包括氧化物半導(dǎo)體和氮化物半導(dǎo)體。在氧化物半導(dǎo)體層中具有溝道的晶體管可以用作例如關(guān)斷態(tài)電流極其低的晶體管。在非易失性存儲(chǔ)電路中，當(dāng)關(guān)斷態(tài)電流極其低的晶體管關(guān)斷時(shí)，電容器的一個(gè)電極的電勢(shì)甚至在電源電壓供應(yīng)停止后可以長(zhǎng)時(shí)間地保持。從而，存儲(chǔ)的數(shù)據(jù)(配置數(shù)據(jù))甚至在電源電壓供應(yīng)停止后可以保留在包括非易失性存儲(chǔ)電路的配置存儲(chǔ)器中。數(shù)據(jù)在對(duì)應(yīng)于該數(shù)據(jù)的信號(hào)電勢(shì)輸入到預(yù)定節(jié)點(diǎn)(電容器的該一個(gè)電極)之后存儲(chǔ)在非易失性存儲(chǔ)電路中，關(guān)斷態(tài)電流極其低的晶體管關(guān)斷，并且節(jié)點(diǎn)設(shè)置處于浮動(dòng)狀態(tài)。從而，非易失性存儲(chǔ)電路不易于導(dǎo)致由于重復(fù)的數(shù)據(jù)重寫(xiě)而引起的退化，并且可重寫(xiě)性可以提聞。注意非易失性存儲(chǔ)電路可以具有已知的結(jié)構(gòu)。例如，可以使用包括具有磁性隧道結(jié)(MTJ)的隧道磁阻(TMR)元件的非易失性存儲(chǔ)電路。此外，例如，可以使用包括鐵電元件的非易失性存儲(chǔ)電路。(存儲(chǔ)器元件的特定示例)存儲(chǔ)器元件可以包括多個(gè)存儲(chǔ)電路。注意這些多個(gè)存儲(chǔ)電路可采用矩陣設(shè)置。作為在存儲(chǔ)器元件中使用的存儲(chǔ)電路，可以使用包括晶體管(其的關(guān)斷態(tài)電流極其低)和電容器(其一對(duì)電極中的一個(gè)電極在該晶體管關(guān)斷時(shí)電連接到設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn))的存儲(chǔ)電路。存儲(chǔ)電路的結(jié)構(gòu)可以與例如在配置存儲(chǔ)器中使用的非易失性存儲(chǔ)電路的結(jié)構(gòu)相似。利用非易失性存儲(chǔ)電路，甚至在電源電壓供應(yīng)停止后，配置存儲(chǔ)器可以持續(xù)長(zhǎng)時(shí)間地保留配置數(shù)據(jù)。從而，在電源電壓供應(yīng)停止后，當(dāng)再次供應(yīng)電源電壓時(shí)不需要將配置數(shù)據(jù)寫(xiě)入配置存儲(chǔ)器，使得可編程LSI的起動(dòng)時(shí)間可以縮短。因此，在可編程LSI中，電源電壓供應(yīng)可以被頻繁地停止，并且功耗可以通過(guò)常斷驅(qū)動(dòng)而顯著地降低。
在配置存儲(chǔ)器包括一組易失性和非易失性存儲(chǔ)電路的情況下，當(dāng)供應(yīng)電源電壓時(shí)，配置數(shù)據(jù)可以存儲(chǔ)在易失性存儲(chǔ)電路中并且可以從易失性存儲(chǔ)電路輸出。這里，易失性存儲(chǔ)電路(例如，觸發(fā)電路或鎖存電路)的操作速度是高的。從而，配置存儲(chǔ)器的存取速度可以增加。采用該方式，可以提供可以進(jìn)行動(dòng)態(tài)配置的可編程LSI。此外，當(dāng)可重寫(xiě)性是高的高度可靠的電路用作在配置存儲(chǔ)器中使用的非易失性存儲(chǔ)電路時(shí)，可編程LSI的耐久性和可靠性可以提高。


在附圖中
圖IA是可編程LSI的框圖，并且圖IB至ID是配置存儲(chǔ)器的電路圖；圖2A至2C是配置存儲(chǔ)器的電路圖；圖3A至3C是查找表的電路圖；圖4A和4B是選擇電路的電路圖；圖5A是存儲(chǔ)器元件的框圖，并且圖5B至是存儲(chǔ)器單元的電路圖；圖6是存儲(chǔ)器單元陣列的電路圖；圖7是存儲(chǔ)器單元陣列的電路圖；圖8是存儲(chǔ)器單元陣列的電路圖；圖9A和9B是存儲(chǔ)器單元陣列的電路圖；圖10是預(yù)充電電路的電路圖；圖IlA至IlD是讀出放大器(sense amplifier)的電路圖；圖12A至12G是讀出放大器的電路圖；圖13A至13D圖示形成可編程LSI的步驟；圖14A至14C圖示形成可編程LSI的步驟；圖15A至15D圖示形成可編程LSI的步驟；圖16A至16C是每個(gè)圖示晶體管(其的溝道在氧化物半導(dǎo)體層中形成)的結(jié)構(gòu)的橫截面圖；圖17A至17B是每個(gè)圖示晶體管(其的溝道在氧化物半導(dǎo)體層中形成)的結(jié)構(gòu)的橫截面圖；圖18是便攜式電子器件的框圖；以及圖19是電子書(shū)閱讀器的框圖。
具體實(shí)施例方式實(shí)施例和示例將參照?qǐng)D在下文詳細(xì)描述。注意本發(fā)明不限于下列說(shuō)明。本領(lǐng)域內(nèi)技術(shù)人員將容易地認(rèn)識(shí)到可以采用各種方式修改本發(fā)明的模式和細(xì)節(jié)而不偏離本發(fā)明的精神和范圍。本發(fā)明因此不應(yīng)該解釋為限于實(shí)施例和示例的下列說(shuō)明。注意，當(dāng)例如使用相反極性的晶體管或電流流動(dòng)的方向在電路操作中改變時(shí)，“源極”和“漏極”的功能可互換。從而，在該說(shuō)明書(shū)中，術(shù)語(yǔ)“源極”和“漏極”可以互換。表達(dá)“電連接”意味著部件通過(guò)具有任何電動(dòng)作的物體而互相連接。這里，只要電信號(hào)可以在互相連接的部件之間傳送和接收，對(duì)具有任何電動(dòng)作的物體沒(méi)有特定限制。具有任何電動(dòng)作的物體的示例包括電極、布線(xiàn)、例如晶體管等開(kāi)關(guān)元件、電阻器、電感器、電容器和具有多種功能的元件。即使當(dāng)獨(dú)立部件在電路圖中互相電連接時(shí)，一個(gè)導(dǎo)電膜可具有多個(gè)部件的功能，例如布線(xiàn)的一部分用作電極。表達(dá)“電連接”在該說(shuō)明書(shū)中還意味著一個(gè)導(dǎo)電膜具有多個(gè)部件的功能。術(shù)語(yǔ)“在...上”或“在...下”不必定指部件“直接”放置在另一個(gè)部件“上”或“下”。例如，表達(dá)“柵極絕緣層上的柵極電極”不排除另一個(gè)部件放置在柵極絕緣層和柵極電極之間的情況。在圖以及類(lèi)似物中圖示的每個(gè)部件的位置、大小、范圍等等在一些情況下為了容易理解沒(méi)有被準(zhǔn)確地表示。從而，公開(kāi)的本發(fā)明不必限于圖以及類(lèi)似物中公開(kāi)的位置、大
小、范圍等等。使用例如“第一”、“第二”和“第三”等序數(shù)以便避免部件之間的混亂。(實(shí)施例I)描述了可編程LSI的一個(gè)方面。
圖IA示意地圖示可編程LSI的結(jié)構(gòu)。該可編程LSI包括多個(gè)邏輯元件310和存儲(chǔ)器元件300。圖IA典型地圖示三個(gè)邏輯元件310。邏輯元件的數(shù)目可以是給定數(shù)目。可編程LSI可進(jìn)一步包括復(fù)數(shù)個(gè)組的多個(gè)邏輯元件310和存儲(chǔ)器元件300。備選地，可編程LSI可進(jìn)一步包括倍增器、RAM塊、PLL塊或I/O元件。該倍增器具有使復(fù)數(shù)個(gè)數(shù)據(jù)塊以高速倍增的功能。RAM塊起到用于存儲(chǔ)給定數(shù)據(jù)的存儲(chǔ)器的功能。PLL塊具有供應(yīng)時(shí)鐘信號(hào)給可編程LSI中的電路的功能。I/O元件具有控制在可編程LSI和外部電路之間傳遞的信號(hào)的功能。邏輯元件310包括配置存儲(chǔ)器311、查找表312、選擇電路314和寄存器313。注意邏輯元件310可進(jìn)一步包括不同的寄存器、復(fù)用器或開(kāi)關(guān)。在邏輯元件310中，查找表312根據(jù)存儲(chǔ)在配置存儲(chǔ)器311中的配置數(shù)據(jù)進(jìn)行不同的運(yùn)算處理。
在邏輯元件310中，選擇電路314根據(jù)存儲(chǔ)在配置存儲(chǔ)器311中的配置數(shù)據(jù)改變與不同的邏輯元件310的電連接。例如，選擇電路314改變?cè)诳删幊蘈SI中提供的布線(xiàn)資源中的電連接。采用該方式，改變邏輯元件310之間的電連接或邏輯元件310與不同的電路(例如，倍增器、RAM塊、PLL塊或I/O元件)之間的電連接。在邏輯元件310中，來(lái)自查找表312的輸出信號(hào)和時(shí)鐘信號(hào)(CLK)輸入到寄存器313，并且對(duì)應(yīng)于該輸出信號(hào)的信號(hào)與該時(shí)鐘信號(hào)(CLK)同步地輸出。來(lái)自寄存器313的輸出信號(hào)或來(lái)自查找表312的輸出信號(hào)用作來(lái)自邏輯元件310的輸出信號(hào)并且根據(jù)由選擇電路314選擇的電連接輸出到不同的邏輯元件310(例如，相鄰的邏輯元件310)等等。這里，在邏輯元件310中，可提供用于選擇來(lái)自寄存器313的輸出信號(hào)或選擇來(lái)自查找表312的輸出信號(hào)的復(fù)用器等等。注意，盡管圖IA示意地圖示其中配置存儲(chǔ)器311安置在一個(gè)邏輯元件310中的一個(gè)地方的結(jié)構(gòu)，該實(shí)施例不限于該結(jié)構(gòu)。配置存儲(chǔ)器311可安置在復(fù)數(shù)個(gè)地方使得它們?cè)诓檎冶?12、選擇電路314等中提供。注意在圖IA中的邏輯元件310的結(jié)構(gòu)中，可以不提供寄存器313。備選地，可編程LSI可包括包含寄存器313的邏輯元件310以及不包含寄存器313的邏輯元件310。在不包含寄存器313的邏輯元件310中，查找表312的輸出可以用作邏輯元件310的輸出。(配置存儲(chǔ)器311的結(jié)構(gòu))圖IC圖示在配置存儲(chǔ)器311中使用的存儲(chǔ)電路的一個(gè)方面。在圖IC中，在配置存儲(chǔ)器311中使用的存儲(chǔ)電路包括易失性存儲(chǔ)電路200和非易失性存儲(chǔ)電路10的設(shè)置。配置存儲(chǔ)器311可以包括存儲(chǔ)電路。圖IB圖示圖IC中的非易失性存儲(chǔ)電路10的結(jié)構(gòu)。在圖IB中，非易失性存儲(chǔ)電路10包括晶體管11和電容器12。注意在圖IB中，在晶體管11旁邊寫(xiě)上“OS”以便指示晶體管11的溝道在氧化物半導(dǎo)體層中形成。晶體管11的柵極電連接到終端W。晶體管11
的源極和漏極中的一個(gè)電連接到終端B。晶體管11的源極和漏極中的另一個(gè)電連接到電容器12的一對(duì)電極中的一個(gè)電極。電容器12的一對(duì)電極中的另一個(gè)電連接到終端C。非易失性存儲(chǔ)電路10根據(jù)數(shù)據(jù)通過(guò)控制電容器12的該一個(gè)電極的電勢(shì)(或?qū)?yīng)于該電勢(shì)的電荷的量)來(lái)存儲(chǔ)數(shù)據(jù)。例如，存儲(chǔ)電路可以在電容器12中持有預(yù)定電荷的狀態(tài)對(duì)應(yīng)于“I”以及電容器12中未持有電荷的狀態(tài)對(duì)應(yīng)于“0”時(shí)存儲(chǔ)I位數(shù)據(jù)。在非易失性存儲(chǔ)電路10中，因?yàn)榫w管11的關(guān)斷態(tài)電流極其低，當(dāng)晶體管11關(guān)斷時(shí)，電容器12的該一個(gè)電極的電勢(shì)(即，數(shù)據(jù))甚至在供應(yīng)電源電壓停止后可以長(zhǎng)時(shí)間地保持。數(shù)據(jù)在對(duì)應(yīng)于該數(shù)據(jù)的信號(hào)電勢(shì)輸入到預(yù)定節(jié)點(diǎn)(電容器12的該一個(gè)電極)之后存儲(chǔ)在非易失性存儲(chǔ)電路10中，晶體管11關(guān)斷，并且節(jié)點(diǎn)設(shè)置處于浮動(dòng)狀態(tài)。從而，非易失性存儲(chǔ)電路10不易于導(dǎo)致由于重復(fù)的數(shù)據(jù)重寫(xiě)而引起的退化，并且可重寫(xiě)性可以提高圖IC中的易失性存儲(chǔ)電路200包括運(yùn)算電路201、運(yùn)算電路202和反饋回路，在該反饋回路中，來(lái)自運(yùn)算電路201的輸出輸入到運(yùn)算電路202并且來(lái)自運(yùn)算電路202的輸出輸入到運(yùn)算電路201。易失性存儲(chǔ)電路200的示例包括觸發(fā)電路和鎖存電路。注意時(shí)鐘信號(hào)可輸入到運(yùn)算電路201和運(yùn)算電路202中的一個(gè)或兩者。在圖IC中，非易失性存儲(chǔ)電路10的終端B電連接到節(jié)點(diǎn)M，其存在于運(yùn)算電路202的輸入終端和運(yùn)算電路201的輸出終端之間。易失性存儲(chǔ)電路200進(jìn)一步包括用于在節(jié)點(diǎn)M和運(yùn)算電路201的輸出終端之間選擇電連接的開(kāi)關(guān)203。開(kāi)關(guān)203的接通或斷開(kāi)由控制信號(hào)SELO選擇。注意在運(yùn)算電路201響應(yīng)于控制信號(hào)(例如，時(shí)鐘信號(hào))選擇性地輸出信號(hào)的情況下，不必定提供開(kāi)關(guān)203，并且可以不提供開(kāi)關(guān)203。控制信號(hào)SEL輸入到非易失性存儲(chǔ)電路10的終端W。注意固定電勢(shì)(例如，低的電源電勢(shì))可以輸入到非易失性存儲(chǔ)電路10的終端C。描述了在包括配置存儲(chǔ)器311 (其包括具有圖IC中的易失性存儲(chǔ)電路200和非易失性存儲(chǔ)電路10的設(shè)置的存儲(chǔ)電路)的可編程LSI中采用常斷驅(qū)動(dòng)的情況。(在電源電壓供應(yīng)期間的操作)當(dāng)向該設(shè)置供應(yīng)電源電壓時(shí)，S卩，當(dāng)向具有該設(shè)置的配置存儲(chǔ)器311供應(yīng)電源電壓時(shí)，開(kāi)關(guān)203由控制信號(hào)SELO接通。采用該方式，易失性存儲(chǔ)電路200用由運(yùn)算電路201和運(yùn)算電路202構(gòu)成的反饋回路保留數(shù)據(jù)。也就是說(shuō)，在圖IC的設(shè)置中，用易失性存儲(chǔ)電路200的反饋回路保留數(shù)據(jù)(配置數(shù)據(jù))輸入，并且數(shù)據(jù)(配置數(shù)據(jù))從易失性存儲(chǔ)電路200的反饋回路輸出。易失性存儲(chǔ)電路200的反饋回路可以高速地保留并且輸出數(shù)據(jù)(配置數(shù)據(jù))。從而，可以容易地進(jìn)行動(dòng)態(tài)配置。
(數(shù)據(jù)存儲(chǔ)的操作)如上文描述的，當(dāng)用易失性存儲(chǔ)電路200的反饋回路保留數(shù)據(jù)(配置數(shù)據(jù))時(shí)或之后，非易失性存儲(chǔ)電路10中的晶體管11由控制信號(hào)SEL導(dǎo)通，這時(shí)開(kāi)關(guān)203由控制信號(hào)SELO保持接通。從而，易失性存儲(chǔ)電路200中的節(jié)點(diǎn)M的電勢(shì)輸入到非易失性存儲(chǔ)電路10中的電容器12的該一個(gè)電極，使得保留在易失性存儲(chǔ)電路200中的數(shù)據(jù)可以存儲(chǔ)在非易失性存儲(chǔ)電路10中。采用該方式，可以存儲(chǔ)數(shù)據(jù)。(數(shù)據(jù)等待的操作)當(dāng)非易失性存儲(chǔ)電路10中的晶體管11在存儲(chǔ)數(shù)據(jù)后關(guān)斷，使存儲(chǔ)在非易失性存儲(chǔ)電路10中的數(shù)據(jù)沒(méi)有隨著來(lái)自易失性存儲(chǔ)電路200的信號(hào)而變化。采用該方式，可以進(jìn)行數(shù)據(jù)等待。在非易失性存儲(chǔ)電路10中，因?yàn)榫w管11的關(guān)斷態(tài)電流極其低，當(dāng)晶體管11 關(guān)斷時(shí)，電容器12的該一個(gè)電極的電勢(shì)(即，數(shù)據(jù))甚至在電源電壓供應(yīng)停止后可以長(zhǎng)時(shí)間地保持。在如上文描述的那樣進(jìn)行數(shù)據(jù)等待后，停止對(duì)配置存儲(chǔ)器311的電源電壓供應(yīng)。(數(shù)據(jù)供應(yīng)的操作)在選擇對(duì)該設(shè)置的電源電壓供應(yīng)后，S卩，在起動(dòng)對(duì)具有該設(shè)置的配置存儲(chǔ)器311的電源電壓供應(yīng)后，開(kāi)關(guān)203由控制信號(hào)SELO斷開(kāi)并且非易失性存儲(chǔ)電路10中的晶體管11由控制信號(hào)SEL導(dǎo)通。采用該方式，非易失性存儲(chǔ)電路10中的電容器12的該一個(gè)電極的電勢(shì)(或?qū)?yīng)于該電勢(shì)的電荷的量)輸入到易失性存儲(chǔ)電路200中的節(jié)點(diǎn)M。然后，開(kāi)關(guān)203由控制信號(hào)SELO接通。因此，保留在非易失性存儲(chǔ)電路10中的數(shù)據(jù)(配置數(shù)據(jù))輸入到易失性存儲(chǔ)電路200使得反饋回路可以保留數(shù)據(jù)。采用該方式，數(shù)據(jù)可以供應(yīng)給易失性存儲(chǔ)電路200。這里，易失性存儲(chǔ)電路200具有比非易失性存儲(chǔ)電路10更高的數(shù)據(jù)寫(xiě)入速度和數(shù)據(jù)讀取速度；從而，該設(shè)置(其中選擇電源電壓供應(yīng))的操作速度可以增加。從而，可以容易地進(jìn)行動(dòng)態(tài)配置。注意在運(yùn)算電路201是用于響應(yīng)于控制信號(hào)(例如，時(shí)鐘信號(hào))選擇性地輸出信號(hào)的電路并且未提供開(kāi)關(guān)203的情況下，當(dāng)開(kāi)關(guān)203在上文的描述中斷開(kāi)時(shí)，控制運(yùn)算電路201使得運(yùn)算電路201沒(méi)有輸出信號(hào)(即，運(yùn)算電路201的輸出是受限的組合)。用于驅(qū)動(dòng)除運(yùn)算電路201外的電路的方法可以與上文的方法相似。上文是包括配置存儲(chǔ)器311 (其包括具有圖IC中的易失性存儲(chǔ)電路200和非易失性存儲(chǔ)電路10的設(shè)置的存儲(chǔ)電路)的可編程LSI中的常斷驅(qū)動(dòng)的說(shuō)明。(配置存儲(chǔ)器311的變化形式I)在配置存儲(chǔ)器311中使用的存儲(chǔ)電路的結(jié)構(gòu)不限于圖IC中的結(jié)構(gòu)。例如，可以使用圖ID中的結(jié)構(gòu)。例如，可對(duì)用于存儲(chǔ)I位數(shù)據(jù)的一個(gè)易失性存儲(chǔ)電路提供用于存儲(chǔ)I位數(shù)據(jù)的多個(gè)非易失性存儲(chǔ)電路。在圖ID中的結(jié)構(gòu)中，對(duì)易失性存儲(chǔ)電路200提供非易失性存儲(chǔ)電路10-1和非易失性存儲(chǔ)電路10-2。在圖ID中的結(jié)構(gòu)中，非易失性存儲(chǔ)電路10-1和非易失性存儲(chǔ)電路10-2的結(jié)構(gòu)可以與圖IB中的非易失性存儲(chǔ)電路10的結(jié)構(gòu)相似；從而，因此省略其詳細(xì)的說(shuō)明。注意控制信號(hào)SELl輸入到非易失性存儲(chǔ)電路10-1的終端W，控制信號(hào)SEL2輸入到非易失性存儲(chǔ)電路10-2的終端W，并且非易失性存儲(chǔ)電路10-1和非易失性存儲(chǔ)電路10-2的終端B電連接到節(jié)點(diǎn)M。此外，易失性存儲(chǔ)電路200的結(jié)構(gòu)可以與圖IB中的易失性存儲(chǔ)電路200的結(jié)構(gòu)相似；從而，因此省略其詳細(xì)的說(shuō)明。在進(jìn)行常斷驅(qū)動(dòng)的情況下，具有帶有圖ID中的結(jié)構(gòu)的存儲(chǔ)電路的配置存儲(chǔ)器311在電源電壓供應(yīng)停止之前可以通過(guò)控制信號(hào)SELl和控制信號(hào)SEL2將不同的數(shù)據(jù)塊(配置數(shù)據(jù))存儲(chǔ)在多個(gè)非易失性存儲(chǔ)電路(非易失性存儲(chǔ)電路10-1和非易失性存儲(chǔ)電路10-2)中。當(dāng)電源電壓供應(yīng)停止時(shí)，可以進(jìn)行這些數(shù)據(jù)塊的等待。然后，當(dāng)選擇電源電壓供應(yīng)時(shí)，由控制信號(hào)SELl和控制信號(hào)SEL2從多個(gè)非易失性存儲(chǔ)電路(非易失性存儲(chǔ)電路10-1和非易失性存儲(chǔ)電路10-2)選擇一個(gè)非易失性存儲(chǔ)電路，并且可以對(duì)易失性存儲(chǔ)電路200提供保留在選擇的非易失性存儲(chǔ)電路中的I位數(shù)據(jù)。采用該方式，可以從多個(gè)狀態(tài)選擇配置存儲(chǔ)器311在供應(yīng)電源電壓之后的狀態(tài)。當(dāng)從多個(gè)非易失性存儲(chǔ)電路(非易失性存儲(chǔ)電路10-1和非易失性存儲(chǔ)電路10-2)選擇一個(gè)非易失性存儲(chǔ)電路并且對(duì)易失性存儲(chǔ)電路提供保留在選擇的非易失性存儲(chǔ)電路中的數(shù)據(jù)時(shí)，可以容易地進(jìn)行動(dòng)態(tài)配置。
(配置存儲(chǔ)器311的變化形式2)例如，在配置存儲(chǔ)器311中使用的存儲(chǔ)電路可以具有圖2C中的結(jié)構(gòu)。在圖2C中的易失性存儲(chǔ)電路200中，因?yàn)椴槐囟ㄐ枰_(kāi)關(guān)203而未提供圖IC中的開(kāi)關(guān)203。圖2C中的非易失性存儲(chǔ)電路10的終端F電連接到電容器12的該一個(gè)電極，如在圖2A中圖示的。在圖2C中，非易失性存儲(chǔ)電路10的終端F通過(guò)運(yùn)算電路204和開(kāi)關(guān)205電連接到運(yùn)算電路202的輸出終端以及運(yùn)算電路201的輸入終端。反相器224可以用作例如運(yùn)算電路204。開(kāi)關(guān)205的接通或斷開(kāi)由控制信號(hào)SELR選擇。描述了在包括配置存儲(chǔ)器311 (其包括具有圖2C中的易失性存儲(chǔ)電路200和非易失性存儲(chǔ)電路10的設(shè)置的存儲(chǔ)電路)的可編程LSI中采用常斷驅(qū)動(dòng)的情況。(電源電壓供應(yīng)期間的操作)當(dāng)向該設(shè)置供應(yīng)電源電壓時(shí)，S卩，當(dāng)向具有該設(shè)置的配置存儲(chǔ)器311供應(yīng)電源電壓時(shí)，開(kāi)關(guān)205由控制信號(hào)SELR斷開(kāi)。采用該方式，易失性存儲(chǔ)電路200用由運(yùn)算電路201和運(yùn)算電路202構(gòu)成的反饋回路保留數(shù)據(jù)。也就是說(shuō)，在圖2C的設(shè)置中，用易失性存儲(chǔ)電路200的反饋回路保留數(shù)據(jù)(配置數(shù)據(jù))輸入，并且數(shù)據(jù)(配置數(shù)據(jù))從易失性存儲(chǔ)電路200的反饋回路輸出。易失性存儲(chǔ)電路200的反饋回路可以高速地保留并且輸出數(shù)據(jù)(配置數(shù)據(jù))。從而，可以容易地進(jìn)行動(dòng)態(tài)配置。(數(shù)據(jù)存儲(chǔ)的操作)如上文描述的，當(dāng)用易失性存儲(chǔ)電路200的反饋回路保留數(shù)據(jù)(配置數(shù)據(jù))時(shí)或之后，非易失性存儲(chǔ)電路10中的晶體管11由控制信號(hào)SEL導(dǎo)通，同時(shí)開(kāi)關(guān)205由控制信號(hào)SELO保持?jǐn)嚅_(kāi)。從而，易失性存儲(chǔ)電路200中的節(jié)點(diǎn)M的電勢(shì)輸入到非易失性存儲(chǔ)電路10中的電容器12的該一個(gè)電極，使得保留在易失性存儲(chǔ)電路200中的數(shù)據(jù)可以存儲(chǔ)在非易失性存儲(chǔ)電路10中。采用該方式，可以存儲(chǔ)數(shù)據(jù)。(數(shù)據(jù)等待的操作)當(dāng)非易失性存儲(chǔ)電路10中的晶體管11在存儲(chǔ)數(shù)據(jù)后關(guān)斷，使存儲(chǔ)在非易失性存儲(chǔ)電路10中的數(shù)據(jù)沒(méi)有隨著來(lái)自易失性存儲(chǔ)電路200的信號(hào)而變化。采用該方式，可以進(jìn)行數(shù)據(jù)等待。在非易失性存儲(chǔ)電路10中，因?yàn)榫w管11的關(guān)斷態(tài)電流極其低，當(dāng)晶體管11關(guān)斷時(shí)，電容器12的該一個(gè)電極的電勢(shì)(即，數(shù)據(jù))甚至在電源電壓供應(yīng)停止后可以長(zhǎng)時(shí)間地保持。
在如上文描述的那樣進(jìn)行數(shù)據(jù)等待后，停止對(duì)配置存儲(chǔ)器311的電源電壓供應(yīng)。(數(shù)據(jù)供應(yīng)的操作)在選擇對(duì)該設(shè)置的電源電壓供應(yīng)后，S卩，在起動(dòng)對(duì)具有該設(shè)置的配置存儲(chǔ)器311的電源電壓供應(yīng)后，開(kāi)關(guān)205由控制信號(hào)SELR接通。采用該方式，對(duì)應(yīng)于非易失性存儲(chǔ)電路10中的電容器12的該一個(gè)電極的電勢(shì)的信號(hào)(或?qū)?yīng)于該電勢(shì)的電荷的量)由反相器224反相，使得該信號(hào)可以輸入到易失性存儲(chǔ)電路200中的節(jié)點(diǎn)Mb。因此，保留在非易失性存儲(chǔ)電路10中的數(shù)據(jù)(配置數(shù)據(jù))輸入到易失性存儲(chǔ)電路200使得反饋回路可以保留數(shù)據(jù)。采用該方式，數(shù)據(jù)可以供應(yīng)給易失性存儲(chǔ)電路200。這里，易失性存儲(chǔ)電路200具有比非易失性存儲(chǔ)電路10更高的數(shù)據(jù)寫(xiě)入速度和數(shù)據(jù)讀取速度；從而，該設(shè)置(其中選擇電源電壓供應(yīng))的操作速度可以增加。從而，可以容易地進(jìn)行動(dòng)態(tài)配置。注意可以使用其中運(yùn)算電路204是用于響應(yīng)于控制信號(hào)(例如，時(shí)鐘信號(hào))選擇·性地輸出信號(hào)的電路并且未提供開(kāi)關(guān)205的結(jié)構(gòu)。在該情況下，當(dāng)開(kāi)關(guān)205在上文的說(shuō)明中斷開(kāi)時(shí)，控制運(yùn)算電路204使得運(yùn)算電路204沒(méi)有輸出信號(hào)(即，運(yùn)算電路204的輸出是受限的組合)。用于驅(qū)動(dòng)除運(yùn)算電路204外的電路的方法可以與上文的方法相似。上文是包括配置存儲(chǔ)器311 (其包括具有圖2C中的易失性存儲(chǔ)電路200和非易失性存儲(chǔ)電路10的設(shè)置的存儲(chǔ)電路)的可編程LSI中的常斷驅(qū)區(qū)動(dòng)的說(shuō)明。(配置存儲(chǔ)器311的變化形式3)例如，在配置存儲(chǔ)器311中使用的存儲(chǔ)電路可以具有圖2B中的結(jié)構(gòu)。在圖2B中的存儲(chǔ)電路中，非易失性存儲(chǔ)電路10包括在易失性存儲(chǔ)電路200中。圖2B中的非易失性存儲(chǔ)電路10的終端F電連接到電容器12的該一個(gè)電極，如在圖2A中圖示的。描述了在包括配置存儲(chǔ)器311 (其包括具有圖2B中的易失性存儲(chǔ)電路200和非易失性存儲(chǔ)電路10的設(shè)置的存儲(chǔ)電路)的可編程LSI中采用常斷驅(qū)動(dòng)的情況。(電源電壓供應(yīng)期間的操作)當(dāng)向該設(shè)置供應(yīng)電源電壓時(shí)，即，當(dāng)向具有該設(shè)置的配置存儲(chǔ)器311供應(yīng)電源電壓時(shí)，非易失性存儲(chǔ)電路10中的晶體管11由控制信號(hào)SEL導(dǎo)通。采用該方式，易失性存儲(chǔ)電路200用由運(yùn)算電路201和運(yùn)算電路202構(gòu)成的反饋回路保留數(shù)據(jù)。也就是說(shuō)，在圖2B的設(shè)置中，用易失性存儲(chǔ)電路200的反饋回路保留數(shù)據(jù)輸入，并且數(shù)據(jù)從易失性存儲(chǔ)電路200的反饋回路輸出。易失性存儲(chǔ)電路200的反饋回路可以高速地保留并且輸出數(shù)據(jù)。從而，可以容易地進(jìn)行動(dòng)態(tài)配置。(數(shù)據(jù)存儲(chǔ)的操作)如上文描述的，當(dāng)用易失性存儲(chǔ)電路200的反饋回路保留數(shù)據(jù)時(shí)，易失性存儲(chǔ)電路200中的節(jié)點(diǎn)M的電勢(shì)輸入到非易失性存儲(chǔ)電路10中的電容器12的該一個(gè)電極，使得保留在易失性存儲(chǔ)電路200中的數(shù)據(jù)可以存儲(chǔ)在非易失性存儲(chǔ)電路10中。采用該方式，可以存儲(chǔ)數(shù)據(jù)。(數(shù)據(jù)等待的操作)當(dāng)非易失性存儲(chǔ)電路10中的晶體管11在存儲(chǔ)數(shù)據(jù)之后由控制信號(hào)SEL關(guān)斷時(shí)，使存儲(chǔ)在非易失性存儲(chǔ)電路10中的數(shù)據(jù)沒(méi)有隨著來(lái)自易失性存儲(chǔ)電路200中的運(yùn)算電路201的信號(hào)而變化。采用該方式，可以進(jìn)行數(shù)據(jù)等待。在如上文描述的那樣進(jìn)行數(shù)據(jù)等待后，停止電源電壓供應(yīng)。
(數(shù)據(jù)供應(yīng)的操作)在選擇對(duì)該設(shè)置的電源電壓供應(yīng)后，即，在再次起動(dòng)對(duì)具有該設(shè)置的配置存儲(chǔ)器311的電源電壓供應(yīng)后，非易失性存儲(chǔ)電路10中的晶體管11由控制信號(hào)SEL導(dǎo)通。采用該方式，非易失性存儲(chǔ)電路10中的電容器12的該一個(gè)電極的電勢(shì)(或?qū)?yīng)于該電勢(shì)的電荷)輸入到易失性存儲(chǔ)電路200中的節(jié)點(diǎn)M。因此，保留在非易失性存儲(chǔ)電路10中的數(shù)據(jù)可以用易失性存儲(chǔ)電路200的反饋回路保留。采用該方式，數(shù)據(jù)可以供應(yīng)給易失性存儲(chǔ)電路200。這里，易失性存儲(chǔ)電路200具有比非易失 性存儲(chǔ)電路10更高的數(shù)據(jù)寫(xiě)入速度和數(shù)據(jù)讀取速度；從而，設(shè)置(其中選擇電源電壓供應(yīng))的操作速度可以增加。從而，可以容易地進(jìn)行動(dòng)態(tài)配置。注意在進(jìn)行數(shù)據(jù)供應(yīng)的情況下，當(dāng)非易失性存儲(chǔ)電路10中的晶體管11在選擇電源電壓供應(yīng)后由控制信號(hào)SEL導(dǎo)通時(shí)，沒(méi)有信號(hào)從運(yùn)算電路201輸出(即，運(yùn)算電路201的輸出是受限的組合)，這是優(yōu)選的。例如，使用用于響應(yīng)于控制信號(hào)(例如，時(shí)鐘信號(hào))選擇性地輸出信號(hào)的電路作為運(yùn)算電路201，這是優(yōu)選的。此外，例如，在運(yùn)算電路201的輸出終端和非易失性存儲(chǔ)電路10的終端B之間提供開(kāi)關(guān)等等并且當(dāng)非易失性存儲(chǔ)電路10中的晶體管11在選擇電源電壓供應(yīng)后由控制信號(hào)SEL導(dǎo)通時(shí)斷開(kāi)開(kāi)關(guān)，這是優(yōu)選的。上文是包括配置存儲(chǔ)器311 (其包括具有圖2B中的易失性存儲(chǔ)電路200和非易失性存儲(chǔ)電路10的設(shè)置的存儲(chǔ)電路)的可編程LSI中的常斷驅(qū)動(dòng)的說(shuō)明。在該實(shí)施例中的可編程LSI中，在停止電源電壓供應(yīng)后，當(dāng)再次供應(yīng)電源電壓時(shí)不需要將配置數(shù)據(jù)寫(xiě)入配置存儲(chǔ)器，使得可編程LSI的起動(dòng)時(shí)間可以縮短。因此，在可編程LSI中，電源電壓供應(yīng)可以被頻繁地停止，并且功耗可以通過(guò)常斷驅(qū)動(dòng)而顯著地降低。此外，當(dāng)供應(yīng)電源電壓時(shí)，配置數(shù)據(jù)可以存儲(chǔ)在易失性存儲(chǔ)電路200中并且從易失性存儲(chǔ)電路200輸出。這里，易失性存儲(chǔ)電路(例如，觸發(fā)電路或鎖存電路)的操作速度是高的。從而，配置存儲(chǔ)器311的存取速度可以增加。采用該方式，可以提供可以進(jìn)行動(dòng)態(tài)配置的可編程LSI。此外，因?yàn)榭芍貙?xiě)性是高的高度可靠的電路用作在配置存儲(chǔ)器311中使用的非易失性存儲(chǔ)電路時(shí)，可編程LSI的耐久性和可靠性可以提高。該實(shí)施例可以視情況與其他實(shí)施例中的任何實(shí)施例結(jié)合。(實(shí)施例2)在該實(shí)施例中，描述了存儲(chǔ)器元件300的更具體的方面。存儲(chǔ)器元件300可以包括多個(gè)存儲(chǔ)電路。作為在存儲(chǔ)器元件300中使用的存儲(chǔ)電路，可以使用包括晶體管(其的溝道在氧化物半導(dǎo)體層中形成)和節(jié)點(diǎn)(當(dāng)該晶體管關(guān)斷時(shí)該節(jié)點(diǎn)被設(shè)置處于浮動(dòng)狀態(tài))的存儲(chǔ)電路(在下文中稱(chēng)為存儲(chǔ)器單元)。圖5B至圖示存儲(chǔ)器單元的一個(gè)方面。(存儲(chǔ)器單元的結(jié)構(gòu)I)圖5B中的存儲(chǔ)器單元IOOa包括晶體管101、晶體管102和電容器103。晶體管101的溝道在氧化物半導(dǎo)體層中形成。注意在圖5B中，在晶體管101旁邊寫(xiě)上“OS”以便指示晶體管101的溝道在氧化物半導(dǎo)體層中形成。晶體管101的柵極電連接到終端W。晶體管101的源極和漏極中的一個(gè)電連接到終端D。晶體管101的源極和漏極中的另一個(gè)電連接到晶體管102的柵極。晶體管102的源極和漏極中的一個(gè)電連接到終端S。晶體管102的源極和漏極中的另一個(gè)電連接到終端B。電容器103的一對(duì)電極中的一個(gè)電極電連接到晶體管102的柵極。電容器103的一對(duì)電極中的另一個(gè)電連接到終端C。這里，每個(gè)終端可以電連接到布線(xiàn)或電極。電連接到終端W的布線(xiàn)、電連接到終端C的布線(xiàn)、電連接到終端D的布線(xiàn)以及電連接到終端B的布線(xiàn)也分別稱(chēng)為寫(xiě)入字線(xiàn)、讀取字線(xiàn)、數(shù)據(jù)線(xiàn)和位線(xiàn)。注意數(shù)據(jù)線(xiàn)和位線(xiàn)可以合并成單個(gè)布線(xiàn)。這里，在數(shù)字線(xiàn)和位線(xiàn)合并成單個(gè)布線(xiàn)的情況下，該布線(xiàn)稱(chēng)為位線(xiàn)。這里，當(dāng)晶體管101 (其的溝道在氧化物半導(dǎo)體層中形成)關(guān)斷時(shí)設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)可以是晶體管102的柵極或電容器103的該一個(gè)電極。(用于驅(qū)動(dòng)存儲(chǔ)器單元IOOa的方法)描述了用于驅(qū)動(dòng)圖5B中的存儲(chǔ)器單元IOOa的方法。首先，描述了將數(shù)據(jù)寫(xiě)入存儲(chǔ)器單元100a。對(duì)應(yīng)于數(shù)據(jù)(配置數(shù)據(jù))的信號(hào)電勢(shì)(輸入終端D的信號(hào)電勢(shì))通過(guò)晶體管101輸入到晶體管102的柵極和電容器103的該一個(gè)電極，該晶體管101由輸入到晶體管101的柵極的控制信號(hào)(輸入終端W的控制信號(hào)) 導(dǎo)通。然后，當(dāng)晶體管101由輸入到晶體管101的柵極的控制信號(hào)(輸入終端W的控制信號(hào))關(guān)斷時(shí)，信號(hào)電勢(shì)在晶體管102的柵極和電容器103的該一個(gè)電極中保持。采用該方式，數(shù)據(jù)可以寫(xiě)入存儲(chǔ)器單元100a。這里，晶體管101 (其溝道在氧化物半導(dǎo)體層中形成)的關(guān)斷態(tài)電流極其低。從而，即使當(dāng)未供應(yīng)電源電壓給存儲(chǔ)器單元IOOa時(shí)，晶體管102的柵極和電容器103的該一個(gè)電極的電勢(shì)(信號(hào)電勢(shì))可以長(zhǎng)時(shí)間地保持。因此，存儲(chǔ)器單元IOOa甚至在電源電壓供應(yīng)停止后可以保留數(shù)據(jù)。然后，描述了從存儲(chǔ)器單元IOOa讀取數(shù)據(jù)。晶體管102的源極(終端S)的電勢(shì)和電容器103的另一個(gè)電極(終端C)的電勢(shì)是晶體管102的源極和漏極之間的狀態(tài)根據(jù)信號(hào)電勢(shì)改變時(shí)的電勢(shì)。這里，晶體管102的源極和漏極之間的狀態(tài)是非導(dǎo)通態(tài)或?qū)☉B(tài)。通過(guò)探測(cè)晶體管102的源極和漏極之間的狀態(tài)，讀取保留在存儲(chǔ)器單元IOOa中的數(shù)據(jù)。注意通過(guò)控制終端C的電勢(shì)，晶體管102可以導(dǎo)通，即，不管保留在存儲(chǔ)器單元IOOa中的數(shù)據(jù)如何，晶體管102的源極和漏極之間的狀態(tài)可以是導(dǎo)通態(tài)。此外，通過(guò)控制終端C的電勢(shì)，晶體管102可以關(guān)斷，即，不管保留在存儲(chǔ)器單元IOOa中的數(shù)據(jù)如何，晶體管102的源極和漏極之間的狀態(tài)可以是非導(dǎo)通態(tài)。上文是用于驅(qū)動(dòng)存儲(chǔ)器單元IOOa的方法的說(shuō)明。當(dāng)數(shù)據(jù)如上文描述的那樣寫(xiě)入包括在存儲(chǔ)器元件300中的多個(gè)存儲(chǔ)器單元IOOa中的每個(gè)并且從包括在存儲(chǔ)器元件300中的多個(gè)存儲(chǔ)器單元IOOa中的每個(gè)讀取時(shí)，存儲(chǔ)器元件300可以寫(xiě)入并且讀取復(fù)數(shù)個(gè)數(shù)據(jù)塊(配置數(shù)據(jù))。(存儲(chǔ)器單元的結(jié)構(gòu)2)描述了結(jié)構(gòu)與存儲(chǔ)器單元的結(jié)構(gòu)I不同的存儲(chǔ)器單元。圖5C中的存儲(chǔ)器單元IOOb包括晶體管101、晶體管102和晶體管141。晶體管101的溝道在氧化物半導(dǎo)體層中形成。注意在圖5C中，在晶體管101旁邊寫(xiě)上“OS”以便指示晶體管101的溝道在氧化物半導(dǎo)體層中形成。晶體管101的柵極電連接到終端W。晶體管101的源極和漏極中的該一個(gè)電連接到終端D。晶體管101的源極和漏極中的另一個(gè)電連接到晶體管102的柵極。晶體管102的源極和漏極中的該一個(gè)電連接到終端S。晶體管102的源極和漏極中的另一個(gè)通過(guò)晶體管141的源極和漏極電連接到終端B。晶體管141的柵極電連接到終端X。這里，每個(gè)終端可以電連接到布線(xiàn)或電極。
電連接到終端W的布線(xiàn)、電連接到終端X的布線(xiàn)、電連接到終端D的布線(xiàn)以及電連接到終端B的布線(xiàn)也分別稱(chēng)為寫(xiě)入字線(xiàn)、讀取字線(xiàn)、數(shù)據(jù)線(xiàn)和位線(xiàn)。注意數(shù)據(jù)線(xiàn)和位線(xiàn)可以合并成單個(gè)布線(xiàn)。這里，在數(shù)字線(xiàn)和位線(xiàn)合并成單個(gè)布線(xiàn)的情況下，該布線(xiàn)稱(chēng)為位線(xiàn)。這里，當(dāng)晶體管101 (其溝道在氧化物半導(dǎo)體層中形成)關(guān)斷時(shí)設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)可以是晶體管102的柵極。(用于驅(qū)動(dòng)存儲(chǔ)器單元IOOb的方法)描述了用于驅(qū)動(dòng)圖5C中的存儲(chǔ)器單元IOOb的方法。首先，描述了將數(shù)據(jù)寫(xiě)入存儲(chǔ)器單元100b。對(duì)應(yīng)于數(shù)據(jù)(配置數(shù)據(jù))的信號(hào)電勢(shì)(輸入終端D的信號(hào)電勢(shì))通過(guò)晶體管101輸入到晶體管102的柵極，該晶體管101由輸入到晶體管101的柵極的控制信號(hào)(輸入終端W的控制信號(hào))導(dǎo)通。然后，當(dāng)晶體管101由輸入到晶體管101的柵極的控制信號(hào)(輸入終端W的控制信號(hào))關(guān)斷時(shí)，信號(hào)電勢(shì)在晶體 管102的柵極中保持。采用該方式，數(shù)據(jù)可以寫(xiě)入存儲(chǔ)器單元100b。這里，晶體管101 (其溝道在氧化物半導(dǎo)體層中形成)的關(guān)斷態(tài)電流極其低。從而，即使當(dāng)未供應(yīng)電源電壓給存儲(chǔ)器單元IOOb時(shí)，晶體管102的電勢(shì)(信號(hào)電勢(shì))可以長(zhǎng)時(shí)間地保持。因此，存儲(chǔ)器單元IOOb甚至在電源電壓供應(yīng)停止后可以保留數(shù)據(jù)。然后，描述了從存儲(chǔ)器單元IOOb讀取數(shù)據(jù)。晶體管102的源極(終端S)的電勢(shì)是晶體管102的源極和漏極之間的狀態(tài)根據(jù)信號(hào)電勢(shì)改變時(shí)的電勢(shì)。這里，晶體管102的源極和漏極之間的狀態(tài)是非導(dǎo)通態(tài)或?qū)☉B(tài)。當(dāng)晶體管141由輸入到晶體管141的柵極的控制信號(hào)(輸入終端X的控制信號(hào))導(dǎo)通時(shí)，通過(guò)探測(cè)晶體管102的源極和漏極之間的狀態(tài)讀取保留在存儲(chǔ)器單元IOOb中的數(shù)據(jù)。注意固定電勢(shì)(例如，低的電源電勢(shì)，例如地電勢(shì)等)可以輸入終端S(電連接到終端S的布線(xiàn))。上文是用于驅(qū)動(dòng)存儲(chǔ)器單元IOOb的方法的說(shuō)明。當(dāng)數(shù)據(jù)如上文描述的那樣寫(xiě)入包括在存儲(chǔ)器元件300中的多個(gè)存儲(chǔ)器單元IOOb中的每個(gè)并且從包括在存儲(chǔ)器元件300中的多個(gè)存儲(chǔ)器單元IOOb中的每個(gè)讀取時(shí)，存儲(chǔ)器元件300可以寫(xiě)入并且讀取復(fù)數(shù)個(gè)數(shù)據(jù)塊(配置數(shù)據(jù))。(存儲(chǔ)器單元的結(jié)構(gòu)3)描述了結(jié)構(gòu)與存儲(chǔ)器單元的結(jié)構(gòu)I不同并且與存儲(chǔ)器單元的結(jié)構(gòu)2不同的存儲(chǔ)器單元。圖中的存儲(chǔ)器單元IOOc包括晶體管104和電容器105。晶體管104的溝道在氧化物半導(dǎo)體層中形成。在圖中，在晶體管104旁邊寫(xiě)上“OS”以便指示晶體管104的溝道在氧化物半導(dǎo)體層中形成。晶體管104的柵極電連接到終端W。晶體管104的源極和漏極中的一個(gè)電連接到終端B。晶體管104的源極和漏極中的另一個(gè)電連接到電容器105的一對(duì)電極中的一個(gè)電極。這里，每個(gè)終端可以電連接到布線(xiàn)或電極。電連接到終端W的布線(xiàn)和電連接到終端B的布線(xiàn)也分別稱(chēng)為字線(xiàn)和位線(xiàn)。這里，當(dāng)晶體管104(其溝道在氧化物半導(dǎo)體層中形成)關(guān)斷時(shí)設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)可以是電容器105的該一個(gè)電極。(用于驅(qū)動(dòng)存儲(chǔ)器單元IOOc的方法)描述了用于驅(qū)動(dòng)圖中的存儲(chǔ)器單元IOOc的方法。
首先，描述了將數(shù)據(jù)寫(xiě)入存儲(chǔ)器單元100c。對(duì)應(yīng)于數(shù)據(jù)(配置數(shù)據(jù))的信號(hào)電勢(shì)(輸入終端B的信號(hào)電勢(shì))通過(guò)晶體管104輸入到電容器105的該一個(gè)電極，該晶體管104由輸入到晶體管104的柵極的控制信號(hào)(輸入終端W的控制信號(hào))導(dǎo)通。然后，當(dāng)晶體管104由輸入到晶體管104的柵極的控制信號(hào)(輸入終端W的控制信號(hào))關(guān)斷時(shí)，信號(hào)電勢(shì)在電容器105中保持。采用該方式，數(shù)據(jù)可以寫(xiě)入存儲(chǔ)器單元100c。這里，晶體管104 (其的溝道在氧化物半導(dǎo) 體層中形成)的關(guān)斷態(tài)電流極其低。從而，即使當(dāng)未供應(yīng)電源電壓給存儲(chǔ)器單兀IOOc時(shí)，電容器105的該一個(gè)電極的電勢(shì)(信號(hào)電勢(shì))可以長(zhǎng)時(shí)間地保持。因此，存儲(chǔ)器單元IOOc甚至在電源電壓供應(yīng)停止后可以保留數(shù)據(jù)。然后，描述了從存儲(chǔ)器單元IOOc讀取數(shù)據(jù)。當(dāng)晶體管104由輸入到晶體管104的柵極的控制信號(hào)(輸入終端W的控制信號(hào))導(dǎo)通時(shí)，通過(guò)從終端B探測(cè)保持在電容器105的該一個(gè)電極中的信號(hào)電勢(shì)(也可以稱(chēng)為對(duì)應(yīng)于該信號(hào)電勢(shì)的電荷的量)讀取保留在存儲(chǔ)器單元IOOc中的數(shù)據(jù)。注意電容器105的另一個(gè)電極可以電連接到終端C。固定電勢(shì)(例如，低的電源電勢(shì)，例如地電勢(shì)等)可以輸入終端C。上文是用于驅(qū)動(dòng)存儲(chǔ)器單元IOOc的方法的說(shuō)明。當(dāng)數(shù)據(jù)如上文描述的那樣寫(xiě)入包括在存儲(chǔ)器元件300中的多個(gè)存儲(chǔ)器單元IOOc中的每個(gè)并且從包括在存儲(chǔ)器元件300中的多個(gè)存儲(chǔ)器單元IOOc中的每個(gè)讀取時(shí)，存儲(chǔ)器元件300可以寫(xiě)入并且讀取復(fù)數(shù)個(gè)數(shù)據(jù)塊(配置數(shù)據(jù))。(存儲(chǔ)器單元的變化形式)在存儲(chǔ)器單元的結(jié)構(gòu)I、存儲(chǔ)器單元的結(jié)構(gòu)2或存儲(chǔ)器單元的結(jié)構(gòu)3中，存儲(chǔ)器單元可進(jìn)一步包括二極管、電阻或開(kāi)關(guān)。例如，模擬開(kāi)關(guān)、晶體管等等可以用作開(kāi)關(guān)。例如，在存儲(chǔ)器單元的結(jié)構(gòu)2中，存儲(chǔ)器單元可進(jìn)一步包括電容器，并且該電容器的一對(duì)電極中的一個(gè)電極可電連接到晶體管102的柵極。固定電勢(shì)(例如，低的電源電勢(shì)，例如地電勢(shì)等)可以輸入到該電容器的一對(duì)電極中的另一個(gè)。注意存儲(chǔ)器元件300可以包括用于存儲(chǔ)復(fù)數(shù)個(gè)組的配置數(shù)據(jù)的存儲(chǔ)器容量，該配置數(shù)據(jù)對(duì)應(yīng)于邏輯元件310的狀態(tài)(由查找表312進(jìn)行的該類(lèi)邏輯操作以及由選擇電路314選擇的連接關(guān)系)，并且給定的一組配置數(shù)據(jù)可以從該復(fù)數(shù)個(gè)組的配置數(shù)據(jù)選擇使得數(shù)據(jù)可以存儲(chǔ)在配置存儲(chǔ)器311中。上文是本發(fā)明中的可編程LSI的一個(gè)方面。利用這樣的結(jié)構(gòu)，存儲(chǔ)器元件300在對(duì)存儲(chǔ)器元件300的電源電壓供應(yīng)停止后可以持續(xù)長(zhǎng)時(shí)間地保持對(duì)應(yīng)于數(shù)據(jù)(配置數(shù)據(jù))的信號(hào)電勢(shì)。總之，存儲(chǔ)器元件300可以像非易失性存儲(chǔ)器那樣起作用。在包括存儲(chǔ)器元件300和多個(gè)邏輯元件310的可編程LSI中，不需要存儲(chǔ)器元件300的定期刷新操作或刷新操作的頻率可以顯著地減少；從而，功耗可以降低。此外，不需要每當(dāng)起動(dòng)對(duì)可編程LSI的電源電壓供應(yīng)時(shí)將數(shù)據(jù)寫(xiě)入存儲(chǔ)器元件300。采用該方式，可以提供可以高速地進(jìn)行配置(動(dòng)態(tài)配置)并且可以快速起動(dòng)的低功率可編程LSI。注意可以當(dāng)如在實(shí)施例I中描述的非易失性存儲(chǔ)電路用作配置存儲(chǔ)器311時(shí)不提供存儲(chǔ)器元件300。
該實(shí)施例可以視情況與其他實(shí)施例中的任何實(shí)施例結(jié)合。(實(shí)施例3)在該實(shí)施例中，描述了實(shí)施例2中的存儲(chǔ)器元件300的更具體的方面。存儲(chǔ)器元件300可以包括存儲(chǔ)器單元陣列，其包括采用矩陣設(shè)置的實(shí)施例2中的多個(gè)存儲(chǔ)器單元(具有存儲(chǔ)器單元的結(jié)構(gòu)I、存儲(chǔ)器單元的結(jié)構(gòu)2或存儲(chǔ)器單元的結(jié)構(gòu)3)。除存儲(chǔ)器單元陣列外，存儲(chǔ)器元件300還可以包括解碼器(行解碼器或列解碼器)、預(yù)充電電路、讀出放大器和暫時(shí)存儲(chǔ)電路中的任何或全部。注意這些電路中的一些可以合并成單個(gè)電路。例如，讀出放大器可起到暫時(shí)存儲(chǔ)電路的作用。解碼器(行解碼器或列解碼器)具有在存儲(chǔ)器單元陣列中選擇給定的存儲(chǔ)器單元的功能。存儲(chǔ)器元件300將數(shù)據(jù)寫(xiě)入由解碼器(行解碼器或列解碼器)選擇的存儲(chǔ)器單元并且從由解碼器(行解碼器或列解碼器)選擇的存儲(chǔ)器單元讀取數(shù)據(jù)。在從存儲(chǔ)器單元讀取數(shù)據(jù)之前，預(yù)充電電路具有將包括在存儲(chǔ)器單元陣列中的位線(xiàn)的電勢(shì)設(shè)置成(預(yù)充電至IJ)預(yù)定電勢(shì)的功能。因?yàn)樵谖痪€(xiàn)的電勢(shì)由預(yù)充電電路設(shè)置成(預(yù)充電到)預(yù)定電勢(shì)之后可以從存儲(chǔ)器單元讀取數(shù)據(jù)，從存儲(chǔ)器單元讀取數(shù)據(jù)的速度可以增加。讀出放大器具有將對(duì)應(yīng)于保留在存儲(chǔ)器單元中的數(shù)據(jù)的位線(xiàn)的電勢(shì)放大并且輸出該放大的電勢(shì)的功能。數(shù)據(jù)可以由讀出放大器更快速且更準(zhǔn)確地讀取。暫時(shí)存儲(chǔ)電路也稱(chēng)為頁(yè)緩沖器或鎖存電路并且具有暫時(shí)保留來(lái)自存儲(chǔ)器元件的外部的數(shù)據(jù)輸入的功能。暫時(shí)存儲(chǔ)電路可具有保留從存儲(chǔ)器單元陣列讀取的數(shù)據(jù)的功能。圖5A示意地圖示存儲(chǔ)器元件300的結(jié)構(gòu)的一個(gè)方面。在圖5A中，存儲(chǔ)器元件300包括存儲(chǔ)器單元陣列400、列解碼器403、行解碼器404、預(yù)充電電路402和讀出放大器401。注意盡管圖5A圖示在提供列解碼器403的存儲(chǔ)器單元陣列400的側(cè)上提供預(yù)充電電路402和讀出放大器401的結(jié)構(gòu)，該實(shí)施例不限于該結(jié)構(gòu)。預(yù)充電電路402和讀出放大器401中的一個(gè)或兩者可以隔著存儲(chǔ)器單元陣列400在面向列解碼器403的側(cè)上提供。預(yù)充電電路402和讀出放大器401可合并成單個(gè)電路。可提供存儲(chǔ)器單元陣列400來(lái)與驅(qū)動(dòng)器電路(例如，列解碼器403、行解碼器404、預(yù)充電電路402或讀出放大器401)重疊。注意存儲(chǔ)器元件300可進(jìn)一步包括二極管、電阻、運(yùn)算電路(運(yùn)算元件)和開(kāi)關(guān)中的任何或全部。緩沖器、反相器、NAND電路、NOR電路、三態(tài)緩沖器、時(shí)鐘控制的反相器等等可以用作運(yùn)算電路(運(yùn)算元件)。例如，模擬開(kāi)關(guān)、晶體管等等可以用作開(kāi)關(guān)。備選地，時(shí)鐘信號(hào)和該時(shí)鐘信號(hào)的反轉(zhuǎn)信號(hào)中的一個(gè)或兩者輸入到其中的運(yùn)算電路(運(yùn)算元件)可以用作開(kāi)關(guān)。(存儲(chǔ)器單元陣列的結(jié)構(gòu))描述了存儲(chǔ)器單元陣列400的更具體的方面。(存儲(chǔ)器單元陣列的結(jié)構(gòu)I)存儲(chǔ)器單元陣列400可以包括實(shí)施例2中參照?qǐng)D5B描述的采用矩陣設(shè)置的多個(gè)存儲(chǔ)器單元100a。例如，圖6中的存儲(chǔ)器單元陣列400包括mXn(m是2或以上的自然數(shù)并且n是2或以上的自然數(shù))個(gè)存儲(chǔ)器單元(存儲(chǔ)器單元100a (i，j) (i是m或以下的自然數(shù)并且j是n或以下的自然數(shù)))。mXn個(gè)存儲(chǔ)器元件(存儲(chǔ)器單元100a(i，j))的每個(gè)可以是圖5B中的存儲(chǔ)器元件110a。在圖6中，電連接到終端B和終端D的布線(xiàn)BLj在設(shè)置在一列的存儲(chǔ)器單元之間共用。例如，電連接到終端B和終端D的布線(xiàn)BLl在設(shè)置在第一列中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(l，l)至IOOa(m，I))之間共用。布線(xiàn)BLj可以稱(chēng)為位線(xiàn)。在圖6中，電連接到終端S的布線(xiàn)SLj在設(shè)置在一列中的存儲(chǔ)器單元之間共用。例如，電連接到終端S的布線(xiàn)SLl在設(shè)置在第一列中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(l，I)至100a(m，I))之間共用。注意電連接到終端S的布線(xiàn)SLj可以在包括在存儲(chǔ)器單元陣列中的所有存儲(chǔ)器單元之間共用。在圖6中，電連接到終端W的布線(xiàn)WLi在設(shè)置在一行中的存儲(chǔ)器單元之間共用。例如，電連接到終端W的布線(xiàn)WLl在設(shè)置在第一行中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(l，l)至100a(l，n))之間共用。布線(xiàn)WLi也可以稱(chēng)為寫(xiě)入字線(xiàn)。在圖6中，電連接到終端C的布線(xiàn)CLi在設(shè)置在一行中的存儲(chǔ)器單元之間共用。例如，電連接到終端C的布線(xiàn)CLl在設(shè)置在第一行中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(l，I) 至100a(l，n))之間共用。布線(xiàn)CLi也可以稱(chēng)為讀取字線(xiàn)。然而，該實(shí)施例不限于該結(jié)構(gòu)?？稍谠O(shè)置在一列中的存儲(chǔ)器單元中提供多個(gè)布線(xiàn)BLj和多個(gè)布線(xiàn)SLj，或可在設(shè)置一行中的存儲(chǔ)器單元中提供多個(gè)布線(xiàn)WLi和多個(gè)布線(xiàn)CLi。布線(xiàn)可以在圖6中的結(jié)構(gòu)中共用。當(dāng)共用布線(xiàn)時(shí)，存儲(chǔ)器單元陣列400可以小型化并且高度集成。在圖6中的存儲(chǔ)器單元陣列400中，數(shù)據(jù)選擇性地寫(xiě)入由輸入布線(xiàn)WLi的信號(hào)指定的行中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(i，j))。具體地，電連接到布線(xiàn)BLj的存儲(chǔ)器單元而不是數(shù)據(jù)寫(xiě)入的存儲(chǔ)元件中的晶體管101由輸入布線(xiàn)WLi的信號(hào)關(guān)斷并且數(shù)據(jù)寫(xiě)入的存儲(chǔ)器單元中的晶體管101由輸入布線(xiàn)WLi的信號(hào)導(dǎo)通。采用該方式，數(shù)據(jù)寫(xiě)入指定的存儲(chǔ)器單元。此外，選擇性地從由輸入布線(xiàn)CLi的信號(hào)指定的行中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(i，j))讀取數(shù)據(jù)。具體地，電連接到布線(xiàn)BLj的存儲(chǔ)器單元而不是從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的晶體管102被關(guān)斷(不管保留的數(shù)據(jù)如何)并且從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的晶體管102的狀態(tài)根據(jù)保留的數(shù)據(jù)(信號(hào)電勢(shì))而改變。采用該方式，從指定的存儲(chǔ)器單元讀取數(shù)據(jù)。注意用于將數(shù)據(jù)寫(xiě)入指定的存儲(chǔ)器單元以及從指定的存儲(chǔ)器單元讀取數(shù)據(jù)的方法與在上文的實(shí)施例中的用于驅(qū)動(dòng)存儲(chǔ)器單元IOOa的方法相似；從而，其的說(shuō)明被省略。(存儲(chǔ)器單元陣列的結(jié)構(gòu)2)存儲(chǔ)器單元陣列400可以包括在實(shí)施例2中參照?qǐng)D5B描述的采用矩陣設(shè)置的多個(gè)存儲(chǔ)器單元100a。例如，圖9B中的存儲(chǔ)器單元陣列400包括mXn(m是2或以上的自然數(shù)并且n是2或以上的自然數(shù))個(gè)存儲(chǔ)器單元(存儲(chǔ)器單元100a(i，j) (i是m或以下的自然數(shù)并且j是n或以下的自然數(shù)))。mXn個(gè)存儲(chǔ)器元件(存儲(chǔ)器單元100a(i，j))的每個(gè)可以是圖5B中的存儲(chǔ)器元件110a。在圖9B中的結(jié)構(gòu)中，在安置在存儲(chǔ)器單元組400_j的一端處的存儲(chǔ)器單元(存儲(chǔ)器單元100a(l，j))中，終端D電連接到布線(xiàn)BLj，并且終端B通過(guò)起到開(kāi)關(guān)作用的晶體管181電連接到布線(xiàn)BLj。在安置在存儲(chǔ)器單元組400_j的另一端處的存儲(chǔ)器單元(存儲(chǔ)器單元100a(m，j))中，終端S通過(guò)起到開(kāi)關(guān)作用的晶體管182電連接到布線(xiàn)SLj。注意晶體管182可消除并且終端S可直接連接到安置在存儲(chǔ)器單元組400_j的另一端處的存儲(chǔ)器單元(存儲(chǔ)器單元100a(m，j))中的布線(xiàn)SLj。在除了安置在存儲(chǔ)器單元組400_j的端處的存儲(chǔ)器單元外的存儲(chǔ)器單元中，相鄰的存儲(chǔ)器單元中的一個(gè)的終端S電連接到相鄰的存儲(chǔ)器單元的另一個(gè)的終端B，并且相鄰的存儲(chǔ)器單元中的一個(gè)的終端F電連接到相鄰的存儲(chǔ)器單元中的另一個(gè)的終端D。這里，如在圖9A中圖示的，終端F是在電連接到晶體管102的柵極的節(jié)點(diǎn)中提供的終端。從而，在圖9B中的結(jié)構(gòu)中，包括在存儲(chǔ)器單元組400_j中的晶體管102可以視為串聯(lián)電連接并且包括在存儲(chǔ)器單元組400_j中的晶體管101可以視為串聯(lián)電連接。布線(xiàn)BLj也可以稱(chēng)為位線(xiàn)。在圖9B中，電連接到終端W的布線(xiàn)WLi在設(shè)置在一行中的存儲(chǔ)器單元之間共用。例如，電連接到終端W的布線(xiàn)WLl在設(shè)置在第一行中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(l，l)至100a(l，n))之間共用。布線(xiàn)WLi也可以稱(chēng)為寫(xiě)入字線(xiàn)。在圖9B中，電連接到終端C的布線(xiàn)CLi在設(shè)置在一行中的存儲(chǔ)器單元之間共用。例如，電連接到終端C的布線(xiàn)CLl在設(shè)置在第一行中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(l，l)至100a(l，n))之間共用。布線(xiàn)CLi也可以稱(chēng)為讀取字線(xiàn)。然而，該實(shí)施例不限于該結(jié)構(gòu)?？稍谠O(shè)置在一行中的存儲(chǔ)器單元中提供多個(gè)布線(xiàn) WLi和多個(gè)布線(xiàn)CLi。布線(xiàn)可以在圖9B中的結(jié)構(gòu)中共用。當(dāng)共用布線(xiàn)時(shí)，存儲(chǔ)器單元陣列400可以小型化并且高度集成。注意，盡管圖9B圖示其中對(duì)一行提供存儲(chǔ)器單元組400_j的存儲(chǔ)器單元陣列400的結(jié)構(gòu)，該實(shí)施例不限于該結(jié)構(gòu)。在存儲(chǔ)器單元陣列400中，存儲(chǔ)器單元組400」_可以采用矩陣設(shè)置。在圖9B中的存儲(chǔ)器單元陣列400中，數(shù)據(jù)選擇性地寫(xiě)入由輸入到布線(xiàn)WLi的信號(hào)指定的行中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(i，j))。具體地，數(shù)據(jù)從更接近布線(xiàn)SLj的側(cè)上的存儲(chǔ)器單元相繼輸入到存儲(chǔ)器單元。數(shù)據(jù)寫(xiě)入的存儲(chǔ)器單元以及在比該存儲(chǔ)器單元更接近布線(xiàn)BLj的側(cè)上提供的所有存儲(chǔ)器單元中的晶體管101由輸入到布線(xiàn)WLi的信號(hào)導(dǎo)通。此外，在比數(shù)據(jù)寫(xiě)入的存儲(chǔ)器單元更接近布線(xiàn)SLj的側(cè)上提供的所有存儲(chǔ)器單元中的晶體管101由輸入到布線(xiàn)WLi的信號(hào)關(guān)斷。采用該方式，對(duì)應(yīng)于數(shù)據(jù)的信號(hào)電勢(shì)從布線(xiàn)BLj輸入到數(shù)據(jù)寫(xiě)入的存儲(chǔ)器單元。注意當(dāng)寫(xiě)入數(shù)據(jù)時(shí)，晶體管181和182中的一個(gè)或兩者關(guān)斷。此外，選擇性地從由輸入到布線(xiàn)CLi的信號(hào)指定的行中的存儲(chǔ)器單元(存儲(chǔ)器單元100a(i，j))讀取數(shù)據(jù)。具體地，電連接到布線(xiàn)BLj的存儲(chǔ)器單元而不是從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的晶體管102被導(dǎo)通(不管保留的數(shù)據(jù)如何)并且從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的晶體管102的狀態(tài)根據(jù)保留的數(shù)據(jù)(信號(hào)電勢(shì))而改變。注意當(dāng)讀取數(shù)據(jù)時(shí)，晶體管181和182導(dǎo)通。采用該方式，從指定的存儲(chǔ)器單元讀取數(shù)據(jù)。注意用于將數(shù)據(jù)寫(xiě)入指定的存儲(chǔ)器單元以及從指定的存儲(chǔ)器單元讀取數(shù)據(jù)的方法與在上文的實(shí)施例中的用于驅(qū)動(dòng)存儲(chǔ)器單元IOOa的方法相似；從而，其的說(shuō)明被省略。(存儲(chǔ)器單元陣列的結(jié)構(gòu)3)存儲(chǔ)器單元陣列400可以包括實(shí)施例2中參照?qǐng)D5C描述的采用矩陣設(shè)置的多個(gè)存儲(chǔ)器單元100b。例如，圖7中的存儲(chǔ)器單元陣列400包括mXn(m是2或以上的自然數(shù)并且n是2或以上的自然數(shù))個(gè)存儲(chǔ)器單元(存儲(chǔ)器單元100b (i,j) (i是m或以下的自然數(shù)并且j是n或以下的自然數(shù)))。mXn個(gè)存儲(chǔ)器元件(存儲(chǔ)器單元100b(i，j))的每個(gè)可以是圖5C中的存儲(chǔ)器元件110b。
在圖7中，電連接到終端B和終端D的布線(xiàn)BLj在設(shè)置在一列中的存儲(chǔ)器單元之間共用。例如，電連接到終端B和終端D的布線(xiàn)BLl在設(shè)置在第一列中的存儲(chǔ)器單元(存儲(chǔ)器單元100b(l，l)至100b(m，l))之間共用。布線(xiàn)BLj可以稱(chēng)為位線(xiàn)。在圖7中，電連接到終端S的布線(xiàn)SLj在設(shè)置在一列中的存儲(chǔ)器單元之間共用。例如，電連接到終端S的布線(xiàn)SLl在設(shè)置在第一列中的存儲(chǔ)器單元(存儲(chǔ)器單元IOOb (1，I)至100b (m，I))之間共用。注意電連接到終端S的布線(xiàn)SLj可以在包括在存儲(chǔ)器單元陣列中的所有存儲(chǔ)器單元之間共用。在圖7中，電連接到終端W的布線(xiàn)WLi在設(shè)置在一行中的存儲(chǔ)器單元之間共用。例如，電連接到終端W的布線(xiàn)WLl在設(shè)置在第一行中的存儲(chǔ)器單元(存儲(chǔ)器單元IOOb (1，I)至100b(l，n))之間共用。布線(xiàn)WLi也可以稱(chēng)為寫(xiě)入字線(xiàn)。在圖7中，電連接到終端X的布線(xiàn)XLi在設(shè)置在一行中的存儲(chǔ)器單元之間共用。例如，電連接到終端X的布線(xiàn)XLl在設(shè)置在第一行中的存儲(chǔ)器單元(存儲(chǔ)器單元IOOb (1，I)至100b(l，n))之間共用。布線(xiàn)XLi也可以稱(chēng)為讀取字線(xiàn)。
然而，該實(shí)施例不限于該結(jié)構(gòu)?？稍谠O(shè)置在一列中的存儲(chǔ)器單元中提供多個(gè)布線(xiàn)BLj和多個(gè)布線(xiàn)SLj，或可在設(shè)置一行中的存儲(chǔ)器單元中提供多個(gè)布線(xiàn)WLi和多個(gè)布線(xiàn)XLi。布線(xiàn)可以在圖7中的結(jié)構(gòu)中共用。當(dāng)共用布線(xiàn)時(shí)，存儲(chǔ)器單元陣列400可以小型化并且高度集成。在圖7中的存儲(chǔ)器單元陣列400中，數(shù)據(jù)選擇性地寫(xiě)入由輸入到布線(xiàn)WLi的信號(hào)指定的行中的存儲(chǔ)器單元(存儲(chǔ)器單元100b (i，j))。具體地，電連接到布線(xiàn)BLj的存儲(chǔ)器單元而不是數(shù)據(jù)寫(xiě)入的存儲(chǔ)器單元中的晶體管101由輸入到布線(xiàn)WLi的信號(hào)關(guān)斷并且數(shù)據(jù)寫(xiě)入的存儲(chǔ)器單元中的晶體管101由輸入到布線(xiàn)WLi的信號(hào)導(dǎo)通。采用該方式，數(shù)據(jù)選擇性地寫(xiě)入。此外，選擇性地從由輸入到布線(xiàn)XLi的信號(hào)指定的行中的存儲(chǔ)器單元(存儲(chǔ)器單元100b(i，j))讀取數(shù)據(jù)。具體地，電連接到布線(xiàn)BLj的存儲(chǔ)器單元而不是從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的晶體管141被關(guān)斷并且從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的晶體管141被導(dǎo)通。采用該方式，選擇性地讀取數(shù)據(jù)。注意用于將數(shù)據(jù)寫(xiě)入指定的存儲(chǔ)器單元以及從指定的存儲(chǔ)器單元讀取數(shù)據(jù)的方法與在上文的實(shí)施例中的用于驅(qū)動(dòng)存儲(chǔ)器單元IOOb的方法相似；從而，其的說(shuō)明被省略。(存儲(chǔ)器單元陣列的結(jié)構(gòu)4)存儲(chǔ)器單元陣列400可以包括實(shí)施例2中參照?qǐng)D描述的采用矩陣設(shè)置的多個(gè)存儲(chǔ)器單元100c。例如，圖8中的存儲(chǔ)器單元陣列400包括mXn(m是2或以上的自然數(shù)并且n是2或以上的自然數(shù))個(gè)存儲(chǔ)器單元(存儲(chǔ)器單元100c (i,j) (i是m或以下的自然數(shù)并且j是n或以下的自然數(shù)))。mXn個(gè)存儲(chǔ)器元件(存儲(chǔ)器單元100c(i，j))的每個(gè)可以是圖中的存儲(chǔ)器元件110c。在圖8中，電連接到終端B的布線(xiàn)BLj在設(shè)置在一列中的存儲(chǔ)器單元之間共用。例如，電連接到終端B的布線(xiàn)BLl在設(shè)置在第一列中的存儲(chǔ)器單元(存儲(chǔ)器單元IOOc (1，I)至100c (m，I))之間共用。布線(xiàn)BLj可以稱(chēng)為位線(xiàn)在圖8中，電連接到終端W的布線(xiàn)WLi在設(shè)置在一行中的存儲(chǔ)器單元之間共用。例如，電連接到終端W的布線(xiàn)WLl在設(shè)置在第一行中的存儲(chǔ)器單元(存儲(chǔ)器單元IOOc (1，I)至100c (I，n))之間共用。布線(xiàn)WLi也可以稱(chēng)為字線(xiàn)。
然而，該實(shí)施例不限于該結(jié)構(gòu)?？稍谠O(shè)置在一列中的存儲(chǔ)器單元中提供多個(gè)布線(xiàn)BLj，或可在設(shè)置一行中的存儲(chǔ)器單元中提供多個(gè)布線(xiàn)WLi。在mXn個(gè)存儲(chǔ)器元件(存儲(chǔ)器單元100c(i, j))中，終端C可電連接到一個(gè)電極或一個(gè)布線(xiàn),或可電連接到不同的電極或不同的布線(xiàn)。布線(xiàn)可以在圖8中的結(jié)構(gòu)中共用。當(dāng)共用布線(xiàn)時(shí)，存儲(chǔ)器單元陣列400可以小型化并且高度集成。在圖8中的存儲(chǔ)器單元陣列400中，數(shù)據(jù)選擇性地寫(xiě)入由輸入到布線(xiàn)WLi的信號(hào)指定的行中的存儲(chǔ)器單元(存儲(chǔ)器單元100c(i，j))并且從由輸入到布線(xiàn)WLi的信號(hào)指定的行中的存儲(chǔ)器單元(存儲(chǔ)器單元100c(i，j))選擇 性地讀取數(shù)據(jù)。具體地，除數(shù)據(jù)寫(xiě)入的存儲(chǔ)器單元外的存儲(chǔ)器單元中的晶體管104由輸入到布線(xiàn)WLi的信號(hào)關(guān)斷，而數(shù)據(jù)寫(xiě)入的存儲(chǔ)器單元中的晶體管104由輸入到布線(xiàn)WLi的信號(hào)導(dǎo)通；從而，選擇性地寫(xiě)入數(shù)據(jù)。此夕卜，除從其中讀取數(shù)據(jù)的存儲(chǔ)器單元外的存儲(chǔ)器單元中的晶體管104被關(guān)斷，并且從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的晶體管104被導(dǎo)通；從而，選擇性地讀取數(shù)據(jù)。用于將數(shù)據(jù)寫(xiě)入指定的存儲(chǔ)器單元以及從指定的存儲(chǔ)器單元讀取數(shù)據(jù)的方法與在上文的實(shí)施例中的用于驅(qū)動(dòng)存儲(chǔ)器單元IOOc的方法相似；從而，其的說(shuō)明被省略。(存儲(chǔ)器單元陣列的變化形式)注意在存儲(chǔ)器單元陣列的結(jié)構(gòu)I、存儲(chǔ)器單元陣列的結(jié)構(gòu)2、存儲(chǔ)器單元陣列的結(jié)構(gòu)3或存儲(chǔ)器單元陣列的結(jié)構(gòu)4中，該存儲(chǔ)器單元陣列可進(jìn)一步包括二極管、電阻、運(yùn)算電路(運(yùn)算元件)和開(kāi)關(guān)中的任何或全部。緩沖器、反相器、NAND電路、NOR電路、三態(tài)緩沖器、時(shí)鐘控制反相器等等可以用作運(yùn)算電路(運(yùn)算元件)。例如，模擬開(kāi)關(guān)、晶體管等等可以用作開(kāi)關(guān)。備選地，時(shí)鐘信號(hào)和該時(shí)鐘信號(hào)的反轉(zhuǎn)信號(hào)中的一個(gè)或兩者輸入其中的運(yùn)算電路(運(yùn)算元件)可以用作開(kāi)關(guān)。注意存儲(chǔ)器元件300可以包括用于存儲(chǔ)對(duì)應(yīng)于邏輯元件310的狀態(tài)(由查找表312進(jìn)行的那類(lèi)邏輯操作以及由選擇電路314選擇的連接關(guān)系)的復(fù)數(shù)個(gè)組的配置數(shù)據(jù)的存儲(chǔ)器容量，并且給定的一組配置數(shù)據(jù)可以從該復(fù)數(shù)個(gè)組的配置數(shù)據(jù)選擇使得數(shù)據(jù)可以存儲(chǔ)在配置存儲(chǔ)器311中。在該情況下，當(dāng)將一組配置數(shù)據(jù)存儲(chǔ)在在存儲(chǔ)器單元陣列400的一行中提供的存儲(chǔ)器單元中時(shí)，可以從一行讀取該組配置數(shù)據(jù)。從而，配置時(shí)間可以縮短。(讀出放大器的結(jié)構(gòu))接著，描述了圖5A中的讀出放大器401的結(jié)構(gòu)的具體方面。讀出放大器401包括多個(gè)讀出放大器?？梢栽诖鎯?chǔ)器單元陣列400中提供的每位線(xiàn)提供讀出放大器。該位線(xiàn)的電勢(shì)可以由讀出放大器放大并且可以從讀出放大器的輸出終端探測(cè)。這里，位線(xiàn)的電勢(shì)基于電連接到該位線(xiàn)并且從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中保持的信號(hào)電勢(shì)。從而，從讀出放大器的輸出終端輸出的信號(hào)對(duì)應(yīng)于從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中保留的數(shù)據(jù)。采用該方式，保留在存儲(chǔ)器單元陣列400中的每個(gè)存儲(chǔ)器單元中的數(shù)據(jù)可以由讀出放大器401探測(cè)。讀出放大器可以使用反相器或緩沖器形成。例如，讀出放大器可以使用鎖存電路(鎖存讀出放大器)形成。備選地，讀出放大器可以使用比較器形成。例如，讀出放大器可以使用差分放大器(運(yùn)算放大器)形成。特定地，在具有圖中的結(jié)構(gòu)的存儲(chǔ)器單元IOOc用作包括在存儲(chǔ)器單元陣列400中的存儲(chǔ)器單元的情況下，使用鎖存讀出放大器作為讀出放大器401是優(yōu)選的。該鎖存讀出放大器可以放大輸入信號(hào)并且可以保持該放大的信號(hào)。從而，即使當(dāng)對(duì)應(yīng)于保持在存儲(chǔ)器單元IOOc中的電容器105中的信號(hào)電勢(shì)的電荷在從存儲(chǔ)器單元IOOc讀取數(shù)據(jù)的時(shí)候改變(損壞)，對(duì)應(yīng)于該信號(hào)電勢(shì)的信號(hào)可以保持在鎖存讀出放大器中并且可以再次寫(xiě)入存儲(chǔ)器單元100c。參照?qǐng)DIlA至IlD以及圖12A至12G描述讀出放大器401的更具體的方面。(讀出放大器的結(jié)構(gòu)I)圖IlA圖示包括緩沖器441的讀出放大器401的示例。讀出放大器401包括n個(gè)緩沖器441，并且對(duì)存儲(chǔ)器單元陣列400中的位線(xiàn)BLl至BLn提供該n個(gè)緩沖器441。位線(xiàn)BH至BLn的電勢(shì)可以由該n個(gè)緩沖器441放大并且可以從輸出終端OUTl至OUTn輸出。這里，位線(xiàn)的電勢(shì)基于保持在電連接到位線(xiàn)并且從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的信號(hào)電 勢(shì)。從而，從緩沖器441的輸出終端輸出的信號(hào)對(duì)應(yīng)于保留在從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的數(shù)據(jù)。采用該方式，保留在存儲(chǔ)器單元陣列400中的每個(gè)存儲(chǔ)器單元中的數(shù)據(jù)可以由包括n個(gè)緩沖器441的讀出放大器401探測(cè)。(讀出放大器的結(jié)構(gòu)2)圖IlB圖示包括比較器442的讀出放大器401的示例。讀出放大器401包括n個(gè)比較器442，并且對(duì)存儲(chǔ)器單元陣列400中的位線(xiàn)BLl至BLn提供該n個(gè)比較器442。位線(xiàn)BLl至BLn的電勢(shì)可以通過(guò)該n個(gè)比較器442與參考電勢(shì)(由圖IIB中的“ref”指示)比較并且比較結(jié)果可以從輸出終端OUTl至OUTn輸出。這里，位線(xiàn)的電勢(shì)基于保持在電連接到位線(xiàn)并且從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的信號(hào)電勢(shì)。從而，從比較器442的輸出終端輸出的信號(hào)對(duì)應(yīng)于保留在從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的數(shù)據(jù)。采用該方式，保留在存儲(chǔ)器單元陣列400中的每個(gè)存儲(chǔ)器單元中的數(shù)據(jù)可以由包括n個(gè)比較器442的讀出放大器401探測(cè)。(讀出放大器的結(jié)構(gòu)3)圖IIC和IID每個(gè)圖示包括鎖存電路443的讀出放大器401的示例。鎖存電路443可以使用例如反相器444和反相器445形成。讀出放大器401包括n個(gè)鎖存電路443，并且對(duì)存儲(chǔ)器單元陣列400中的位線(xiàn)BLl至BLn提供該n個(gè)鎖存電路443。位線(xiàn)BLl至BLn的電勢(shì)可以由該n個(gè)鎖存電路443放大并且可以從輸出終端OUTl至OUTn輸出。這里，位線(xiàn)的電勢(shì)基于保持在電連接到位線(xiàn)并且從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的信號(hào)電勢(shì)。從而，從鎖存電路443的輸出終端輸出的信號(hào)(放大信號(hào))對(duì)應(yīng)于保留在從其中讀取數(shù)據(jù)的存儲(chǔ)器單元中的數(shù)據(jù)。采用該方式，保留在存儲(chǔ)器單元陣列400中的每個(gè)存儲(chǔ)器單元中的數(shù)據(jù)可以由包括n個(gè)鎖存電路443的讀出放大器401探測(cè)。此外，n個(gè)鎖存電路443的每個(gè)可以保持放大信號(hào)。從而，即使當(dāng)數(shù)據(jù)在從存儲(chǔ)器單元陣列400中的存儲(chǔ)器單元讀取數(shù)據(jù)的時(shí)候被損壞時(shí)，對(duì)應(yīng)的信號(hào)可以保持在n個(gè)鎖存電路443中并且可以再次寫(xiě)入存儲(chǔ)器單元。例如，在具有圖中的結(jié)構(gòu)的存儲(chǔ)器單元IOOc用作包括在存儲(chǔ)器單元陣列400中的存儲(chǔ)器單元的情況下，使用具有圖IlC或IlD中的結(jié)構(gòu)的讀出放大器401是優(yōu)選的。即使當(dāng)對(duì)應(yīng)于保持在存儲(chǔ)器單元IOOc中的電容器105中的信號(hào)電勢(shì)的電荷在從存儲(chǔ)器單元IOOc讀取數(shù)據(jù)的時(shí)候改變(損壞)，對(duì)應(yīng)于該信號(hào)電勢(shì)的信號(hào)可以保持在鎖存電路443中并且可以再次寫(xiě)入存儲(chǔ)器單元100c。注意保持在鎖存電路443中的信號(hào)可以通過(guò)例如反相器等運(yùn)算元件再次寫(xiě)入存儲(chǔ)器單元100c。因?yàn)榘ㄈ缭趫DIlC或IlD中圖示的鎖存電路443的讀出放大器401具有如上文描述的那樣保持信號(hào)的功能，讀出放大器401可以用作暫時(shí)存儲(chǔ)電路。例如，包括鎖存電路443的讀出放大器401可以用作用于暫時(shí)保留從存儲(chǔ)器元件300的外部輸入的數(shù)據(jù)的電路(例如，頁(yè)緩沖器)。(讀出放大器的變化形式)注意讀出放大器可進(jìn)一步包括二極管、電阻、運(yùn)算電路(運(yùn)算元件)和開(kāi)關(guān)中的任何或全部。緩沖器、反相器、NAND電路、NOR電路、三態(tài)緩沖器、時(shí)鐘控制反相器等等可以用作運(yùn)算電路(運(yùn)算元件)。例如，模擬開(kāi)關(guān)、晶體管等等可以用作開(kāi)關(guān)。備選地，時(shí)鐘信號(hào)和該時(shí)鐘信號(hào)的反轉(zhuǎn)信號(hào)中的一個(gè)或兩者輸入其中的運(yùn)算電路(運(yùn)算元件)可以用作開(kāi)關(guān)。圖12A示意地圖示參照?qǐng)DIlA至IlD描述的讀出放大器401中的每個(gè)讀出放大器的結(jié)構(gòu)。讀出放大器1451對(duì)應(yīng)于圖IlA中的緩沖器441、圖IlB中的比較器442或圖IlC或IlD中的鎖存電路443。符號(hào)BLx指示位線(xiàn)BLl至BLn中的任意一個(gè)，并且符號(hào)OUTx指示輸出終端OUTl至OUTn中的任意一個(gè)。二極管、電阻、運(yùn)算電路(運(yùn)算元件)或開(kāi)關(guān)可以·添加到具有圖12A中的結(jié)構(gòu)的讀出放大器。如在圖12B中圖示的，可在位線(xiàn)BLx和讀出放大器1451之間提供元件1450。例如，開(kāi)關(guān)可以用作元件1450。如在圖12C中圖示的，終端VR可通過(guò)元件1450電連接到位線(xiàn)BLx。例如，開(kāi)關(guān)、電阻或二極管可以用作元件1450。圖12D是其中提供開(kāi)關(guān)1452作為圖12C中的元件1450的示例。圖12F是其中晶體管(其的柵極供應(yīng)有控制信號(hào)PSW)用作開(kāi)關(guān)1452的示例。在圖12D或12F的結(jié)構(gòu)中，當(dāng)通過(guò)施加預(yù)定電勢(shì)于終端VR而接通開(kāi)關(guān)1452時(shí),可以對(duì)位線(xiàn)BLx預(yù)充電該預(yù)定電勢(shì)。采用該方式，讀出放大器401還可以用作預(yù)充電電路402。圖12E是其中提供負(fù)載1453作為圖12C中的元件1450的示例。圖12G是其中二極管接法的晶體管用作負(fù)載1453的示例。在圖12E或12G的結(jié)構(gòu)中，在晶體管102由在從圖5B中的存儲(chǔ)器單元IOOa或圖5C中的存儲(chǔ)器單元IOOb讀取數(shù)據(jù)的時(shí)候保持的信號(hào)電勢(shì)而關(guān)斷的情況下，終端VR的電勢(shì)可以輸入到讀出放大器。(預(yù)充電電路的結(jié)構(gòu))接著，參照?qǐng)D10描述圖5A中的預(yù)充電電路402的具體方面。在圖10中，預(yù)充電電路402包括預(yù)充電線(xiàn)PR和多個(gè)開(kāi)關(guān)446?？梢詫?duì)存儲(chǔ)器單元陣列400中的位線(xiàn)BLl至BLn提供這些開(kāi)關(guān)446。每個(gè)位線(xiàn)和預(yù)充電線(xiàn)PR之間的電連接由每個(gè)開(kāi)關(guān)446選擇，并且預(yù)充電線(xiàn)PR的電勢(shì)(預(yù)充電電勢(shì))可以輸入到每個(gè)位線(xiàn)。例如，模擬開(kāi)關(guān)、晶體管等等可以用作開(kāi)關(guān)446。備選地，時(shí)鐘信號(hào)和該時(shí)鐘信號(hào)的反轉(zhuǎn)信號(hào)中的一個(gè)或兩者輸入其中的運(yùn)算電路(運(yùn)算元件)可以用作開(kāi)關(guān)446。注意預(yù)充電電路402可進(jìn)一步包括二極管、電阻、運(yùn)算電路(運(yùn)算元件)和不同的開(kāi)關(guān)中的任何或全部。緩沖器、反相器、NAND電路、NOR電路、三態(tài)緩沖器、時(shí)鐘控制反相器等等可以用作運(yùn)算電路(運(yùn)算元件)。上文是存儲(chǔ)器元件的變化形式的說(shuō)明。該實(shí)施例可視情況與其他實(shí)施例中的任何實(shí)施例結(jié)合。
(實(shí)施例4)在該實(shí)施例中，描述了包括在邏輯元件310中的查找表312的一個(gè)方面。查找表312可以使用多個(gè)復(fù)用器形成。此外，配置數(shù)據(jù)可以輸入到這些多個(gè)復(fù)用器的輸入終端和控制終端中的任何終端。圖3A圖示包括在邏輯元件310中的查找表312的一個(gè)方面。在圖3A中，查找表312使用七個(gè)雙輸入復(fù)用器(復(fù)用器31、復(fù)用器32、復(fù)用器33、復(fù)用器34、復(fù)用器35、復(fù)用器36和復(fù)用器37)形成。復(fù)用器31至34的輸入終端對(duì)應(yīng)于查找表312的輸入終端Ml至M8。復(fù)用器31至34的控制終端互相電連接并且對(duì)應(yīng)于查找表312的輸入終端IN3。復(fù)用器31和32的輸出終端電連接到復(fù)用器35的兩個(gè)輸入終端。復(fù)用器33和34的輸出終端電連接到復(fù)用器36的兩個(gè)輸入終端。復(fù)用器35和36的控制終端互相電連接并且對(duì)應(yīng)于查找表312的輸入終端IN2。復(fù)用器35和36的輸出終端電連接到復(fù)用器37的兩個(gè)輸入終端。復(fù)用器37的控制終端對(duì)應(yīng)于查找表312的輸入終端IN1。 復(fù)用器37的輸出終端對(duì)應(yīng)于查找表312的輸出終端OUT。當(dāng)配置數(shù)據(jù)從配置存儲(chǔ)器311中的每個(gè)存儲(chǔ)電路輸入到輸入終端Ml至M8以及INl至IN3中的任何終端時(shí)，可以指定由查找表312進(jìn)行的那類(lèi)運(yùn)算處理。例如，在數(shù)據(jù)(“0”、“ I”、“0”、“ I”、“0”、“ I”、“ I”和“ I”)輸入到圖3A中的查找表312的輸入終端Ml至M8的情況下，可以獲得圖3C中的等效電路的功能。這里，
和“C”分配給輸入終端INl至IN3，并且“Y”分配給輸出終端OUT。圖3B圖示包括在邏輯元件310中的查找表312的另一個(gè)方面。在圖3B中，查找表312使用三個(gè)雙輸入復(fù)用器(復(fù)用器31、復(fù)用器41、復(fù)用器42和復(fù)用器43)以及雙輸入OR電路44形成。復(fù)用器41和42的輸入終端對(duì)應(yīng)于查找表312的輸入終端Ml至M4。復(fù)用器41的控制終端對(duì)應(yīng)于查找表312的輸入終端INl。復(fù)用器42的控制終端對(duì)應(yīng)于查找表312的輸入終端IN2。復(fù)用器41和42的輸出終端電連接到復(fù)用器43的兩個(gè)輸入終端。OR電路44的兩個(gè)輸入終端對(duì)應(yīng)于查找表312的輸入終端IN3和輸入終端IN4，并且OR電路44的輸出輸入至復(fù)用器43的控制終端。復(fù)用器43的輸出終端對(duì)應(yīng)于查找表312的輸出終端OUT。當(dāng)配置數(shù)據(jù)從配置存儲(chǔ)器311中的每個(gè)存儲(chǔ)電路輸入到輸入終端Ml至M4以及INl至IN4中的任何終端時(shí)，可以指定由查找表312進(jìn)行的那類(lèi)運(yùn)算處理。例如，在數(shù)據(jù)(“0”、“1”、“0”、“0”和“0”)輸入到圖3B中的查找表312的輸入終端M1、M3、M4、IN2和IN4的情況下，可以獲得圖3C中的等效電路的功能。這里，和“C”分配給輸入終端INl、M2和IN3，并且“Y”分配給輸出終端OUT。注意盡管圖3A和3B每個(gè)圖示使用雙輸入復(fù)用器形成的查找表的示例，該實(shí)施例不限于此。使用利用每個(gè)具有三個(gè)或以上的輸入的復(fù)用器形成的查找表是可能的。注意除復(fù)用器外，查找表可進(jìn)一步包括二極管、電阻、運(yùn)算電路(運(yùn)算元件)和開(kāi)關(guān)中的任何或全部。緩沖器、反相器、NAND電路、NOR電路、三態(tài)緩沖器、時(shí)鐘控制反相器等等可以用作運(yùn)算電路(運(yùn)算元件)。例如，模擬開(kāi)關(guān)、晶體管等等可以用作開(kāi)關(guān)。備選地，時(shí)鐘信號(hào)和該時(shí)鐘信號(hào)的反轉(zhuǎn)信號(hào)中的一個(gè)或兩者輸入其中的運(yùn)算電路(運(yùn)算元件)可以用作開(kāi)關(guān)。盡管使用圖3A或圖3B中的查找表312進(jìn)行如在圖3C中圖示的三輸入和單輸出運(yùn)算處理的情況，該實(shí)施例不限于此。當(dāng)視情況確定查找表和要輸入的配置數(shù)據(jù)時(shí)，可以進(jìn)行具有四個(gè)或以上輸入以及兩個(gè)或以上輸出的運(yùn)算處理。該實(shí)施例可視情況與其他實(shí)施例中的任何實(shí)施例結(jié)合。(實(shí)施例5)在該實(shí)施例中，描述了包括在邏輯元件310中的選擇電路314的一個(gè)方面。選擇電路314可以使用復(fù)用器或開(kāi)關(guān)形成。此外，配置數(shù)據(jù)可以輸入到開(kāi)關(guān)或復(fù)用器的控制終端。圖4A圖示包括在邏輯元件310中的選擇電路314的一個(gè)方面。在圖4A中，選擇電路314使用八輸入復(fù)用器51形成。當(dāng)3位配置數(shù)據(jù)輸入到控制終端M時(shí)，輸入到復(fù)用器51的輸入終端INl至IN8的信號(hào)中的任何信號(hào)可以選擇性地從輸出終端OUT輸出。注意盡管圖4A圖示使用八輸入復(fù)用器形成選擇電路的示例，該實(shí)施例不限于此。使用利用具有九個(gè)或以上輸入的復(fù)用器形成的選擇電路是可能的。除復(fù)用器外，選擇電路 可進(jìn)一步包括二極管、電阻、運(yùn)算電路(運(yùn)算元件)和開(kāi)關(guān)中的任何或全部。緩沖器、反相器、NAND電路、NOR電路、三態(tài)緩沖器、時(shí)鐘控制反相器等等可以用作運(yùn)算電路(運(yùn)算元件)。例如，模擬開(kāi)關(guān)、晶體管等等可以用作開(kāi)關(guān)。備選地，時(shí)鐘信號(hào)和該時(shí)鐘信號(hào)的反轉(zhuǎn)信號(hào)中的一個(gè)或兩者輸入其中的運(yùn)算電路(運(yùn)算元件)可以用作開(kāi)關(guān)。圖4B圖示包括在邏輯元件310中的選擇電路314的另一個(gè)方面。在圖4B中，選擇電路314包括晶體管61至64，其每個(gè)起到開(kāi)關(guān)的作用。晶體管61的柵極電連接到終端Ml。晶體管62的柵極電連接到終端M2。晶體管63的柵極電連接到終端M3。晶體管64的柵極電連接到終端M4。輸入終端INl通過(guò)晶體管61的源極和漏極電連接到輸出終端OUT。輸入終端IN2通過(guò)晶體管62的源極和漏極電連接到輸出終端OUT。輸入終端IN3通過(guò)晶體管63的源極和漏極電連接到輸出終端OUT。輸入終端IN4通過(guò)晶體管64的源極和漏極電連接到輸出終端OUT。在圖4B中，當(dāng)4位配置數(shù)據(jù)輸入到輸入終端Ml至M4時(shí)，輸入到輸入終端INl至IN4的信號(hào)中的任何信號(hào)可以選擇性地從輸出終端OUT輸出。注意當(dāng)晶體管61至64中的兩個(gè)或以上同時(shí)導(dǎo)通時(shí)，輸入終端INl至IN4中的兩個(gè)或以上可以互相電連接。注意可以使用給定的元件(其每個(gè)起到開(kāi)關(guān)的作用)來(lái)代替晶體管61至64。盡管圖4B圖示四輸入和單輸出選擇電路的示例，該實(shí)施例不限于此。使用具有五個(gè)或以上輸入以及兩個(gè)或以上輸出的選擇電路是可能的。選擇電路可進(jìn)一步包括復(fù)用器、二極管、電阻、運(yùn)算電路(運(yùn)算元件)和開(kāi)關(guān)中的任何或全部。緩沖器、反相器、NAND電路、NOR電路、三態(tài)緩沖器、時(shí)鐘控制反相器等等可以用作運(yùn)算電路(運(yùn)算元件)。例如，模擬開(kāi)關(guān)、晶體管等等可以用作開(kāi)關(guān)。備選地，時(shí)鐘信號(hào)和該時(shí)鐘信號(hào)的反轉(zhuǎn)信號(hào)中的一個(gè)或兩者輸入其中的運(yùn)算電路(運(yùn)算元件)可以用作開(kāi)關(guān)。該實(shí)施例可視情況與其他實(shí)施例中的任何實(shí)施例結(jié)合。(實(shí)施例6)描述了用于形成可編程LSI的方法。在該實(shí)施例中，描述了用于形成可編程LSI的方法，其給出晶體管11 (該晶體管11的溝道在氧化物半導(dǎo)體層中形成)、電容器12和包括在運(yùn)算電路201或運(yùn)算電路202 (其包括在圖1C、圖1D、圖2B和圖2C中的存儲(chǔ)電路中)中的晶體管133作為示例。這里，給出晶體管133是其溝道在硅層中形成的晶體管的情況作為示例。注意圖5B中的晶體管101、圖5C中的晶體管101和圖中的晶體管104可以采用與晶體管11的相似的方式形成。此外，圖5B中的電容器103和圖中的電容器105可以采用與電容器12的相似的方式形成。圖5B中的晶體管102和圖5C中的晶體管102和141可以采用與晶體管133的相似的方式形成。首先，如在圖13A中圖示的，絕緣膜701和從單晶半導(dǎo)體襯底分離的半導(dǎo)體膜702在襯底700上形成。盡管對(duì)可以用作襯底700的材料沒(méi)有特定限制，材料至少具有高到足以耐受稍后
要進(jìn)行的熱處理的耐熱性，這是必須的。例如，通過(guò)熔合(fusion)工藝或浮法工藝形成的玻璃襯底、石英襯底、半導(dǎo)體襯底、陶瓷襯底等等可以用作襯底700。在稍后要進(jìn)行的熱處理的溫度是高的情況下，應(yīng)變點(diǎn)是730°C或更高的玻璃襯底優(yōu)選地用作玻璃襯底。在該實(shí)施例中，在下文描述用于形成晶體管133的方法，其給出使用單晶硅形成的半導(dǎo)體膜702作為示例。注意，簡(jiǎn)要地描述了用于形成單晶半導(dǎo)體膜702的方法的具體示例。首先，包括離子(其由電場(chǎng)加速)的離子束進(jìn)入接合襯底(其是單晶半導(dǎo)體襯底)并且脆性層(其因?yàn)榫w結(jié)構(gòu)的局部無(wú)序性而呈脆性)在離接合襯底的表面一定深度處的區(qū)域中形成。脆性層形成處的深度可以通過(guò)離子束的加速能以及離子束進(jìn)入的角度調(diào)整。然后，接合襯底和提供有絕緣膜701的襯底700互相附連使得絕緣膜701夾在其之間。在接合襯底和襯底700互相重疊后，施加大約I至500N/cm2 (優(yōu)選地，11至20N/cm2)的壓強(qiáng)于接合襯底的部分以及襯底700的部分使得這些襯底互相附連。當(dāng)施加壓強(qiáng)于接合襯底的部分以及襯底700的部分時(shí)，接合襯底與絕緣膜701之間的接合從這些部分開(kāi)始，這導(dǎo)致接合襯底與絕緣膜701互相緊密接觸的整個(gè)表面的接合。這之后，進(jìn)行熱處理，使得存在于脆性層中的微孔結(jié)合，并且這些微孔的體積增加。因此，是接合襯底的部分的單晶半導(dǎo)體膜沿著脆性層與接合襯底分離。設(shè)置熱處理的溫度以便不超出襯底700的應(yīng)變點(diǎn)。然后，通過(guò)蝕刻等等將單晶半導(dǎo)體膜加工成期望的形狀，使得可以形成半導(dǎo)體膜702。為了控制閾值電壓，例如硼、鋁或鎵等賦予p型導(dǎo)電性的雜質(zhì)元素或例如磷或砷等賦予n型導(dǎo)電性的雜質(zhì)元素可添加到半導(dǎo)體膜702。雜質(zhì)元素可添加到未被蝕刻以具有預(yù)定形狀的半導(dǎo)體膜或添加到被蝕刻以具有預(yù)定形狀的半導(dǎo)體膜702以便控制閾值電壓。備選地，雜質(zhì)元素可添加到接合襯底以便控制閾值電壓。備選地，雜質(zhì)元素可添加到接合襯底以便粗略地控制閾值電壓，并且雜質(zhì)元素還可添加到未被蝕刻以具有預(yù)定形狀的半導(dǎo)體膜或添加到被蝕刻以具有預(yù)定形狀的半導(dǎo)體膜702以便精細(xì)地控制閾值電壓。注意盡管在該實(shí)施例中使用單晶半導(dǎo)體膜，該實(shí)施例不限于該結(jié)構(gòu)。例如，可使用由淺溝槽隔離(STI)等等隔離的塊狀半導(dǎo)體襯底。例如，可使用通過(guò)氣相沉積在絕緣膜701上形成的多晶、微晶或非晶半導(dǎo)體膜。備選地，可通過(guò)已知技術(shù)使半導(dǎo)體膜結(jié)晶。作為已知的結(jié)晶技術(shù)，可以采用使用激光束的激光結(jié)晶或使用催化元素的結(jié)晶。備選地，使用催化元素的結(jié)晶和激光結(jié)晶可以結(jié)合使用。當(dāng)使用例如石英襯底等耐熱性襯底時(shí)，使用電加熱烤箱的熱結(jié)晶、使用紅外光的燈加熱結(jié)晶、使用催化元素的結(jié)晶以及在大約950°C的高溫加熱中的任何可以結(jié)合使用。接著，如在圖13B中圖示的，半導(dǎo)體層704使用半導(dǎo)體膜702形成。然后，柵極絕緣膜730在半導(dǎo)體層704上形成。柵極絕緣膜703可以通過(guò)例如等離子體增強(qiáng)CVD、濺射等等使用包括氧化硅、氮氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鋁、氧化鉭、氧化釔、硅酸鉿(HfSixOy (X > 0，y > 0))、添加氮的硅酸鉿(HfSix0yNz(x >0,y>0,z > 0))、添加氮的鋁酸鉿(HfAlxOyNzU >0,y >0，z > 0))等等的膜的單層或堆疊層形成。 注意在該說(shuō)明書(shū)中，氧氮化物是包括比氮多的氧的物質(zhì)，并且氮氧化物是包括比氧多的氮的物質(zhì)。柵極絕緣膜703的厚度可以是，例如I至lOOnm，優(yōu)選地是10至50nm。在該實(shí)施例中，包含氧化硅的單層絕緣膜通過(guò)等離子體增強(qiáng)CVD形成作為柵極絕緣膜703。然后，如在圖13C中圖示的，形成柵電極707。形成導(dǎo)電膜并且然后將其加工成預(yù)定形狀，使得可以形成柵電極707。導(dǎo)電膜可 以通過(guò)CVD、濺射、氣相沉積、旋涂等等形成。鉭(Ta)、鶴(W)、鈦(Ti)、鑰(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等等可以用于導(dǎo)電膜?？墒褂冒饘僮鳛槠渲饕煞值暮辖鸹蚴褂冒饘俚幕衔铩溥x地，導(dǎo)電膜可使用例如用賦予導(dǎo)電性的雜質(zhì)元素(例如磷)摻雜到半導(dǎo)體膜的多晶硅等半導(dǎo)體形成。注意盡管在該實(shí)施例中使用單層導(dǎo)電膜形成柵電極707，該實(shí)施例不限于該結(jié)構(gòu)。柵電極707可使用多個(gè)堆疊的導(dǎo)電膜形成。作為兩個(gè)導(dǎo)電膜的組合，氮化鉭或鉭可以用于第一導(dǎo)電膜并且鎢可以用于第二導(dǎo)電膜。同樣作為示例，可以使用下列組合中的任何組合氮化鎢和鎢；氮化鑰和鑰；鋁和鉭；鋁和鈦；等。因?yàn)殒u和氮化鉭具有高的耐熱性，用于熱激活的熱處理可以在形成兩個(gè)導(dǎo)電膜之后進(jìn)行的步驟中進(jìn)行。備選地，例如，摻雜有賦予n型導(dǎo)電性的雜質(zhì)元素的硅和硅化鎳、摻雜有賦予n型導(dǎo)電性的雜質(zhì)元素的硅和硅化鎢等等可以用作這兩個(gè)導(dǎo)電膜的組合。在其中堆疊三個(gè)導(dǎo)電膜的三層結(jié)構(gòu)的情況下，優(yōu)選地使用鑰膜、鋁膜和鑰膜的層狀結(jié)構(gòu)。氧化銦、氧化銦-氧化錫、氧化銦-氧化鋅、氧化鋅、氧化鋅招、氧氮化鋅招、氧化鋅鎵等等的透光氧化物導(dǎo)電膜可以用作柵電極707。備選地，可通過(guò)液滴排出法而不使用掩模來(lái)選擇性地形成柵電極707。液滴排出法是用于通過(guò)使包含預(yù)定組分的液滴從孔口排出或噴出而形成預(yù)定圖案的方法，并且在其類(lèi)別中包括噴墨法。另外，柵電極707可以采用形成導(dǎo)電膜并且然后在適當(dāng)控制條件(例如，施加于卷曲電極層的電力的量、施加于襯底側(cè)上的電極層的電力的量以及襯底側(cè)上的電極溫度)下通過(guò)感應(yīng)耦合等離子體(ICP)蝕刻來(lái)蝕刻以具有期望的錐形形狀這樣的方式形成。此外，錐形形狀的角度等可由掩模的形狀控制。注意例如氯、氯化硼、氯化硅或四氯化碳等基于氯的氣體、例如四氟化碳、氟化硫或氟化氮等基于氟的氣體或氧可以視情況用于蝕刻氣體。接著，如在圖13D中圖示的，當(dāng)賦予一種導(dǎo)電性的雜質(zhì)元素添加到半導(dǎo)體層704(其中柵電極707用作掩模)時(shí)，與柵電極707重疊的溝道形成區(qū)710以及將該溝道形成區(qū)710夾在中間的一對(duì)雜質(zhì)區(qū)709在半導(dǎo)體層704中形成。在該實(shí)施例中，賦予p型導(dǎo)電性的雜質(zhì)元素(例如，硼)添加到半導(dǎo)體層704。接著，如在圖14A中圖示的，形成絕緣膜712和713來(lái)覆蓋柵極絕緣膜703和柵電極707。具體地，氧化硅、氮化硅、氮氧化硅、氧氮化硅、氮化鋁、氮氧化鋁等等的無(wú)機(jī)絕緣膜可以用作絕緣膜712和713。特定地，絕緣膜712和713優(yōu)選地使用低介電常數(shù)(低k)材料形成，因?yàn)橛捎陔姌O或布線(xiàn)的重疊而造成的電容可以明顯降低。注意包括這樣的材料的多孔絕緣膜可用作絕緣膜712和713。因?yàn)樵摱嗫捉^緣膜具有比密集絕緣層更低的介電常數(shù)，由于電極或布線(xiàn)的重疊而造成的寄生電容可以進(jìn)一步降低。在該實(shí)施例 中，氧氮化硅用于絕緣膜712，并且氮氧化硅用于絕緣膜713。另外，盡管在該實(shí)施例中在柵電極707上形成絕緣膜712和713，在本發(fā)明中，可在柵電極707上只形成一個(gè)絕緣膜，或三個(gè)或以上層的多個(gè)絕緣膜可堆疊在柵電極707上。接著，如在圖14B中圖示的，絕緣膜713經(jīng)受化學(xué)機(jī)械拋光(CMP)或蝕刻，使得絕緣膜713的頂面變平。注意為了改進(jìn)稍后形成的晶體管11的特性，絕緣膜713的表面優(yōu)選地盡可能多地變平。通過(guò)上文的步驟，可以形成晶體管133。接著，描述了用于形成晶體管11的方法。首先，如在圖14C中圖示的，在絕緣膜713上形成氧化物半導(dǎo)體層716。氧化物半導(dǎo)體層716可以通過(guò)將在絕緣膜713上形成的氧化物半導(dǎo)體膜加工成期望的形狀而形成。氧化物半導(dǎo)體膜的厚度是2至200nm，優(yōu)選地是3至50nm，更優(yōu)選地是3至20nm。氧化物半導(dǎo)體膜通過(guò)使用氧化物半導(dǎo)體作為靶來(lái)濺射而沉積。備選地，氧化物半導(dǎo)體膜可以通過(guò)在稀有氣體(例如，氬)氣氛、氧氣氛或稀有氣體(例如，氬)和氧的混合氣氛中濺射而形成。注意在通過(guò)濺射沉積氧化物半導(dǎo)體膜之前，絕緣膜713的表面上的灰塵優(yōu)選地通過(guò)引入氬氣并且產(chǎn)生等離子體的反向?yàn)R射去除。反向?yàn)R射是在不施加電壓至靶側(cè)情況下RF功率源用于在氬氣氛中施加電壓于襯底側(cè)并且在襯底附近產(chǎn)生等離子體使得襯底表面被改性的方法。注意可使用氮、氦等等來(lái)代替氬氣氛。備選地，可使用添加氧、氧化氮等等的氬氣氛。備選地，可使用添加氯、四氟化碳等等的氬氣氛。氧化物半導(dǎo)體層包括從In、Ga、Sn和Zn選擇的至少一個(gè)或多個(gè)元素。例如，可以使用例如基于In-Sn-Ga-Zn-O的氧化物半導(dǎo)體等四元金屬氧化物；例如基于In-Ga-Zn-O的氧化物半導(dǎo)體、基于In-Sn-Zn-O的氧化物半導(dǎo)體、基于In-Al-Zn-O的氧化物半導(dǎo)體、基于Sn-Ga-Zn-O的氧化物半導(dǎo)體、基于Al-Ga-Zn-O的氧化物半導(dǎo)體層或基于Sn-Al-Zn-O的氧化物半導(dǎo)體等三元金屬氧化物；例如基于In-Zn-O的氧化物半導(dǎo)體、基于Sn-Zn-O的氧化物半導(dǎo)體、基于Al-Zn-O的氧化物半導(dǎo)體、基于Zn-Mg-O的氧化物半導(dǎo)體、基于Sn-Mg-O的氧化物半導(dǎo)體、基于In-Mg-O的氧化物半導(dǎo)體或基于In-Ga-O的氧化物半導(dǎo)體等二元金屬氧化物；或例如基于In-O的氧化物半導(dǎo)體、基于Sn-O的氧化物半導(dǎo)體或基于Zn-O的氧化物半導(dǎo)體等一元金屬氧化物。上面的氧化物半導(dǎo)體中的任何氧化物半導(dǎo)體可包含除In、Ga、Sn和Zn外的元素，例如SiO20例如,基于In-Ga-Zn-O的氧化物半導(dǎo)體意味著氧化物半導(dǎo)體包含銦(In)、鎵(Ga)和鋅(Zn)，并且對(duì)組分比率沒(méi)有限制。由化學(xué)方程式InMO3(ZnO)m(m > 0)表示的薄膜可以用于氧化物半導(dǎo)體層。這里，M指示從Zn、Ga、Al、Mn或Co選擇的一個(gè)或多個(gè)金屬元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等等。
在基于In-Zn-O的材料用于氧化物半導(dǎo)體的情況下，使用的靶具有采用原子比率為In Zn = 50 I至I : 2的組分比率(采用摩爾比是，In2O3 ZnO = 25 I至I 4)，優(yōu)選地采用原子比率為In : Zn = 20 : I至I : I (采用摩爾比率是，In2O3 ZnO=10 : I至I : 2))，更優(yōu)選地采用原子比率是In Zn =1.5 I至15 I (采用摩爾比率是，In2O3 ZnO = 3 4至15 2))。例如，當(dāng)用于沉積基于In-Zn-O的氧化物半導(dǎo)體的靶具有采用原子比率是In Zn O = X Y Z的組分比率時(shí)，Z > I. 5X+Y。在該實(shí)施例中，30nm厚的基于In-Ga-Zn-O的氧化物半導(dǎo)體薄膜(其使用包括銦(In)、鎵(Ga)和鋅(Zn)的靶通過(guò)濺射而獲得)用作氧化物半導(dǎo)體膜。例如，具有金屬的組分比率為 In : Ga : Zn = I : I : 0. 5、In : Ga : Zn = I : I I 或 In : Ga : Zn =1:1: 2的靶可以用作該靶。包括In、Ga和Zn的靶的填充系數(shù)高于或等于90%并且低于或等于10%，優(yōu)選地高于或等于95%并且低于100%。利用具有高填充系數(shù)的靶，形成密集氧化物半導(dǎo)體膜。在該實(shí)施例中，氧化物半導(dǎo)體膜采用襯底保持在保持減壓的處理室中并且去除處 理室中剩余的水分、引入其中去除了氫和水分的濺射氣體并且使用靶這樣的方式沉積。在沉積期間，襯底溫度可以是100至600°C，優(yōu)選地是200至400°C。當(dāng)加熱襯底時(shí)通過(guò)沉積氧化物半導(dǎo)體膜，包括在該沉積的氧化物半導(dǎo)體膜中的雜質(zhì)的濃度可以降低。另外，可以降低由濺射造成的損傷。為了去除處理室中剩余的水分，優(yōu)選地使用吸附真空泵。例如，優(yōu)選地使用低溫泵、離子泵或鈦升華泵。添加冷阱的渦輪泵可用作排放工具。例如，氫原子、例如水等包含氫原子的化合物(優(yōu)選地，包含碳原子的化合物)等利用低溫泵從處理室排放。從而，處理室中包含在沉積的氧化物半導(dǎo)體膜中的雜質(zhì)的濃度可以降低。作為沉積條件的示例，采用下列條件襯底和靶之間的距離是100mm，壓強(qiáng)是0. 6Pa，直流電(DC)功率是0. 5kW，并且氣氛是氧氣氛(氧流率的比例是100% )。注意，使用脈沖直流電(DC)功率是優(yōu)選的，因?yàn)樵诔练e期間產(chǎn)生的灰塵可以減少并且膜厚度可以均勻。此外，當(dāng)濺射設(shè)備的處理室的泄漏率設(shè)置成IX lOipaXmVs或更低時(shí)，例如堿金屬或氫化物等雜質(zhì)進(jìn)入氧化物半導(dǎo)體膜(其通過(guò)濺射沉積)的混合可以減少。此外，利用吸附真空泵作為抽空系統(tǒng)，來(lái)自該抽空系統(tǒng)的例如堿金屬、氫原子、氫分子、水、羥基或氫化物等雜質(zhì)的逆流可以減少。當(dāng)靶的純度設(shè)置成99. 99%或更高時(shí)，混合進(jìn)入氧化物半導(dǎo)體膜的堿金屬、氫原子、氫分子、水、羥基、氫化物等等可以減少。另外，利用靶，例如鋰、鈉或鉀等堿金屬的濃度在氧化物半導(dǎo)體膜中可以減少。注意為了在氧化物半導(dǎo)體膜中盡可能少地包含氫、羥基和水分，通過(guò)預(yù)熱襯底700 (在濺射設(shè)備的預(yù)加熱室中，絕緣膜712和713在該襯底700上形成)作為沉積的預(yù)處理來(lái)消除并且排出吸附在襯底700上的例如氫或水分等雜質(zhì)，這是優(yōu)選的。預(yù)熱的溫度是100至400°C，優(yōu)選地是150至300°C。作為在預(yù)熱室中提供的排放工具，低溫泵是優(yōu)選的。注意可以省略預(yù)熱處理?？上嗨频貙?duì)襯底700 (在沉積柵極絕緣膜721之前，導(dǎo)電層719和720在該襯底700上形成)上進(jìn)行該預(yù)熱。注意用于形成氧化物半導(dǎo)體層716的蝕刻可以是干法蝕刻、濕法蝕刻或干法蝕刻和濕法蝕刻兩者。包含氯的氣體(基于氯的氣體，例如氯氣(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)或四氯化碳(CCl4)等)優(yōu)選地用作用于干法蝕刻的蝕刻氣體。備選地，可以使用包含氟的氣體(基于氟的氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)、添加例如氦(He)或氬(Ar)等稀有氣體的這些氣體中的任何氣體等等。平行板反應(yīng)離子蝕刻(RIE)或感應(yīng)耦合等離子體(ICP)蝕刻可以用作干法蝕刻。為了蝕刻該膜以具有期望的形狀，視情況調(diào)整蝕刻條件(例如，施加于卷曲電極的電力的量、施加于襯底側(cè)上的電極的電力的量以及襯底側(cè)上的電極溫度)。磷酸、乙酸和硝酸的混合溶液或例如檸檬酸或草酸等有機(jī)酸可以用作用于濕法蝕刻的蝕刻劑。在該實(shí)施例中，使用IT0-07N(由KANTO CHEMICAL CO.，INC.生產(chǎn))。用于形成氧化物半導(dǎo)體層716的抗蝕劑掩?？赏ㄟ^(guò)噴墨法形成。當(dāng)抗蝕劑掩模通過(guò)噴墨法形成時(shí)，不使用光掩模；從而，制造成本可以降低。 注意在后續(xù)步驟中形成導(dǎo)電膜之前進(jìn)行反向?yàn)R射使得附連到氧化物半導(dǎo)體層716和絕緣膜713的表面上的抗蝕劑殘留物等被去除，這是優(yōu)選的。注意在某些情況下，通過(guò)濺射等等沉積的氧化物半導(dǎo)體膜包含水分或氫(其包括羥基)作為雜質(zhì)。水分或氫容易形成施主能級(jí)并且從而充當(dāng)氧化物半導(dǎo)體中的雜質(zhì)。從而，在本發(fā)明的一個(gè)實(shí)施例中，為了減少氧化物半導(dǎo)體膜中的例如水分或氫等雜質(zhì)(為了進(jìn)行脫水或脫氫)，氧化物半導(dǎo)體層716在減壓氣氛下、在氮、稀有氣體等等的惰性氣體氣氛、氧氣氣氛或超干燥空氣(在采用腔衰蕩激光光譜(CRDS)法通過(guò)露點(diǎn)儀進(jìn)行測(cè)量的情況下，水分含量是200ppm(轉(zhuǎn)換成露點(diǎn)是-55°C )或更少,優(yōu)選地是Ippm或更少,更優(yōu)選地是IOppb或更少)中經(jīng)受熱處理。通過(guò)對(duì)氧化物半導(dǎo)體層716進(jìn)行熱處理，氧化物半導(dǎo)體層716中的水分或氫可以消除。具體地，可在高于或等于250°C并且低于或等于750°C (優(yōu)選地高于或等于400°C并且低于或等于襯底的應(yīng)變點(diǎn))的溫度進(jìn)行熱處理。例如，可在500°C進(jìn)行熱處理持續(xù)大約3至6分鐘。當(dāng)RTA用于熱處理時(shí)，可以在短時(shí)間內(nèi)進(jìn)行脫水或脫氫；從而，即使在高于玻璃襯底的應(yīng)變點(diǎn)的溫度可以進(jìn)行處理。在該實(shí)施例中，使用電爐，其是熱處理設(shè)備中的一種。注意熱處理設(shè)備不限于電爐，并且可提供有用于通過(guò)熱傳導(dǎo)或來(lái)自加熱器(例如電阻加熱器等)的熱輻射等加熱物體的裝置。例如，可以使用快速熱退火設(shè)備(RTA)，例如氣體快速熱退火(GRTA)設(shè)備或燈快速熱退火(LRTA)設(shè)備等。LRTA設(shè)備是用于通過(guò)從例如鹵素?zé)?、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等燈發(fā)射的光(電磁波)的輻射加熱物體的設(shè)備。GRTA設(shè)備是使用高溫氣體進(jìn)行熱處理的設(shè)備。通過(guò)熱處理而不與物體反應(yīng)的惰性氣體(例如氮?dú)饣蛳∮袣怏w(例如，氬)等)用作該氣體。在熱處理中，在氮或例如氦、氖或氬等稀有氣體中不包含水分、氫等，這是優(yōu)選的。備選地，引入熱處理設(shè)備的氮或例如氦、氖或氬等稀有氣體的純度優(yōu)選地是6N (99. 9999 % )或更高，更優(yōu)選地是7N (99. 99999 % )或更高(即，雜質(zhì)濃度是Ippm或更低，優(yōu)選地是0. Ippm或更低)。注意已經(jīng)指出氧化物半導(dǎo)體對(duì)雜質(zhì)不敏感，當(dāng)在膜中包含相當(dāng)數(shù)量的金屬雜質(zhì)是不存在問(wèn)題的，并且可以使用包含大量堿金屬(例如鈉等)并且不昂貴的鈉鈣玻璃(Kamiya、Nomura 和 Hosono 的"Carrier Transport Properties and ElectronicStructures of Amorphous Oxide Semiconductors The present status " , KOTAIBUTSURI (SOLID STATE PHYSICS)，2009 年，卷 44，頁(yè) 621-633)。但這樣的考慮是不合適的。堿金屬是不包括在氧化物半導(dǎo)體中的元素并且從而其是雜質(zhì)。堿土金屬在其不包括在氧化物半導(dǎo)體中的情況下也是雜質(zhì)。堿金屬，特定地是Na，當(dāng)與氧化物半導(dǎo)體層接觸的絕緣膜是氧化物并且Na擴(kuò)散進(jìn)入該絕緣膜時(shí)，Na變成Na+。另外，在氧化物半導(dǎo)體層中，Na切開(kāi)或進(jìn)入金屬與氧(其包括在氧化物半導(dǎo)體中)之間的鍵。因此，例如，由于閾值電壓在負(fù)方向上的偏移而發(fā)生晶體管特性(例如晶體管的常通態(tài)等)的退化或發(fā)生遷移性降低。還發(fā)生特性的變化。當(dāng)氧化物半導(dǎo)體層中的氫的濃度足夠低時(shí)，由于雜質(zhì)造成的晶體管特性的這樣的退化以及特性的變化突出。從而，當(dāng)氧化物半導(dǎo)體層中的氫的濃度是IX IO1Vcm3或更低(優(yōu)選地是I X IO1Vcm3或更低 )時(shí)，雜質(zhì)的濃度優(yōu)選地降低。具體地，通過(guò)二次離子質(zhì)譜法測(cè)得的Na濃度的測(cè)量值優(yōu)選地是5 X IO1Vcm3或更少，更優(yōu)選地是I X IO1Vcm3或更少，再更優(yōu)選地是I X IO1Vcm3或更少。相似地，Li濃度的測(cè)量值優(yōu)選地是5 X IO1Vcm3或更少，更優(yōu)選地是I X IO1Vcm3或更少。相似地，K濃度的測(cè)量值優(yōu)選地是5X1015/cm3或更少，更優(yōu)選地是I X IO1Vcm3或更少。通過(guò)上面的步驟，氧化物半導(dǎo)體層716中氫的濃度可以降低并且氧化物半導(dǎo)體層716可以高度純化。因此，氧化物半導(dǎo)體層可以穩(wěn)定化。另外，在低于或等于玻璃轉(zhuǎn)變溫度的溫度處的熱處理使形成具有極其低的載流子密度和寬的帶隙的氧化物半導(dǎo)體層成為可能。從而，晶體管可以使用大的襯底形成，使得大規(guī)模生產(chǎn)可以提高。此外，利用高度純化的氧化物半導(dǎo)體層(其中氫的濃度降低)，形成具有高的耐受電壓和極其低的關(guān)斷態(tài)電流的晶體管是可能的?？梢栽诔练e氧化物半導(dǎo)體層后的任何時(shí)間進(jìn)行熱處理。例如，氧化物半導(dǎo)體膜可以是單晶、多晶(也稱(chēng)為多晶體)或非晶的。氧化物半導(dǎo)體膜優(yōu)選地是c軸取向的結(jié)晶氧化物半導(dǎo)體(CAAC-OS)膜。CAAC-OS膜既不完全是單晶也不完全是非晶的。CAAC-OS膜是具有晶體-非晶混合相結(jié)構(gòu)(其中晶體部分包括在非晶相中)的氧化物半導(dǎo)體膜。注意在大多數(shù)情況下，晶體部分納入一邊小于IOOnm的立方體。CAAC氧化物半導(dǎo)體膜中的非晶部分與晶體部分之間的界限從用透射電子顯微鏡(TEM)獲得的觀(guān)察圖像上是不清晰的。此外，用TEM未發(fā)現(xiàn)CAAC氧化物半導(dǎo)體膜中的晶界。從而，在CAAC-OS膜中，由于晶界引起的電子遷移率的降低受到抑制。在包括在CAAC-OS膜中的晶體部分的每個(gè)中，c軸取向在平行于形成CAAC-OS膜的表面的法向矢量或平行于CAAC-OS膜的表面的法向矢量的方向上，形成從垂直于a-b平面的方向看到的三角形或六邊形原子排列，并且當(dāng)從垂直于c軸的方向觀(guān)看時(shí)，金屬原子采用分層方式設(shè)置或金屬原子和氧原子采用分層方式設(shè)置。注意，在晶體部分中，一個(gè)晶體部分的a軸和b軸的方向可與另一個(gè)晶體部分的不同。在該說(shuō)明書(shū)中，簡(jiǎn)單的術(shù)語(yǔ)“垂直”包括從85至95°的范圍。另外，簡(jiǎn)單的術(shù)語(yǔ)“平行”包括從-5至5°的范圍。在CAAC-OS膜中，晶體部分的分布不必是均勻的。例如，在CAAC-OS膜的形成過(guò)程中，在從氧化物半導(dǎo)體膜的表面?zhèn)劝l(fā)生晶體生長(zhǎng)的情況下，在一些情況下，CAAC-OS膜的表面附近的晶體部分的比例比形成CAAC-OS膜的表面附近的更高。此外，當(dāng)添加雜質(zhì)到CAAC-OS膜時(shí)，添加雜質(zhì)的區(qū)域中的晶體部分在一些情況下變成非晶的。因?yàn)榘ㄔ贑AAC-OS膜中的晶體部分的c軸取向在平行于形成CAAC-OS膜的表面的法向矢量或平行于CAAC-OS膜的表面的法向矢量的方向上，c軸的方向可根據(jù)CAAC-OS膜的形狀(形成CAAC-OS膜的表面的橫截面形狀或CAAC-OS膜的表面的橫截面形狀)而互不相同。注意當(dāng)形成CAAC-OS膜時(shí)，晶體部分的c軸的方向是平行于形成CAAC-OS膜的表面的法向矢量或平行于CAAC-OS膜的表面的法向矢量的方向。晶體部分通過(guò)沉積或通過(guò)在沉積后進(jìn)行處理(例如熱處理等)來(lái)結(jié)晶而形成。利用晶體管中的CAAC-OS膜，晶體管由于可見(jiàn)光或紫外光照射而引起的電特性變化可以減少。從而，晶體管具有高的可靠性。接著，如在圖15A中圖示的，形成與氧化物半導(dǎo)體層716接觸的導(dǎo)電層719和720。導(dǎo)電層719和720起到源電極和漏電極的作用。具體地，導(dǎo)電層719和720可以采用通過(guò)濺射或真空氣相沉積形成導(dǎo)電膜并且然 后將其加工成預(yù)定形狀這樣的方式形成。 下列材料中的任何材料可以用作起到導(dǎo)電層719和720作用的導(dǎo)電膜從鋁、鉻、銅、鉭、鈦、鑰或鎢選擇的元素；包括這些元素中的任何元素的合金；包括上面的元素組合的合金膜；等等。備選地，可采用其中例如鉻、鉭、鈦、鑰或鎢等難熔金屬的膜堆疊在鋁、銅等等的金屬膜上或下方的結(jié)構(gòu)。鋁或銅優(yōu)選地與難熔金屬材料結(jié)合使用以便避免耐熱和腐蝕的問(wèn)題。鑰、鈦、鉻、鉭、鎢、釹、鈧、釔等等可以用作難熔金屬材料。此外，起到導(dǎo)電層719和720作用的導(dǎo)電膜可具有單層結(jié)構(gòu)或具有兩個(gè)或以上的層的層狀結(jié)構(gòu)。例如，可以給出包含硅的鋁膜的單層結(jié)構(gòu)、鈦膜堆疊在鋁膜上的兩層結(jié)構(gòu)、鈦膜、鋁膜和鈦膜以該順序堆疊的三層結(jié)構(gòu)等等。Cu-Mg-Al合金、Mo-Ti合金和Mo具有與氧化物膜的高的粘附性。從而，當(dāng)使用其中包括Cu-Mg-Al合金、Mo-Ti合金、Ti或Mo的導(dǎo)電膜用于下層并且包括Cu的導(dǎo)電膜用于上層的堆疊形成導(dǎo)電層719和720時(shí)，絕緣膜(其是氧化物膜)與導(dǎo)電層719和720之間的粘附性可以增加。導(dǎo)電金屬氧化物可用于起到導(dǎo)電層719和720作用的導(dǎo)電膜。氧化銦、氧化錫、氧化鋅、氧化銦-氧化錫、氧化銦-氧化鋅或包含硅或氧化硅的導(dǎo)電金屬氧化物材料可以用作導(dǎo)電金屬氧化物。在形成導(dǎo)電膜后進(jìn)行熱處理的情況下，導(dǎo)電膜優(yōu)選地具有高到足以耐受熱處理的耐熱性。注意視情況調(diào)整每個(gè)材料和蝕刻條件使得氧化物半導(dǎo)體層716在導(dǎo)電膜的蝕刻期間沒(méi)有被盡可能多地去除。取決于蝕刻條件，氧化物半導(dǎo)體層716的暴露部分被部分蝕亥IJ，使得在一些情況下形成溝槽(凹陷部分)。在該實(shí)施例中,鈦膜用作導(dǎo)電膜。從而,導(dǎo)電膜可以使用包含氨和過(guò)氧化氫水的溶液(氨過(guò)氧化氫混合物)通過(guò)濕法蝕刻而選擇性地蝕刻。具體地，使用其中31wt%的含氧水、28wt%的氨水和水以5 2 2的體積比率混合的氨過(guò)氧化氫混合物。備選地，可利用包含氯(Cl2)、氯化硼(BCl3)等等的氣體對(duì)導(dǎo)電膜進(jìn)行干法蝕刻。注意為了減少光刻工藝中使用的光掩模的數(shù)量以及減少工藝的數(shù)量，可使用多色調(diào)掩模(光傳輸通過(guò)該多色調(diào)掩模以具有多個(gè)強(qiáng)度)進(jìn)行蝕刻。使用多色調(diào)掩模形成的抗蝕劑掩模具有多個(gè)厚度并且可以通過(guò)蝕刻改變形狀；從而，該抗蝕劑掩?？梢栽诙鄠€(gè)蝕刻工藝中用于將膜加工成不同的圖案。因此，對(duì)應(yīng)于至少兩個(gè)或以上種類(lèi)的不同圖案的抗蝕劑掩?？梢酝ㄟ^(guò)一個(gè)多色調(diào)掩模形成。從而，暴露掩模的數(shù)量和對(duì)應(yīng)的光刻工藝的數(shù)量可以減少，使得工藝可以簡(jiǎn)化。此外，起到源極區(qū)和漏極區(qū)作用的氧化物導(dǎo)電膜可在氧化物半導(dǎo)體層716與起到源電極和漏電極作用的導(dǎo)電層719和720之間提供。該氧化物導(dǎo)電膜的材料優(yōu)選地包含氧化鋅作為成分并且優(yōu)選地不包含氧化銦。氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鎵鋅等等可以用于這樣的氧化物導(dǎo)電膜。例如，在形成氧化物導(dǎo)電膜的情況下，用于形成氧化物導(dǎo)電膜的蝕刻和用于形成導(dǎo)電層719和720的蝕刻可同時(shí)進(jìn)行。提供起到源極區(qū)和漏極區(qū)作用的氧化物導(dǎo)電膜，氧化物半導(dǎo)體層716與導(dǎo)電層719和720之間的電阻可以降低，使得晶體管可以高速地操作。另外，提供起到源極區(qū)和漏極區(qū)作用的氧化物導(dǎo)電膜，晶體管的耐受電壓可以增加。
接著，可使用例如N20、N2或Ar的氣體進(jìn)行等離子體處理。附連到氧化物半導(dǎo)體層的表面的水等等用該等離子體處理而被去除。備選地，可使用氧和氬的混合氣體進(jìn)行等離子體處理。在等離子體處理后，如在圖15B中圖示的，形成柵極絕緣膜721來(lái)覆蓋導(dǎo)電層719和720以及氧化物半導(dǎo)體層716。然后，在柵極絕緣膜721上形成柵電極722來(lái)與氧化物半導(dǎo)體層716重疊。然后，在形成柵電極722后利用柵電極722作為掩模、通過(guò)添加賦予n型導(dǎo)電性的摻雜劑到氧化物半導(dǎo)體層716來(lái)形成一對(duì)高濃度區(qū)908。注意在氧化物半導(dǎo)體層716中，隔著柵極絕緣膜721與柵電極722重疊的區(qū)域是溝道形成區(qū)。氧化物半導(dǎo)體層716包括該對(duì)高濃度區(qū)908之間的溝道形成區(qū)。用于形成高濃度區(qū)908的摻雜劑可以通過(guò)離子注入添加。例如氦、氬或氙等稀有氣體、例如氮、磷、砷或銻等15族原子等等可以用作該摻雜劑。例如，在氮用作摻雜劑的情況下，高濃度區(qū)908中的氮原子的濃度優(yōu)選地是5X IO1Vcm3或更高以及IX IO2Vcm3或更低。添加賦予n型導(dǎo)電性的摻雜劑的高濃度區(qū)908具有比氧化物半導(dǎo)體層716中的其他區(qū)域更高的導(dǎo)電性。從而，在氧化物半導(dǎo)體層716中提供高濃度區(qū)908，源電極和漏電極(導(dǎo)電層719和720)之間的電阻可以降低。當(dāng)源電極和漏電極(導(dǎo)電層719和720)之間的電阻降低時(shí)，即使當(dāng)晶體管11是小型化時(shí)，可以保證高的導(dǎo)通態(tài)電流和高速的操作。另外，通過(guò)使晶體管11小型化，配置存儲(chǔ)器311的每單位面積的存儲(chǔ)容量可以增加。在基于In-Ga-Zn-O的氧化物半導(dǎo)體用于氧化物半導(dǎo)體層716的情況下，在添加氮后通過(guò)在300至600°C熱處理持續(xù)I小時(shí)，高濃度區(qū)908中的氧化物半導(dǎo)體具有纖鋅礦晶體結(jié)構(gòu)。當(dāng)高濃度區(qū)908中的氧化物半導(dǎo)體具有纖鋅礦晶體結(jié)構(gòu)時(shí)，高濃度區(qū)908的導(dǎo)電性可以進(jìn)一步增加并且源電極和漏電極(導(dǎo)電層719和720)之間的電阻可以進(jìn)一步降低。注意為了通過(guò)形成具有纖鋅礦晶體結(jié)構(gòu)的氧化物半導(dǎo)體來(lái)有效地降低源電極和漏電極(導(dǎo)電層719和720)之間的電阻，在氮用作摻雜劑的情況下，高濃度區(qū)908中的氮原子的濃度優(yōu)選地是lX102°/cm3或更高以及7at. %或更低。即使在氮原子的濃度低于上面的范圍的情況下，可以在一些情況下獲得具有纖鋅礦晶體結(jié)構(gòu)的氧化物半導(dǎo)體。柵極絕緣膜721可以使用與柵極絕緣膜703的那些相似的材料和層狀結(jié)構(gòu)形成。注意柵極絕緣膜721優(yōu)選地包括盡可能少的例如水分或氫等雜質(zhì)，并且柵極絕緣膜721可使用單層絕緣膜或堆疊的多個(gè)絕緣膜形成。當(dāng)在柵極絕緣膜721中包含氫時(shí)，氫進(jìn)入氧化物半導(dǎo)體層716或氧化物半導(dǎo)體層716中的氧由氫提取，由此氧化物半導(dǎo)體層716具有較低的電阻(n型導(dǎo)電性)并且可形成寄生溝道。從而，采用不使用氫的沉積方法以便形成包含盡可能少的氫的柵極絕緣膜721，這是重要的。具有高阻隔性能的材料優(yōu)選地用于柵極絕緣膜721。例如，氮化硅膜、氮氧化硅膜、氮化鋁膜、氮氧化鋁膜等等可以用作具有高阻隔性能的絕緣膜。當(dāng)使用堆疊的多個(gè)絕緣膜時(shí)，具有低比例的氮的絕緣膜(例如氧化硅膜或氧氮化硅膜等)在比具有高阻隔性能的絕緣膜更接近氧化物半導(dǎo)體層716的側(cè)上形成。然后，形成具有高阻隔性能的絕緣膜來(lái)隔著具有低比例的氮的絕緣膜與導(dǎo)電層719和720以及氧化物半導(dǎo)體層716重疊。當(dāng)使用具有高阻隔性能的絕緣膜時(shí)，可以防止例如水分或氫等雜質(zhì)進(jìn)入氧化物半導(dǎo)體層716、柵極絕緣膜721或氧化物半導(dǎo)體層716與另一個(gè)絕緣膜及其附近之間的界面。另外，形成具有低比例的氮的絕緣膜(例如氧化硅膜或氧氮化硅膜等)以與氧化物半導(dǎo)體層716接觸，使得可以防止具有高阻隔性能的絕緣膜與氧化物半導(dǎo)體層716直接接觸。在該實(shí)施例中，形成具有其中通過(guò)濺射形成的IOOnm厚的氮化硅膜堆疊在通過(guò)濺射形成的200nm厚的氧化硅膜上的結(jié)構(gòu)的柵極絕緣膜721。沉積期間襯底溫度在室溫至 300°C之間，并且在該實(shí)施例中是100°C。在柵極絕緣膜721形成后，可進(jìn)行熱處理。優(yōu)選地以200至400°C (例如，250至3500C )在氮?dú)夥铡⒊稍锟諝饣蛳∮袣怏w(例如，氬或氦)氣氛中進(jìn)行熱處理。氣體中水的含量是20ppm或更低,優(yōu)選地是Ippm或更低,更優(yōu)選地是IOppb或更低,這是優(yōu)選的。在該實(shí)施例中，例如，以250°C在氮?dú)夥罩羞M(jìn)行熱處理持續(xù)I小時(shí)。備選地,可以采用與對(duì)氧化物半導(dǎo)體層進(jìn)行的熱處理以便減少水分或氫相似的方式，在形成導(dǎo)電層719和720之前以高溫持續(xù)短時(shí)間地進(jìn)行RTA處理。即使當(dāng)通過(guò)對(duì)氧化物半導(dǎo)體層716進(jìn)行熱處理而在氧化物半導(dǎo)體層716中產(chǎn)生氧缺陷時(shí)，通過(guò)在提供包含氧的柵極絕緣膜721后進(jìn)行熱處理而從柵極絕緣膜721向氧化物半導(dǎo)體層716供應(yīng)氧。通過(guò)供應(yīng)氧給氧化物半導(dǎo)體層716，在氧化物半導(dǎo)體層716中可以減少起到供體作用的氧缺陷并且可以滿(mǎn)足化學(xué)計(jì)量比。氧化物半導(dǎo)體層716中氧的比例高于化學(xué)計(jì)量比，這是優(yōu)選的。因此，可以使氧化物半導(dǎo)體層716成為大致上本征的，并且由于氧缺陷而引起的晶體管的電特性變化可以減少；從而，電特性可以改進(jìn)。該熱處理的時(shí)間沒(méi)有受到特定限制，只要是在形成柵極絕緣膜721之后即可。當(dāng)該熱處理起到另一個(gè)步驟中的熱處理(例如，在形成樹(shù)脂膜期間的熱處理或用于降低透明導(dǎo)電膜的電阻的熱處理)的作用時(shí)，可以使氧化物半導(dǎo)體層716成為大致上本征的而不增加步驟的數(shù)量。備選地，在氧化物半導(dǎo)體層716中起到供體作用的氧缺陷可通過(guò)在氧氣氛中對(duì)氧化物半導(dǎo)體層716進(jìn)行熱處理使得氧添加到氧化物半導(dǎo)體而減少。在例如高于或等于100°C并且低于350°C (優(yōu)選地高于或等于150°C并且低于250°C )進(jìn)行熱處理。用于氧氣氛中的熱處理的氧氣不包括水、氫等等，這是優(yōu)選的。備選地，引入熱處理設(shè)備的氧氣的純度優(yōu)選地是6N(99. 9999% )或更高，更優(yōu)選地是7N(99. 99999% )或更高(即，氧中的雜質(zhì)濃度是Ippm或更低，優(yōu)選地是0. Ippm或更低)。備選地，氧可通過(guò)離子注入、離子摻雜等等添加到氧化物半導(dǎo)體層716，使得起到供體作用的氧缺陷減少。例如，用2.45GHz的微波做成等離子體的氧可添加到氧化物半導(dǎo)體層716。
柵電極722可以采用在柵極絕緣膜721上形成導(dǎo)電膜并且然后將其蝕刻這樣的方式形成。柵電極722可以使用與柵電極707或?qū)щ妼?19和720的相似的材料形成。柵電極722的厚度是10至400nm，優(yōu)選地是100至200nm。在該實(shí)施例中，在使用鎢靶通過(guò)濺射形成用于柵電極的150nm厚的導(dǎo)電膜后，通過(guò)蝕刻將該導(dǎo)電膜加工成期望的形狀，使得形成柵電極722?？刮g劑掩?？赏ㄟ^(guò)噴墨法形 成。當(dāng)通過(guò)噴墨法形成抗蝕劑掩模時(shí)，未使用光掩模；從而，制造成本可以降低。通過(guò)上面的步驟形成晶體管11。在晶體管11中，源電極和漏電極(導(dǎo)電層719和720)沒(méi)有與柵電極722重疊。也就是說(shuō)，在源電極和漏電極(導(dǎo)電層719和720)與柵電極722之間提供間隙，其大于柵極絕緣膜721的厚度。從而，在晶體管11中，在源電極和漏電極與柵電極之間形成的寄生電容可以減少。因此，可以進(jìn)行高速操作。注意晶體管11不限于溝道是在氧化物半導(dǎo)體層中形成的晶體管，并且使用在溝道形成區(qū)中包括帶隙比硅的更寬并且本征載流子密度比硅的更低的半導(dǎo)體材料的晶體管，這是可能的。例如，碳化硅、氮化鎵等等可以用作這樣的半導(dǎo)體材料來(lái)代替氧化物半導(dǎo)體。采用包括這樣的半導(dǎo)體材料的溝道形成區(qū)，可以獲得關(guān)斷態(tài)電流極其低的晶體管。盡管晶體管11是單柵晶體管，當(dāng)在需要時(shí)包括多個(gè)互相電連接的柵電極時(shí)，可以形成多柵晶體管，其包括多個(gè)溝道形成區(qū)。注意與氧化物半導(dǎo)體層716接觸的絕緣膜(在該實(shí)施例中，對(duì)應(yīng)于柵極絕緣膜721)可使用包含13族元素和氧的絕緣材料形成。許多氧化物半導(dǎo)體材料包含屬于13族的元素，并且包含13族元素的絕緣材料與氧化物半導(dǎo)體一起很好地發(fā)揮作用。通過(guò)使用這樣的包含13族元素的絕緣材料用于絕緣膜(其與氧化物半導(dǎo)體層接觸)，與氧化物半導(dǎo)體層交界的狀態(tài)可以很好地保持。包含13族元素的絕緣材料是包含一個(gè)或多個(gè)13族元素的絕緣材料。包含13族元素的絕緣材料的示例包括氧化鎵、氧化鋁、氧化鋁鎵和氧化鎵鋁。這里，氧化鋁鎵是鋁的含量大于鎵的含量(以原子百分比計(jì))的材料，并且氧化鎵鋁是鎵的含量大于或等于鋁的含量(以原子百分比計(jì))的材料。例如，在形成與包含鎵的氧化物半導(dǎo)體層接觸的絕緣膜的情況下，當(dāng)包含氧化鎵的材料用于絕緣膜時(shí)，可以在氧化物半導(dǎo)體層與絕緣膜之間的界面處保持有利的特性。例如，當(dāng)提供互相接觸的氧化物半導(dǎo)體層和包含氧化鎵的絕緣膜時(shí)，在氧化物半導(dǎo)體層與絕緣膜之間的界面處的氫的堆積可以減少。注意在屬于與氧化物半導(dǎo)體的構(gòu)成元素相同的族的元素用于絕緣膜的情況下可以獲得相似的效果。例如，利用包含氧化鋁的材料形成絕緣膜是有效的。氧化鋁不易透過(guò)水。從而，使用包括氧化鋁的材料以便防止水進(jìn)入氧化物半導(dǎo)體層，這是優(yōu)選的。通過(guò)在氧氣氛或氧摻雜中熱處理，與氧化物半導(dǎo)體層716接觸的絕緣膜優(yōu)選地包含比例上高于化學(xué)計(jì)量比的氧。氧摻雜是氧添加到塊體。注意使用術(shù)語(yǔ)“塊體”以便闡明氧不僅添加到薄膜的表面，還添加到薄膜的內(nèi)部。術(shù)語(yǔ)“氧摻雜”還意味著“氧等離子體摻雜”，其中做成等離子體的氧添加到塊體。氧摻雜可通過(guò)離子注入或離子摻雜進(jìn)行。例如，在使用氧化鎵形成與氧化物半導(dǎo)體層716接觸的絕緣膜的情況下，通過(guò)氧摻雜或氧氣氛中的熱處理，氧化鎵的組成可以是Ga2Ox (X = 3+ a , 0 < a < I)。
在使用氧化鋁形成與氧化物半導(dǎo)體層716接觸的絕緣膜的情況下，通過(guò)氧摻雜或氧氣氛中的熱處理，氧化鋁的組成可以是Al20x(X = 3+a，0 < a < I)。在使用氧化鎵鋁(氧化鋁鎵)形成與氧化物半導(dǎo)體層716接觸的絕緣膜的情況下，通過(guò)氧摻雜或氧氣氛中的熱處理，氧化鎵鋁(氧化鋁鎵)的組成可以是GaxAl2_x03+a (0< X < 2,0 < a < I)。通過(guò)氧摻雜，可以形成包括其中氧的比例高于化學(xué)計(jì)量比的區(qū)域的絕緣膜。當(dāng)包括這樣的區(qū)域的絕緣膜與氧化物半導(dǎo)體層接觸時(shí)，絕緣膜中過(guò)多存在的氧供應(yīng)給氧化物半導(dǎo)體層，并且氧化物半導(dǎo)體層中或氧化物半導(dǎo)體層與絕緣膜之間的界面處的氧不足減少。從而，氧化物半導(dǎo)體層可以是本征或大致上本征的氧化物半導(dǎo)體。包括其中氧的比例高于化學(xué)計(jì)量比的區(qū)域的絕緣膜可應(yīng)用于與氧化物半導(dǎo)體層716接觸的絕緣膜中的放置在氧化物半導(dǎo)體層的上側(cè)上的絕緣膜或放置氧化物半導(dǎo)體層的下側(cè)上的絕緣膜；然而，將這樣的絕緣膜應(yīng)用于這兩個(gè)絕緣膜是優(yōu)選的。用其中氧化物半導(dǎo) 體層716夾在絕緣膜(其每個(gè)包括其中氧的比例高于化學(xué)計(jì)量比的區(qū)域)之間的結(jié)構(gòu)可以增強(qiáng)上面的效果，這些絕緣膜可用作與氧化物半導(dǎo)體層716接觸的絕緣膜并且安置在氧化物半導(dǎo)體層716的上側(cè)和下側(cè)上。氧化物半導(dǎo)體層716的上側(cè)和下側(cè)上的絕緣膜可包含相同的構(gòu)成元素或不同的構(gòu)成元素。例如，上側(cè)和下側(cè)上的絕緣膜都可使用組成是Ga20x(X = 3+a ,0 < a < I)的氧化鎵形成。備選地，上側(cè)和下側(cè)上的絕緣膜中的一個(gè)可使用Ga20x(X = 3+a，0 < a < I)形成并且另一個(gè)可使用組成是Al2Ox (X = 3+a ,0 < a < I)的氧化鋁形成。與氧化物半導(dǎo)體層716接觸的絕緣膜可通過(guò)堆疊絕緣膜形成，這些絕緣膜每個(gè)包括其中氧的比例高于化學(xué)計(jì)量比的區(qū)域。例如，氧化物半導(dǎo)體層716的上側(cè)上的絕緣膜可如下形成形成組成是Ga20x(X = 3+a ,0 < a < I)的氧化鎵并且可在其之上形成組成是GaxAl2_x03+a (0 < X < 2，0 < a < I)的氧化鎵鋁(氧化鋁鎵)。注意氧化物半導(dǎo)體層716的下側(cè)上的絕緣膜可通過(guò)堆疊絕緣膜形成，這些絕緣膜每個(gè)包括其中氧的比例高于化學(xué)計(jì)量比的區(qū)域。備選地，氧化物半導(dǎo)體層716的上側(cè)和下側(cè)上的絕緣膜兩者可通過(guò)堆疊絕緣膜形成，這些絕緣膜每個(gè)包括其中氧的比例高于化學(xué)計(jì)量比的區(qū)域。接著，如在圖15C中圖示的，形成絕緣膜724來(lái)覆蓋柵極絕緣膜721和柵電極722。該絕緣膜724可以通過(guò)PVD、CVD等等形成。該絕緣膜724可以使用包括例如氧化硅、氧氮化硅、氮化硅、氧化鉿、氧化鎵或氧化鋁等無(wú)機(jī)絕緣材料的材料形成。注意具有低介電常數(shù)的材料或具有低介電常數(shù)的結(jié)構(gòu)(例如，多孔結(jié)構(gòu))優(yōu)選地用于絕緣膜724。當(dāng)絕緣膜724的介電常數(shù)降低時(shí)，在布線(xiàn)或電極之間產(chǎn)生的寄生電容可以減小，這導(dǎo)致更高速度的操作。盡管在該實(shí)施例中絕緣膜724具有單層結(jié)構(gòu)，本發(fā)明的一個(gè)實(shí)施例不限于該結(jié)構(gòu)。絕緣膜724可具有兩個(gè)或以上的層的層狀結(jié)構(gòu)。接著，在柵極絕緣膜721和絕緣膜724中形成開(kāi)口，使得導(dǎo)電層720的部分被暴露。在這之后，通過(guò)該開(kāi)口與導(dǎo)電層720接觸的布線(xiàn)726在絕緣膜724上形成。導(dǎo)電膜通過(guò)PVD或CVD形成并且其然后被蝕刻使得形成布線(xiàn)726。從鋁、鉻、銅、鉭、鈦、鑰或鎢選擇的元素、包含這些元素中的任何元素作為成分的合金等等可以用作導(dǎo)電膜的材料。可使用包括錳、鎂、鋯、鈹、釹和鈧中的一個(gè)或這些元素中的任何元素的組合的材料。
具體地，例如，采用在包括絕緣膜724中的開(kāi)口的區(qū)域中通過(guò)PVD形成薄的鈦膜并且通過(guò)PVD形成薄的鈦膜(具有大約5nm的厚度)并且然后形成要嵌入開(kāi)口中的鋁膜的方法，這是可能的。這里，通過(guò)PVD形成的鈦膜具有減少在其上形成鈦膜的表面上形成的氧化物膜(例如，原生氧化物膜)來(lái)降低與下方電極等等(這里，導(dǎo)電層720)的接觸電阻的功能。另外，可以防止鋁膜凸起?？稍谛纬赦?、氮化鈦等等的阻擋膜后通過(guò)鍍法形成銅膜。接著，如在圖15D中圖示的，形成絕緣膜727來(lái)覆蓋布線(xiàn)726。此外，在該絕緣膜727上形成導(dǎo)電膜并且蝕刻該導(dǎo)電膜使得形成導(dǎo)電層7301。然后，形成絕緣膜7302來(lái)覆蓋導(dǎo)電層7301，并且在絕緣膜7302上形成導(dǎo)電膜7303。從而，可以形成電容器12。電容器12的一對(duì)電極中的一個(gè)電極對(duì)應(yīng)于導(dǎo)電層7301。電容器12的一對(duì)電極中的另一個(gè)對(duì)應(yīng)于導(dǎo)電膜7303。電容器12的介電層對(duì)應(yīng)于絕緣膜7302。這里，絕緣膜727、導(dǎo)電層7301、絕緣膜7302和導(dǎo)電膜7303的材料可以與其他絕緣膜和其他導(dǎo)電層的材料相似。通過(guò)該系列步驟可以形成可編程LSI。通過(guò)上面的步驟，包括在配置存儲(chǔ)器311中的非易失性存儲(chǔ)電路10中的晶體管11 和電容器12可以與易失性存儲(chǔ)電路200中的晶體管133重疊。從而，配置存儲(chǔ)器311的面積可以減小，使得可以使可編程LSI變小。此外,包括在配置存儲(chǔ)器311中的非易失性存儲(chǔ)電路10和易失性存儲(chǔ)電路200可以容易地互相電連接。該實(shí)施例可視情況與其他實(shí)施例中的任何實(shí)施例結(jié)合。(實(shí)施例7)在該實(shí)施例中，描述了晶體管11，其包括具有與實(shí)施例3中的結(jié)構(gòu)不同的結(jié)構(gòu)的氧化物半導(dǎo)體層。注意與圖15A至15D中的那些相同的部分由相同的標(biāo)號(hào)指示，并且省略其的說(shuō)明。圖16A中的晶體管11是頂柵晶體管(其中柵電極722在氧化物半導(dǎo)體層716上形成)，并且也是底部接觸晶體管，其中源電極和漏電極(導(dǎo)電層719和720)在氧化物半導(dǎo)體層716下方形成。氧化物半導(dǎo)體層716包括一對(duì)高濃度區(qū)918，其可以在形成柵電極722后通過(guò)添加賦予n型導(dǎo)電性的摻雜劑到氧化物半導(dǎo)體層716來(lái)獲得。另外，在氧化物半導(dǎo)體層716中，隔著柵極絕緣膜721與柵電極722重疊的區(qū)域是溝道形成區(qū)919。氧化物半導(dǎo)體層716包括該對(duì)高濃度區(qū)918之間的溝道形成區(qū)919。高濃度區(qū)918可以采用與實(shí)施例6中的高濃度區(qū)908的相似的方式形成。圖16B中的晶體管11是頂柵晶體管(其中柵電極722在氧化物半導(dǎo)體層716上形成)，并且也是頂部接觸晶體管，其中源電極和漏電極(導(dǎo)電層719和720)在氧化物半導(dǎo)體層716上形成。圖16B中的晶體管11包括側(cè)壁930，在柵電極722的端處提供這些側(cè)壁930并且使用絕緣膜形成這些側(cè)壁930。氧化物半導(dǎo)體層716包括一對(duì)高濃度區(qū)928和一對(duì)低濃度區(qū)929，其可以在形成柵電極722后通過(guò)添加賦予n型導(dǎo)電性的摻雜劑到氧化物半導(dǎo)體層716而獲得。另外，在氧化物半導(dǎo)體層716中，隔著柵極絕緣膜721與柵電極722重疊的區(qū)域是溝道形成區(qū)931。氧化物半導(dǎo)體層716包括該對(duì)高濃度區(qū)928之間的該對(duì)低濃度區(qū)929以及該對(duì)低濃度區(qū)929之間的溝道形成區(qū)931。此外，在與側(cè)壁930重疊的氧化物半導(dǎo)體層716的區(qū)域中隔著柵極絕緣膜721提供該對(duì)低濃度區(qū)929。
高濃度區(qū)928和低濃度區(qū)929可以采用與實(shí)施例4中的高濃度區(qū)908的相似的方式形成。圖16C中的晶體管11是頂柵晶體管(其中柵電極722在氧化物半導(dǎo)體層716上形成)，并且也是底部接觸晶體管，其中源電極和漏電極(導(dǎo)電層719和720)在氧化物半導(dǎo)體層716下方形成。圖16C中的晶體管11包括側(cè)壁950，在柵電極722的端處提供這些側(cè)壁950并且使用絕緣膜形成這些側(cè)壁950。氧化物半導(dǎo)體層716包括一對(duì)高濃度區(qū)948和一對(duì)低濃度區(qū)949，其可以在形成柵電極722后通過(guò)添加賦予n型導(dǎo)電性的摻雜劑到氧化物半導(dǎo)體層716而獲得。另外，在氧化物半導(dǎo)體層716中，隔著柵極絕緣膜721與柵電極722重疊的區(qū)域是溝道形成區(qū)951。氧化物半導(dǎo)體層716包括該對(duì)高濃度區(qū)948之間的該對(duì)低濃度區(qū)949以及該對(duì)低濃度區(qū)949之間的溝道形成區(qū)951。此外，在與側(cè)壁950重疊的氧化物半導(dǎo)體層716的區(qū)域中隔著柵極
絕緣膜721提供該對(duì)低濃度區(qū)949。高濃度區(qū)948和低濃度區(qū)949可以采用與實(shí)施例6中的高濃度區(qū)908的相似的方式形成。注意，作為用于在包括氧化物半導(dǎo)體的晶體管中通過(guò)自對(duì)準(zhǔn)工藝形成起到源極區(qū)或漏極區(qū)作用的高濃度區(qū)的方法中的一個(gè)，已經(jīng)公開(kāi)了方法，通過(guò)該方法，暴露氧化物半導(dǎo)體層的表面、進(jìn)行氬等離子體處理，并且暴露于等離子體的氧化物半導(dǎo)體層中的區(qū)域的電阻降低(S. Jeon 等人的 “ 180nm Gate Length Amorphous InGaZnO Thin Film Transistorfor High Density Image Sensor Applications^IEDM Tech. Dig,頁(yè) 5CM-5O7, 2OlO 年)。然而，在形成方法中，部分去除柵極絕緣膜使得起到源極區(qū)或漏極區(qū)作用的區(qū)域在形成柵極絕緣膜后暴露，這是必要的。從而，當(dāng)去除柵極絕緣膜時(shí)，下層的氧化物半導(dǎo)體層部分地被過(guò)度蝕刻，使得起到源極區(qū)或漏極區(qū)作用的區(qū)域的厚度減小。因此，源極區(qū)或漏極區(qū)的電阻增加并且容易發(fā)生由于過(guò)度蝕刻而引起的晶體管的特性缺陷。為了使晶體管小型化，采用干法蝕刻(其具有高的加工精度)是必要的。在干法蝕刻的情況下特別容易發(fā)生過(guò)度蝕刻，這無(wú)法充分保證氧化物半導(dǎo)體層相對(duì)于柵極絕緣膜的選擇性。例如，當(dāng)氧化物半導(dǎo)體層具有足夠大的厚度時(shí)，過(guò)度蝕刻無(wú)關(guān)緊要。然而，在溝道長(zhǎng)度是200nm或更少的情況下，氧化物半導(dǎo)體層中起到溝道形成區(qū)作用的區(qū)域的厚度是20nm或更少，優(yōu)選地是IOnm或更少以便防止短溝道效應(yīng)，這是必要的。在使用這樣的薄氧化物半導(dǎo)體層的情況下，氧化物半導(dǎo)體層的過(guò)度蝕刻是不利的，因?yàn)樵礃O區(qū)或漏極區(qū)的電阻增加并且如上文描述的那樣發(fā)生晶體管的特性缺陷。然而，如在本發(fā)明的一個(gè)實(shí)施例中的那樣，在不暴露氧化物半導(dǎo)體層并且留下柵極絕緣膜時(shí)添加摻雜劑到氧化物半導(dǎo)體層時(shí)，可以防止氧化物半導(dǎo)體層的過(guò)度蝕刻并且氧化物半導(dǎo)體層的過(guò)多損壞可以減少。此外，氧化物半導(dǎo)體層與柵極絕緣膜之間的界面可以保持清潔。從而，晶體管的特性和可靠性可以改進(jìn)。該實(shí)施例可視情況與其他實(shí)施例中的任何實(shí)施例結(jié)合。(實(shí)施例8)在該實(shí)施例中，描述了晶體管，其包括具有與實(shí)施例6或?qū)嵤├?中的結(jié)構(gòu)不同的結(jié)構(gòu)的氧化物半導(dǎo)體層。注意與圖15A至15D中的那些相同的部分由相同的標(biāo)號(hào)指示，并且省略其的說(shuō)明。在該實(shí)施例中的晶體管11中，提供柵電極722來(lái)與導(dǎo)電層719和720重疊。在該實(shí)施例中的晶體管11與實(shí)施例6或?qū)嵤├?中的晶體管11不同在于未利用柵電極722作為掩模添加賦予導(dǎo)電性的雜質(zhì)元素到氧化物半導(dǎo)體層716。圖17A中的晶體管11包括在導(dǎo)電層719和720下方的氧化物半導(dǎo)體層716。圖17B中的晶體管11包括在導(dǎo)電層719和720上方的氧化物半導(dǎo)體層716。注意圖17A和17B每個(gè)圖示其中絕緣膜724的頂表面未變平的結(jié)構(gòu)；然而，該實(shí)施例不限于該結(jié)構(gòu)。絕緣膜724的頂表面可變平。該實(shí)施例可視情況與其他實(shí)施例中的任何實(shí)施例結(jié)合。(實(shí)施例9)磁性隧道結(jié)元件(MTJ元件)大體上稱(chēng)作非易失性隨機(jī)存取存儲(chǔ)器。該MTJ元件在隔著絕緣膜提供在上方和下方的膜中的自旋方向平行時(shí)采用低電阻狀態(tài)存儲(chǔ)數(shù)據(jù)，并且在自旋方向不平行時(shí)采用高電阻狀態(tài)存儲(chǔ)數(shù)據(jù)。另一方面，上面的實(shí)施例中的非易失性存儲(chǔ)電路利用溝道是在氧化物半導(dǎo)體層中形成的晶體管。MTJ元件和上面的實(shí)施例中的非易失性存儲(chǔ)電路的原理彼此完全不同。表I示出MTJ元件(由表中的“自旋電子器件(MTJ元件)”指示)與上面的實(shí)施例中的包括氧化物半導(dǎo)體的非易失性存儲(chǔ)電路(由表中的“OS/Si”指示)之間的對(duì)比。[表 I]因?yàn)槭褂么判圆牧?，?dāng)溫度是居里溫度或更高時(shí)失去磁性能，因此MTJ元件是不 利的。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 可編程邏輯電路，其包括 配置存儲(chǔ)器，其包括 易失性存儲(chǔ)電路，其配置成當(dāng)向所述可編程邏輯電路供應(yīng)電源時(shí)存儲(chǔ)配置數(shù)據(jù)；以及 非易失性存儲(chǔ)電路，其配置成當(dāng)不向所述可編程電路供應(yīng)所述電源時(shí)存儲(chǔ)所述配置數(shù)據(jù)。
2.如權(quán)利要求I所述的半導(dǎo)體器件，其進(jìn)一步包括配置成存儲(chǔ)所述配置數(shù)據(jù)的存儲(chǔ)器元件， 其中存儲(chǔ)在所述存儲(chǔ)器元件中的配置數(shù)據(jù)的至少一部分輸入到所述配置存儲(chǔ)器，并且其中所述存儲(chǔ)器元件包括晶體管，其包括氧化物半導(dǎo)體層，所述氧化物半導(dǎo)體層包括 溝道形成區(qū)；和電容器，其一對(duì)電極中的一個(gè)電極電連接到當(dāng)所述晶體管關(guān)斷時(shí)被設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)。
3.如權(quán)利要求I所述的半導(dǎo)體器件， 其中所述可編程邏輯電路的功能根據(jù)所述配置數(shù)據(jù)而改變。
4.如權(quán)利要求I所述的半導(dǎo)體器件， 其中所述非易失性存儲(chǔ)電路包括晶體管，其配置成控制存儲(chǔ)所述配置數(shù)據(jù)，并且 其中所述晶體管包括氧化物半導(dǎo)體層，其包括溝道形成區(qū)。
5.如權(quán)利要求4所述的半導(dǎo)體器件，其中所述非易失性存儲(chǔ)電路進(jìn)一步包括電容器，其一對(duì)電極中的一個(gè)電極電連接到當(dāng)所述晶體管關(guān)斷時(shí)被設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)。
6.如權(quán)利要求I所述的半導(dǎo)體器件， 其中所述易失性存儲(chǔ)電路包括兩個(gè)運(yùn)算電路，并且 其中來(lái)自一個(gè)運(yùn)算電路的輸出輸入到另一個(gè)運(yùn)算電路，并且來(lái)自所述另一個(gè)運(yùn)算電路的輸出輸入到所述一個(gè)運(yùn)算電路。
7.一種半導(dǎo)體器件，包括 可編程邏輯電路，其包括邏輯元件，所述邏輯元件的每個(gè)包括 配置存儲(chǔ)器，其包括 易失性存儲(chǔ)電路，其配置成存儲(chǔ)配置數(shù)據(jù)；以及 非易失性存儲(chǔ)電路，其配置成存儲(chǔ)所述配置數(shù)據(jù)。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其進(jìn)一步包括配置成存儲(chǔ)所述配置數(shù)據(jù)的存儲(chǔ)器元件， 其中存儲(chǔ)在所述存儲(chǔ)器元件中的配置數(shù)據(jù)的至少一部分輸入到所述配置存儲(chǔ)器，并且其中所述存儲(chǔ)器元件包括晶體管，其包括氧化物半導(dǎo)體層，所述氧化物半導(dǎo)體層包括溝道形成區(qū)；和電容器，其一對(duì)電極中的一個(gè)電極電連接到當(dāng)所述晶體管關(guān)斷時(shí)被設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)。
9.如權(quán)利要求7所述的半導(dǎo)體器件， 其中所述可編程邏輯電路的功能通過(guò)根據(jù)所述配置數(shù)據(jù)改變所述邏輯元件之間的電連接而改變。
10.如權(quán)利要求7所述的半導(dǎo)體器件， 其中所述非易失性存儲(chǔ)電路包括晶體管，其配置成控制存儲(chǔ)所述配置數(shù)據(jù)，并且其中所述晶體管包括氧化物半導(dǎo)體層，其包括溝道形成區(qū)。
11.如權(quán)利要求10所述的半導(dǎo)體器件，其中所述非易失性存儲(chǔ)電路進(jìn)一步包括電容器，其一對(duì)電極中的一個(gè)電極電連接到當(dāng)所述晶體管關(guān)斷時(shí)被設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)。
12.如權(quán)利要求7所述的半導(dǎo)體器件， 其中所述易失性存儲(chǔ)電路包括兩個(gè)運(yùn)算電路，并且 其中來(lái)自一個(gè)運(yùn)算電路的輸出輸入到另一個(gè)運(yùn)算電路，并且來(lái)自所述另一個(gè)運(yùn)算電路的輸出輸入到所述一個(gè)運(yùn)算電路。
13.一種半導(dǎo)體器件，包括 可編程邏輯電路，其包括邏輯元件，所述邏輯元件的每個(gè)包括 配置存儲(chǔ)器，其包括 易失性存儲(chǔ)電路，其配置成存儲(chǔ)配置數(shù)據(jù)；以及 非易失性存儲(chǔ)電路，其配置成存儲(chǔ)所述配置數(shù)據(jù)； 查找表，其配置成根據(jù)所述配置數(shù)據(jù)進(jìn)行不同的運(yùn)算處理；以及 選擇電路，其配置成根據(jù)所述配置數(shù)據(jù)改變所述邏輯元件之間的電連接。
14.如權(quán)利要求13所述的半導(dǎo)體器件， 其中所述邏輯元件的每個(gè)進(jìn)一步包括寄存器，其與時(shí)鐘信號(hào)同步地輸出對(duì)應(yīng)于來(lái)自所述查找表的輸出信號(hào)的信號(hào)。
15.如權(quán)利要求13所述的半導(dǎo)體器件，其進(jìn)一步包括配置成存儲(chǔ)所述配置數(shù)據(jù)的存儲(chǔ)器元件， 其中存儲(chǔ)在所述存儲(chǔ)器元件中的配置數(shù)據(jù)的至少一部分輸入到所述配置存儲(chǔ)器，并且 其中所述存儲(chǔ)器元件包括晶體管，其包括氧化物半導(dǎo)體層，所述氧化物半導(dǎo)體層包括溝道形成區(qū)；和電容器，其一對(duì)電極中的一個(gè)電極電連接到當(dāng)所述晶體管關(guān)斷時(shí)被設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)。
16.如權(quán)利要求13所述的半導(dǎo)體器件， 其中所述非易失性存儲(chǔ)電路包括晶體管，其配置成控制存儲(chǔ)所述配置數(shù)據(jù)，并且 其中所述晶體管包括氧化物半導(dǎo)體層，其包括溝道形成區(qū)。
17.如權(quán)利要求16所述的半導(dǎo)體器件，其中所述非易失性存儲(chǔ)電路進(jìn)一步包括電容器，其一對(duì)電極中的一個(gè)電極電連接到當(dāng)所述晶體管關(guān)斷時(shí)設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)。
18.如權(quán)利要求13所述的半導(dǎo)體器件， 其中所述易失性存儲(chǔ)電路包括兩個(gè)運(yùn)算電路，并且 其中來(lái)自一個(gè)運(yùn)算電路的輸出輸入到另一個(gè)運(yùn)算電路，并且來(lái)自所述另一個(gè)運(yùn)算電路的輸出輸入到所述一個(gè)運(yùn)算電路。
全文摘要
本公開(kāi)涉及可編程LSI。提供可以進(jìn)行動(dòng)態(tài)配置的低功率可編程LSI。該可編程LSI包括多個(gè)邏輯元件。這些多個(gè)邏輯元件每個(gè)包括配置存儲(chǔ)器。這些多個(gè)邏輯元件的每個(gè)根據(jù)存儲(chǔ)在配置存儲(chǔ)器中的配置數(shù)據(jù)進(jìn)行不同的運(yùn)算處理并且改變這些邏輯元件之間的電連接。該配置存儲(chǔ)器包括易失性存儲(chǔ)電路和非易失性存儲(chǔ)電路的設(shè)置。該非易失性存儲(chǔ)電路包括晶體管，其的溝道在氧化物半導(dǎo)體層中形成；和電容器，其一對(duì)電極中的一個(gè)電極電連接到當(dāng)晶體管關(guān)斷時(shí)被設(shè)置處于浮動(dòng)狀態(tài)的節(jié)點(diǎn)。
文檔編號(hào)G11C11/4063GK102739236SQ20121011511
公開(kāi)日2012年10月17日 申請(qǐng)日期2012年4月13日 優(yōu)先權(quán)日2011年4月13日
發(fā)明者傅保洋樹(shù), 大島和晃, 小山潤(rùn), 小林英智, 鹽野入豐, 米田誠(chéng)一, 西島辰司, 遠(yuǎn)藤正己 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所