專利名稱：具有復(fù)制偏置方案的電流感測放大器的制作方法
具有復(fù)制偏置方案的電流感測放大器
背景技術(shù)：
隨著現(xiàn)代數(shù)字時代的到來，半導(dǎo)體存儲器裝置正在變得越來越集成到人們?nèi)粘Ｉ钪?。這些存儲器裝置存儲用于計算機(jī)、通信裝置、音樂播放器、圖像處理器、汽車系統(tǒng)等的數(shù)字編碼數(shù)據(jù)。圖I圖示了傳統(tǒng)的存儲器裝置100的一部分，其包括存儲器陣列102，存儲器陣列102由布置成M行(例如，字)和N列(例如，位)的許多存儲器單元104構(gòu)成，其中為了清楚起見在圖I中將各個存儲器單元104標(biāo)為C彳L沿每個行，字線耦接到各個存儲器單元內(nèi)的各個存取晶體管(未示出)的各個柵極。例如，在行I中，字線WLl耦接到存儲器單元CV1至Cg的各個存取晶體管的各個柵極；在行2中，字線WL2耦接到存儲器單元Cp1至C2_N的各個存取晶體管的各個柵極；如此等等。沿每個列，一對互補位線可以耦接到各個存儲器單元的互補存儲節(jié)點。例如，對于列1，互補位線BL1、BL1’可以耦接到存儲器單元CV1至Csh的各個互補存儲節(jié)點；對于列2，互補位線BL2、BL2’可以耦接到存儲器單元CV2至CM_2的各個互補存儲節(jié)點；如此等等。與圖I中所示的互補位線相反，諸如例如閃速存儲器或動態(tài)隨·機(jī)存取存儲器(DRAM)的其他架構(gòu)可以包括每個列的單端位線。為了便于讀取操作，感測放大器106可以耦接到各列存儲器單元。每個感測放大器106具有感測線SL和參考感測線SL’。例如，在圖I中所示的架構(gòu)中的第一列中，感測放大器SA-Cl具有耦接到位線BLl的感測線SLl并且具有耦接到互補位線BL1’的參考感測線SL1’。在其他實施例(諸如其中單元僅具有單個位線而沒有互補位線的DRAM或閃速存儲器架構(gòu))中，參考感測線SL’可以耦接到參考單元或者某個其他參考電位。為了從存儲器單元行讀取數(shù)據(jù)值，斷言(assert)行的字線以在感測線和參考感測線上建立各個差分偏置，其中每個感測放大器看到的差分偏置取決于從相應(yīng)的存儲器單元讀取的數(shù)據(jù)狀態(tài)。例如，如果單元CV1存儲邏輯“ I ”值并且Ci_2存儲邏輯“0”值，則字線WLl的斷言可能導(dǎo)致SL1/SL1’上的第一差分偏置(與感測放大器SA-Cl可以檢測到的邏輯“I”對應(yīng))并且可以同時導(dǎo)致SL2/SL2’上的第二、不同的差分偏置(與感測放大器SA-C2可以檢測到的邏輯“0”對應(yīng))。在感測放大器106檢測到各個差分偏置之后，感測放大器106隨后鎖存相應(yīng)的數(shù)據(jù)值并且可以進(jìn)行另一讀取或?qū)懭氩僮?。盡管存儲器裝置和感測放大器是公知的，但是存儲器設(shè)計人員不斷追求提供更快且更準(zhǔn)確的讀取和寫入操作，使得可以更快速地取回和/或處理數(shù)據(jù)。對于讀取操作，位線和/或感測線的預(yù)充電所需的時間、以及感測泄漏到位線/感測線上的數(shù)據(jù)狀態(tài)所需的時間對總讀取存取時間作出顯著的貢獻(xiàn)。因此，盡管傳統(tǒng)的感測放大器在某些方面是足夠的，但是本發(fā)明人設(shè)計了如這里闡述的改進(jìn)的感測放大器。


圖I是傳統(tǒng)的存儲器裝置的框圖。圖2是根據(jù)一些實施例的感測放大器的電路圖。圖3-4是根據(jù)一些實施例可以包括在感測放大器中的預(yù)充電電路的電路圖。
圖5是根據(jù)一些實施例的第一級感測放大器的框圖。圖6是根據(jù)一些實施例的許多第一級感測放大器的電路圖。圖7是根據(jù)一些實施例的許多第一級感測放大器的電路圖。圖8是根據(jù)一些實施例的被配置成耦接到多電平存儲器單元的第一級感測放大器的電路圖。圖9是根據(jù)一些實施例的包括許多感測放大器的存儲器裝置的框圖。圖10是根據(jù)其他實施例的包括許多感測放大器的存儲器裝置的框圖。圖11是根據(jù)其他實施例的包括許多感測放大器的存儲器裝置的框圖。
具體實施例方式現(xiàn)在參照附圖描述要求保護(hù)的主題內(nèi)容，其中通篇中相同的附圖標(biāo)記用于指示相同的元件。在下面的描述中，出于說明的目的，闡述了許多具體細(xì)節(jié)以便提供對要求保護(hù)的主題內(nèi)容的詳盡理解。然而，可以明顯的是，要求保護(hù)的主題內(nèi)容可以在沒有這些具體細(xì)節(jié)的情況下實踐。本公開的一些實施例涉及一種改進(jìn)的感測放大器架構(gòu)，其便于快速且準(zhǔn)確的讀取操作。該感測放大器架構(gòu)包括用于其第一感測放大器級的折疊共源共柵(cascode )放大器以及用于建立感測放大器的感測線和參考感測線的預(yù)充電條件的預(yù)充電電路。預(yù)充電電路和折疊共源共柵放大器均包括一個或多個尺寸相同并且在其柵極上接收相同偏置電壓的共源共柵晶體管。該架構(gòu)以相對小的占地面積提供了快速且準(zhǔn)確的讀取操作，由此提供了成本和性能的良好調(diào)和。圖2示出了根據(jù)一些實施例的感測放大器200。感測放大器200包括具有折疊共源共柵放大器的形式的第一級感測放大器202和預(yù)充電電路204。此外，感測放大器200可以包括偏置電路206、第二級感測放大器208、鎖存元件210和定時控制電路212，所有這些如圖所示的那樣進(jìn)行耦接。第一級感測放大器202包括第一和第二電流源晶體管(214a、214b)，第一和第二電流源晶體管(214a、214b)被分別配置成分別沿第一和第二電流路徑(216a、216b)提供第一和第二電流。第一和第二共源共柵晶體管(分別是220a、220b)以及第一和第二電流鏡晶體管(分別是222a、222b)被分別布置在第一和第二電流路徑(分別是216a、216b)上并且與第一和第二電流源晶體管(214a、214b)串聯(lián)。感測線218a的一端耦接到第一電流源晶體管214a和第一共源共柵晶體管220a之間的節(jié)點，而其另一端耦接到位線(圖2中未示出，但是參見例如圖9-11)。參考感測線218b的一端耦接到第二電流源214b和第二共源共柵晶體管220b之間的節(jié)點，而其另一端耦接到參考電位，諸如互補位線或者參考單元(圖2中未示出，但是參見例如圖9-11)。預(yù)充電電路204包括第三電流路徑224，其在某些實現(xiàn)方案中可以被稱為附加電流路徑；以及第四電流路徑226，這兩個電流路徑均從下拉電流元件230引出。第三電流路徑224包括與第三共源共柵晶體管236 (其在某些實現(xiàn)方案中可以被稱為附加共源共柵晶體管)串聯(lián)的預(yù)充電裝置234，其中第三共源共柵晶體管236至少與第一和第二共源共柵晶體管220a、220b大致相同的尺寸。注意，“大致相同的尺寸”意味著共源共柵晶體管(220a、220b和236)可以在設(shè)計期間被指定為具有相等的長度和寬度，但是實際上可能因制造工藝的細(xì)微變化而展現(xiàn)彼此之間小的尺寸偏差。共源共柵晶體管可以按比例縮放，例如，236可以大致為220a和220b的尺寸的一半，并且Isink可以是通過220a、220b的電流的一半。第四電流路徑226 (其也可以被稱為反饋路徑)包括開關(guān)元件(例如，傳輸門232)。偏置電路206具有對第一級感測放大器202和預(yù)充電電路204兩者進(jìn)行偏置的輸出端口。為了便于該功能，偏置電路206的輸出端口由差分放大器238驅(qū)動。如圖所示，還包括一對電流源晶體管240?，F(xiàn)在更詳細(xì)地描述感測放大器200的操作。在讀取操作之 前，上拉信號(PU)為低，由此在同時禁止晶體管234和傳輸門232之時使能晶體管228。該條件將存儲節(jié)點250充電至接近VDD。由于存儲節(jié)點250因信號pu為低而隔離，因此在該時間期間存在極少功耗或沒有功耗。在讀取操作開始時，將地址(將從其讀取數(shù)據(jù))呈現(xiàn)給存儲器裝置并且感測線218a連接到與所呈現(xiàn)的地址對應(yīng)的位線。由于位線具有相對大的電容，因此它用于對位線和感測線218a預(yù)充電以允許更快的讀取操作。為了實現(xiàn)該預(yù)充電條件，定時控制電路212使上拉信號(pu)脈動為高(例如，至邏輯“I”或VDD)，這在同時使能傳輸門232和由路徑230上的信號pu驅(qū)動的NMOS之時斷開上拉電流元件228。這使得存儲節(jié)點250上關(guān)住的電荷通過路徑226流動，由此下拉節(jié)點250并且接通上拉元件234。由于上拉元件234上的該下降的柵極電壓，電荷經(jīng)由上拉元件234流動到感測線218a和位線上，由此在感測線218和位線上建立預(yù)充電條件。由于連續(xù)施加bias_cas信號，因此節(jié)點244和250上的電位隨著對感測線218a充電而逐漸建立，其最終在某個時間之后限制通過234的預(yù)充電。在這一點上，預(yù)充電電路204是自調(diào)節(jié)的并且提供了對感測線218a和位線預(yù)充電的高效方式。最終，上拉信號(pu)被解除斷言，盡管預(yù)充電很可能已經(jīng)被限于預(yù)充電電路的自調(diào)節(jié)行為。在感測線218a上預(yù)充電條件穩(wěn)定之后，定時控制電路212可以斷言存取的存儲器單元的字線。這使得顯現(xiàn)(develop)相對于感測線218a和參考感測線218b的差分偏置，其中差分偏置與從存儲器單元讀取的數(shù)據(jù)值對應(yīng)。在該差分偏置穩(wěn)定之后，定時控制電路212經(jīng)由評估信號將第二級感測放大器208耦接到第一級感測放大器202。第二級感測放大器中的交叉耦接的反相器242隨后根據(jù)從第一級感測放大器202接收到的差分偏置在一個方向或另一方向上翻轉(zhuǎn)。在第二級感測放大器208解析了位線上表示的數(shù)據(jù)狀態(tài)(并且因此解析了先前存儲在存儲器單元中的數(shù)據(jù)狀態(tài))之后，鎖存元件210 (例如，交叉耦接的NOR (異或)鎖存器)鎖存檢測到的數(shù)據(jù)狀態(tài)。在鎖存檢測到的數(shù)據(jù)狀態(tài)之后，使位線從感測放大器解耦并且可以執(zhí)行下一次讀取或?qū)懭氩僮?。圖2的預(yù)充電電路適用于供電電壓(Vdd)低于位線電壓(VbJ加上感測放大器的晶體管的閾值電壓(Vth)的情況(例如，VDD<VBL+VTH的情況)。對于高于VbJVth的供電電壓，圖3-4分別圖示了預(yù)充電電路300、400的附加實施例，其可以用于替換圖2的預(yù)充電電路204。再次，這些預(yù)充電電路300、400典型地用于使用高于VbJVth的供電電壓Vdd的情況。具體地，這些實施例包括沿電路的第一電流路徑304的下拉電流源302以及通過預(yù)充電電路的反饋路徑308遞送電流的上拉電流源306。通常，下拉電流源302大于上拉電流源306。在操作期間，當(dāng)通過第一電流路徑304的電流(Iqs)開始超過(Iref-IrefA)時，則預(yù)充電晶體管310的柵極上的電壓開始增加，直至最終到達(dá)VDD并且斷開預(yù)充電晶體管310，由此停止對感測放大器的第一級的預(yù)充電。將認(rèn)識到圖4僅示出了可以用于實現(xiàn)電流源的電路示意圖的一個示例，并且還可以使用其他的電路。盡管圖2示出了其中第一級提供差分輸出的示例，但是單端配置也落在本公開的范圍內(nèi)。例如，圖5示出了第一級感測放大器500的示例，其中僅使用第一輸出(例如，502b)。在該實施例中，第一輸出不是全擺幅的，但是對于一些應(yīng)用中的單端使用仍是足夠高的。簡單地未使用第二輸出(502a)。圖6不出了包括N個第一級感測放大器(602、604、…606)的另一實施例600。N個感測線(感測線I、…感測線N)分別將N個感測放大器耦接到N個存儲器元件(ME I、…、ME N)，其中每個存儲器元件可以包括單獨的存儲器單元或一列存儲器單元。偏置電路608向感測放大器以及預(yù)充電電路610提供偏置信號。預(yù)充電電路610被配置成對感測線預(yù)充電。在該示例中，每個第一級感測放大器在其輸出處提供感測輸出電壓和參考感測輸出電 壓。感測輸出電壓與從相應(yīng)的存儲器單元讀取的數(shù)據(jù)值對應(yīng)，而參考輸出電壓落在存儲器單元的預(yù)期數(shù)據(jù)狀態(tài)的電壓之間。感測放大器的第二級(未示出)耦接到每個第一級感測放大器并且接收感測輸出電壓信號和參考感測輸出電壓信號兩者以辨別從存儲器單元讀取的數(shù)據(jù)狀態(tài)。為了較之圖6的實施例節(jié)約面積和功率，圖7示出了另一實施例，其中每個第一級感測放大器可以共享公共參考輸出電壓(output_ref)，而非如圖6中所示的那樣提供其自身的參考輸出電壓。因此，在圖7中，第二級放大器(未示出)分別耦接到第一級放大器并且從各個第一級放大器接收感測輸出電壓。對于差分實施例，第二級放大器(未示出)所以均接收參考輸出電壓(output_ref)。單端實施例也是可能的,簡單地從output_#輸出。較之圖6的實施例，圖7的實施例可以提供縮減的性能，盡管處于較低成本點。圖8示出了又一實施例，其中感測放大器800與耦接到感測線的多電平存儲器元件802結(jié)合使用。在該實施例中，感測放大器800包括第一電流路徑804，其耦接到多電平存儲器元件802的感測線和位線。第一電流路徑804由第一電流源晶體管806、第一共源共柵晶體管808和第一電流鏡晶體管810構(gòu)成。為了幫助確定從多電平存儲器元件802感測到的數(shù)據(jù)狀態(tài)，感測放大器800包括第二電流路徑812、第三電流路徑814等，它們建立多個各自的參考電流(I_refl、…I_refN)。第二電流路徑812包括第二共源共柵晶體管816、第二電流源晶體管818和第二電流鏡晶體管820 ;第三電流路徑814包括第三共源共柵晶體管822、第三電流源晶體管824和第三電流鏡晶體管826 ;如此等等。每個第二放大器級可以將從多電平存儲器元件802感測到的電流與不同的參考電流比較以辨別存儲器元件802的一對相鄰的數(shù)據(jù)狀態(tài)。例如，考慮其中四個數(shù)據(jù)狀態(tài)中的每個與閃速存儲器單元正在供應(yīng)(或吸收)的不同電流對應(yīng)的閃速存儲器單元的示例。在該示例中，第一數(shù)據(jù)狀態(tài)(例如，00)可以對應(yīng)于小于第一參考電流的單元電流(1。611〈1_)，第二數(shù)據(jù)狀態(tài)(例如，01)可以對應(yīng)于第一參考電流和第二參考電流之間的單元電流(例如，Irefl<Icell<Iref2);第三數(shù)據(jù)狀態(tài)(例如，10)可以對應(yīng)于第二參考電流和第三參考電流之間的單元電流(例如，1%2〈1。611〈1%3)；并且第四數(shù)據(jù)狀態(tài)(例如，11)可以對應(yīng)于大于第四參考電流的單元電流(例如，Icell<Iref4)0圖9示出了利用根據(jù)一些實施例的感測放大器架構(gòu)的存儲器裝置900的示例。該存儲器裝置包括存儲器陣列902，其由布置成M行(例如，字)和N列(例如，位)的許多存儲器單元904構(gòu)成，其中各個存儲器單元104標(biāo)為( I。沿每個行，字線耦接到各個存儲器單元內(nèi)的各個存取晶體管柵極(未示出)。例如，在行I中，字線WLl耦接到存儲器單元Cw至C1,的各個存取晶體管柵極；在行2中，字線WL2耦接到存儲器單元Cp1至C2_N的各個存取晶體管柵極；如此等等。沿每個列，一對互補位線可以耦接到各個存儲器單元的互補存儲節(jié)點。例如，對于列1，互補位線BL1、BLr可以耦接到存儲器單元Cm至Csh的各個互補存儲節(jié)點；對于列2，互補位線BL2、BL2’可以耦接到存儲器單元CV2至CM_2的各個互補存儲節(jié)點；如此等等。感測放大器906耦接到各列，并且包括耦接到各個互補位線的感測線(例如，SLl)和參考感測線(例如，SLlO0每個感測放大器包括預(yù)充電電路908 (例如，圖2的預(yù)充電電路204)，第一放大器級910 (例如，圖2的第一放大器級202)、第二放大器級912 (例如，圖2的第二放大器級208)和鎖存器904 (例如，圖2的鎖存器210)。如圖所示，偏置電路916 (例如，圖2中的偏置電路206)向感測放大器提供電壓偏置。
圖10示出了另一存儲器裝置，其中每個存儲器單元包括單端位線，而非如圖9中所示的互補位線對。此外，在圖10中相鄰的存儲器單元列經(jīng)由列復(fù)用器共享感測放大器。由于每列單元利用單端位線，因此該存儲器裝置包括一個或多個參考單元或其他參考源(例如，帶隙電路或者某種其他參考電路)，其向給定感測放大器的參考感測線提供參考電位。將認(rèn)識到，根據(jù)實現(xiàn)方案，不止兩列可以共享感測放大器。圖11示出了其中感測放大器所有均共享參考單元或其他參考源的另一實施例。將認(rèn)識到，該實施例相對于圖9-10可以節(jié)約某些硬件。因此，圖11的共享參考單元/參考源相對于圖9-10的實施例可以減少成本和功率需求，但是也可以提供相對于這些實施例的略微縮減的性能。圖9-11的架構(gòu)的組合也被考慮為落在本公開的范圍內(nèi)。例如，盡管圖9示出了互補位線架構(gòu)(其中在存儲器單元列和感測放大器之間存在一對一的對應(yīng)關(guān)系)，但是在其他互補位線架構(gòu)中在列之間可以共享單個感測放大器，這略微類似于圖10或圖11。此外，盡管圖10示出了其中感測放大器存取多個列的單端位線架構(gòu)，但是其他單端位線架構(gòu)可以具有感測放大器和存儲器單元列之間的一對一的對應(yīng)關(guān)系，這略微類似于圖9。盡管針對一個或多個實現(xiàn)方案示出和描述了本公開，但是本領(lǐng)域其他技術(shù)人員基于對本說明書和附圖的閱讀和理解將想到等同的變更和修改。例如，盡管圖2示出了利用NMOS和PMOS器件的具體布置的實施例，但是在其他實現(xiàn)方案中NMOS和PMOS器件可以與相應(yīng)的偏置條件一起“翻轉(zhuǎn)”。此外，將認(rèn)識到，電流源和電流吸收器如上拉和下拉裝置那樣彼此是法律等同物，因為它們僅相對于彼此“翻轉(zhuǎn)”。所有這些實現(xiàn)方案被考慮為落在本發(fā)明的范圍內(nèi)。此外，將認(rèn)識到諸如“第一”和“第二”的標(biāo)識符并不意指任何類型的相對于其他元件的排序或放置；相反“第一”和“第二”以及其他相似的標(biāo)識符僅是一般的標(biāo)識符。此外，將認(rèn)識到，術(shù)語“耦接”包括直接和間接耦接。本公開包括所有這些修改和變更并且僅由所附權(quán)利要求的范圍限制。具體關(guān)于由上述部件(例如，元件和/或資源)執(zhí)行的各種功能，除非另外指出，否則用于描述這些部件的術(shù)語旨在對應(yīng)于執(zhí)行所描述的部件的指定功能的(例如，在功能上等同的)任何部件，盡管在結(jié)構(gòu)上并不等同于執(zhí)行在這里說明的本公開的示例性實現(xiàn)方案中的功能的所公開的結(jié)構(gòu)。此外，盡管可能僅針對若干種實現(xiàn)方案之一公開了本公開的特定特征，但是該特征可以與其他實現(xiàn)方案的一個或多個其他特征組合，這可能對于任何給定的或特定的應(yīng)用而言是期望的和有利的。此外，如本申請和所 附權(quán)利要求中使用的冠詞“一(a)”和“一個(an)”要被解釋為意味著“一個或多個”。此夕卜，就在詳細(xì)描述或權(quán)利要求中使用術(shù)語“包括(includes)”,具有(having)”、“具有(has)”、“帶有(with)”或其變體來說，這些術(shù)語旨在按照與術(shù)語“包括(comprising)”相似的方式是包含性的。
權(quán)利要求
1.一種用于從耦接到存儲器單元的感測線感測數(shù)據(jù)值的感測放大器，所述感測放大器包括 第一共源共柵晶體管，布置在第一電流路徑上并且耦接到所述感測線；以及預(yù)充電電路，包括附加共源共柵晶體管，所述附加共源共柵晶體管布置在與所述第一電流路徑并聯(lián)的附加電流路徑上，其中所述預(yù)充電電路被配置成建立所述感測線上的預(yù)充電條件。
2.根據(jù)權(quán)利要求I所述的感測放大器，其中所述感測放大器包括單端輸出并且進(jìn)一步包括 第一電流源晶體管，與所述第一共源共柵晶體管串聯(lián)并且被配置成沿所述第一電流路徑提供第一電流； 第一電流吸收晶體管，與所述第一共源共柵晶體管串聯(lián)； 其中所述第一共源共柵晶體管設(shè)置在所述第一電流路徑上的所述第一電流源晶體管和所述第一電流吸收晶體管之間。
3.根據(jù)權(quán)利要求I所述的感測放大器，其中所述感測放大器包括差分輸出并且進(jìn)一步包括 第二共源共柵晶體管，在第二電流路徑上并且耦接到參考感測線； 第一電流源晶體管和第二電流源晶體管，被配置成分別沿第一電流路徑和第二電流路徑提供第一電流和第二電流； 第一電流鏡晶體管和第二電流鏡晶體管，分別與第一共源共柵晶體管和第二共源共柵晶體管串聯(lián)布置并且分別布置在第一電流路徑和第二電流路徑上，其中各個第一共源共柵晶體管和第二共源共柵晶體管設(shè)置在各個第一電流源晶體管和第二電流源晶體管與各個第一電流鏡晶體管和第二電流鏡晶體管之間。
4.根據(jù)權(quán)利要求I所述的感測放大器，其中所述第一共源共柵晶體管和所述附加共源共柵晶體管具有大致相等的尺寸或者具有限定的比。
5.根據(jù)權(quán)利要求4所述的感測放大器，進(jìn)一步包括 偏置電路，配置成向所述第一共源共柵晶體管和所述附加共源共柵晶體管的各個柵極遞送偏置。
6.根據(jù)權(quán)利要求I所述的感測放大器，其中所述預(yù)充電電路進(jìn)一步包括 預(yù)充電裝置，連接到所述感測線；以及 反饋路徑，將所述感測線耦接到所述預(yù)充電裝置的控制端子。
7.根據(jù)權(quán)利要求6所述的存儲器裝置，進(jìn)一步包括 上拉電流元件，具有耦接到供電電壓的源極并且具有耦接到所述預(yù)充電裝置的所述控制端子的漏極； 其中所述反饋路徑包括開關(guān)元件。
8.根據(jù)權(quán)利要求7所述的感測放大器，其中所述開關(guān)元件包括傳輸門或晶體管中的至少一個。
9.根據(jù)權(quán)利要求3所述的感測放大器，進(jìn)一步包括第二級感測放大器，包括 一對交叉耦接的反相器，具有與其相關(guān)聯(lián)的一對互補存儲節(jié)點。
10.根據(jù)權(quán)利要求9所述的感測放大器，進(jìn)一步包括鎖存器，具有耦接到所述第二級感測放大器的一對互補存儲節(jié)點的輸入。
11.根據(jù)權(quán)利要求3所述的感測放大器，進(jìn)一步包括 第三電流源晶體管，被配置成沿第三電流路徑提供第三電流，其中所述第三電流路徑與第一電流路徑和第二電流路徑并聯(lián)； 第三共源共柵晶體管，與所述第三電流源晶體管串聯(lián)布置；以及 第三電流鏡晶體管，與所述第三共源共柵晶體管串聯(lián)布置，其中所述第三共源共柵晶體管布置在所述第三電流源晶體管和所述第三電流鏡晶體管之間。
12.根據(jù)權(quán)利要求11所述的感測放大器，進(jìn)一步包括 第一個第二級感測放大器，包括分別耦接到第一電流路徑和第二電流路徑的第一感測線和第一參考感測線；· 第二個第二級感測放大器，包括分別耦接到第一電流路徑和第三電流路徑的第二感測線和第二參考感測線。
13.根據(jù)權(quán)利要求11所述的感測放大器，其中所述感測放大器被配置成感測與耦接到所述感測放大器的存儲器元件的至少三個不同的數(shù)據(jù)狀態(tài)相關(guān)聯(lián)的至少三個信號電平。
14.一種存儲器裝置，包括 存儲器單元陣列，布置成許多個行和列； 多個位線，耦接到各個存儲器單元列并且被配置成提供與各個存儲器單元中存儲的各個數(shù)據(jù)狀態(tài)對應(yīng)的各個偏置； 多個感測放大器，分別耦接到各個存儲器單元列并且具有耦接到各個位線的各個感測線，其中各個感測放大器包括各個折疊共源共柵放大器；以及 多個預(yù)充電電路，分別與所述多個感測放大器相關(guān)聯(lián)，其中所述預(yù)充電電路包括與所述第一共源共柵晶體管并聯(lián)的第二電流路徑上布置的第二共源共柵晶體管。
15.根據(jù)權(quán)利要求14所述的存儲器裝置，其中所述第一共源共柵晶體管、第二共源共柵晶體管和第三共源共柵晶體管中的每個具有大致相等的尺寸或限定的比。
16.根據(jù)權(quán)利要求14所述的存儲器裝置，進(jìn)一步包括 單偏置電路，耦接到所述多個預(yù)充電電路并且配置成便于所述感測線通過其進(jìn)行預(yù)充電。
17.根據(jù)權(quán)利要求14所述的存儲器裝置，進(jìn)一步包括 多個參考感測線，耦接到各個感測放大器，其中至少兩個參考感測線耦接到共享的參考源或參考單元。
18.根據(jù)權(quán)利要求14所述的存儲器裝置，進(jìn)一步包括 多個參考感測線，耦接到各個感測放大器，其中所述多個參考感測線分別耦接到多個參考源，或者其中所述多個參考感測線分別耦接到多個參考單元。
19.一種用于從耦接到存儲器單元的感測線感測數(shù)據(jù)值的感測放大器，所述感測放大器包括 第一電流源晶體管和第二電流源晶體管，配置成分別沿第一電流路徑和第二電流路徑分別提供第一電流和第二電流，其中所述第一電流路徑耦接到所述感測線并且其中所述第二電流路徑耦接到參考感測線； 第一共源共柵晶體管和第二共源共柵晶體管，分別與所述第一電流鏡晶體管和第二電流鏡晶體管串聯(lián)布置并且被分別布置在第一電流路徑和第二電流路徑上； 第一電流鏡晶體管和第二電流鏡晶體管，分別與所述第一共源共柵晶體管和第二共源共柵晶體管串聯(lián)布置，并且分別布置在第一 電流路徑和第二電流路徑上，其中各個共源共柵晶體管設(shè)置在第一電流路徑和第二電流路徑上的各個電流源晶體管和各個電流鏡晶體管之間；以及 預(yù)充電電路，包括布置在第三電流路徑上的第三共源共柵晶體管，其中所述預(yù)充電電路被配置成在所述感測線上建立預(yù)充電條件。
20.根據(jù)權(quán)利要求19所述的感測放大器，其中第一共源共柵晶體管、第二共源共柵晶體管和第三共源共柵晶體管中的每個具有大致相等的尺寸。
21.根據(jù)權(quán)利要求20所述的感測放大器，進(jìn)一步包括 偏置電路，耦接到所述預(yù)充電電路并且耦接第一共源共柵晶體管、第二共源共柵晶體管和第三共源共柵晶體管； 其中第一共源共柵晶體管、第二共源共柵晶體管和第三共源共柵晶體管的各個柵極端子耦接到一起以從偏置電路接收偏置電壓。
22.根據(jù)權(quán)利要求21所述的感測放大器，其中所述預(yù)充電電路進(jìn)一步包括 預(yù)充電裝置，與所述第三電流路徑上的所述第三共源共柵晶體管串聯(lián)；以及 上拉電流元件，布置在與所述第三電流路徑并聯(lián)的第四電流路徑上，其中所述上拉電流元件具有耦接到供電電壓的漏極以及耦接到所述預(yù)充電裝置的控制端子的源極。
全文摘要
本發(fā)明涉及具有復(fù)制偏置方案的電流感測放大器。本公開的一些實施例涉及一種感測放大器架構(gòu)，其便于快速且準(zhǔn)確的讀取操作。該感測放大器架構(gòu)包括用于其第一感測放大器級的折疊共源共柵放大器以及用于建立感測放大器的感測線和參考感測線的預(yù)充電條件的預(yù)充電電路。預(yù)充電電路和折疊共源共柵放大器均包括一個或多個尺寸相同并且在其柵極上接收相同偏置電壓的共源共柵晶體管。該架構(gòu)以相對小的占地面積提供了快速且準(zhǔn)確的讀取操作，由此提供了成本和性能的良好調(diào)和。
文檔編號G11C7/06GK102800349SQ20121016155
公開日2012年11月28日 申請日期2012年5月23日 優(yōu)先權(quán)日2011年5月23日
發(fā)明者D.米勒, T.尼爾施爾 申請人:英飛凌科技股份有限公司