專利名稱：讀出電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種讀出電路，特別是涉及一種用于半導(dǎo)體存儲(chǔ)器電路的讀出電路。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器通常被認(rèn)為是數(shù)字集成電路中非常重要的組成部分，它們對(duì)于構(gòu)建基于微處理器的應(yīng)用系統(tǒng)發(fā)揮著至關(guān)重要的作用。近年來(lái)人們?cè)絹?lái)越多地將各種存儲(chǔ)器嵌入在處理其內(nèi)部，以便使處理器具有更高的集成度和更快的工作速度，因此存儲(chǔ)器陣列及其外圍電路的性能就在很大程度上決定了整個(gè)系統(tǒng)的工作狀況，包括速度、功耗等。在半導(dǎo)體存儲(chǔ)器的各種外圍器件中最為重要的就是讀出電路。由于讀出電路通常被用來(lái)在對(duì)存儲(chǔ)單元進(jìn)行讀操作時(shí)采樣位線上的微小信號(hào)變化并進(jìn)行放大，從而確定相應(yīng)存儲(chǔ)單元的存儲(chǔ)信息，因此讀出電路對(duì)于存儲(chǔ)器的存取時(shí)間有著決定性的影響。 圖I為現(xiàn)有技術(shù)中典型的讀出電路的電路示意圖。如圖I所示，該讀出電路包括電流鏡電路101、參考存儲(chǔ)單元102、譯碼控制電路103、傳輸電路104以及輸出電路105，其中鏡像電流鏡電路101包括PMOS管P1/P2，以提供電源，參考存儲(chǔ)單元102包括NMOS管NI以及1-4個(gè)柵極互連的NMOS管，NI柵極通過(guò)一反相器INVl接至NI源極，NI源極通過(guò)1_4個(gè)柵極互連的NMOS管與多個(gè)連接字線WL的參考存儲(chǔ)單元Cellj (j例如為4或8)相連，譯碼控制電路103—端連接傳輸電路104，另一端連接存儲(chǔ)單元Cell，其由三個(gè)源漏相接形成串聯(lián)的NMOS晶體管N2、N3以及N4組成，NMOS管N2-N4柵極分別連接控制信號(hào)YA、YB以及YC，這樣，當(dāng)訪問(wèn)存儲(chǔ)器單元Cell時(shí)，YA/YB/YC置高電平，NMOS管N2-N4接通，存儲(chǔ)單元信息可通過(guò)譯碼控制電路103及傳輸電路104形成于C點(diǎn)；傳輸電路104包括NMOS管N5及一反相器INV2，NMOS管N5漏極接P2漏極，柵極與源極之間接反相器INV2，并接至譯碼控制電路103 ;輸出電路105包括一比較器CMPl及一反相器INV3，比較器CMPl之正輸入端接P2漏極，負(fù)輸入端接一參考電壓Vref，輸出端接反相器INV3之輸入端，反相器INV3輸出存儲(chǔ)單元信息Soutb。圖2為現(xiàn)有技術(shù)中產(chǎn)生參考電壓的三種方式的電路示意圖。如圖2所示，現(xiàn)有技術(shù)中的參考電壓一般通過(guò)未經(jīng)控制的電阻分壓或帶隙電壓或使用二極管閾值來(lái)產(chǎn)生的，其存在電流大，需要一直消耗電能的缺點(diǎn)。另外，上述讀出電路還卻存在如下缺點(diǎn)由于參考存儲(chǔ)單元接鏡像電流鏡電路，因此，無(wú)論是否進(jìn)行讀寫存儲(chǔ)單元操作時(shí)，參考存儲(chǔ)單元上均有電流，則會(huì)一直消耗電能，造成不必要的浪費(fèi)。

發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的讀出電路存在的浪費(fèi)電能的問(wèn)題，本發(fā)明的主要目的在于提供一種讀出電路，其在讀出電路不進(jìn)行讀寫存儲(chǔ)單元操作時(shí)，使得參考存儲(chǔ)單元及參考電壓產(chǎn)生電路無(wú)電流，不消耗電流，節(jié)省了電能。為達(dá)上述及其它目的，本發(fā)明提出一種讀出電路，用于將存儲(chǔ)單元的信息放大輸出，包括參考存儲(chǔ)單元、譯碼控制電路、傳輸電路及輸出電路，另外，該讀出電路還包括可控電流鏡電路，該可控電流鏡電路與該參考存儲(chǔ)單元、該傳輸電路及該輸出電路連接，同時(shí)該可控電流鏡電路還連接一讀寫控制信號(hào)，以在該讀寫控制信號(hào)控制下，使得在不進(jìn)行讀操作時(shí)，該參考存儲(chǔ)單元上無(wú)電流。進(jìn)一步地，該可控電流鏡電路包括包括第一 PMOS管、第二 PMOS管、第三PMOS管以及第六NMOS管，該第一 PMOS管與該第二 PMOS管源極接電源電壓，柵極互連，該第一 PMOS管漏極接該第三PMOS管源極，該第三PMOS管柵極接該讀寫控制信號(hào)，漏極與該第一 PMOS管柵極互連后接該參考存儲(chǔ)單元，該第六NMOS管漏極接該第一 PMOS管之柵極，柵極接該讀寫控制信號(hào)，源極接地，該第二 PMOS管源極接電源電壓，漏極通過(guò)該傳輸電路、該譯碼控制電路接該存儲(chǔ)單元，同時(shí)該第二 PMOS管漏極還接至該輸出電路，以將該存儲(chǔ)單元的信息輸出至該輸出電路。進(jìn)一步地，該輸出電路包括比較器、參考電壓產(chǎn)生電路以及一反相器，該比較器的一輸入端接該第二 PMOS管漏極，另一輸入端接該參考電壓產(chǎn)生電路，輸出端通過(guò)該反相器緩沖將存儲(chǔ)單元的信息輸出，該參考電壓產(chǎn)生電路接該讀寫控制信號(hào)，以在該讀寫控制信 號(hào)的控制下，產(chǎn)生一參考電壓。進(jìn)一步地，該參考電壓產(chǎn)生電路在該讀寫控制信號(hào)控制下，在需要對(duì)該存儲(chǔ)單元進(jìn)行讀操作時(shí)，產(chǎn)生該參考電壓，在不需對(duì)該存儲(chǔ)單元進(jìn)行讀操作時(shí)，輸出為O。進(jìn)一步地，該參考電壓產(chǎn)生電路包括第四PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第四反相器以及兩電流源，該第四PMOS管源極接電源電壓，柵極接該讀寫控制信號(hào)，漏極接該第七NMOS管漏極，該第七NMOS管源極接一電流源，柵極與該第八NMOS管柵極互連，并通過(guò)該第四反相器與源極相連，該第九NMOS管柵極接該讀寫控制信號(hào)，漏極接該第七NMOS管柵極，源極接地，該第八NMOS管漏極接電源電壓，源極接另一電流源，并輸出該參考電壓，第八NMOS管NS的閾值電壓值低于第七NMOS管N7的閾值電壓，在不進(jìn)行讀操作時(shí)，該參考電壓產(chǎn)生電路受讀寫控制信號(hào)的控制而被關(guān)斷，從而不消耗電流。與現(xiàn)有技術(shù)相比，本發(fā)明一種讀出電路通過(guò)可控電流鏡電路在不進(jìn)行讀存儲(chǔ)單元時(shí)使得參考存儲(chǔ)單元上無(wú)電流，減少了電流的損耗，節(jié)省了電能，同時(shí)，本發(fā)明還通過(guò)一參考電壓產(chǎn)生電路在不進(jìn)行讀存儲(chǔ)單元時(shí)，輸出參考電壓為0，使得參考電壓產(chǎn)生電路在不進(jìn)行讀存儲(chǔ)單元時(shí)不消耗電流，進(jìn)一步節(jié)省了電能。


圖I為現(xiàn)有技術(shù)中典型的讀出電路的電路示意圖；圖2為現(xiàn)有技術(shù)中產(chǎn)生參考電壓的三種方式的電路示意圖；圖3為本發(fā)明一種讀出電路之較佳實(shí)施例的電路結(jié)構(gòu)圖。圖4為本發(fā)明之讀出電路的參考電壓產(chǎn)生電路306的電路示意圖；圖5為本發(fā)明之讀出電路的參考電壓產(chǎn)生電路的時(shí)序示意圖。
具體實(shí)施例方式以下通過(guò)特定的具體實(shí)例并結(jié)合

本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過(guò)其它不同的具體實(shí)例加以施行或應(yīng)用，本說(shuō)明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾與變更。圖3為本發(fā)明一種讀出電路之較佳實(shí)施例的電路結(jié)構(gòu)圖。如圖2所示，本法明之讀出電路包括可控電流鏡電路301、參考存儲(chǔ)單元302、譯碼控制電路303、傳輸電路304以及輸出電路305。其中參考存儲(chǔ)單元302、譯碼控制電路303及傳輸電路304與現(xiàn)有技術(shù)類似，在此不予贅述?？煽仉娏麋R電 路301，連接一讀寫控制信號(hào)SENb，以在該讀寫控制信號(hào)SENb的控制下，使得不進(jìn)行讀寫存儲(chǔ)單元操作時(shí)，參考存儲(chǔ)單元302上無(wú)電流?？煽仉娏麋R電路301包括第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3以及第六NMOS管N6，P1/P2源極接電源電壓Vdd，柵極互連，Pl漏極接P3源極，P3柵極接讀寫控制信號(hào)SENb，漏極與Pl柵極互連后接參考存儲(chǔ)單元302，NMOS管N6漏極接P1/P2之柵極，柵極接讀寫控制信號(hào)SENb，源極接地，P2源極接電源電壓Vdd，漏極通過(guò)傳輸電路304、譯碼控制電路303接存儲(chǔ)單元Cell,同時(shí)P2漏極還接至輸出電路305，以將存儲(chǔ)單元Cell的信息輸出至輸出電路305 ;輸出電路305包括一比較器CMPl及一反相器INV3，比較器CMPl之一輸入端接PMOS管P2的漏極，另一端接一參考電壓產(chǎn)生電路306,輸出端輸出至反相器INV3輸入端,反相器INV3輸出端輸出存儲(chǔ)單元的信息Soutb。請(qǐng)繼續(xù)參考圖3，當(dāng)SENb = “I”時(shí)，P3不通，左側(cè)參考存儲(chǔ)單元302的NI及以下電路沒有電源，而N3導(dǎo)通，則N3漏極節(jié)點(diǎn)A為低電平，從而左側(cè)NI及以下電路沒有電流，同時(shí)，P2飽和導(dǎo)通，P2漏極為高電平，從而比較器CMPl輸出為高，經(jīng)反相器INV3反相后為低電平，即Soutb = “O”。當(dāng)SENb = “O”時(shí)，P3導(dǎo)通，N3不通，PI, P2形成電流鏡電路，電源自P1、P3加到參考存儲(chǔ)單元的NI及以下電路，節(jié)點(diǎn)B產(chǎn)生電壓VB,當(dāng)B點(diǎn)電壓VB較低時(shí)，經(jīng)反相器INVl反相后為高，從而NI加速導(dǎo)通，使得節(jié)點(diǎn)B電壓VB上升，NI導(dǎo)通減弱，最終節(jié)點(diǎn)B電壓維持在一恒定值(該值和參考存儲(chǔ)單元Cellj存儲(chǔ)內(nèi)容相關(guān))，從而節(jié)點(diǎn)A電壓VA也因上述負(fù)反饋而穩(wěn)定在一定值，其電流恒定，存儲(chǔ)單元Cell的信息(電子多少)直接以電壓形式表現(xiàn)于節(jié)點(diǎn)C的電壓VC，VC和參考電壓產(chǎn)生電路306產(chǎn)生的參考電壓Vref相比較形成輸出，經(jīng)反相器INV3緩沖后輸出Soutb。圖4為本發(fā)明之讀出電路的參考電壓產(chǎn)生電路306的電路示意圖。如圖4所示，參考電壓產(chǎn)生電路306包括第四PMOS管P4、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第四反相器INV4以及電流源11/12，第八NMOS管N8的閾值電壓值低于第七NMOS管N7的閾值電壓。P4源極接電源電壓Vdd，柵極接讀寫控制信號(hào)SENb，漏極接第七NMOS管N7漏極，第七NMOS管N7源極接電流源II，柵極與第八NMOS管柵極互連，并通過(guò)第四反相器INV4與源極相連，第九NMOS管柵極接讀寫控制信號(hào)SENb，漏極接N7/N8柵極，源極接地，第八NMOS管漏極接電源電壓Vdd，源極接電流源12，并輸出參考電壓Vref。圖5為本發(fā)明之讀出電路的參考電壓產(chǎn)生電路的時(shí)序示意圖。請(qǐng)一并參考圖4，當(dāng)SENb = “O”時(shí)，需要作Cell讀出操作，此時(shí)P4導(dǎo)通，電源加至N7的漏極，N7源極恒流源產(chǎn)生一電壓Vs，Vs經(jīng)過(guò)INV4反相后得到一高電壓Vg，Vg控制N7加速導(dǎo)通，從而Vs上升，使得Vg又下降，如此負(fù)反饋使Vg穩(wěn)定于一定值，這樣NS獲得穩(wěn)定偏置，其源極恒流輸出一穩(wěn)定參考電壓Vref，由于第八NMOS管N8的閾值電壓值低于第七NMOS管N7的閾值電壓，從而保證Vref的值高于Vs的值。
當(dāng)SENb = “I”時(shí)，此時(shí)不讀存儲(chǔ)單元Cell，N9導(dǎo)通，P4不通，N7及以下電路沒有電源，Vg為低電壓，NS截止，從而參考電壓Vref為0，參考電壓產(chǎn)生電路不消耗電流。
可見，本發(fā)明一種讀出電路通過(guò)可控電流鏡電路在不進(jìn)行讀存儲(chǔ)單元時(shí)使得參考存儲(chǔ)單元上無(wú)電流，減少了電流的損耗，節(jié)省了電能，同時(shí)，本發(fā)明還通過(guò)一參考電壓產(chǎn)生電路在不進(jìn)行讀存儲(chǔ)單元時(shí)，輸出參考電壓為0，使得參考電壓產(chǎn)生電路在不進(jìn)行讀存儲(chǔ)單元時(shí)不消耗電流，進(jìn)一步節(jié)省了電能。
上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾與改變。因此， 本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
1.一種讀出電路，用于將存儲(chǔ)單元的信息放大輸出，包括參考存儲(chǔ)單元、譯碼控制電路、傳輸電路及輸出電路，其特征在于該讀出電路還包括可控電流鏡電路，該輸出電路還包括參考電壓產(chǎn)生電路，該可控電流鏡電路與該參考存儲(chǔ)單元、該傳輸電路及該輸出電路連接，同時(shí)該可控電流鏡電路還連接一讀寫控制信號(hào)，以在該讀寫控制信號(hào)控制下，使得在不進(jìn)行讀操作時(shí)，該參考存儲(chǔ)單元上無(wú)電流，該參考電壓產(chǎn)生電路在該讀寫控制信號(hào)控制下，在需要對(duì)該存儲(chǔ)單元進(jìn)行讀操作時(shí)，產(chǎn)生參考電壓，在不需對(duì)該存儲(chǔ)單元進(jìn)行讀操作時(shí)，輸出為O。
2.如權(quán)利要求I所述的讀出電路，其特征在于該可控電流鏡電路包括包括第一PMOS管、第二 PMOS管、第三PMOS管以及第六NMOS管，該第一 PMOS管與該第二 PMOS管源極接電源電壓，柵極互連，該第一 PMOS管漏極接該第三PMOS管源極，該第三PMOS管柵極接該讀寫控制信號(hào)，漏極與該第一 PMOS管柵極互連后接該參考存儲(chǔ)單元,該第六NMOS管漏極接該第一 PMOS管之柵極，柵極接該讀寫控制信號(hào)，源極接地，該第二 PMOS管源極接電源電壓，漏極通過(guò)該傳輸電路、該譯碼控制電路接該存儲(chǔ)單元，同時(shí)該第二 PMOS管漏極還接至該輸出電路，以將該存儲(chǔ)單元的信息輸出至該輸出電路。
3.如權(quán)利要求I所述的讀出電路，其特征在于該參考電壓產(chǎn)生電路包括第四PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第四反相器以及兩電流源，該第四PMOS管源極接電源電壓，柵極接該讀寫控制信號(hào)，漏極接該第七NMOS管漏極，該第七NMOS管源極接一電流源，柵極與該第八NMOS管柵極互連，并通過(guò)該第四反相器與源極相連，該第九NMOS管柵極接該讀寫控制信號(hào)，漏極接該第七NMOS管柵極，源極接地，該第八NMOS管漏極接電源電壓，源極接另一電流源，并輸出該參考電壓，該第八NMOS管的閾值電壓值低于該第七NMOS管的閾值電壓。
4.如權(quán)利要求I所述的讀出電路，其特征在于該輸出電路包括比較器、參考電壓產(chǎn)生電路以及一反相器，該比較器的一輸入端接該第二 PMOS管漏極，另一輸入端接該參考電壓產(chǎn)生電路，輸出端通過(guò)該反相器緩沖將存儲(chǔ)單元的信息輸出。
全文摘要
本發(fā)明公開了一種讀出電路，用于將存儲(chǔ)單元的信息放大輸出，包括可控電流鏡電路、參考存儲(chǔ)單元、譯碼控制電路、傳輸電路及輸出電路，該可控電流鏡電路與該參考存儲(chǔ)單元、該傳輸電路及該輸出電路連接，同時(shí)該可控電流鏡電路還連接一讀寫控制信號(hào)，以在該讀寫控制信號(hào)控制下，使得在不進(jìn)行讀操作時(shí)，該參考存儲(chǔ)單元上無(wú)電流，本發(fā)明通過(guò)一可控電流鏡電路使得在不進(jìn)行讀存儲(chǔ)單元時(shí)參考存儲(chǔ)單元上無(wú)電流，減少了電流的損耗，節(jié)省了電能，同時(shí)，本發(fā)明的參考電壓產(chǎn)生電路在不進(jìn)行讀存儲(chǔ)單元操作時(shí)不消耗電流，進(jìn)一步節(jié)省了電能。
文檔編號(hào)G11C7/06GK102930891SQ201210414688
公開日2013年2月13日 申請(qǐng)日期2012年10月25日 優(yōu)先權(quán)日2012年10月25日
發(fā)明者楊光軍 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司