專利名稱：具有中繼器件的存儲(chǔ)器元件的制作方法
具有中繼器件的存儲(chǔ)器元件
本申請(qǐng)要求2011年11月23日提交的美國(guó)專利申請(qǐng)N0.13/304，226的優(yōu)先權(quán)，其通過(guò)引用整體合并到此。技術(shù)領(lǐng)域背景技術(shù)
集成電路常常包括易失性存儲(chǔ)器元件。典型的易失性存儲(chǔ)器元件是基于交叉耦合的反相器(鎖存器)。易失性存儲(chǔ)器元件僅僅當(dāng)集成電路通電時(shí)保持?jǐn)?shù)據(jù)。在電力缺失的情況下，易失性存儲(chǔ)器元件里的數(shù)據(jù)丟失。例如，靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(SRAM)芯片包括SRAM單元，其為一種類型的易失性存儲(chǔ)器元件。易失性存儲(chǔ)器元件也用于可編程邏輯器件集成電路中。
易失性存儲(chǔ)器元件面臨稱為軟錯(cuò)誤翻轉(zhuǎn)的現(xiàn)象。軟錯(cuò)誤翻轉(zhuǎn)事件由宇宙射線和嵌入集成電路及其封裝中的放射性雜質(zhì)所引起。宇宙射線與放射性雜質(zhì)產(chǎn)生高能原子粒子，例如中子和alpha粒子。存儲(chǔ)器元件包括晶體管和其他部件，它們形成自圖形化的硅襯底。當(dāng)原子粒子撞擊存儲(chǔ)器元件里的硅時(shí)，產(chǎn)生電子-空穴對(duì)。電子-空穴對(duì)生產(chǎn)導(dǎo)電路徑，其會(huì)引起存儲(chǔ)器元件內(nèi)的已充電節(jié)點(diǎn)放電，并且引起存儲(chǔ)器元件狀態(tài)翻轉(zhuǎn)。例如，如果“I”被存儲(chǔ)于存儲(chǔ)器元件內(nèi)，軟錯(cuò)誤翻轉(zhuǎn)事件可能引起“ I ”變?yōu)椤癘”。
集成電路中的翻轉(zhuǎn)事件使存儲(chǔ)于存儲(chǔ)器元件內(nèi)的數(shù)據(jù)損毀，并且會(huì)對(duì)系統(tǒng)性能有嚴(yán)重影響。在一些系統(tǒng)應(yīng)用中，例如電信設(shè)備的遠(yuǎn)程安裝，修復(fù)故障設(shè)備是極端繁重的。除非集成電路對(duì)軟錯(cuò)誤翻轉(zhuǎn)事件展示出良好的免疫性，否則它們將不適合于這些類型的應(yīng)用。發(fā)明內(nèi)容
提供了一種具有存儲(chǔ)器單元的集成電路。集成電路可以包括可操作以控制存儲(chǔ)器單元陣列的控制電路?？刂齐娐房梢园ㄒ韵码娐?，例如尋址電路、數(shù)據(jù)寄存器電路、寫驅(qū)動(dòng)電路、讀感測(cè)電路以及其他控制電路。
集成電路可以包括第一部分與第二部分，所述第一部分具有用納米機(jī)電(NEM)中繼技術(shù)形成的器件，所述第二部分具有用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)形成的器件。NEM器件可以被形成在CMOS器件的頂部并且可以通過(guò)電介質(zhì)堆疊里的通孔耦合到CMOS電路，所述電介質(zhì)堆疊插入在NEM器件與CMOS電路之間。存儲(chǔ)器電路的至少一部分可以被形成在第一上部分中，而非存儲(chǔ)器相關(guān)的電路(例如邏輯電路和其他處理電路)可以被形成在第二下部分中。集成電路的第一部分與第二部分中的電路可以接收各自的電源水平。
在本發(fā)明一個(gè)合適的實(shí)施例中，存儲(chǔ)器單元可以包括第一與第二非易失性中繼開(kāi)關(guān)，它們串聯(lián)耦合在一對(duì)電源線之間。第一與第二中繼開(kāi)關(guān)可以連接在中間節(jié)點(diǎn)處，在該中間節(jié)點(diǎn)上鎖存單比特?cái)?shù)據(jù)。第一與第二非易失性中繼開(kāi)關(guān)可以各自包括柵極端子與襯底端子，并且即使柵極-襯底電壓為低，也可以保持其狀態(tài)。柵極電壓與襯底電壓可以用控制電路分開(kāi)控制，以加載“I”與“O”進(jìn)存儲(chǔ)器單元中。以此方式配置的存儲(chǔ)器單元可以展現(xiàn)出非易失性行為、軟錯(cuò)誤翻轉(zhuǎn)免疫性以及零待機(jī)電流。
在本發(fā)明另一個(gè)合適的實(shí)施例中，存儲(chǔ)器單元可以包括交叉耦合的第一與第二反相電路。第一反相電路可以包括至少一個(gè)中繼開(kāi)關(guān)，其與第二中繼開(kāi)關(guān)或η溝道晶體管串聯(lián)耦合在第一對(duì)電源線之間，而第二反相電路可以包括兩個(gè)CMOS晶體管，它們串聯(lián)耦合在第二對(duì)電源線之間。第一反相電路可以具有用作存儲(chǔ)器單元的第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)的輸出，而第二反相電路可以具有用作存儲(chǔ)器單元的第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)的輸出。至少一個(gè)訪問(wèn)晶體管可以耦合在數(shù)據(jù)線和第一與第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)中的至少一個(gè)之間。訪問(wèn)晶體管可以用于從存儲(chǔ)器單元中讀取數(shù)據(jù)并且將數(shù)據(jù)寫入存儲(chǔ)器單元中。以此方式配置的存儲(chǔ)器單元可以展現(xiàn)出軟錯(cuò)誤翻轉(zhuǎn)免疫性和減小的功耗。
本發(fā)明的其他特征、其本質(zhì)與各種優(yōu)點(diǎn)從附圖與以下的詳述中將會(huì)更顯而易見(jiàn)。


圖1是根據(jù)本發(fā)明實(shí)施例的說(shuō)明性存儲(chǔ)器陣列電路的圖示。
圖2是根據(jù)本發(fā)明實(shí)施例的集成電路橫斷面?zhèn)纫晥D，所述集成電路具有用互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)與納米機(jī)電(NEM)中繼技術(shù)形成的電路。
圖3是根據(jù)本發(fā)明實(shí)施例的非易失性中繼開(kāi)關(guān)的圖示。
圖4是根據(jù)本發(fā)明實(shí)施例的圖3的中繼開(kāi)關(guān)的狀態(tài)圖。
圖5是根據(jù)本發(fā)明實(shí)施例的說(shuō)明性存儲(chǔ)器單元的電路圖，所述存儲(chǔ)器單元用與圖3和圖4相關(guān)所示類型的中繼開(kāi)關(guān)形成。
圖6是根據(jù)本發(fā)明實(shí)施例的說(shuō)明性電壓偏置值的表格，所述電壓偏置值用于操作圖3的中繼開(kāi)關(guān)。
圖7是根據(jù)本發(fā)明實(shí)施例的易失性中繼開(kāi)關(guān)的圖示。
圖8是根據(jù)本發(fā)明實(shí)施例的梁位移對(duì)柵極-襯底電壓的曲線圖，其圖解說(shuō)明圖7的中繼開(kāi)關(guān)的操作。
圖9是根據(jù)本發(fā)明實(shí)施例的說(shuō)明性存儲(chǔ)器單元的電路圖，所述存儲(chǔ)器單元用與圖7和圖8相關(guān)所示類型的中繼開(kāi)關(guān)形成。
圖10是根據(jù)本發(fā)明實(shí)施例的時(shí)序圖，其示出圖9的存儲(chǔ)器單元如何對(duì)軟錯(cuò)誤翻轉(zhuǎn)免疫。
圖11是根據(jù)本發(fā)明實(shí)施例的說(shuō)明性存儲(chǔ)器單元的電路圖，所述存儲(chǔ)器單元用與圖7和圖8相關(guān)所示類型的至少一個(gè)中繼開(kāi)關(guān)形成。
具體實(shí)施方式
本發(fā)明實(shí)施例涉及對(duì)軟錯(cuò)誤翻轉(zhuǎn)事件有抵抗性的集成電路存儲(chǔ)器元件。存儲(chǔ)器元件可以被用于使用存儲(chǔ)器的任何合適的集成電路。這些集成電路可以是存儲(chǔ)器芯片、具有存儲(chǔ)器陣列的數(shù)字信號(hào)處理電路、微處理器、具有存儲(chǔ)器陣列的專用集成電路、可編程集成電路(例如可編程邏輯器件集成電路，其中存儲(chǔ)器元件被用于配置存儲(chǔ)器)或任何其他合適的集成電路。
在集成電路例如存儲(chǔ)器芯片或需要存儲(chǔ)器以存儲(chǔ)處理數(shù)據(jù)的其他電路上，存儲(chǔ)器元件可以是易失性存儲(chǔ)器元件(例如，隨機(jī)訪問(wèn)存儲(chǔ)器單元，例如靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器單元)、非易失性存儲(chǔ)器元件(例如，中繼器件、熔絲、反熔絲、電可編程只讀存儲(chǔ)器元件等)或其他類型的存儲(chǔ)器元件。在可編程集成電路的背景下，存儲(chǔ)器元件可以被用于存儲(chǔ)配置數(shù)據(jù)，因此在該情況下有時(shí)可以稱為配置存儲(chǔ)器單元。
圖1示出可以包括存儲(chǔ)器單元18的陣列的集成電路。任何合適的存儲(chǔ)器陣列架構(gòu)可以被用于存儲(chǔ)器單元18。圖1示出一種合適的布置。雖然在圖1的說(shuō)明性陣列里僅有三行與三列存儲(chǔ)器單元18，但是通常在存儲(chǔ)器陣列17中可以有數(shù)百或數(shù)千行與列。陣列17可以是給定的器件10上的數(shù)個(gè)陣列中的一個(gè)，可以是較大陣列的一部分的子陣列，或者可以是任何其他合適的一組存儲(chǔ)器單元18。
每個(gè)存儲(chǔ)器元件可以在對(duì)應(yīng)的輸出路徑19上提供對(duì)應(yīng)的輸出信號(hào)OUT。在配置存儲(chǔ)器陣列里，每個(gè)信號(hào)OUT是靜態(tài)輸出控制信號(hào)，其可以通過(guò)對(duì)應(yīng)的路徑26傳遞并且可以被用于配置對(duì)應(yīng)的晶體管(例如晶體管24)或相關(guān)聯(lián)的可編程邏輯電路里的其他電路元件。
集成電路10可以具有用于供應(yīng)信號(hào)到存儲(chǔ)器陣列17的控制電路12?？刂齐娐?2可以接收電源電壓、數(shù)據(jù)，以及使用引腳14接收來(lái)自外部源的其他信號(hào)，使用諸如路徑16的路徑接收來(lái)自內(nèi)部源的其他信號(hào)?？刂齐娐?2可以包括如下電路，例如尋址電路、數(shù)據(jù)寄存器電路、寫電路、讀電路等?？刂齐娐?2可以使用由引腳14供應(yīng)的電源電壓來(lái)在諸如路徑20與22的路徑上產(chǎn)生期望的時(shí)變信號(hào)和固定信號(hào)。
供應(yīng)到存儲(chǔ)器元件18的信號(hào)有時(shí)可以共同稱為控制信號(hào)。在特定的背景下，這些信號(hào)里的一些可以被稱為電源信號(hào)、清零信號(hào)、數(shù)據(jù)信號(hào)、地址信號(hào)等。這些不同的信號(hào)類型不是互相排斥的。例如，陣列17的清零信號(hào)可以用作一種類型的控制(地址)信號(hào)，其可以被用于對(duì)陣列17進(jìn)行清零。該清零信號(hào)通過(guò)對(duì)單元18中的類似反相器的電路供電，也可以用作電源信號(hào)。同樣，因?yàn)榍辶悴僮饔脕?lái)將邏輯零置于存儲(chǔ)器單元18里，所以清零信號(hào)也可以用作一種類型的數(shù)據(jù)信號(hào)。
通常，可以有任何合適數(shù)目的與路徑20和22關(guān)聯(lián)的導(dǎo)線。例如，陣列17的每一行可以具有關(guān)聯(lián)的地址線(例如，真值地址線與補(bǔ)值地址線)和在相應(yīng)一條路徑20 (作為示例)中的關(guān)聯(lián)的讀/寫使能線。陣列17的每一列可以具有相應(yīng)的路徑22，所述路徑22包括數(shù)據(jù)線。術(shù)語(yǔ)“行”與“列”僅僅代表引用存儲(chǔ)器陣列17里的各組特定單元18的一種方式，有時(shí)可以交換使用。如果期望，線路的其他模式可以用在路徑20與22中。例如，可以使用不同數(shù)量的電源信號(hào)、數(shù)據(jù)信號(hào)以及地址信號(hào)。
清零信號(hào)可以經(jīng)由公共清零線同時(shí)路由到陣列17里的所有單元。清零線可以垂直取向，以使每個(gè)路徑22里有清零線的一個(gè)分支，或者可以水平取向，以使每個(gè)路徑20里有清零線的一個(gè)分支。清零線不是必須的。
也可以以該類型的全局方式分配電源。例如，正電源電壓Vcc可以使用共享的水平或垂直導(dǎo)體的模式并行地供應(yīng)到每個(gè)單元18。地電壓Vss可以同樣使用共享的水平或垂直線路的模式并行地供應(yīng)到單元18。控制線(例如地址線和數(shù)據(jù)線)通常彼此正交(例如，地址線是垂直的而數(shù)據(jù)線是水平的，或者反之亦然)。
可以經(jīng)由正電源線提供正電源電壓Vcc。可以經(jīng)由地電源線提供地電壓Vss。任何合適的值可以用于正電源電壓Vcc和地電壓Vss。例如，正電源電壓Vcc可以是1.2伏，1.1伏，1.0伏，0.9伏，小于0.9伏，或任何其他合適的電壓。地電壓Vss可以是零伏(作為一個(gè)示例)。在通常的布置中，電源電壓Vcc可以是1.0伏，Vss可以是零伏，地址信號(hào)、數(shù)據(jù)信號(hào)和清零信號(hào)的信號(hào)電平的范圍可以從零伏(當(dāng)?shù)碗娖綍r(shí))到1.0伏(當(dāng)高電平時(shí))。也可以使用如下布置，其中Vcc根據(jù)時(shí)間變化，其中Vss小于零伏，和其中控制信號(hào)被過(guò)驅(qū)動(dòng)(即，其中控制信號(hào)具有大于Vcc-Vss的信號(hào)強(qiáng)度)。
圖2是集成電路10的橫截面?zhèn)纫晥D，所述集成電路10具有形成在第二類型的電路10-2頂部上的第一類型的電路10-1。如圖2所示，電路10-1可以包括機(jī)械電路，例如納米機(jī)電(NEM)中繼電路32，而電路10-2可以包括互補(bǔ)金屬氧化物半導(dǎo)體電路30和關(guān)聯(lián)的電介質(zhì)堆疊50。
例如，CMOS電路30可以包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)(例如形成在半導(dǎo)體襯底40里的η溝道金屬氧化物半導(dǎo)體(NMOS)晶體管和ρ溝道金屬氧化物半導(dǎo)體(PMOS))、結(jié)構(gòu)(例如用于將一個(gè)晶體管與襯底40里的另一個(gè)晶體管分離的淺槽隔離(STI)結(jié)構(gòu))、多晶硅電阻以及可以用CMOS技術(shù)形成的其他類型的電子器件。電介質(zhì)堆疊50可以被形成在襯底40的表面上。電介質(zhì)堆疊50可以包括二氧化硅層或在其內(nèi)形成導(dǎo)電結(jié)構(gòu)的其他電介質(zhì)層。電介質(zhì)堆疊50可以包括金屬互連層(有時(shí)稱為金屬層或金屬路由層)和通孔層52。
導(dǎo)電路由線(有時(shí)稱為金屬互連路徑)可以形成在金屬路由層里。通孔層52可以包括垂直導(dǎo)電結(jié)構(gòu)(例如，導(dǎo)電通孔，例如鎢通孔、銅通孔、鋁通孔或其他金屬通孔)，其被配置為連接在每個(gè)導(dǎo)電通孔的相對(duì)端處形成的導(dǎo)電路由線。最靠近襯底40的金屬路由層可以稱為第一金屬路由層Ml。相繼的金屬路由層按順序可以包括金屬路由層M2，M3，...，Mtop,其中金屬路由層M2取罪近層M1，金屬路由層Mtop尚層Ml取遠(yuǎn)(即金屬路由層Ml代表電介質(zhì)堆疊的底層，而金屬路由層Mtop代表電介質(zhì)堆疊的頂層)。電介質(zhì)堆疊50可以被配置為交替布置，其中每一對(duì)相鄰的金屬路由層被通孔層52隔開(kāi)。
電路32可以包括NEM中繼開(kāi)關(guān)(例如中繼開(kāi)關(guān)60)、非易失性器件和可以用NEM制造技術(shù)形成的其他類型的機(jī)電器件。中繼開(kāi)關(guān)60可以是靜電致動(dòng)的機(jī)械開(kāi)關(guān)，其狀態(tài)取決于施加在其端子處的電壓水平。開(kāi)關(guān)60可以例如包括在電介質(zhì)層74 (有時(shí)稱為體電介質(zhì)材料)的表面上形成的第一和第二源漏端子68。導(dǎo)電橋構(gòu)件66 (有時(shí)可以稱為金屬通道)可以具有在第一源漏端子上延伸的第一突出部分66-1和在第二源漏端子上延伸的第二突出部分66-2。橋構(gòu)件66可以由柵構(gòu)件62 (例如，多晶娃柵結(jié)構(gòu)或金屬柵結(jié)構(gòu))支撐。橋構(gòu)件66和柵構(gòu)件62可以由電介質(zhì)材料64隔離開(kāi)。柵構(gòu)件62可以用作梁,其懸浮在位于關(guān)聯(lián)的第一和第二源漏區(qū)域68之間的溝道區(qū)域上方。柵構(gòu)件62可以通過(guò)位于溝道區(qū)域外的錨定結(jié)構(gòu)(未不出)附著到電介質(zhì)74?？梢栽跂艠?gòu)件62下的電介質(zhì)74的表面內(nèi)形成導(dǎo)電體電極70。
可以通過(guò)施加適當(dāng)?shù)碾妷旱綎艠O62與體端70來(lái)控制中繼開(kāi)關(guān)60的狀態(tài)。作為示例，如果開(kāi)關(guān)60的柵極端子與體端子之間的電壓差大于預(yù)定的電壓閾值水平，則開(kāi)關(guān)60可以被置于開(kāi)啟狀態(tài)(即，可以降低梁62，通過(guò)使突出部分66-1和66-2與第一和第二源漏端子68接觸，以此來(lái)連接源漏端子)。如果開(kāi)關(guān)60的柵極端子與體端子之間的電壓差小于預(yù)定的電壓閾值水平，則開(kāi)關(guān)60可以被置于關(guān)閉狀態(tài)(S卩，可以升高梁62，以使第一與第二源漏端子68不與部分66-1和66-2接觸)。當(dāng)開(kāi)關(guān)60被置于關(guān)閉狀態(tài)時(shí)，橋構(gòu)件66與源漏結(jié)構(gòu)68可以被空氣隔開(kāi)(作為示例)。
在本發(fā)明一個(gè)合適的布置里，存儲(chǔ)器陣列17、存儲(chǔ)器尋址電路、存儲(chǔ)器數(shù)據(jù)寄存器電路、存儲(chǔ)器寫驅(qū)動(dòng)電路、存儲(chǔ)器讀電路以及其他外圍存儲(chǔ)器控制電路可以被形成在部分10-1里，而可配置邏輯電路(例如傳輸晶體管24)、無(wú)源集成電路部件(例如，集成電路電阻器、電容器和電感器)、數(shù)字與模擬處理單元以及其他非存儲(chǔ)器相關(guān)的電路可以被形成在部分10-2里(例如，部分10-1可以被形成在部分10-2的頂部上)。
考慮圖2的示例，其中在上部分10-1的中繼開(kāi)關(guān)60形成配置存儲(chǔ)器單元18的一部分。開(kāi)關(guān)60的第一源漏區(qū)域68可以用作輸出19，在其上提供靜態(tài)控制信號(hào)OUT (例如，參看圖1)。靜態(tài)控制信號(hào)OUT可以被饋送到在下部分10-2中形成的對(duì)應(yīng)的傳輸晶體管24。如圖2所示，傳輸晶體管24包括在襯底40中形成的源漏區(qū)域46、在位于源漏區(qū)域46之間的通道區(qū)域上形成的柵極42、在柵極42與關(guān)聯(lián)的溝道區(qū)域之間插入的柵絕緣層44。
上部分10-1里的開(kāi)關(guān)60可以通過(guò)路徑26耦合到對(duì)應(yīng)的傳輸晶體管24。如圖2所示，開(kāi)關(guān)60的第一源漏端子68可以通過(guò)如下部件耦合到晶體管24:形成在電介質(zhì)層74里的通孔69、形成在金屬層Ml-Mtop里的金屬柱(stub) 56、連接金屬柱56的金屬通孔58以及連接金屬路由層Ml里的金屬柱56到柵極42的金屬通孔58’。該示例僅僅是說(shuō)明性的并且無(wú)意限制本發(fā)明的范圍。如果期望，可以以此方式進(jìn)行部分10-1與10-2里的電路之間的其他電連接。例如，形成在部分10-2里的處理電路30可以被配置為通過(guò)電介質(zhì)堆疊50經(jīng)由路徑35發(fā)送控制信號(hào)Vctr到部分10_1里的電路34 (例如，從而控制機(jī)械中繼存儲(chǔ)器元件)。
直接在部分10-2中的其他CMOS電路上形成部分10_1中的存儲(chǔ)器電路，這可以顯著地節(jié)約有價(jià)值的集成電路面積(real estate),因?yàn)榇鎯?chǔ)器電路不再需要被形成在與邏輯和其他處理電路相同的平面上。在本發(fā)明的另一個(gè)合適的布置中，電路10-1可以包括電源和控制電路34，其可操作以提供第一正電源電壓Vccl到NEM中繼電路32并且提供第二正電源電壓Vcc2到CMOS電路30?？梢杂肗EM器件形成電路34。使用該布置提供的電源域隔離可以允許在部分10-1里操作的存儲(chǔ)器電路被過(guò)驅(qū)動(dòng)，以便增加性能，同時(shí)降低在部分10-2里操作的電路的功率消耗。例如，電源與控制電路34可以提供1.2伏用于給上部分10-1里的存儲(chǔ)器電路供電，以及提供0.85伏用于給下部分10-2里的電路30供電。
圖3是第一類型的中繼開(kāi)關(guān)60-1的原理圖。如圖3所示，中繼開(kāi)關(guān)60-1可以具有源漏端子SDl與SD2，柵極端子G以及體(或襯底)端子B。中繼開(kāi)關(guān)60-1可以展示非易失性行為，在其中即使其柵極端子和體端子沒(méi)有被供應(yīng)任何電源，開(kāi)關(guān)60-1的狀態(tài)仍然被保持。
圖4是狀態(tài)圖，其描述非易失性中繼開(kāi)關(guān)60-1的操作。如果開(kāi)關(guān)60-1處于關(guān)閉狀態(tài)80 (B卩，SDl與SD2被斷開(kāi)的狀態(tài))，則可以通過(guò)偏置端子G與B，以使端子G與B之間的電壓差(VeB)超過(guò)預(yù)定的拉入(pull-1n)電壓閾值Vpi，以此來(lái)開(kāi)啟開(kāi)關(guān)60-1。如果開(kāi)關(guān)60-1在開(kāi)啟狀態(tài)82 (B卩，SDl與SD2通過(guò)橋構(gòu)件66在電氣上與機(jī)械上連接的狀態(tài))，則可以通過(guò)偏置端子G與B，以使VeB小于預(yù)定的拉出(pull-out)電壓閾值VP0，以此來(lái)關(guān)閉開(kāi)關(guān)60-2。開(kāi)關(guān)60-1可以保持在關(guān)閉狀態(tài)80，直到滿足拉入標(biāo)準(zhǔn)(無(wú)論VeB是否小于^一。類似的，開(kāi)關(guān)60-2可以保持在開(kāi)啟狀態(tài)82，直到滿足拉出條件(無(wú)論VeB是否大于VPI)。閾值Vpi可以具有正值，而Vra可以具有負(fù) 值(作為示例)。
例如，考慮器件10通電并且開(kāi)關(guān)60-1初始處于關(guān)閉狀態(tài)的情形。控制電路可以用于偏置開(kāi)關(guān)60-1，以使VeB超過(guò)VPI，從而將開(kāi)關(guān)60-1置于開(kāi)啟狀態(tài)。接著可以將器件10斷電。在器件10再次通電之后，開(kāi)關(guān)60-1可以保持在開(kāi)啟狀態(tài)。考慮另一種情景，其中器件10通電并且開(kāi)關(guān)60-1初始處于開(kāi)啟狀態(tài)。控制電路可以用于偏置開(kāi)關(guān)60-1，以使VeB小于VPQ，從而將開(kāi)關(guān)60-1置于關(guān)閉狀態(tài)。接著可以將器件10斷電。在將器件10再次通電之后，開(kāi)關(guān)60-1可以保持在關(guān)閉狀態(tài)。具有這種操作特性的中繼開(kāi)關(guān)60-1可以用于形成非易失性存儲(chǔ)器元件。
圖5是示例性非易失性存儲(chǔ)器單元18的電路圖。如圖15所示，中繼開(kāi)關(guān)90與92可以通過(guò)它們的源漏端子串聯(lián)耦合在正電源線84 (例如，在其上提供正電源電壓Vcc I的電源線)與地電源線86 (例如，在其上提供地電源電壓Vss的地線)之間。開(kāi)關(guān)90與92可以是與圖3和圖4相關(guān)描述類型的非易失性中繼開(kāi)關(guān)。開(kāi)關(guān)90的狀態(tài)可以由電壓Vei與Vbi的相對(duì)幅度控制，而開(kāi)關(guān)92的狀態(tài)可以由電壓Ve2與Vb2的相對(duì)幅度控制。與圖2相關(guān)描述的電路34可以用于控制存儲(chǔ)器單元18里的開(kāi)關(guān)90與92的這些電壓。開(kāi)關(guān)90與92可以串聯(lián)連接在中間節(jié)點(diǎn)，在該中間節(jié)點(diǎn)上提供靜態(tài)輸出控制信號(hào)OUT。
圖5的單元18可以是非易失性存儲(chǔ)器單元(S卩，保持其狀態(tài)而無(wú)論器件10是否被供電的存儲(chǔ)器單元)。例如，考慮器件10通電并且給定的單元18初始存儲(chǔ)“I”(B卩，信號(hào)OUT是高電平)的情形?？刂齐娐房梢杂糜陉P(guān)閉開(kāi)關(guān)90并且開(kāi)啟開(kāi)關(guān)92，以將“O”寫入給定的單兀中。接著可以將器件10斷電。在將器件10再次上電之后，給定的單兀將保持存儲(chǔ)“O”(即，開(kāi)關(guān)90與92將保持其狀態(tài)，即便它們沒(méi)有被供應(yīng)任何電壓)?？紤]另一種情景，其中器件10通電并且給定的單元初始存儲(chǔ)“O”(即，信號(hào)OUT是低電平)。控制電路可以用于開(kāi)啟開(kāi)關(guān)90并且關(guān)閉開(kāi)關(guān)92，以將“I”寫入給定的單元中。在器件10的正常操作期間，柵極-襯底電壓VeB1與VeB2可以等于零伏。即使VeB1小于Vpi并且VeB2大于Vro，給定的單元也將保持存儲(chǔ)“ I”(即，只要沒(méi)有滿足拉入/拉出條件，開(kāi)關(guān)90與92就將保持其狀態(tài))。
該類型的存儲(chǔ)器單元18也可以展示軟錯(cuò)誤翻轉(zhuǎn)免疫性，因?yàn)楦吣苡钪嫔渚€撞擊中間輸出節(jié)點(diǎn)不影響柵極端子與襯底端子。即使alpha粒子即將撞擊柵極端子與襯底端子中的一個(gè)，該事件也很不可能能夠驅(qū)動(dòng)\B，使得滿足拉入條件或拉出條件，從而翻轉(zhuǎn)單元18里的開(kāi)關(guān)90與92中的一個(gè)的狀態(tài)。
圖6是用于操作圖5的存儲(chǔ)器單元18的說(shuō)明性的電壓偏置值的表格。為了將“I”寫入單元中，Vgi與Vbi可以分別被驅(qū)動(dòng)到1.0伏和-1.0伏，以開(kāi)啟上拉中繼開(kāi)關(guān)90，而Ve2與Vb2可以分別被驅(qū)動(dòng)到-1.0伏與1.0伏，以關(guān)閉下拉中繼開(kāi)關(guān)92。在本示例中，Vpi等于1.5伏而Vra等于-1.5伏。開(kāi)關(guān)90保持閉合，直到滿足拉出要求(S卩，直到VeB小于Vro)。類似的，開(kāi)關(guān)92將保持打開(kāi)，直到滿足拉入閾值(即，直到VeB大于VPI)。
為了將“O”寫入單元中，Vgi與Vbi可以分別被驅(qū)動(dòng)到-1.0伏與1.0伏，以關(guān)閉上拉中繼開(kāi)關(guān)90 (VeB小于\0)，而Ve2與Vb2可以分別被驅(qū)動(dòng)到1.0伏與-1.0伏，以開(kāi)啟下拉中繼開(kāi)關(guān)92(VeB大于VPI)。開(kāi)關(guān)90將保持打開(kāi)，直到滿足拉入要求(即，直到VeB大于VPI)，而開(kāi)關(guān)92將保持閉合，直到滿足拉出閾值(即，直到VeB小于Vro)。通常，單元18的狀態(tài)可以保持不變，直到滿足加載“I”或加載“O”條件。例如，Ve1、VB1、Ve2和Vb2可以在單元18的正常操作期間接地(即，Ve1、VB1, Vg2和Vb2被驅(qū)動(dòng)到零伏，并且單元18保持其當(dāng)前狀態(tài))。
圖7是第二類型的中繼開(kāi)關(guān)60-2的原理圖。如圖7所示，中繼開(kāi)關(guān)60-2可以具有源漏端子SDl與SD2、柵極端子G以及體(或襯底)端子B。中繼開(kāi)關(guān)60-2可以展示易失性行為，在其中如果其柵極端子與體端子沒(méi)有被供應(yīng)電源，則開(kāi)關(guān)60-2的狀態(tài)丟失。開(kāi)關(guān)60-2的柵構(gòu)件朝著源漏導(dǎo)體彎曲的量被定義為梁位移X。
圖8是梁位移對(duì)柵極-襯底電壓VeB的圖示。如圖8所示，當(dāng)VeB小于拉出閾值Vpo時(shí)，梁位移是最小的(即，當(dāng)\Β小于Vra時(shí)，開(kāi)關(guān)60-2將被關(guān)閉)。當(dāng)VeB大于拉入閾值Vp1時(shí)，梁位移被最大化(即，當(dāng)\B大于Vpi時(shí)，開(kāi)關(guān)60-2將被開(kāi)啟)。開(kāi)關(guān)60-2可以展示遲滯行為，在其中開(kāi)啟/關(guān)閉電壓轉(zhuǎn)變是不同的(例如，開(kāi)啟/關(guān)閉轉(zhuǎn)變要求取決于當(dāng)前開(kāi)關(guān)60-2的狀態(tài))。
例如，考慮開(kāi)關(guān)60-2初始處于關(guān)閉狀態(tài)的情形。如果VeB逐漸增加，梁位移X將增力口。當(dāng)\Β超過(guò)Vp1時(shí)，開(kāi)關(guān)60-2將被置于開(kāi)啟狀態(tài)(參看轉(zhuǎn)變100)。如果接著VeB逐漸降低，則即使Vra降到低于Vpi (只要VeB仍然大于Vro)，開(kāi)關(guān)60-2也將保持在開(kāi)啟狀態(tài)。一旦Vgb被降低到低于Vro，開(kāi)關(guān)60-2將被關(guān)閉(參看轉(zhuǎn)變102)。在該示例中，Vpi大于Vra。圖8僅僅是說(shuō)明性的并且無(wú)意限制本發(fā)明的范圍。如果期望，Vpi可以等于Vro或小于Vro。
圖9是根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器單元18的電路圖，所述存儲(chǔ)器單元18包括CMOS晶體管和NEM中繼開(kāi)關(guān)。如圖9所示，單元18可以包括第一與第二交叉耦合的反相電路INVl與INV2。反相電路INVl可以包括中繼開(kāi)關(guān)112與114，其串聯(lián)耦合在第一正電源線108 (例如，在其上提供正電源電壓Vccl的電源線)與第一地線110 (例如，在其上提供地電源電壓Vssl的電源線)之間。開(kāi)關(guān)112與114可以是與圖7與圖8相關(guān)描述類型的易失性中繼開(kāi)關(guān)60-2。開(kāi)關(guān)112的襯底端子可以耦合到電源線108，而開(kāi)關(guān)110的襯底端子可以耦合到電源線100。
反相電路INV2可以包括ρ溝道上拉晶體管I3U (例如，P溝道金屬氧化物半導(dǎo)體器件)和η溝道下拉晶體管ro (例如，η溝道金屬氧化物半導(dǎo)體器件)，它們串聯(lián)耦合在第二正電源線104 (例如，在其上提供正電源電壓Vcc2的電源線)與第二地線106 (例如，在其上提供地電源電壓Vss2的電源線)之間。在該示例中，與中繼開(kāi)關(guān)112和114關(guān)聯(lián)的Vccl/Vssl在幅值上可以等于或不同于與CMOS晶體管I3U和H)關(guān)聯(lián)的Vcc2/Vss2 (即，用分離電源線給中繼器件和CMOS器件供電)。
反相電路INVl和INV2可以各自具有輸入和輸出。INVl的輸出可以耦合到INV2的輸入并且可以用作存儲(chǔ)器單元18的第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)nOUT。INV2的輸出可以耦合到INVl的輸入并且可以用作存儲(chǔ)器單元18的第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)OUT。以此方式交叉耦合的反相電路INVl和INV2可以用作鎖存器，以分別在數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)nOUT和OUT處存儲(chǔ)單個(gè)數(shù)據(jù)位的真值和補(bǔ)值版本。例如，單元18可以用于存儲(chǔ)“O”(即，節(jié)點(diǎn)OUT是低電平而節(jié)點(diǎn)nOUT是高電平)或可以用于存儲(chǔ)“I”(即，節(jié)點(diǎn)OUT是高電平而節(jié)點(diǎn)nOUT是低電平)。因此，單元18的這個(gè)交叉耦合部分有時(shí)可以稱為雙穩(wěn)態(tài)存儲(chǔ)器元件。第一訪問(wèn)晶體管(例如晶體管ACl)可以耦合在數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)nOUT和第一數(shù)據(jù)線(例如，在其上提供真值位線信號(hào)BL的數(shù)據(jù)線)之間。第二訪問(wèn)晶體管(例如晶體管AC2)可以耦合在數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)OUT和第二數(shù)據(jù)線(例如，在其上提供補(bǔ)值位線信號(hào)nBL的數(shù)據(jù)線)之間。可以用對(duì)應(yīng)的字線信號(hào)WL來(lái)控制晶體管ACl和AC2的柵極。訪問(wèn)晶體管可以用于從存儲(chǔ)器單元18里讀出數(shù)據(jù)以及將數(shù)據(jù)寫入存儲(chǔ)器單元18里(例如，通過(guò)使WL有效并且偏置位線信號(hào)到適當(dāng)?shù)碾妷核?。字線信號(hào)WL有時(shí)可以稱為地址信號(hào)，而晶體管ACl與AC2有時(shí)可以稱為地址晶體管。
圖9的單元18里的中繼開(kāi)關(guān)112和114可以被形成在上器件部分10_1中(例如， 參看圖2)，而晶體管PU、PD、ACl和AC2被形成在下器件部分10_2中。中繼反相電路INV 的輸入和輸出可以通過(guò)電介質(zhì)堆疊50里的通孔路徑26向下耦合到晶體管ACl和CMOS反 相器電路INV2。
因?yàn)橹欣^器件的機(jī)械開(kāi)關(guān)延遲的持續(xù)時(shí)間趨向于比單元處于高能宇宙射線引起 的干擾下的時(shí)間量長(zhǎng)得多，所以與圖9相關(guān)描述類型的存儲(chǔ)器單元18展示軟錯(cuò)誤翻轉(zhuǎn)免疫 性。例如，考慮單元18存儲(chǔ)“O”并且沖擊alpha粒子在時(shí)間t0撞擊輸出節(jié)點(diǎn)OUT (例如， 參看圖10的時(shí)序圖)。該事件會(huì)導(dǎo)致在節(jié)點(diǎn)OUT注入電流Iiw 的脈沖(例如，電流脈沖 峰值是0.5 μ A)并且會(huì)引起節(jié)點(diǎn)OUT處的電壓(Votit)朝著1.2伏的正電源電壓(作為示例) 升高。Vtot的這個(gè)臨時(shí)升高會(huì)引起開(kāi)啟開(kāi)關(guān)114并且關(guān)閉開(kāi)關(guān)112。然而，因?yàn)殚_(kāi)關(guān)112和 114的柵構(gòu)件拉入或拉出所花的時(shí)間量(例如，時(shí)間t0到t2)是納秒量級(jí)的，而注入的噪聲 電流的持續(xù)時(shí)間(例如，時(shí)間t0到tl)是皮秒量級(jí)的，所以節(jié)點(diǎn)nOUT將在tl保持高電平。 在時(shí)間tl以后，晶體管ro開(kāi)啟并且將用作將Vott放電回到地(即，單元18保持其存儲(chǔ)的值 “O，，)。
圖11根據(jù)本發(fā)明實(shí)施例示出存儲(chǔ)器單元18的另一個(gè)合適的布置。如圖11所示， 單元18可以包括第一與第二交叉耦合的反相電路INVl與INV2。反相電路INVl可以包括 中繼開(kāi)關(guān)112與η溝道晶體管ΗΗ，它們串聯(lián)耦合在第一正電源線108與公共地線107 (例 如，在其上提供地電壓Vss的電源線)之間。開(kāi)關(guān)112可以是與圖7和圖8相關(guān)描述類型的 中繼開(kāi)關(guān)60-2。開(kāi)關(guān)112的襯底端子可以耦合到電源線108。
反相電路INV2可以包括P溝道晶體管PU與η溝道晶體管TO2，它們串聯(lián)耦合在 第二正電源線104與公共地線107之間。在該示例中，與INVl關(guān)聯(lián)的Vccl在幅值上可以 等于或不同于與INV2關(guān)聯(lián)的Vcc2，但Vss可以提供到INVl與INV2兩者。如果期望，INVl 與INV2可以從各自的地電源線接收不同的地電壓信號(hào)。
反相電路INVl與INV2可以各自具有輸入與輸出。INVl的輸出可以耦合到INV2 的輸入并且可以用作存儲(chǔ)器單元18的第一數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)nOUT。INV2的輸出可以耦合到 INVl的輸入并且可以用作存儲(chǔ)器單元18的第二數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)OUT。第一訪問(wèn)晶體管ACl可 以耦合在數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)nOUT與第一數(shù)據(jù)線之間，而第二訪問(wèn)晶體管AC2可以耦合在數(shù)據(jù)存 儲(chǔ)節(jié)點(diǎn)OUT與第二數(shù)據(jù)線之間。可以用對(duì)應(yīng)的字線信號(hào)WL來(lái)控制晶體管ACl與AC2的柵 極。訪問(wèn)晶體管可以用于從存儲(chǔ)器單元18里讀取數(shù)據(jù)以及將數(shù)據(jù)寫入存儲(chǔ)器單元18里。
可以將圖11的單元18里的中繼開(kāi)關(guān)112形成在上器件部分10_2里(例如，參看 圖1)，而用標(biāo)準(zhǔn)CMOS制造技術(shù)將晶體管ro1、H)2、PU、ACl以及AC2形成在下器件部分10-2 里。中繼開(kāi)關(guān)112可以通過(guò)電介質(zhì)堆疊50里的通孔路徑26向下耦合到晶體管ACUPDl和 CMOS反相器電路INV2。
與圖11相關(guān)描述類型的存儲(chǔ)器單元18也可以用于展示軟錯(cuò)誤翻轉(zhuǎn)免疫性。例 如，考慮單元18正存儲(chǔ)“O”并且沖擊alpha粒子撞擊輸出節(jié)點(diǎn)OUT (如箭頭200所示)。這 將導(dǎo)致Votit升高到高電平并開(kāi)啟晶體管Η)1。因?yàn)橹欣^器件的機(jī)械切換與CMOS晶體管的電 氣切換相比相對(duì)慢，所以開(kāi)關(guān)112在Vot為高電平期間保持開(kāi)啟。當(dāng)開(kāi)關(guān)112與晶體管roi 均開(kāi)啟時(shí)，因?yàn)殚_(kāi)關(guān)112的導(dǎo)通電阻顯著低于晶體管roi的導(dǎo)通電阻(即，中繼器件的機(jī)械 電導(dǎo)顯著高于CMOS晶體管的電氣電導(dǎo))，所&V_T將保持相對(duì)高電平(例如，大于Vccl的50%)。結(jié)果是，當(dāng)粒子200的影響消散時(shí)，節(jié)點(diǎn)nOUT上的高電壓使晶體管PD2能夠?qū)⒐?jié)點(diǎn) OUT放電回到地電壓。
考慮另一種情景，其中單元18正存儲(chǔ)“I”并且沖擊alpha粒子200撞擊輸出節(jié)點(diǎn) 0UT，從而引起Vtot降低并且關(guān)閉晶體管roi。因?yàn)殚_(kāi)關(guān)112的機(jī)械切換慢，所以開(kāi)關(guān)112在 Vout為低電平期間保持關(guān)閉。當(dāng)開(kāi)關(guān)112與晶體管PDl均關(guān)閉時(shí)，節(jié)點(diǎn)nOUT將是懸浮的，并 且因此OUT將保持低電平。結(jié)果是，當(dāng)粒子200的影響消散時(shí)，節(jié)點(diǎn)nOUT上的低電壓使晶 體管PU將OUT充電回到Vcc2。
圖9和圖11的存儲(chǔ)器單元配置僅僅是說(shuō)明性的并且無(wú)意限制本發(fā)明的范圍。如果 期望，中繼開(kāi)關(guān)可以用在以下器件中:具有少于六個(gè)開(kāi)關(guān)器件或多于六個(gè)開(kāi)關(guān)器件的存儲(chǔ) 器單元，多端口存儲(chǔ)器單元，具有讀緩沖器電路的存儲(chǔ)器單元，具有多于兩個(gè)交叉耦合的反 相電路的存儲(chǔ)器單元以及其他類型的存儲(chǔ)器元件。因?yàn)镹EM中繼器件相對(duì)于CMOS晶體管 展示出顯著更小的柵漏漏電流，所以包括中繼器件的存儲(chǔ)器單元也會(huì)展示出減小的功耗。
附加實(shí)施例:
附加實(shí)施例1.一種集成電路，其包含:形成在襯底里的電路；以及在所述電路頂 部上的機(jī)械中繼存儲(chǔ)器電路。
附加實(shí)施例2.根據(jù)附加實(shí)施例1所述的集成電路，還包含:電介質(zhì)堆疊，其插入在 所述電路與所述機(jī)械中繼存儲(chǔ)器電路之間。
附加實(shí)施例3.根據(jù)附加實(shí)施例2所述的集成電路，其中所述電介質(zhì)堆疊包含多個(gè)金屬路由層與通孔層。
附加實(shí)施例4.根據(jù)附加實(shí)施例1所述的集成電路，其中所述電路包含互補(bǔ)金屬氧 化物半導(dǎo)體電路。
附加實(shí)施例5.根據(jù)附加實(shí)施例1所述的集成電路，其中所述電路可操作以產(chǎn)生用 于所述機(jī)械中繼存儲(chǔ)器電路的控制信號(hào)。
附加實(shí)施例6.根據(jù)附加實(shí)施例5所述的集成電路，其中所述機(jī)械中繼存儲(chǔ)器電路 中的至少一個(gè)包括一對(duì)機(jī)械中繼開(kāi)關(guān)，該對(duì)機(jī)械中繼開(kāi)關(guān)串聯(lián)稱合在一對(duì)具有不同電壓水 平的電源線之間。
附加實(shí)施例7.根據(jù)附加實(shí)施例6所述的集成電路，其中該對(duì)機(jī)械中繼開(kāi)關(guān)包含一 對(duì)非易失性機(jī)械中繼開(kāi)關(guān)。
附加實(shí)施例8.根據(jù)附加實(shí)施例5所述的集成電路，其中所述機(jī)械中繼存儲(chǔ)器電路 包括至少一個(gè)機(jī)械中繼開(kāi)關(guān)，并且其中所述電路包括反相器，所述反相器耦合到所述至少 一個(gè)機(jī)械中繼開(kāi)關(guān)以形成雙穩(wěn)態(tài)存儲(chǔ)器元件。
附加實(shí)施例9.根據(jù)附加實(shí)施例8所述的集成電路，其中所述至少一個(gè)機(jī)械中繼開(kāi) 關(guān)包含易失性機(jī)械中繼開(kāi)關(guān)。
附加實(shí)施例10.根據(jù)附加實(shí)施例1所述的集成電路，其中所述集成電路包含可編 程集成電路，所述可編程集成電路可操作以從用戶接收配置數(shù)據(jù)，并且其中所述機(jī)械中繼 存儲(chǔ)器電路可操作以存儲(chǔ)所述配置數(shù)據(jù)。
附加實(shí)施例11.一種存儲(chǔ)器元件，其包含:第一反相電路，其至少具有串聯(lián)耦合的 η溝道晶體管與P溝道晶體管；以及第二反相電路，其具有至少一個(gè)機(jī)械中繼開(kāi)關(guān)。
附加實(shí)施例12.根據(jù)附加實(shí)施例11所述的存儲(chǔ)器元件，其中所述第一反相電路與所述第二反相電路是交叉耦合在一起的。
附加實(shí)施例13.根據(jù)附加實(shí)施例11所述的存儲(chǔ)器元件，其中所述第二反相電路還 包括與所述至少一個(gè)機(jī)械中繼開(kāi)關(guān)串聯(lián)耦合的電路。
附加實(shí)施例14.根據(jù)附加實(shí)施例13所述的存儲(chǔ)器元件，其中所述電路包含機(jī)械中繼開(kāi)關(guān)。
附加實(shí)施例15.根據(jù)附加實(shí)施例13所述的存儲(chǔ)器元件，其中所述電路包含金屬氧 化物半導(dǎo)體晶體管。
附加實(shí)施例16.根據(jù)附加實(shí)施例15所述的存儲(chǔ)器元件，其中所述電路包含η溝道晶體管。
附加實(shí)施例17.根據(jù)附加實(shí)施例16所述的存儲(chǔ)器元件，還包含:數(shù)據(jù)線；以及至 少一個(gè)訪問(wèn)晶體管，其耦合在所述數(shù)據(jù)線與所述第一反相電路之間。
附加實(shí)施例18.—種存儲(chǔ)器元件，其包含:第一反相電路，其具有耦合到第一電源 線的P溝道晶體管，所述第一電源線可操作以供應(yīng)第一電源電壓；以及第二反相電路，其具 有耦合到第二電源線的至少一個(gè)機(jī)械中繼開(kāi)關(guān)，所述第二電源線不同于所述第一電源線并 且可操作以供應(yīng)不同于所述第一電源電壓的第二電源電壓。
附加實(shí)施例19.根據(jù)附加實(shí)施例18所述的存儲(chǔ)器元件，其中所述第一反相電路與 所述第二反相電路是交叉耦合在一起的。
附加實(shí)施例20.根據(jù)附加實(shí)施例18所述的存儲(chǔ)器元件，還包含:第三電源線；以 及第一 η溝道晶體管，其與所述P溝道晶體管串聯(lián)耦合在所述第一電源線與所述第三電源 線之間。
附加實(shí)施例21.根據(jù)附加實(shí)施例20所述的存儲(chǔ)器元件，其中所述第二反相電路還 包括第二 η溝道晶體管，所述第二 η溝道晶體管與所述至少一個(gè)機(jī)械中繼開(kāi)關(guān)串聯(lián)耦合在 所述第二電源線與所述第三電源線之間。
附加實(shí)施例22.根據(jù)附加實(shí)施例20所述的存儲(chǔ)器元件，還包含第四電源線，其中 所述第二反相電路還包括附加的機(jī)械中繼開(kāi)關(guān)，所述附加的機(jī)械中繼開(kāi)關(guān)與所述至少一個(gè) 機(jī)械中繼開(kāi)關(guān)串聯(lián)耦合在所述第二電源線與所述第四電源線之間，并且其中所述第三電源 線與所述第四電源線可操作以供應(yīng)不同的電源電壓。
附加實(shí)施例23.—種可編程集成電路，其包含:雙穩(wěn)態(tài)存儲(chǔ)器元件，其包括至少一 個(gè)η溝道晶體管與至少一個(gè)機(jī)械中繼開(kāi)關(guān)，其中所述雙穩(wěn)態(tài)存儲(chǔ)器元件具有輸出，在所述 輸出上提供靜態(tài)控制信號(hào)。
附加實(shí)施例24.根據(jù)附加實(shí)施例23所述的可編程集成電路，還包含:傳輸晶體管， 其具有可操作以接收所述靜態(tài)控制信號(hào)的柵極，其中所述傳輸晶體管形成所述可編程集成 電路上的可編程邏輯電路的一部分。
附加實(shí)施例25.根據(jù)附加實(shí)施例23所述的可編程集成電路，其中所述雙穩(wěn)態(tài)存儲(chǔ) 器元件還包含:Ρ溝道晶體管，其與所述至少一個(gè)η溝道晶體管串聯(lián)耦合；以及附加的機(jī)械 中繼開(kāi)關(guān)，其與所述至少一個(gè)機(jī)械中繼開(kāi)關(guān)串聯(lián)耦合。
附加實(shí)施例26.根據(jù)附加實(shí)施例23所述的可編程集成電路，還包含:襯底；電介 質(zhì)層；以及至少一個(gè)金屬路由層，其插入在所述襯底與所述電介質(zhì)層之間，其中所述η溝道 晶體管被形成在所述襯底里，并且其中所述機(jī)械中繼開(kāi)關(guān)被形成在所述電介質(zhì)層里。
以上所述僅僅是說(shuō)明本發(fā)明的原理，本領(lǐng)域技術(shù)人員在不背離本發(fā)明的范圍與精 神下可以進(jìn)行各種修改。上述實(shí)施例可以單個(gè)實(shí)現(xiàn)或以任何組合方式實(shí)現(xiàn)。
權(quán)利要求
1.一種集成電路，其包含: 形成在襯底里的電路；以及 在所述電路頂部上的機(jī)械中繼存儲(chǔ)器電路。
2.根據(jù)權(quán)利要求1所述的集成電路,還包含: 電介質(zhì)堆疊，其插入在所述電路與所述機(jī)械中繼存儲(chǔ)器電路之間。
3.根據(jù)權(quán)利要求2所述的集成電路，其中所述電介質(zhì)堆疊包含多個(gè)金屬路由層與通孔層。
4.根據(jù)權(quán)利要求1所述的集成電路，其中所述電路包含互補(bǔ)金屬氧化物半導(dǎo)體電路。
5.根據(jù)權(quán)利要求1所述的集成電路，其中所述電路可操作以產(chǎn)生用于所述機(jī)械中繼存儲(chǔ)器電路的控制信號(hào)。
6.根據(jù)權(quán)利要求5所述的集成電路，其中所述機(jī)械中繼存儲(chǔ)器電路中的至少一個(gè)包括一對(duì)機(jī)械中繼開(kāi)關(guān)，該對(duì)機(jī)械中繼開(kāi)關(guān)串聯(lián)耦合在一對(duì)具有不同電壓水平的電源線之間。
7.根據(jù)權(quán)利要求6所述的集成電路，其中該對(duì)機(jī)械中繼開(kāi)關(guān)包含一對(duì)非易失性機(jī)械中繼開(kāi)關(guān)。
8.根據(jù)權(quán)利要求5所述的集成電路，其中所述機(jī)械中繼存儲(chǔ)器電路包括至少一個(gè)機(jī)械中繼開(kāi)關(guān)，并且其中所述電路包括反相器，所述反相器耦合到所述至少一個(gè)機(jī)械中繼開(kāi)關(guān)以形成雙穩(wěn)態(tài)存儲(chǔ)器元件。
9.根據(jù)權(quán)利要求8所述的集成電路，其中所述至少一個(gè)機(jī)械中繼開(kāi)關(guān)包含易失性機(jī)械中繼開(kāi)關(guān)。
10.根據(jù)權(quán)利要求1所述的集成電路，其中所述集成電路包含可編程集成電路，所述可編程集成電路可操作以從用戶接收配置數(shù)據(jù)，并且其中所述機(jī)械中繼存儲(chǔ)器電路可操作以存儲(chǔ)所述配置數(shù)據(jù)。
11.一種存儲(chǔ)器元件，其包含: 第一反相電路，其至少具有串聯(lián)耦合的η溝道晶體管與P溝道晶體管；以及 第二反相電路，其具有至少一個(gè)機(jī)械中繼開(kāi)關(guān)。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器元件，其中所述第一反相電路與所述第二反相電路是交叉耦合在一起的。
13.根據(jù)權(quán)利要求11所述的存儲(chǔ)器元件，其中所述第二反相電路還包括與所述至少一個(gè)機(jī)械中繼開(kāi)關(guān)串聯(lián)耦合的電路。`
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器元件，其中所述電路包含機(jī)械中繼開(kāi)關(guān)。
15.根據(jù)權(quán)利要求13所述的存儲(chǔ)器元件，其中所述電路包含金屬氧化物半導(dǎo)體晶體管。
16.根據(jù)權(quán)利要求15所述的存儲(chǔ)器元件，其中所述電路包含η溝道晶體管。
17.根據(jù)權(quán)利要求16所述的存儲(chǔ)器元件，還包含: 數(shù)據(jù)線；以及 至少一個(gè)訪問(wèn)晶體管，其耦合在所述數(shù)據(jù)線與所述第一反相電路之間。
18.—種存儲(chǔ)器兀件,其包含: 第一反相電路，其具有耦合到第一電源線的P溝道晶體管，所述第一電源線可操作以供應(yīng)第一電源電壓；以及第二反相電路，其具有耦合到第二電源線的至少一個(gè)機(jī)械中繼開(kāi)關(guān)，所述第二電源線不同于所述第一電源線并且可操作以供應(yīng)不同于所述第一電源電壓的第二電源電壓。
19.根據(jù)權(quán)利要求18所述的存儲(chǔ)器元件，其中所述第一反相電路與所述第二反相電路是交叉耦合在一起的。
20.根據(jù)權(quán)利要求18所述的存儲(chǔ)器元件，還包含: 第三電源線；以及 第一 η溝道晶體管，其與所述P溝道晶體管串聯(lián)耦合在所述第一電源線與所述第三電源線之間。
21.根據(jù)權(quán)利要求20所述的存儲(chǔ)器元件，其中所述第二反相電路還包括第二η溝道晶體管，所述第二η溝道晶體管與所述至少一個(gè)機(jī)械中繼開(kāi)關(guān)串聯(lián)耦合在所述第二電源線與所述第三電源線之間。
22.根據(jù)權(quán)利 要求20所述的存儲(chǔ)器元件，還包含第四電源線，其中所述第二反相電路還包括附加的機(jī)械中繼開(kāi)關(guān)，所述附加的機(jī)械中繼開(kāi)關(guān)與所述至少一個(gè)機(jī)械中繼開(kāi)關(guān)串聯(lián)耦合在所述第二電源線與所述第四電源線之間，并且其中所述第三電源線與所述第四電源線可操作以供應(yīng)不同的電源電壓。
23.—種可編程集成電路，其包含: 雙穩(wěn)態(tài)存儲(chǔ)器元件，其包括至少一個(gè)η溝道晶體管與至少一個(gè)機(jī)械中繼開(kāi)關(guān)，其中所述雙穩(wěn)態(tài)存儲(chǔ)器元件具有輸出，在所述輸出上提供靜態(tài)控制信號(hào)。
24.根據(jù)權(quán)利要求23所述的可編程集成電路，還包含: 傳輸晶體管，其具有可操作以接收所述靜態(tài)控制信號(hào)的柵極，其中所述傳輸晶體管形成所述可編程集成電路上的可編程邏輯電路的一部分。
25.根據(jù)權(quán)利要求23所述的可編程集成電路，其中所述雙穩(wěn)態(tài)存儲(chǔ)器元件還包含: P溝道晶體管，其與所述至少一個(gè)η溝道晶體管串聯(lián)耦合；以及 附加的機(jī)械中繼開(kāi)關(guān)，其與所述至少一個(gè)機(jī)械中繼開(kāi)關(guān)串聯(lián)耦合。
26.根據(jù)權(quán)利要求23所述的可編程集成電路，還包含: 襯底； 電介質(zhì)層；以及 至少一個(gè)金屬路由層，其插入在所述襯底與所述電介質(zhì)層之間，其中所述η溝道晶體管被形成在所述襯底里，并且其中所述機(jī)械中繼開(kāi)關(guān)被形成在所述電介質(zhì)層里。
全文摘要
本發(fā)明涉及具有中繼器件的存儲(chǔ)器元件。提供了一種具有存儲(chǔ)器元件的集成電路。集成電路可以包括形成在第一部分里的邏輯電路，第一部分具有互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件，并且可以包括形成在第二部分里的至少一部分存儲(chǔ)器元件和關(guān)聯(lián)的存儲(chǔ)器電路，第二部分具有納米機(jī)電(NEM)中繼器件。NEM和CMOS器件可以通過(guò)電介質(zhì)堆疊中的通孔互連。在第一部分與第二部分里的器件可以接收各自的電源電壓。在一個(gè)合適的布置中，存儲(chǔ)器元件可以包括兩個(gè)中繼開(kāi)關(guān)，它們提供非易失性存儲(chǔ)特性與軟錯(cuò)誤翻轉(zhuǎn)(SEU)免疫性。在另一個(gè)合適的布置中，存儲(chǔ)器元件可以包括第一與第二交叉耦合的反相電路。第一反相電路可以包括中繼開(kāi)關(guān)，而第二反相電路僅包括CMOS晶體管。以此方式配置的存儲(chǔ)器元件可以用于提供易失性存儲(chǔ)特性與SEU免疫性。
文檔編號(hào)G11C11/413GK103137188SQ20121045810
公開(kāi)日2013年6月5日 申請(qǐng)日期2012年11月14日 優(yōu)先權(quán)日2011年11月23日
發(fā)明者L-S·劉, M·T·闡, 徐彥忠, I·拉希姆, J·T·瓦特 申請(qǐng)人:阿爾特拉公司