專利名稱：一種可兼容ddr2和ddr3的ocd模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于芯片設(shè)計(jì)領(lǐng)域，涉及一種可兼容DDR2和DDR3的O⑶模塊。
背景技術(shù)：
DRAM的O⑶是DRAM芯片與外界通信的輸出接口模塊，DDR3DRAM與DDR2DRAM的輸出接口特性差別大，通常DDR3DRAM的O⑶線性度，工作頻率都比DDR2DRAM高。參見圖1是現(xiàn)有傳統(tǒng)的DDR30⑶模塊，由DDR3驅(qū)動(dòng)配置單元、DDR3校準(zhǔn)單元以及8個(gè)并聯(lián)的驅(qū)動(dòng)單元(編號(hào)f 8)；8個(gè)驅(qū)動(dòng)單元完全一樣，它們決定O⑶的最終輸出電阻。8個(gè)驅(qū)動(dòng)單元的輸入數(shù)據(jù)信號(hào)都連到data_in，輸出數(shù)據(jù)信號(hào)都連到data_out;輸入數(shù)據(jù)(data_in)為高電平時(shí)O⑶輸出(data_out)也為高電平，data_in為低電平時(shí)，data_out也為低電平；8個(gè)驅(qū)動(dòng)單元驅(qū)動(dòng)電阻都由驅(qū)動(dòng)電阻設(shè)置信號(hào)strength〈5:0>決定；8個(gè)驅(qū)動(dòng)單元的選擇分別由sel<l>, sel〈2>…sel〈8>控制；當(dāng)sel〈n>為高電平時(shí),表示第η個(gè)驅(qū)動(dòng)單元工作，當(dāng)sel〈n>為低電平時(shí)，表示第η個(gè)驅(qū)動(dòng)單元關(guān)閉；參見圖2，sel〈8:l>由DDR3配置單元產(chǎn)生；DDR3配置單元可以設(shè)置一共有多少個(gè)驅(qū)動(dòng)模塊工作；標(biāo)準(zhǔn)的DDR3DRAM必須提供2種配置，由控制信號(hào)mode_34控制，當(dāng)mode_34為低電平(O)時(shí)，輸出阻抗為40歐姆；mode_34為高電平(I)時(shí)，輸出阻抗為34.3歐姆；校準(zhǔn)單元設(shè)置每一個(gè)驅(qū)動(dòng)單元的輸出電阻,它通過產(chǎn)生信號(hào)strength〈5:0>來保證在任何電壓、溫度以及工藝偏差的情況下，每一個(gè)驅(qū)動(dòng)單元的輸出電阻都是RZQ(通常是240歐姆)；參見圖3，現(xiàn)有傳統(tǒng)的DDR20⑶模塊只有一個(gè)驅(qū)動(dòng)單元，它決定O⑶的最終輸出電阻；驅(qū)動(dòng)單元的輸入數(shù)據(jù)信號(hào)連到data_in，輸出數(shù)據(jù)信號(hào)連到data_out ;輸入數(shù)據(jù)(data_in)為高電平時(shí)O⑶輸出(data_out)也為高電平，data_in為低電平時(shí)，data_out也為低電平；驅(qū)動(dòng)單元驅(qū)動(dòng)電阻都由驅(qū)動(dòng)電阻設(shè)置信號(hào)strength_d〈5:0>決定；參見圖4，標(biāo)準(zhǔn)的DDR20⑶必須提供全驅(qū)動(dòng)和半驅(qū)動(dòng)模式，配置單元通過對(duì)控制信號(hào)strength〈5: 0>重新編碼產(chǎn)生strenghth_d〈5: 0>而實(shí)現(xiàn)全驅(qū)動(dòng)和半驅(qū)動(dòng)的設(shè)置；當(dāng)模式設(shè)置信號(hào)mode_half為低電平(O)時(shí)，O⑶設(shè)置為全驅(qū)動(dòng)模式，輸出電阻為20歐姆左右；當(dāng)mode_half為高電平(I)時(shí)，O⑶設(shè)置為半驅(qū)動(dòng)模式，輸出電阻為40歐姆左右；校準(zhǔn)單元設(shè)置驅(qū)動(dòng)單元的輸出電阻,它通過產(chǎn)生信號(hào)strength〈5:0>來保證在任何電壓、溫度以及工藝偏差的情況下，驅(qū)動(dòng)單元的輸出電阻為20歐姆(全驅(qū)動(dòng)模式)或40歐姆(半驅(qū)動(dòng)模式);目前市場(chǎng)上相同容量的DDR2的價(jià)格經(jīng)常比DDR3DRAM高很多，所以急需設(shè)計(jì)一種能兼容DDR2和DDR3DRAM就顯得相當(dāng)有市場(chǎng)價(jià)值。

發(fā)明內(nèi)容
為了解決背景技 術(shù)中存在的技術(shù)問題，本發(fā)明提供了一種可兼容DDR2和DDR3的O⑶模塊；當(dāng)DDR2DRAM價(jià)格高于DDR3DRAM的價(jià)格時(shí)，通過簡(jiǎn)單的設(shè)置，可以把DDR3的O⑶切換為DDR2的OCD ;本發(fā)明的技術(shù)解決方案是本發(fā)明提供一種可兼容DDR2和DDR3的OCD模塊，包括DDR3配置單元、DDR3校準(zhǔn)單元以及多個(gè)并聯(lián)的驅(qū)動(dòng)單元，其特殊之處在于還包括DDR2配置單元、DDR2校準(zhǔn)單元以及二選一單元；所訴二選一單元包括配置二選一單元和校準(zhǔn)二選一單元；所述DDR2配置單元與DDR3配置單元分別與配置二選一單元連接；所述DDR2校準(zhǔn)單元與DDR3校準(zhǔn)單元分別與校準(zhǔn)二選一單元連接；所述配置二選一單元和校準(zhǔn)二選一單元分別與多個(gè)并聯(lián)的驅(qū)動(dòng)單元連接；上述配置二選一單元和校準(zhǔn)二選一單元均是與非門電路；本發(fā)明的優(yōu)點(diǎn)1、本發(fā)明與現(xiàn)有相關(guān)DDR3DRAM輸出模塊技術(shù)兼容性好，而且切換成DDR2DRAM輸出模塊簡(jiǎn)單；2、價(jià)格相比市場(chǎng)上相同容量的DDR2和DDR3DRAM便宜很多；


圖1是現(xiàn)有傳統(tǒng)的DDR30⑶模塊；圖2是現(xiàn)有傳統(tǒng)的DDR30⑶的配置單元表；圖3是現(xiàn)有傳統(tǒng)的DDR20⑶模塊； 圖4是現(xiàn)有傳統(tǒng)的DDR20⑶的配置單元表；圖5是本發(fā)明的所提供的可兼容DDR2和DDR3的O⑶模塊；圖6是本發(fā)明的所提供的可兼容DDR2和DDR3的O⑶的配置單元表。
具體實(shí)施例方式參見圖5-圖6，發(fā)明提供一種可兼容DDR2和DDR3的OCD模塊，包括DDR3配置單元、DDR3校準(zhǔn)單元以及多個(gè)并聯(lián)的驅(qū)動(dòng)單元，DDR2配置單元、DDR2校準(zhǔn)單元以及二選一單元；二選一單元包括配置二選一單元和校準(zhǔn)二選一單元；DDR2配置單元與DDR3配置單元分別與配置二選一單元連接；DDR2校準(zhǔn)單元與DDR3校準(zhǔn)單元分別與校準(zhǔn)二選一單元連接；配置二選一單元和校準(zhǔn)二選一單元分別與多個(gè)并聯(lián)的驅(qū)動(dòng)單元連接；二選一單元為與非門電路或者其他二選一的其他電路；當(dāng)控制信號(hào)config_ddr2為低電平(O)時(shí)，OCD設(shè)置為DDR30CD，與傳統(tǒng)的DDR30CD一樣；當(dāng)控制信號(hào)config_ddr2為高電平(I)時(shí)，O⑶設(shè)置為DDR20⑶；當(dāng)OCD為DDR3模式時(shí)，DDR3校準(zhǔn)單元把8個(gè)驅(qū)動(dòng)單元的輸出電阻同時(shí)設(shè)置為240歐姆;而當(dāng)OCD為DDR2模式時(shí)，DDR2校準(zhǔn)單元把8個(gè)驅(qū)動(dòng)單元的輸出電阻同時(shí)設(shè)置為160歐姆；當(dāng)O⑶為DDR3模式時(shí)，DDR3配置單元選擇7個(gè)(RZQ/7模式)或6個(gè)(RZQ/6模式)驅(qū)動(dòng)單元工作；當(dāng)O⑶為DDR2模式時(shí)，DDR2配置單元選擇8個(gè)(全驅(qū)動(dòng)模式)或4個(gè)(半驅(qū)動(dòng)模式)驅(qū)動(dòng)單元工作；當(dāng)OCD要從DDR3切換成DDR2應(yīng)用時(shí)，只需要把控制信號(hào)config_ddr2從低電平轉(zhuǎn)換為高電平就可以。
權(quán)利要求
1.一種可兼容DDR2和DDR3的OCD模塊，包括:DDR3配置單元、DDR3校準(zhǔn)單元以及多個(gè)并聯(lián)的驅(qū)動(dòng)單元，其特征在于:還包括DDR2配置單元、DDR2校準(zhǔn)單元以及二選一單元；所述二選一單元包括配置二選一單元和校準(zhǔn)二選一單元；所述DDR2配置單元與DDR3配置單元分別與配置二選一單元連接；所述DDR2校準(zhǔn)單元與DDR3校準(zhǔn)單元分別與校準(zhǔn)二選一單元連接；所述配置二選一單元和校準(zhǔn)二選一單元分別與多個(gè)并聯(lián)的驅(qū)動(dòng)單元連接。
2.根據(jù)權(quán)利要求1所述的可兼容DDR2和DDR3的OCD模塊，其特征在于:所述配置二選一單元和校準(zhǔn)二選一單元均是與非門電路。
全文摘要
本發(fā)明提供一種可兼容DDR2和DDR3的OCD模塊，包括DDR3配置單元、DDR3校準(zhǔn)單元以及多個(gè)并聯(lián)的驅(qū)動(dòng)單元，還包括DDR2配置單元、DDR2校準(zhǔn)單元以及二選一單元；二選一單元包括配置二選一單元和校準(zhǔn)二選一單元；DDR2配置單元與DDR3配置單元分別與配置二選一單元連接；DDR2校準(zhǔn)單元與DDR3校準(zhǔn)單元分別與校準(zhǔn)二選一單元連接；配置二選一單元和校準(zhǔn)二選一單元分別與多個(gè)并聯(lián)的驅(qū)動(dòng)單元連接；該發(fā)明比現(xiàn)有相關(guān)DDR3 DRAM輸出模塊技術(shù)兼容性好，而且切換成DDR2 DRAM輸出模塊簡(jiǎn)單、價(jià)格便宜。
文檔編號(hào)G11C7/10GK103077736SQ20121056355
公開日2013年5月1日 申請(qǐng)日期2012年12月21日 優(yōu)先權(quán)日2012年12月21日
發(fā)明者劉海飛 申請(qǐng)人:西安華芯半導(dǎo)體有限公司