專(zhuān)利名稱(chēng)：并行檢測(cè)集成電路中ram生產(chǎn)缺陷的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路中RAM生產(chǎn)缺陷的測(cè)試方法。
背景技術(shù)：
宏觀的RAM (Random Access Memory,隨機(jī)存儲(chǔ)器)測(cè)試包括存儲(chǔ)單元的測(cè)試、數(shù)據(jù)線(xiàn)測(cè)試和地址線(xiàn)測(cè)試。對(duì)于控制線(xiàn)，由于對(duì)前兩者的測(cè)試中已經(jīng)附帶完成，因此不做專(zhuān)門(mén)測(cè)試。而地址線(xiàn)的測(cè)試總是在假設(shè)數(shù)據(jù)線(xiàn)正常的情況下進(jìn)行的，顯然需要先進(jìn)行數(shù)據(jù)線(xiàn)的測(cè)試，然后才能進(jìn)行地址線(xiàn)的測(cè)試。隨著集成電路規(guī)模的增大和集成度的提高，系統(tǒng)中RAM的數(shù)量越來(lái)越多，寬度和深度也各不相同，對(duì)其測(cè)試也需要進(jìn)行細(xì)化。以往要完成對(duì)系統(tǒng)中RAM的測(cè)試，通常采用的方法是每一個(gè)RAM對(duì)應(yīng)一個(gè)測(cè)試模塊，必然增加整個(gè)芯片的面積，成本偏高，而且所采用的測(cè)試方法均不能一次測(cè)全所有的缺陷，因此不僅增加了芯片面積，而且增加了測(cè)試的時(shí)間、測(cè)試復(fù)雜度和測(cè)試成本。在集成電路的生產(chǎn)過(guò)程中，由于工藝技術(shù)或者其他原因，容易造成電路中RAM的缺陷。目前RAM的基本生成缺陷如下
Stuck-At Fault ( SAF，固定型故障)RAM中的某一位固定為I或者0，無(wú)法寫(xiě)入相反的值；或者說(shuō)RAM電路中的某條連線(xiàn)本來(lái)應(yīng)該根據(jù)其源節(jié)點(diǎn)的取值而取值，但由于存在某種故障，其邏輯值固定為0或I ;如果線(xiàn)wr上有固定為0的故障,則記為wr (s-a-0),如果有固定為I的故障，則記為wr(s-a-l)。
Stuck-Open Fault (SOpF,固定開(kāi)路故障)RAM中某一單元，由于線(xiàn)的斷裂,無(wú)法對(duì)其進(jìn)行操作
Transition Fault ( TF，傳輸錯(cuò)誤)即對(duì)RAM中的某一位寫(xiě)入0時(shí)，其實(shí)際寫(xiě)入的是1，或者寫(xiě)入I時(shí)，其實(shí)際寫(xiě)入的是O。
Idempotent Coupling Fault (CFid,冪等稱(chēng)合故障):對(duì)待測(cè)RAM中某一位進(jìn)行操作時(shí)，如果該位寫(xiě)入的數(shù)值與原來(lái)該位的數(shù)值不同，就會(huì)發(fā)生跳變，而這個(gè)跳變過(guò)程可能對(duì)其相鄰的位產(chǎn)生影響，可能導(dǎo)致相鄰位變?yōu)镮或者0狀態(tài)。因此，CFid共分為四種類(lèi)型
權(quán)利要求
1.一種并行檢測(cè)集成電路中RAM生產(chǎn)缺陷的方法，其特征在于，并行測(cè)試一個(gè)芯片上同類(lèi)的多個(gè)RAM，該方法包括以下步驟 1)對(duì)RAM所有地址各位寫(xiě)入O; 在以下的步驟中以地址為操作對(duì)象，且此后各步驟在當(dāng)前地址完成當(dāng)前步驟的測(cè)試后進(jìn)入下一地址的測(cè)試，直到遍歷整個(gè)RAM后進(jìn)入下一個(gè)步驟的測(cè)試 2)讀取RAM當(dāng)前地址存放的值，若含有I的位，則終止檢測(cè)，報(bào)錯(cuò)；若全是O位，則對(duì)該地址各位寫(xiě)入1，然后讀取該地址存放的值，若含有O的位，則終止檢測(cè)，報(bào)錯(cuò)；若全是I位，則對(duì)該地址各位寫(xiě)入O，然后讀取該地址存放的值，若含有I的位，則終止檢測(cè)，報(bào)錯(cuò)；若全是O位，則對(duì)該地址各位寫(xiě)入I ; 3)讀取RAM當(dāng)前地址存放的值，若含有O的位，則終止檢測(cè)，報(bào)錯(cuò)；若全是I位，則對(duì)該地址各位寫(xiě)入O，讀取該地址存放的值，若含有I的位，則終止檢測(cè)，報(bào)錯(cuò)；若全是O位，則對(duì)該地址各位寫(xiě)入I。
2.根據(jù)權(quán)利要求1所述的并行檢測(cè)集成電路中RAM生產(chǎn)缺陷的方法，其特征在于，步驟I)到步驟3)對(duì)RAM的操作順序均是從低地址到高地址。
3.根據(jù)權(quán)利要求2所述的并行檢測(cè)集成電路中RAM生產(chǎn)缺陷的方法，其特征在于，在步驟3)后還包括從RAM高地址到低地址操作的如下步驟 4)讀RAM當(dāng)前地址存放的值，若含有O的位，則終止檢測(cè)，報(bào)錯(cuò)；若全是I位，則對(duì)該地址各位與入O ; 5)讀RAM當(dāng)前地址存放的值，若含有I的位，則終止檢測(cè)，報(bào)錯(cuò)；若全是O位，則對(duì)該地址各位寫(xiě)入I ;然后讀該地址存放的值，若含有O的位，則終止檢測(cè)，報(bào)錯(cuò)；若全是I位，則對(duì)該地址各位寫(xiě)入O，再將按照1、0的序列組成的數(shù)據(jù)寫(xiě)入該地址，讀該地址，判斷CFst的〈I 1>缺陷，若存在該缺陷，報(bào)錯(cuò)，否則，將按照O、I的序列組成的數(shù)據(jù)寫(xiě)入該地址，然后順序讀該地址，判斷CFst的〈O I O〉缺陷，若存在該缺陷，報(bào)錯(cuò)，否則，完成該地址測(cè)試。
4.根據(jù)權(quán)利要求1所述的并行檢測(cè)集成電路中RAM生產(chǎn)缺陷的方法，其特征在于，在寫(xiě)入和讀取數(shù)據(jù)時(shí)，根據(jù)同一芯片上同類(lèi)RAM不同的最大寬度和最大深度設(shè)定為測(cè)試的寬度和深度。
5.根據(jù)權(quán)利要求1至4任一所述的并行檢測(cè)集成電路中RAM生產(chǎn)缺陷的方法，其特征在于，在測(cè)試過(guò)程中，所有RAM當(dāng)前步驟的測(cè)試全部完成后再進(jìn)入下一步驟的測(cè)試。
全文摘要
本發(fā)明公開(kāi)了一種并行檢測(cè)集成電路中RAM生產(chǎn)缺陷的方法，依據(jù)本發(fā)明，實(shí)現(xiàn)基于前一測(cè)試步驟RAM當(dāng)前地址狀態(tài)的用于后一步驟的測(cè)試，不必每次測(cè)試僅測(cè)試一個(gè)測(cè)試點(diǎn)，效率大大提高。并行測(cè)試芯片中同類(lèi)RAM的測(cè)試方法，能夠有效減小測(cè)試芯片的面積，降低生產(chǎn)成本，而且降低了測(cè)試的復(fù)雜度和測(cè)試的時(shí)間，從而降低了測(cè)試的成本。
文檔編號(hào)G11C29/04GK103065687SQ201210582418
公開(kāi)日2013年4月24日 申請(qǐng)日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者趙陽(yáng), 張洪柳, 孫曉寧, 劉大銪, 王運(yùn)哲, 劉守浩 申請(qǐng)人:山東華芯半導(dǎo)體有限公司