具有雙端口緩沖器的存儲器模塊的制作方法
【專利摘要】一種計算機系統(tǒng)包括存儲器模塊。該存儲器模塊包括易失性存儲器、非易失性存儲器子系統(tǒng)、主端口和雙端口緩沖器設(shè)備。雙端口緩沖器設(shè)備將非易失性存儲器子系統(tǒng)和主端口同步地耦合到易失性存儲器。該雙端口緩沖器設(shè)備包括路由邏輯，以可選擇地將由主端口和非易失性存儲器子系統(tǒng)所提供的地址信息路由到易失性存儲器。
【專利說明】具有雙端口緩沖器的存儲器模塊

【背景技術(shù)】
[0001]存儲器設(shè)備可以被寬泛地分類為提供易失性或非易失性儲存。易失性存儲器只在施加電力時保留存儲的數(shù)據(jù)。然而非易失性存儲器在已經(jīng)移除電力之后保留信息。
[0002]隨機存取存儲器(“RAM”)是一種類型的易失性存儲器。只要RAM的期望單元的地址是已知的，就可以任何次序訪問RAM。動態(tài)隨機存取存儲器(“DRAM”)是一種類型的RAM。在DRAM中，電容器用來存儲存儲器位，并且電容器必須被周期地刷新以維持高的電子狀態(tài)。因為DRAM電路小而且便宜，它可被用作用于計算機系統(tǒng)的存儲器。
[0003]閃速存儲器是一種類型的非易失性存儲器。通常，可以塊或頁的方式訪問閃速存儲器。例如，可在一個操作或者一次“閃存(flash)”中擦除閃速存儲器的一頁。與訪問DRAM相比，訪問閃速存儲器相對慢。因此，閃速存儲器可被用作用于計算機系統(tǒng)的長期、持久的或輔助的儲存，而不是作為主儲存。由于提供的不同特征和能力，可在計算機系統(tǒng)中互補地采用DRAM和閃速存儲器。

【專利附圖】

【附圖說明】
[0004]為了本發(fā)明的各種示例的詳細(xì)描述，現(xiàn)在將對附圖作出參考，其中:
圖1示出根據(jù)本文所公開原理的混合存儲器模塊的框圖；
圖2示出根據(jù)本文所公開原理的混合存儲器模塊的框圖；
圖3示出根據(jù)本文所公開原理的包括存儲器模塊的計算機系統(tǒng)的框圖；以及圖4示出根據(jù)本文所公開原理的用于控制存儲器模塊中數(shù)據(jù)流的方法的流程圖。
[0005]注釋和命名
在下列描述和權(quán)利要求由始至終使用某些術(shù)語來指代特定的系統(tǒng)組件。正如本領(lǐng)域技術(shù)人員將理解的:計算機群可通過不同的名稱指代組件。本文檔并不旨在區(qū)分名稱不同而不是功能不同的組件。在下列論述中以及在權(quán)利要求中，以開放式的方式使用術(shù)語“包括”和“包含”，并因而應(yīng)被解釋為意為“包括，但不限于……”。同樣，術(shù)語“耦合”或“耦接”旨在意為間接的、直接的、光學(xué)的或無線的電連接。因此，如果第一設(shè)備耦合到第二設(shè)備，該連接可以是通過直接連接、通過經(jīng)由其它設(shè)備和連接的間接連接或者通過無線連接。列舉“基于”旨在意為“至少部分地基于”。因此，如果Z基于7，則Z可基于7和任何數(shù)量的其它因素。

【具體實施方式】
[0006]下列論述針對存儲器模塊和采用存儲器模塊的系統(tǒng)的各種實現(xiàn)方式。雖然這些實現(xiàn)方式中的一個或多個可能是優(yōu)選的，但公開的實現(xiàn)方式不應(yīng)該被解釋為或以其它方式用作限制包括權(quán)利要求的本公開的范圍。此外，本領(lǐng)域技術(shù)人員將理解:下列描述具有廣泛的應(yīng)用，并且任何實現(xiàn)方式的論述是說明性的，并不旨在暗示包括權(quán)利要求的本公開的范圍被限制到該實現(xiàn)方式。
[0007]計算機的速度和功能在不斷提高?？赏ㄟ^提高時鐘頻率來提供更高的速度，這經(jīng)常規(guī)定降低的信號轉(zhuǎn)變時間以及來自反射和串?dāng)_的信號感應(yīng)的噪聲的更大可能性。功能的擴展可能要求越來越多數(shù)目的組件占用有限量的空間。此外，添加組件可增加信號線負(fù)載并損害信號完整性。
[0008]在計算機發(fā)展中，計算設(shè)備(諸如計算機)中使用的諸如雙列直插存儲器模塊(DIMM)之類的存儲器模塊受到上述進(jìn)展。電子系統(tǒng)和存儲器速度增加，而功能擴展的組件添加到DIMM可能導(dǎo)致噪聲或信號退化，噪聲或信號退化限制模塊性能和/或不利地影響模塊大小的形狀因數(shù)擴大。本文中公開的存儲器模塊包括雙端口緩沖器設(shè)備，其在不增加組件的形狀因數(shù)的情況下提供改進(jìn)的模塊抗干擾性并支持附加的模塊功能。
[0009]圖1和2示出根據(jù)本文所公開原理的混合存儲器模塊100的框圖?；旌洗鎯ζ髂K100可被實現(xiàn)為具有標(biāo)準(zhǔn)DIMM形狀因數(shù)(例如240引腳的DIMM)以供安裝在計算機系統(tǒng)中的DIMM。混合存儲器模塊100包括主端口 108、雙端口緩沖器設(shè)備102、易失性存儲器106和非易失性存儲器子系統(tǒng)104。易失性存儲器106可包括動態(tài)隨機存取存儲器(DRAM)。在DRAM中，每個數(shù)據(jù)位被存儲為存儲器單元的電容器上的電荷。為了防止在電容器由于泄漏而逐漸放電時的信息丟失，DRAM的存儲器單元被周期性地刷新。刷新操作可被外部控制，或者DRAM可響應(yīng)于進(jìn)入自刷新模式的命令而執(zhí)行自刷新過程。易失性存儲器106可包括多個DRAM集成電路。例如，存儲器模塊100可包括兩列DRAM，每列包括9個8位DRAM，以提供64個數(shù)據(jù)位以及用于錯誤檢測和校正的8位。易失性存儲器106可采用各種類型的DRAM (例如雙數(shù)據(jù)速率(DDR)-2，-3，等等)。易失性存儲器106的一些實現(xiàn)方式可包括除了 DRAM以外的易失性儲存設(shè)備技術(shù)。
[0010]非易失性存儲器子系統(tǒng)104提供備份儲存以用于在易失性存儲器106中存儲的數(shù)據(jù)的保存。在圖2中更詳細(xì)地示出非易失性存儲器子系統(tǒng)104。如圖2所示，非易失性存儲器子系統(tǒng)104包括備份控制器202和非易失性存儲器204。非易失性存儲器204可包括在存儲單元中使用浮柵晶體管來存儲位的閃速存儲器。非易失性存儲器204的實現(xiàn)方式可包括任何類型的閃速存儲器(例如NOR閃存、NAND閃存)。非易失性存儲器204的一些實現(xiàn)方式可包括除了閃速存儲器以外的非易失性存儲器技術(shù)(例如EEPR0M、鐵電存儲器、磁阻存儲器、相變存儲器等)。
[0011]存儲器模塊100中易失性存儲器106和非易失性存儲器204的比例可隨實現(xiàn)方式的不同而不同。例如，在一些實現(xiàn)方式中，非易失性存儲器204的儲存容量可能等于易失性存儲器106的儲存容量。存儲器模塊100的其它實現(xiàn)方式可提供不同的易失性存儲器106和非易失性存儲器204儲存比例。
[0012]備份控制器202耦合到非易失性存儲器204，并且控制從易失性存儲器106到非易失性存儲器204的數(shù)據(jù)移動，反之亦然。在電力故障或其它情況確實很可能導(dǎo)致易失性存儲器106中存儲的數(shù)據(jù)丟失的情況下，備份控制器202可將易失性存儲器106中存儲的數(shù)據(jù)移動到非易失性存儲器204。非易失性存儲器子系統(tǒng)104可包括電力故障檢測器(例如功率供應(yīng)電壓電平檢測器)以檢測即將發(fā)生的電力損失。檢測到來自易失性存儲器106的數(shù)據(jù)的可能丟失(例如即將發(fā)生的電力損失)可觸發(fā)備份控制器202以將數(shù)據(jù)從易失性存儲器106復(fù)制到非易失性存儲器204。為了促進(jìn)數(shù)據(jù)的備份，存儲器模塊100可包括對諸如電池或帶電的超級電容器之類的電源的訪問以給存儲器模塊100供電足以將數(shù)據(jù)從易失性存儲器106移動到非易失性存儲器204的時間間隔。在備份控制器202的一些實現(xiàn)方式中，將數(shù)據(jù)從易失性存儲器106復(fù)制到非易失性存儲器204可由定時器到期或另一個事件觸發(fā)。類似地，當(dāng)數(shù)據(jù)丟失事件已經(jīng)過去時(例如電力被恢復(fù)到操作水平)，備份控制器204將數(shù)據(jù)從非易失性存儲器204恢復(fù)到易失性存儲器106。
[0013]備份控制器202可包括處理器和用于指令和數(shù)據(jù)的內(nèi)部儲存。處理器可以是通用微處理器、微控制器或本領(lǐng)域中已知的其它合適的指令執(zhí)行設(shè)備。處理器可從內(nèi)部儲存檢索指令(其中內(nèi)部儲存是計算機可讀的介質(zhì))，并且執(zhí)行指令以執(zhí)行本文所述的操作。例如，當(dāng)被執(zhí)行時，該指令可使得處理器檢測可能的數(shù)據(jù)丟失，并將易失性存儲器106中存儲的數(shù)據(jù)復(fù)制到非易失性存儲器204，將數(shù)據(jù)從非易失性存儲器204恢復(fù)到易失性存儲器106，
坐坐寸寸ο
[0014]主端口 108提供接口，存儲器模塊100外部的系統(tǒng)和組件通過該接口訪問存儲器模塊100的存儲器和其它組件。例如，通過斷言(assert)地址、命令(例如讀取、寫入等)、數(shù)據(jù)值等，主處理器、直接存儲器存取引擎、圖形處理器或計算機系統(tǒng)的其它數(shù)據(jù)處理單元可經(jīng)由主端口 108訪問存儲器模塊100。
[0015]主端口 108、備份控制器202和易失性存儲器106耦合到雙端口緩沖器設(shè)備102。雙端口緩沖器設(shè)備102選擇性地提供在易失性存儲器106以及主端口 108和備份控制器202中的任一個之間移動的數(shù)據(jù)的路由。雙端口緩沖器設(shè)備102還可包括寄存器，該寄存器緩存和同步從主端口 108和/或備份控制器202提供到易失性存儲器106的數(shù)據(jù)、地址和/或控制信號。雙端口緩沖器設(shè)備可以是執(zhí)行本文所述功能的集成電路。
[0016]如圖2的示例所示，雙端口緩沖器設(shè)備102包括路由電路206和時鐘使能邏輯208。路由電路206將主端口 108或備份控制器202選擇性地復(fù)用或通信地連接到易失性存儲器106。因此，路由電路向主端口 108或備份控制器202選擇性地提供對易失性存儲器106的排他訪問。在一些實現(xiàn)方式中，用于連接到易失性存儲器106的主端口 108或備份控制器202的選擇可由備份控制器202控制。例如，備份控制器202可斷言去往路由電路206的信號，該信號指示備份控制器202要求訪問易失性存儲器106(例如訪問以將易失性存儲器106的內(nèi)容備份到非易失性存儲器204)。這樣的信號的斷言可使得路由電路206禁用主端口對易失性存儲器206的訪問，并啟用備份控制器對易失性存儲器106的訪問(例如，直到備份控制器對該信號求反(negate)為止)。
[0017]通過路由和緩存去往和來自雙端口緩沖器設(shè)備102中易失性存儲器106的信號，存儲器模塊100避免可能與外部開關(guān)、多路復(fù)用器和/或多個總線主控器(例如備份控制器202和同步寄存器)的使用一起發(fā)生的信號完整性問題，該使用用于從主端口 108和備份控制器202訪問易失性存儲器106。因此，存儲器模塊100在沒有信號完整性的退化或存儲器模塊不動產(chǎn)(real estate)的附加使用的情況下為存儲器外部和存儲器上模塊總線主控器二者提供對易失性存儲器106的訪問。
[0018]在存儲器模塊100中，易失性存儲器106被劃分成許多通道(lane)。例如，易失性存儲器106的72位實現(xiàn)方式可被劃分成9個8位通道(字節(jié)通道)。雙端口緩沖器設(shè)備102的時鐘使能邏輯208提供多個時鐘使能信號，使得不同的時鐘使能信號被提供用于易失性存儲器106的每個通道。時鐘使能邏輯208根據(jù)易失性存儲器106的當(dāng)前訪問而控制時鐘使能信號的斷言。如果正經(jīng)由主端口 108訪問易失性存儲器106，時鐘使能邏輯208可斷言去往易失性存儲器106的所有通道的時鐘使能信號。如果既不是正經(jīng)由主端口也不是經(jīng)由備份控制器202訪問易失性存儲器106，則時鐘使能邏輯208可以對去往易失性存儲器中所有通道的時鐘使能信號求反，從而在易失性存儲器106包括DRAM的情況下啟用自刷新模式。
[0019]備份控制器202 —次可訪問比易失性存儲器106的所有通道更少。例如，備份控制器202可一次一個通道地訪問易失性存儲器106。為了適應(yīng)這樣的操作，時鐘使能邏輯208基于由備份控制器202所提供的通道選擇信息而提供對去往易失性存儲器106的所選通道的時鐘使能信號的單獨控制和斷言。例如，備份控制器202可斷言信號，該信號向時鐘使能邏輯208提供地址或其它通道選擇信息，從而識別要被訪問的易失性存儲器106的通道。作為響應(yīng)，時鐘使能邏輯208可斷言與由備份控制器202所選擇的一個或多個通道相關(guān)聯(lián)的時鐘使能信號。
[0020]為了將易失性存儲器106的內(nèi)容復(fù)制到非易失性存儲器204，備份控制器202斷言通知雙端口緩沖器設(shè)備102將備份控制器連接到易失性存儲器106并指定將訪問易失性存儲器106的哪個通道的信號。雙端口緩沖器設(shè)備102禁用主端口對易失性存儲器106的訪問，配置路由電路206以用于備份控制器202對易失性存儲器106的訪問，并斷言與指定的通道相關(guān)聯(lián)的時鐘使能信號而同時對與未指定的通道相關(guān)聯(lián)的時鐘使能信號求反。備份控制器202然后可以從易失性存儲器106的一個或多個指定的通道檢索數(shù)據(jù)，并將檢索到的數(shù)據(jù)存儲在非易失性存儲器204中?？梢詧?zhí)行類似的操作以將數(shù)據(jù)從非易失性存儲器204恢復(fù)到易失性存儲器106。
[0021]圖3示出根據(jù)本文所公開原理的包括混合存儲器模塊100的計算系統(tǒng)300的框圖。計算系統(tǒng)300可以是被配置成訪問存儲器模塊100的各種計算設(shè)備(例如臺式計算機、服務(wù)器、機架式計算機等)中的任何一種。計算系統(tǒng)300還包括主存儲器控制器302和處理器304。主存儲器控制器302協(xié)調(diào)去往和來自存儲器模塊100的數(shù)據(jù)的移動以用于存儲器模塊100外部的設(shè)備。例如，存儲器控制器302可接收從諸如處理器304之類的系統(tǒng)300的其它組件指向易失性存儲器106的存儲器訪問請求，并且斷言使得存儲器訪問有效所需的去往主端口 108的信號。
[0022]處理器304例如可包括一個或多個通用微處理器、數(shù)字信號處理器、微控制器、圖形處理器、直接存儲器存取控制器或本領(lǐng)域中已知的其它合適的指令執(zhí)行設(shè)備。處理器架構(gòu)通常包括執(zhí)行單元(例如定點、浮點、整數(shù)等)、儲存(例如寄存器、存儲器等)、指令解碼、外圍設(shè)備(例如中斷控制器、定時器、直接存儲器存取控制器等)、輸入/輸出系統(tǒng)(例如串行端口、并行端口等)以及各種其它組件和子系統(tǒng)。為了指令和/或數(shù)據(jù)的儲存和/或檢索，處理器304可經(jīng)由存儲器控制器302訪問存儲器模塊100。
[0023]圖4示出根據(jù)本文所公開原理的用于控制存儲器模塊100中數(shù)據(jù)流的方法400的流程圖。雖然為方便起見而順序描述，但可以不同次序執(zhí)行和/或并行執(zhí)行所示動作中的至少一些。此外，一些實施例可只執(zhí)行所示動作中的一些。方法400的操作中的至少一些可由處理器(例如備份控制器202的處理器)執(zhí)行，該處理器執(zhí)行從計算機可讀介質(zhì)讀取的指令。
[0024]在塊402中，備份控制器202正準(zhǔn)備訪問易失性存儲器106。備份控制器202斷言去往雙端口緩沖器設(shè)備102的路由控制信號。備份控制器202提供給雙端口緩沖器設(shè)備102的路由控制信號使得雙端口緩沖器設(shè)備102允許備份控制器訪問易失性存儲器106。
[0025]在塊404中，雙端口緩沖器設(shè)備102根據(jù)被備份控制器202斷言的路由控制信號而設(shè)置路由電路206。根據(jù)路由控制信號，路由電路206被設(shè)置成將備份控制器202連接到易失性存儲器106，并將主端口 108從易失性存儲器106斷開。因而，禁用主端口 108對易失性存儲器106的訪問，并且啟用備份控制器204對易失性存儲器106的訪問。
[0026]因為備份控制器204可同時訪問比易失性存儲器106的所有通道更少，被備份控制器204斷言的路由控制信號也可指定要被訪問的易失性存儲器106的一個或多個特定的通道。在塊406中，雙端口緩沖器設(shè)備102的時鐘使能邏輯208斷言去往易失性存儲器106的一個或多個指定的通道的時鐘使能信號。時鐘使能邏輯208對去往未被備份控制器204指定的所有通道的時鐘使能信號求反。
[0027]在塊408中，備份控制器204經(jīng)由與被雙端口緩沖器設(shè)備102斷言的一個或多個時鐘使能信號相關(guān)聯(lián)的一個或多個通道而在易失性存儲器106和非易失性存儲器204之間傳送數(shù)據(jù)。備份控制器202可將數(shù)據(jù)從易失性存儲器106移動到非易失性存儲器204，或反之亦然。備份控制器202可重復(fù)上述操作以訪問易失性存儲器106的附加的通道。
[0028]當(dāng)由備份控制器202對易失性存儲器106的訪問完成時，雙端口緩沖器設(shè)備102可設(shè)置路由電路206和時鐘使能邏輯208以允許經(jīng)由主端口 108訪問易失性存儲器106。
[0029]以上論述意在說明本發(fā)明的原理和各種實施例。一旦完全理解了以上公開，許多變化和修改對于本領(lǐng)域技術(shù)人員將變得明顯。意圖在于將下列權(quán)利要求解釋為包含所有這樣的變化和修改。
【權(quán)利要求】
1.一種計算系統(tǒng)，包括: 存儲器模塊，包括: 易失性存儲器； 非易失性存儲器子系統(tǒng)； 主端口 ；以及 雙端口緩沖器設(shè)備，將非易失性存儲器子系統(tǒng)和主端口同步地耦合到易失性存儲器，雙端口緩沖器設(shè)備包括路由邏輯，以可選擇地將由主端口和非易失性存儲器子系統(tǒng)所提供的地址信息路由到易失性存儲器。
2.根據(jù)權(quán)利要求1所述的計算系統(tǒng)，其中所述路由邏輯: 可選擇地將由主端口和非易失性存儲器子系統(tǒng)所提供的數(shù)據(jù)信息路由到易失性存儲器；以及 可選擇地將從易失性存儲器讀取的數(shù)據(jù)信息路由到主端口和非易失性存儲器子系統(tǒng)。
3.根據(jù)權(quán)利要求1所述的計算系統(tǒng)，其中所述易失性存儲器被劃分成多個字節(jié)通道；其中所述雙端口緩沖器設(shè)備包括時鐘使能邏輯，用以: 提供針對每個字節(jié)通道的不同的時鐘使能信號；以及 可選擇地斷言時鐘使能信號之一而對其它時鐘使能信號求反，以啟用所述字節(jié)通道之一以供非易失性存儲器子系統(tǒng)訪問而禁用所有其它的字節(jié)通道。
4.根據(jù)權(quán)利要求3所述的計算系統(tǒng)，其中所述非易失性存儲器子系統(tǒng)包括非易失性存儲器，并且非易失性存儲器子系統(tǒng)將一次一個字節(jié)通道地在易失性存儲器和非易失性存儲器之間移動數(shù)據(jù)。
5.根據(jù)權(quán)利要求3所述的計算系統(tǒng)，其中所述雙端口緩沖器設(shè)備要在可選擇地斷言時鐘使能信號之一的同時向每個字節(jié)通道提供相同的數(shù)據(jù)和地址。
6.根據(jù)權(quán)利要求1所述的計算系統(tǒng)，還包括主存儲器控制器，以經(jīng)由主端口訪問易失性存儲器。
7.一種方法，包括: 由存儲器模塊的備份控制器斷言去往存儲器模塊的雙端口緩沖器設(shè)備的路由控制信號; 響應(yīng)于所述斷言而將備份控制器通信地連接到存儲器模塊的易失性存儲器； 由雙端口緩沖器設(shè)備斷言去往易失性存儲器的多個時鐘使能信號中所選的一個； 由備份控制器經(jīng)由與時鐘使能信號中所選的一個相關(guān)聯(lián)的單個字節(jié)通道而在存儲器模塊的易失性存儲器和非易失性存儲器之間傳送數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的方法，還包括:響應(yīng)于對路由控制信號的斷言而禁用主存儲器控制器對易失性存儲器的訪問。
9.根據(jù)權(quán)利要求7所述的方法，還包括:對除了時鐘使能信號中所選的一個以外的多個時鐘使能信號的所有求反。
10.根據(jù)權(quán)利要求7所述的方法，其中斷言路由控制信號包括:由備份控制器斷言去往雙端口緩沖器設(shè)備的時鐘選擇信號，所述時鐘選擇信號識別多個時鐘使能信號中所選的一個。
11.一種存儲器模塊，包括: 被布置以用于經(jīng)由多個字節(jié)通道訪問的易失性存儲器； 非易失性存儲器； 備份控制器，響應(yīng)于檢測到指示易失性存儲器中可能的數(shù)據(jù)丟失的事件而將數(shù)據(jù)從易失性存儲器復(fù)制到非易失性存儲器； 主端口 ；以及 雙端口緩沖器設(shè)備，生成多個時鐘使能信號，所述時鐘使能信號中每一個對應(yīng)于字節(jié)通道之一； 其中備份控制器要向雙端口緩沖器設(shè)備指示哪個字節(jié)通道要用來將數(shù)據(jù)從易失性存儲器傳送到非易失性存儲器；并且 其中雙端口緩沖器設(shè)備要斷言對應(yīng)于所指示的字節(jié)通道的時鐘使能信號，并對每個其它的時鐘使能信號求反。
12.根據(jù)權(quán)利要求11所述的存儲器模塊，其中所述雙端口緩沖器設(shè)備要在易失性存儲器以及主端口和備份控制器中所選的一個之間可選擇地路由數(shù)據(jù)和地址信號。
13.根據(jù)權(quán)利要求11所述的存儲器模塊，其中所述雙端口緩沖器設(shè)備要使被路由到易失性存儲器的數(shù)據(jù)和地址信號同步。
14.根據(jù)權(quán)利要求11所述的存儲器模塊，其中所述雙端口緩沖器被配置成在備份控制器正訪問易失性存儲器的同時禁用經(jīng)由主端口對易失性存儲器的訪問。
15.根據(jù)權(quán)利要求11所述的存儲器模塊，其中所述雙端口緩沖器設(shè)備將: 結(jié)合經(jīng)由主端口的易失性存儲器訪問而斷言多個時鐘使能信號；以及 對所有的時鐘使能信號求反以刷新易失性存儲器。
【文檔編號】G11C7/22GK104246732SQ201280072822
【公開日】2014年12月24日 申請日期:2012年6月28日 優(yōu)先權(quán)日:2012年6月28日
【發(fā)明者】W. 布賴納 J., C. 哈羅威爾 W., G. 卡彭特 D. 申請人:惠普發(fā)展公司，有限責(zé)任合伙企業(yè)