存儲(chǔ)電路及操作存儲(chǔ)電路的方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種緩存存儲(chǔ)管芯，包括：襯底，位于襯底上的預(yù)確定組數(shù)的存儲(chǔ)單元，位于緩存存儲(chǔ)管芯的第一表面上的第一組輸入/輸出端，以及位于緩存存儲(chǔ)管芯的第二表面上的第二組輸入/輸出端。第一組輸入/輸出端與緩存存儲(chǔ)管芯外部的主存儲(chǔ)電路連接。第二組輸入/輸出端的一部分與第一組輸入/輸出端兼容。本發(fā)明還公開(kāi)了存儲(chǔ)電路以及操作存儲(chǔ)電路的方法。
【專(zhuān)利說(shuō)明】存儲(chǔ)電路及操作存儲(chǔ)電路的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地，涉及存儲(chǔ)電路以及操作存儲(chǔ)電路的方法?！颈尘凹夹g(shù)】
[0002]半導(dǎo)體工業(yè)通過(guò)不斷減小最小部件尺寸來(lái)持續(xù)提高各種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這使得更多的部件被集成到給定的面積。而且，為進(jìn)一步提高集成電路(IC)封裝件內(nèi)的集成密度，新的封裝技術(shù)，諸如與傳統(tǒng)的二維(2D) IC封裝相比的2.5維(2.5D)集成電路(IC)封裝或者三維(3D) IC封裝開(kāi)始發(fā)展。2DIC封裝指將一個(gè)IC管芯接合到一個(gè)封裝襯底上，2.5D IC封裝指將多個(gè)IC管芯接合到共同的中介板上，并且3D IC封裝指多個(gè)IC管芯相互堆疊。
[0003]由于各種類(lèi)型的電路有時(shí)需要不同的電/機(jī)械特性，所以不必都使用相同的制造工藝在相同的管芯上制造。在加強(qiáng)單個(gè)IC封裝中的處理單元和存儲(chǔ)電路方面，2.5D IC封裝和3D IC封裝比沒(méi)有使用2.1C封裝和3D IC封裝的系統(tǒng)能夠容納將處理單元和存儲(chǔ)電路連接的更多數(shù)量的輸入/輸出(I/O)端(也被稱(chēng)為I/O管腳)。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)中所存在的問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種存儲(chǔ)電路，包括:
[0005]第一存儲(chǔ)電路，由第一管芯或者一組堆疊管芯形成，所述第一存儲(chǔ)電路包括P組第一類(lèi)型的存儲(chǔ)單元，每組所述第一類(lèi)型的存儲(chǔ)單元都具有Q個(gè)輸入/輸出(I/O)端，P和Q是大于I的整數(shù)；`
[0006]第二存儲(chǔ)電路，由第二管芯形成，所述第二存儲(chǔ)電路包括D組第二類(lèi)型的存儲(chǔ)單元，所述第二類(lèi)型的存儲(chǔ)單元比所述第一類(lèi)型的存儲(chǔ)單元具有更快的讀取速度，并且每組所述第二類(lèi)型的存儲(chǔ)單元都包括P個(gè)所述第二類(lèi)型的Q*N存儲(chǔ)單元的子集，所述第二類(lèi)型的存儲(chǔ)單元的P個(gè)子集中的每一個(gè)子集都與所述P組第一類(lèi)型的存儲(chǔ)單元中對(duì)應(yīng)的一組相關(guān)聯(lián)，D和N是正整數(shù)；
[0007]存儲(chǔ)控制電路，與所述第一存儲(chǔ)電路和所述第二存儲(chǔ)電路連接，所述存儲(chǔ)控制電路被配置為存取所述P組第一類(lèi)型的存儲(chǔ)單元；以及
[0008]緩存控制電路，與所述存儲(chǔ)控制電路和所述第二存儲(chǔ)電路連接，所述緩存控制電路被配置為:接收用于以讀取地址讀取存儲(chǔ)在所述第一存儲(chǔ)電路中的數(shù)據(jù)的讀取命令，以及如果在所述第二存儲(chǔ)電路中存在所述讀取命令所請(qǐng)求的數(shù)據(jù)的有效副本，則從所述第二存儲(chǔ)電路檢索所述數(shù)據(jù)。
[0009]在可選實(shí)施例中，所述緩存控制電路進(jìn)一步被配置為:如果所述第二存儲(chǔ)電路不具有所述讀取命令所請(qǐng)求的數(shù)據(jù)的有效副本，則將P*n比特的數(shù)據(jù)的副本存儲(chǔ)在所述D組第二類(lèi)型的存儲(chǔ)單元中的一組中，所述1^11比特的數(shù)據(jù)包括所述讀取命令所請(qǐng)求的數(shù)據(jù)，η是介于I至N的整數(shù)。[0010]在可選實(shí)施例中，3所述緩存控制電路被配置為響應(yīng)于外部請(qǐng)求設(shè)置數(shù)值η。
[0011]在可選實(shí)施例中，所述第一類(lèi)型的存儲(chǔ)單元是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)單元，而所述第二類(lèi)型的存儲(chǔ)單元是靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)單元。
[0012]在一可選實(shí)施例中，P為4，并且Q為128。在另一可選實(shí)施例中，D在8至32的范圍內(nèi)。在又一可選實(shí)施例中，N在I至32的范圍內(nèi)。
[0013]在可選實(shí)施例中，所述緩存控制電路進(jìn)一步被配置為:響應(yīng)于所述緩存控制電路接收的寫(xiě)入命令，將與寫(xiě)入地址對(duì)應(yīng)的數(shù)據(jù)寫(xiě)入到所述第一存儲(chǔ)電路中。
[0014]在可選實(shí)施例中，所述緩存控制電路進(jìn)一步被配置為:使與所述寫(xiě)入地址對(duì)應(yīng)的所述第二存儲(chǔ)電路中存儲(chǔ)的數(shù)據(jù)的副本無(wú)效。
[0015]在可選實(shí)施例中，所述緩存控制電路進(jìn)一步被配置為:響應(yīng)于外部請(qǐng)求繞過(guò)所述第二存儲(chǔ)電路。
[0016]在可選實(shí)施例中，所述第一存儲(chǔ)電路包括將所述第一存儲(chǔ)電路和所述第二存儲(chǔ)電路的第一表面連接的第一組凸塊，所述第二存儲(chǔ)電路包括位于所述第二存儲(chǔ)電路的第二表面上的第二組凸塊，并且所述第二組凸塊的一部分與所述第一存儲(chǔ)電路的第一組凸塊管腳兼容。
[0017]根據(jù)本發(fā)明的另一方面，還提供了一種緩存存儲(chǔ)管芯，包括:
[0018]襯底；
[0019]預(yù)定組數(shù)的存儲(chǔ)單元，位于所述襯底上；
[0020]第一組輸入/輸出端，位于所述緩存存儲(chǔ)管芯的第一表面上，所述第一組輸入/輸出端被配置為連接至所述緩存存儲(chǔ)管芯外部的主存儲(chǔ)電路；
[0021 ] 第二組輸入/輸出端，位于所述緩存存儲(chǔ)管芯的第二表面上，所述第二組輸入/輸出端的一部分與所述第一組輸入/輸出端管腳兼容。
[0022]在可選實(shí)施例中，所述襯底包括多個(gè)硅通孔，多個(gè)所述硅通孔將所述第一組輸入/輸出端和所述第二組輸入/輸出端的一部分電連接。
[0023]在可選實(shí)施例中，每一組存儲(chǔ)單元都包括:預(yù)定數(shù)目的緩存部分，每一個(gè)緩存部分都被配置為在對(duì)應(yīng)的存儲(chǔ)地址范圍內(nèi)存儲(chǔ)數(shù)據(jù)的副本；地址部分，被配置為存儲(chǔ)地址信息，所述地址信息與所存儲(chǔ)的數(shù)據(jù)的副本相關(guān)聯(lián)；以及，有效性標(biāo)記部分，被配置為存儲(chǔ)指示所述緩存部分是否包含數(shù)據(jù)的有效副本的值。
[0024]在可選實(shí)施例中，所述存儲(chǔ)單元是靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)單元。
[0025]根據(jù)本發(fā)明的又一方面，還提供了一種操作存儲(chǔ)電路的方法，所述存儲(chǔ)電路包括主存儲(chǔ)電路和緩存存儲(chǔ)電路，所述主存儲(chǔ)電路具有P個(gè)Q比特信道帶寬的存取通道，所述緩存存儲(chǔ)電路具有P個(gè)Q*N存儲(chǔ)單元的子集，P和Q是大于I的整數(shù)，N是正整數(shù)，所述方法包括:
[0026]通過(guò)緩存控制電路響應(yīng)于用于讀取可通過(guò)所述主存儲(chǔ)電路的第一存取通道存取的第一數(shù)據(jù)和可通過(guò)所述主存儲(chǔ)電路的第二存取通道存取的第二數(shù)據(jù)的讀取命令，確定所述緩存存儲(chǔ)電路中是否存儲(chǔ)有所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的有效副本；
[0027]如果所述緩存存儲(chǔ)電路中沒(méi)有存儲(chǔ)所述讀取命令所請(qǐng)求的第一數(shù)據(jù)和第二數(shù)據(jù)的有效副本，則將來(lái)自所述第一存取通道的Q*n比特的連續(xù)尋址數(shù)據(jù)的副本和來(lái)自所述第二存取通道的Q*n比特的連續(xù)尋址數(shù)據(jù)的副本存儲(chǔ)到所述緩存存儲(chǔ)電路，η是介于I到N的整數(shù)；以及
[0028]如果所述緩存存儲(chǔ)電路中存儲(chǔ)有所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的有效副本，則從所述緩存存儲(chǔ)電路輸出所述第一數(shù)據(jù)和所述第二數(shù)據(jù)。
[0029]在可選實(shí)施例中，所述方法進(jìn)一步包括根據(jù)所述緩存控制電路接收到的外部請(qǐng)求設(shè)置η。
[0030]在可選實(shí)施例中，所述方法進(jìn)一步包括:根據(jù)所述存儲(chǔ)電路的訪(fǎng)問(wèn)負(fù)載通過(guò)所述緩存控制電路設(shè)置η。
[0031]在可選實(shí)施例中，所述方法進(jìn)一步包括:響應(yīng)于所述緩存控制電路接收到的寫(xiě)入命令，將與寫(xiě)入地址對(duì)應(yīng)的數(shù)據(jù)寫(xiě)入到所述主存儲(chǔ)電路中。
[0032]在可選實(shí)施例中，所述方法進(jìn)一步包括:使與所述寫(xiě)入地址對(duì)應(yīng)的所述緩存存儲(chǔ)電路中存儲(chǔ)的數(shù)據(jù)的副本無(wú)效。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0033]在附圖部分的多個(gè)圖中通過(guò)實(shí)例的方式示例說(shuō)明了一個(gè)或多個(gè)實(shí)施例，但不限于這些實(shí)施例，其中，在整個(gè)說(shuō)明書(shū)和附圖中具有相同的參考編號(hào)的元件表示相同的元件，其中:
[0034]圖1是根據(jù)一個(gè)或多個(gè)實(shí)施例的計(jì)算系統(tǒng)的系統(tǒng)框圖；
[0035]圖2是根據(jù)一個(gè)或多個(gè)實(shí)施例的存儲(chǔ)電路的系統(tǒng)框圖；
[0036]圖3是根據(jù)一個(gè)或多個(gè)實(shí)施例的主存儲(chǔ)電路和緩存存儲(chǔ)電路的功能框圖；
[0037]圖4Α至圖4C是根據(jù)一個(gè)或多個(gè)實(shí)施例的使用各種封裝技術(shù)封裝的存儲(chǔ)電路的截面圖；
[0038]圖5Α是根據(jù)一個(gè)或多個(gè)實(shí)施例的緩存存儲(chǔ)電路的一個(gè)實(shí)例的俯視圖；
[0039]圖5Β是根據(jù)一個(gè)或多個(gè)實(shí)施例的堆疊有主存儲(chǔ)電路的圖5Α的緩存存儲(chǔ)電路的截面圖；
[0040]圖6是根據(jù)一個(gè)或多個(gè)實(shí)施例的響應(yīng)于讀取命令而讀取數(shù)據(jù)的方法流程圖；
[0041]圖7是根據(jù)一個(gè)或多個(gè)實(shí)施例的響應(yīng)于寫(xiě)入命令而寫(xiě)入數(shù)據(jù)的方法流程圖。
【具體實(shí)施方式】
[0042]應(yīng)當(dāng)了解，為實(shí)施本發(fā)明的不同部件，以下公開(kāi)內(nèi)容提供了許多不同的實(shí)施例或?qū)嵗Ｔ谙旅婷枋鲈筒贾玫奶囟▽?shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然這些僅僅是實(shí)例并不旨在限定。根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，附圖中的各種部件并不按比例繪制并且僅用于示例說(shuō)明的目的。
[0043]而且，使用空間關(guān)系術(shù)語(yǔ)例如“較低的”、“較高的”、“水平的”、“垂直的”、
“在......上方”、“在......下方”、“頂部”、“底部”、“左邊”、“右邊”等以及它們的派生詞
(例如，“水平地”、“向下地”、“向上地”等)以便于說(shuō)明本發(fā)明部件之間的關(guān)系。這些空間關(guān)系術(shù)語(yǔ)意圖涵蓋包含部件的器件的不同方位。
[0044]圖1是計(jì)算系統(tǒng)100的系統(tǒng)框圖。計(jì)算系統(tǒng)100具有處理單元110，存儲(chǔ)電路120，以及統(tǒng)指示為電路塊130的其他外圍電路。在一些實(shí)施例中，其他外圍電路包括輸入/輸出電路、顯示單元、網(wǎng)絡(luò)接口電路和/或諸如硬盤(pán)驅(qū)動(dòng)器或者光盤(pán)驅(qū)動(dòng)器的存儲(chǔ)器件。在一些實(shí)施例中，處理單元110包括單個(gè)處理器。在一些其他實(shí)施例中，處理單元110包括兩個(gè)以上處理器。在一些其他實(shí)施例中，存儲(chǔ)電路120是靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)或者非易失性存儲(chǔ)器。在許多應(yīng)用中，處理單元110和存儲(chǔ)電路120要求不同的復(fù)雜性和電特性，因此在相同的管芯上和/或根據(jù)相同的制造工藝制造處理單元110和存儲(chǔ)電路120并不經(jīng)濟(jì)可行。
[0045]圖2是根據(jù)一個(gè)或多個(gè)實(shí)施例的存儲(chǔ)電路200的系統(tǒng)框圖。存儲(chǔ)電路200包括主存儲(chǔ)電路210、緩存存儲(chǔ)電路220、存儲(chǔ)控制電路230和緩存控制電路240。主存儲(chǔ)電路210由一個(gè)或多個(gè)第一管芯形成。在一些實(shí)施例中，主存儲(chǔ)電路210由單個(gè)管芯形成。在又一些其他實(shí)施例中，主存儲(chǔ)電路210由相互堆疊的多個(gè)管芯形成并且具有3D IC封裝配置。緩存存儲(chǔ)電路220由另一種管芯形成并且通過(guò)總線(xiàn)252與主存儲(chǔ)電路210連接。主存儲(chǔ)電路210包括第一類(lèi)型的存儲(chǔ)單元，并且緩存存儲(chǔ)電路220包括第二類(lèi)型的存儲(chǔ)單元。在一些實(shí)施例中，與第一類(lèi)型的存儲(chǔ)單元相比，第二類(lèi)型的存儲(chǔ)單元讀取和/或?qū)懭氲乃俣雀?。在一些?shí)施例中，根據(jù)從收到讀取地址到以該地址讀取數(shù)據(jù)操作的完成所需的時(shí)間來(lái)計(jì)量速度。
[0046]在一些實(shí)施例中，第一類(lèi)型的存儲(chǔ)單元是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)單元，并且第二類(lèi)型的存儲(chǔ)單元是靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)單元。在一些實(shí)施例中，第一類(lèi)型的存儲(chǔ)單元和第二類(lèi)型的存儲(chǔ)單元是SRAM單元但具有不同的讀取速度。
[0047]存儲(chǔ)控制電路230通過(guò)總線(xiàn)254與主存儲(chǔ)電路210連接并且通過(guò)總線(xiàn)256與緩存存儲(chǔ)電路220連接。存儲(chǔ)控制電路230可用于控制主存儲(chǔ)電路210中存儲(chǔ)的數(shù)據(jù)的存取。緩存控制電路240通過(guò)總線(xiàn)257與存儲(chǔ)控制電路230連接并且通過(guò)總線(xiàn)258與緩存存儲(chǔ)電路220連接。緩存控制電路240通過(guò)總線(xiàn)262接收讀取命令以在讀取地址讀取主存儲(chǔ)電路210中存儲(chǔ)的數(shù)據(jù)，和/或，通過(guò)總線(xiàn)262接收寫(xiě)入命令以將數(shù)據(jù)對(duì)應(yīng)于寫(xiě)入地址寫(xiě)入到主存儲(chǔ)電路210。緩存控制電路240確定緩存存儲(chǔ)電路220中是否存在數(shù)據(jù)的有效副本，然后如果需要直接存取主存儲(chǔ)電路210，則通過(guò)總線(xiàn)257可選地將控制信號(hào)發(fā)送給主存儲(chǔ)電路210。否則，在沒(méi)有操作緩存控制電路230和主存儲(chǔ)電路210的情況下，緩存控制電路240通過(guò)總線(xiàn)258將控制信號(hào)發(fā)送給緩存存儲(chǔ)電路220。在一些實(shí)施例中，不管存儲(chǔ)控制電路230是否將響應(yīng)于讀取/寫(xiě)入命令而使用，仍通過(guò)總線(xiàn)264將地址信息發(fā)送給存儲(chǔ)控制電路230。
[0048]如果緩存存儲(chǔ)電路220中的數(shù)據(jù)副本與主存儲(chǔ)電路210中存儲(chǔ)的相應(yīng)原始數(shù)據(jù)匹配，那么緩存存儲(chǔ)電路220中的數(shù)據(jù)副本有效。在一些實(shí)施例中，原始數(shù)據(jù)的地址和有效性記錄在緩存存儲(chǔ)電路220中。
[0049]在一些實(shí)施例中，存儲(chǔ)控制電路230和緩存控制電路240中的一個(gè)或兩個(gè)都合并在處理單元110(圖1)中，因此從存儲(chǔ)單元200中省略。在一些實(shí)施例中，存儲(chǔ)控制電路230和緩存控制電路240集成為聯(lián)合存儲(chǔ)控制電路。在一些實(shí)施例中，在沒(méi)有緩存存儲(chǔ)電路220和緩存控制電路240協(xié)助的情況下，主存儲(chǔ)電路210和緩存存儲(chǔ)電路220被配置為便于數(shù)據(jù)至主存儲(chǔ)電路210的存入或者從主存儲(chǔ)電路210的讀取。在至少一個(gè)實(shí)施例中，根據(jù)提供給緩存控制電路240的設(shè)置，緩存控制電路240可選地繞過(guò)緩存存儲(chǔ)電路220。
[0050]圖3是根據(jù)一個(gè)或多個(gè)實(shí)施例的主存儲(chǔ)電路210和緩存存儲(chǔ)電路220的功能框圖。主存儲(chǔ)電路210包括4組第一類(lèi)型的存儲(chǔ)單元(312、314、316和318)。每組第一類(lèi)型的存儲(chǔ)單元具有Q個(gè)輸入/輸出(I/o)端，并且Q是大于I的整數(shù)。用于四組存儲(chǔ)單元312、314、316和318的Q比特I/O端統(tǒng)指為I/O總線(xiàn)252，其包括四個(gè)相應(yīng)的存取通道322、324、326和328。在一些實(shí)施例中，主存儲(chǔ)電路210包括P組第一類(lèi)型的存儲(chǔ)單元，并且P是大于I的整數(shù)。在一些實(shí)施例中，操作主存儲(chǔ)電路210以在單讀取周期或者單寫(xiě)入周期期間存取P組存儲(chǔ)單元中每一組的Q比特，并且因此主存儲(chǔ)電路210具有P*Q比特I/O總線(xiàn)252以及P*Q個(gè)I/O管腳。在一些實(shí)施例中，數(shù)P指主存儲(chǔ)電路210的存取通道的數(shù)目，數(shù)Q指主存儲(chǔ)電路210的每個(gè)存取通道的帶寬。在至少一個(gè)實(shí)施例中，P是4，Q是128，因此主存儲(chǔ)電路210還被稱(chēng)為具有四個(gè)存取通道，每一個(gè)都具有128比特的帶寬。在一些實(shí)施例中，主存儲(chǔ)電路210符合JEDEC的寬I/O存儲(chǔ)標(biāo)準(zhǔn)或者HYBRID MEMORY CUBIT(HMC)標(biāo)準(zhǔn)的存儲(chǔ)電路。
[0051]緩存存儲(chǔ)電路220包括多個(gè)第二類(lèi)型的存儲(chǔ)單元，被布置成D行(或組)330-1、
330-2,330-3......330-D。每組第二類(lèi)型的存儲(chǔ)單元包括P (在圖3描述的實(shí)施例中P等
于4)個(gè)第二類(lèi)型的Q*N存儲(chǔ)單元的子集或者緩存部分(對(duì)應(yīng)于標(biāo)示為340-1、340-2、340-3和340-4的列)。D和N是正整數(shù)。在一些實(shí)施例中，D在8至32的范圍內(nèi)。在一些實(shí)施例中，N在I至32的范圍內(nèi)。
[0052]第二類(lèi)型的存儲(chǔ)單元330-1、330-2、330-3......330-D的P個(gè)子集中的每一個(gè)子
集與P組第一類(lèi)型的存儲(chǔ)單元312、314、316和318中對(duì)應(yīng)的一組相關(guān)聯(lián)。緩存控制電路240在一個(gè)讀取周期期間存儲(chǔ)來(lái)自不同組存儲(chǔ)單元312、314、316和318的P*Q比特的數(shù)據(jù)。而且，緩存控制電路240在直到下一個(gè)(N-1)另外的周期期間，還能夠執(zhí)行來(lái)自P組存儲(chǔ)單元312、314、316和318的更多連續(xù)尋址數(shù)據(jù)的預(yù)取。同樣，第二類(lèi)型330_1、330_2、
330-3......330-D的存儲(chǔ)單元的P個(gè)子集中每一個(gè)都容納總計(jì)為P*Q比特?cái)?shù)據(jù)的N個(gè)“突
發(fā)”。在一些實(shí)施例中，可行或者可用的“突發(fā)”的數(shù)目可通過(guò)緩存控制電路240來(lái)設(shè)計(jì)。在一些實(shí)施例中，根據(jù)處理單元110當(dāng)前執(zhí)行的一個(gè)或多個(gè)軟件程序來(lái)動(dòng)態(tài)調(diào)整可行或者可用的“突發(fā)”的數(shù)目。在一些實(shí)施例中，根據(jù)預(yù)取數(shù)據(jù)后續(xù)使用的頻率的統(tǒng)計(jì)記錄和/或兩個(gè)讀/寫(xiě)命令之間可用的額外周期來(lái)動(dòng)態(tài)設(shè)置可行或者可用的“突發(fā)”的數(shù)目。
[0053]每組第二類(lèi)型的存儲(chǔ)單元330-1、330-2、330-3......330-D進(jìn)一步包括地址部分
(用列350表示)和有效性標(biāo)記部分(用列360表示)。地址部分350存儲(chǔ)地址信息，其與緩存部分340-1、340-2、340-3和340-4中存儲(chǔ)的數(shù)據(jù)副本相關(guān)聯(lián)。在一些實(shí)施例中，地址部分350被分成P個(gè)子部分，每一個(gè)用于存儲(chǔ)與緩存部分340-1、340-2、340-3和340-4中的一個(gè)相對(duì)應(yīng)的地址信息。有效性標(biāo)記部分360存儲(chǔ)指示緩存部分340-1、340-2、340-3和340-4是否包含有效數(shù)據(jù)副本的值。在一些實(shí)施例中，有效性標(biāo)記部分360被分成P個(gè)子部分，每個(gè)子部分用于存儲(chǔ)與緩存部分340-1、340-2、340-3和340-4中的一個(gè)相對(duì)應(yīng)的有效性信息。在一些實(shí)施例中，有效性標(biāo)記部分360存儲(chǔ)根據(jù)緩存部分340-1、340-2、340-3和340-4的有效性計(jì)算得到的值。
[0054]在一些實(shí)施例中，緩存控制電路240響應(yīng)于緩存控制電路240接收到的寫(xiě)入命令，將與寫(xiě)入地址對(duì)應(yīng)的數(shù)據(jù)寫(xiě)入到主存儲(chǔ)電路210。在至少一個(gè)實(shí)施例中，緩存控制電路240改變相應(yīng)的有效性標(biāo)記部分360中存儲(chǔ)的值，從而使與寫(xiě)入地址對(duì)應(yīng)的存儲(chǔ)在緩存存儲(chǔ)電路220中的數(shù)據(jù)副本無(wú)效。
[0055]在又一些其他實(shí)施例中，如果與寫(xiě)入地址對(duì)應(yīng)的有效數(shù)據(jù)副本當(dāng)前存儲(chǔ)在緩存存儲(chǔ)電路220中，那么緩存控制電路240響應(yīng)于緩存控制電路240接收到的寫(xiě)入命令，將與寫(xiě)入地址對(duì)應(yīng)的數(shù)據(jù)寫(xiě)入到緩存存儲(chǔ)電路220。在至少一個(gè)實(shí)施例中，緩存控制電路240將與寫(xiě)入地址對(duì)應(yīng)的存儲(chǔ)在緩存存儲(chǔ)電路220中的數(shù)據(jù)寫(xiě)入到主存儲(chǔ)電路210。
[0056]圖4A至圖4C是根據(jù)一個(gè)或多個(gè)實(shí)施例的使用各種封裝技術(shù)封裝的存儲(chǔ)電路200的截面圖。
[0057]圖4A是存儲(chǔ)電路200的2.5D IC封裝件400A的截面圖。2.5D IC封裝件400A包括用于主存儲(chǔ)電路210的堆疊存儲(chǔ)管芯410，用于緩存存儲(chǔ)電路220的緩存存儲(chǔ)管芯420，以及與存儲(chǔ)控制電路230和/或緩存控制電路240對(duì)應(yīng)的邏輯管芯430。在一些實(shí)施例中，堆疊存儲(chǔ)管芯410具有一個(gè)或多個(gè)管芯。使用多個(gè)微凸塊450將堆疊存儲(chǔ)管芯410、緩存管芯420和邏輯管芯430安裝到中介板440上。在一些實(shí)施例中，存儲(chǔ)控制電路230和緩存控制電路240由多個(gè)管芯形成。在一些實(shí)施例中，還將其他管芯安裝到中介板450上。
[0058]圖4B是存儲(chǔ)電路200的混合2.5D/3D IC封裝件400B的截面圖。混合IC封裝件400B包括使用微凸塊450安裝到緩存存儲(chǔ)管芯420上的堆疊存儲(chǔ)管芯410以形成堆疊存儲(chǔ)管芯410和緩存存儲(chǔ)管芯420的3D IC封裝件460。在一些實(shí)施例中，堆疊存儲(chǔ)管芯410具有一個(gè)或多個(gè)管芯。然后，將3D IC封裝件460和邏輯管芯430安裝到中介板440上。
[0059]圖4C是存儲(chǔ)電路200的3D IC封裝件400C的截面圖。3D IC封裝件400C包括安裝到緩存管芯420上的堆疊存儲(chǔ)管芯410，然后將其安裝到邏輯管芯上以形成3D IC封裝件400C。
[0060]圖5A是根據(jù)一個(gè)或多個(gè)實(shí)施例的存儲(chǔ)電路220的緩存存儲(chǔ)管芯420的示例配置的俯視圖。緩存存儲(chǔ)管芯420具有存儲(chǔ)單元，被分成設(shè)置為朝緩存存儲(chǔ)管芯420的邊緣的六組存儲(chǔ)單元。四組存儲(chǔ)單元對(duì)應(yīng)于緩存部分340-1、340-2、340-3和340-4。兩組存儲(chǔ)單元對(duì)應(yīng)于地址部分350和有效性標(biāo)記部分360，并且每一組設(shè)置在相應(yīng)兩組存儲(chǔ)單元340-1/340-2和340-3/340-4之間。多個(gè)輸入/輸出端在緩存存儲(chǔ)管芯420的中心部分(區(qū)510和520)。在一些實(shí)施例中，緩存管芯420具有存儲(chǔ)單元，被分成多于或者小于六組存儲(chǔ)單元。在至少一個(gè)實(shí)施例中，緩存管芯420具有存儲(chǔ)單元，被分成用于所有緩存部分340-1、340-2,340-3和340-4的一組存儲(chǔ)單元以及用于地址部分350和有效性標(biāo)記部分360的另一組存儲(chǔ)單元。
[0061]圖5B是根據(jù)一個(gè)或多個(gè)實(shí)施例的沿圖5A中線(xiàn)A獲得的緩存管芯420以及用于主存儲(chǔ)電路210的堆疊存儲(chǔ)管芯410的截面圖。多個(gè)輸入/輸出端包括位于緩存存儲(chǔ)管芯420的第一表面上的第一組輸入/輸出端(用占據(jù)與區(qū)域510對(duì)應(yīng)的區(qū)域的微凸塊532表示)。第一組輸入/輸出端532與主存儲(chǔ)電路210的堆疊存儲(chǔ)管芯410電連接。多個(gè)輸入/輸出端還包括位于緩存管芯的第二表面上的第二組輸入/輸出端(用占據(jù)與區(qū)域510對(duì)應(yīng)的區(qū)域的微凸塊534和用占據(jù)與區(qū)域510對(duì)應(yīng)的區(qū)域的微凸塊536表示)。第二組輸入/輸出端的一部分(諸如微凸塊534)與第一組輸入/輸出端532的管腳兼容。襯底540包括將第一組輸入/輸出端532與第二組輸入/輸出端534的部分電連接的多個(gè)娃通孔542。
[0062]圖6是根據(jù)一個(gè)或多個(gè)實(shí)施例的響應(yīng)讀取命令讀取數(shù)據(jù)的方法600的流程圖。應(yīng)該理解，可以在圖6所描述的方法600之前、期間和/或之后實(shí)施額外的工藝，并且一些其他的工藝可在本文僅簡(jiǎn)略描述。
[0063]如圖6和圖2和圖3所述，在操作610中，緩存控制電路240接收用于讀取主存儲(chǔ)電路210中存儲(chǔ)的數(shù)據(jù)的讀取命令。讀取命令至少請(qǐng)求可通過(guò)主存儲(chǔ)電路210的第一存取通道322存取的第一數(shù)據(jù)以及可通過(guò)主存儲(chǔ)電路210的第二存取通道324存取的第二數(shù)據(jù)。
[0064]方法進(jìn)行到操作620，緩存控制電路240在處理接收到的讀取命令時(shí)，確定是否繞過(guò)緩存存儲(chǔ)電路220。如果確定繞過(guò)緩存存儲(chǔ)電路220，那么方法進(jìn)行到操作630，緩存控制電路240發(fā)送控制信號(hào)到存儲(chǔ)控制電路230以從主存儲(chǔ)電路讀取所請(qǐng)求的數(shù)據(jù)。在一些實(shí)施例中，基于緩存控制電路240從總線(xiàn)262接收的外部請(qǐng)求來(lái)確定是否繞過(guò)緩存存儲(chǔ)電路220。
[0065]如果確定不繞過(guò)緩存存儲(chǔ)電路220，那么方法進(jìn)行到操作640。在操作640中，緩存控制電路240確定緩存存儲(chǔ)電路220中是否存儲(chǔ)有第一數(shù)據(jù)和第二數(shù)據(jù)的有效副本。
[0066]在操作650中，如果讀取命令請(qǐng)求的第一數(shù)據(jù)和第二數(shù)據(jù)的有效副本沒(méi)有存儲(chǔ)在緩存存儲(chǔ)電路220中，那么將來(lái)自存取通道322的Q*n比特的連續(xù)尋址數(shù)據(jù)的副本、來(lái)自存取通道324的Q*n比特的連續(xù)尋址數(shù)據(jù)的副本存儲(chǔ)到緩存存儲(chǔ)電路220中。η是介于I至N之間的整數(shù)、在一些實(shí)施例中，在操作650中，還可以將來(lái)自存取通道326的0*11比特的連續(xù)尋址數(shù)據(jù)的副本和來(lái)自存取通道328的Q*n比特的連續(xù)尋址數(shù)據(jù)的副本存儲(chǔ)到緩存存儲(chǔ)電路220中。在一些實(shí)施例中，操作650中，并不是所有的存取通道322、324、326和328都使用。
[0067]在一些實(shí)施例中，根據(jù)緩存控制電路220接收的外部請(qǐng)求來(lái)設(shè)置η。在一些實(shí)施例中，處理單元110在執(zhí)行一組特定執(zhí)行指令例如軟件程序時(shí)，根據(jù)訪(fǎng)問(wèn)在先前讀取命令訪(fǎng)問(wèn)的數(shù)據(jù)附近的數(shù)據(jù)的可能性來(lái)確定η的值。訪(fǎng)問(wèn)存儲(chǔ)在先前訪(fǎng)問(wèn)的數(shù)據(jù)附近的數(shù)據(jù)的現(xiàn)象還被稱(chēng)為“存儲(chǔ)器訪(fǎng)問(wèn)的局部性”。因此，如果處理單元110認(rèn)為目前執(zhí)行的軟件程序具有更好的存儲(chǔ)器訪(fǎng)問(wèn)的局部性，那么η的值增大。相反，如果處理單元110認(rèn)為目前執(zhí)行的軟件程序具有較差的存儲(chǔ)器訪(fǎng)問(wèn)的局部性，那么η的值減小。
[0068]在一些實(shí)施例中，緩沖控制電路240根據(jù)存儲(chǔ)電路200的訪(fǎng)問(wèn)負(fù)載設(shè)置η的值。如果存儲(chǔ)電路200具有低的工作負(fù)載，那么緩沖控制電路240在接收到下一個(gè)讀取或者寫(xiě)入命令之前進(jìn)入空閑周期并且試圖預(yù)取盡可能多的數(shù)據(jù)。在一些實(shí)施例中，根據(jù)處理單元110當(dāng)前執(zhí)行的一個(gè)或多個(gè)軟件程序來(lái)動(dòng)態(tài)調(diào)整η的值。
[0069]在通過(guò)緩存存儲(chǔ)電路220預(yù)取數(shù)據(jù)之后或者如果通過(guò)讀取命令請(qǐng)求的第一數(shù)據(jù)和第二數(shù)據(jù)的有效副本當(dāng)前存儲(chǔ)在緩存存儲(chǔ)電路220中，緩存控制電路240輸出來(lái)自緩存存儲(chǔ)電路220的被請(qǐng)求的第一數(shù)據(jù)和第二數(shù)據(jù)。
[0070]圖7是根據(jù)一個(gè)或多個(gè)實(shí)施例的響應(yīng)于寫(xiě)入命令寫(xiě)入數(shù)據(jù)的方法700的流程圖。應(yīng)該理解，可以在圖7所描述的方法700之前、期間和/或之后實(shí)施額外的工藝，并且一些其他的工藝可在本文僅簡(jiǎn)略描述。
[0071]如圖7和圖2和圖3所示，在操作710中，緩存控制電路240接收用于寫(xiě)入數(shù)據(jù)到主存儲(chǔ)電路210的寫(xiě)入命令。方法進(jìn)行到操作720中，緩存控制電路240發(fā)送控制信號(hào)給存儲(chǔ)控制電路230以根據(jù)寫(xiě)入命令指定的地址將數(shù)據(jù)寫(xiě)入到主存儲(chǔ)電路210。
[0072]在操作730中，緩存控制電路240確定緩存存儲(chǔ)電路220是否具有數(shù)據(jù)的有效副本。因?yàn)閯偢铝酥鞔鎯?chǔ)電路中在指定地址的數(shù)據(jù)，緩存存儲(chǔ)電路220中數(shù)據(jù)的副本(如果存在的話(huà))不再認(rèn)為“有效”。因此，在操作740中，如果緩存存儲(chǔ)電路220中存儲(chǔ)有數(shù)據(jù)的有效副本，那么更新有效性標(biāo)記從而使數(shù)據(jù)的副本無(wú)效。另一方面，如果緩存存儲(chǔ)電路220不具有有效的數(shù)據(jù)副本，那么跳過(guò)操作740。
[0073]根據(jù)一個(gè)實(shí)施例，一種存儲(chǔ)電路包括第一存儲(chǔ)電路、第二存儲(chǔ)電路、存儲(chǔ)控制電路和緩存控制電路。第一存儲(chǔ)電路由第一管芯或者一組堆疊管芯形成，第二存儲(chǔ)電路由第二管芯形成。第一存儲(chǔ)電路包括P組第一類(lèi)型的存儲(chǔ)單元，每組第一類(lèi)型的存儲(chǔ)單元都具有Q個(gè)輸入/輸出(I/O)端，并且P和Q是大于I的整數(shù)。第二存儲(chǔ)電路包括D組第二類(lèi)型的存儲(chǔ)單元。每組第二類(lèi)型的存儲(chǔ)單元包括P個(gè)第二類(lèi)型的Q*N存儲(chǔ)單元的子集，第二類(lèi)型的存儲(chǔ)單元的P個(gè)子集中的每一個(gè)子集與P組第一類(lèi)型的存儲(chǔ)單元中對(duì)應(yīng)的一組相關(guān)聯(lián)，D和N是正整數(shù)。與第一類(lèi)型的存儲(chǔ)單元相比，第二類(lèi)型的存儲(chǔ)單元的讀取速度更快。存儲(chǔ)控制電路連接到第一存儲(chǔ)電路和第二存儲(chǔ)電路。緩存控制電路連接到存儲(chǔ)控制電路和第二存儲(chǔ)電路。緩存控制電路接收用于在讀取地址讀取第一存儲(chǔ)電路中存儲(chǔ)的數(shù)據(jù)的讀取命令，以及如果第二存儲(chǔ)電路中存在讀取命令請(qǐng)求的數(shù)據(jù)的有效副本，則從第二存儲(chǔ)電路檢索數(shù)據(jù)。
[0074]根據(jù)另一個(gè)實(shí)施例，緩存存儲(chǔ)管芯包括襯底，位于襯底上的預(yù)確定組數(shù)的存儲(chǔ)單元，位于緩存管芯的第一表面上的第一組輸入/輸出端，以及位于緩存管芯的第二表面上的第二組輸入/輸出端。第一組輸入/輸出端與緩存存儲(chǔ)管芯外部的主存儲(chǔ)電路連接。第二組輸入/輸出端的一部分與第一組輸入/輸出端管腳兼容。
[0075]根據(jù)另一個(gè)實(shí)施例，一種操作存儲(chǔ)電路的方法包括:通過(guò)緩存控制電路響應(yīng)用于讀取可通過(guò)主存儲(chǔ)電路的第一存取通道存取的第一數(shù)據(jù)和可通過(guò)主存儲(chǔ)電路的第二存取通道存取的第二數(shù)據(jù)的讀取命令，確定第一數(shù)據(jù)和第二數(shù)據(jù)的有效副本是否存儲(chǔ)在緩存存儲(chǔ)電路中。該存儲(chǔ)電路包括主存儲(chǔ)電路和緩存存儲(chǔ)電路。主存儲(chǔ)電路具有Q比特信道帶寬的P個(gè)存取通道，并且緩存存儲(chǔ)電路具有Q*N存儲(chǔ)單元的P個(gè)子集。P和Q是大于I的整數(shù)，并且N是正整數(shù)。該方法進(jìn)一步包括:如果通過(guò)讀取命令請(qǐng)求的第一數(shù)據(jù)和第二數(shù)據(jù)的有效副本沒(méi)有存儲(chǔ)在緩存存儲(chǔ)電路中，那么將來(lái)自第一存取通道的Q*n比特的連續(xù)尋址數(shù)據(jù)的副本和來(lái)自第二存取通道的`^^比特的連續(xù)尋址數(shù)據(jù)的副本存儲(chǔ)到緩存存儲(chǔ)電路，η是介于I到N的整數(shù)。如果第一數(shù)據(jù)和第二數(shù)據(jù)的有效副本存儲(chǔ)在緩存存儲(chǔ)電路中，那么從緩存存儲(chǔ)電路輸出第一數(shù)據(jù)和第二數(shù)據(jù)。
[0076]上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。
【權(quán)利要求】
1.一種存儲(chǔ)電路，包括: 第一存儲(chǔ)電路，由第一管芯或者一組堆疊管芯形成，所述第一存儲(chǔ)電路包括P組第一類(lèi)型的存儲(chǔ)單元，每組所述第一類(lèi)型的存儲(chǔ)單元都具有Q個(gè)輸入/輸出(I/o)端，P和Q是大于I的整數(shù)； 第二存儲(chǔ)電路，由第二管芯形成，所述第二存儲(chǔ)電路包括D組第二類(lèi)型的存儲(chǔ)單元，所述第二類(lèi)型的存儲(chǔ)單元比所述第一類(lèi)型的存儲(chǔ)單元具有更快的讀取速度，并且每組所述第二類(lèi)型的存儲(chǔ)單元都包括P個(gè)所述第二類(lèi)型的Q*N存儲(chǔ)單元的子集，所述第二類(lèi)型的存儲(chǔ)單元的P個(gè)子集中的每一個(gè)子集都與所述P組第一類(lèi)型的存儲(chǔ)單元中對(duì)應(yīng)的一組相關(guān)聯(lián)，D和N是正整數(shù)； 存儲(chǔ)控制電路，與所述第一存儲(chǔ)電路和所述第二存儲(chǔ)電路連接，所述存儲(chǔ)控制電路被配置為存取所述P組第一類(lèi)型的存儲(chǔ)單元；以及 緩存控制電路，與所述存儲(chǔ)控制電路和所述第二存儲(chǔ)電路連接，所述緩存控制電路被配置為:接收用于以讀取地址讀取存儲(chǔ)在所述第一存儲(chǔ)電路中的數(shù)據(jù)的讀取命令，以及如果在所述第二存儲(chǔ)電路中存在所述讀取命令所請(qǐng)求的數(shù)據(jù)的有效副本，則從所述第二存儲(chǔ)電路檢索所述數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)電路，其中，所述緩存控制電路進(jìn)一步被配置為:如果所述第二存儲(chǔ)電路不具有所述讀取命令所請(qǐng)求的數(shù)據(jù)的有效副本，則將P*n比特的數(shù)據(jù)的副本存儲(chǔ)在所述D組第二類(lèi)型的存儲(chǔ)單元中的一組中，所述P*n比特的數(shù)據(jù)包括所述讀取命令所請(qǐng)求的數(shù)據(jù)，n是介于1至N的整數(shù)。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)電路，其中，所述緩存控制電路被配置為響應(yīng)于外部請(qǐng)求設(shè)置數(shù)值n。
4.一種緩存存儲(chǔ)管芯，包括: 襯底； 預(yù)定組數(shù)的存儲(chǔ)單元，位于所述襯底上； 第一組輸入/輸出端，位于所述緩存存儲(chǔ)管芯的第一表面上，所述第一組輸入/輸出端被配置為連接至所述緩存存儲(chǔ)管芯外部的主存儲(chǔ)電路； 第二組輸入/輸出端，位于所述緩存存儲(chǔ)管芯的第二表面上，所述第二組輸入/輸出端的一部分與所述第一組輸入/輸出端管腳兼容。
5.根據(jù)權(quán)利要求4所述的緩存存儲(chǔ)管芯，其中，所述襯底包括多個(gè)硅通孔，多個(gè)所述硅通孔將所述第一組輸入/輸出端和所述第二組輸入/輸出端的一部分電連接。
6.一種操作存儲(chǔ)電路的方法，所述存儲(chǔ)電路包括主存儲(chǔ)電路和緩存存儲(chǔ)電路，所述主存儲(chǔ)電路具有P個(gè)Q比特信道帶寬的存取通道，所述緩存存儲(chǔ)電路具有P個(gè)Q*N存儲(chǔ)單元的子集，P和Q是大于I的整數(shù)，N是正整數(shù)，所述方法包括: 通過(guò)緩存控制電路響應(yīng)于用于讀取可通過(guò)所述主存儲(chǔ)電路的第一存取通道存取的第一數(shù)據(jù)和可通過(guò)所述主存儲(chǔ)電路的第二存取通道存取的第二數(shù)據(jù)的讀取命令，確定所述緩存存儲(chǔ)電路中是否存儲(chǔ)有所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的有效副本； 如果所述緩存存儲(chǔ)電路中沒(méi)有存儲(chǔ)所述讀取命令所請(qǐng)求的第一數(shù)據(jù)和第二數(shù)據(jù)的有效副本，則將來(lái)自所述第一存取通道的Q*n比特的連續(xù)尋址數(shù)據(jù)的副本和來(lái)自所述第二存取通道的Q*n比特的連續(xù)尋址數(shù)據(jù)的副本存儲(chǔ)到所述緩存存儲(chǔ)電路，η是介于I到N的整數(shù)；以及 如果所述緩存存儲(chǔ)電路中存儲(chǔ)有所述第一數(shù)據(jù)和所述第二數(shù)據(jù)的有效副本，則從所述緩存存儲(chǔ)電路輸出所述第一數(shù)據(jù)和所述第二數(shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括:根據(jù)所述緩存控制電路接收到的外部請(qǐng)求設(shè)置η。
8.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括:根據(jù)所述存儲(chǔ)電路的訪(fǎng)問(wèn)負(fù)載通過(guò)所述緩存控制電路設(shè)置η。
9.根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括:響應(yīng)于所述緩存控制電路接收到的寫(xiě)入命令，將與寫(xiě)入地址對(duì)應(yīng)的數(shù)據(jù)寫(xiě)入到所述主存儲(chǔ)電路中。
10.根據(jù)權(quán)利要求9所述的方法，進(jìn)一步包括:使與所述寫(xiě)入地址對(duì)應(yīng)的所述緩存存儲(chǔ)電路中存儲(chǔ)的數(shù)據(jù)的副本無(wú) 效。
【文檔編號(hào)】G11C11/4063GK103811050SQ201310042106
【公開(kāi)日】2014年5月21日 申請(qǐng)日期:2013年2月1日 優(yōu)先權(quán)日:2012年11月2日
【發(fā)明者】李憲信, 沈武, 李云漢 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司