本發(fā)明涉及存儲器技術(shù)領(lǐng)域，特別涉及一種分柵式閃存的擦除方法。

背景技術(shù)：
閃存（FlashMemory）作為一種集成電路存儲器件，由于其具有高速、高密度、可微縮、斷電后仍然能夠保持?jǐn)?shù)據(jù)等諸多優(yōu)點(diǎn)，被廣泛應(yīng)用于如便攜式電腦、手機(jī)、數(shù)碼音樂播放器等電子產(chǎn)品中。通常，依據(jù)構(gòu)成存儲單元的晶體管柵極結(jié)構(gòu)的不同，閃存可以分為兩種：堆疊柵式閃存和分柵式閃存。其中，分柵式閃存因?yàn)橛行У乇苊饬诉^擦除效應(yīng)以及具有更高的編程效率而得到了廣泛應(yīng)用。公開號為CN101465161A的中國發(fā)明專利提供了一種共享字線的分柵式閃存，并相應(yīng)提供了對所述分柵式閃存進(jìn)行讀取、編程和擦除處理的方法。對所述分柵式閃存進(jìn)行擦除處理時(shí)，所述分柵式閃存中的隧穿氧化層承受了較大的電壓應(yīng)力，造成所述隧穿氧化層的退化，進(jìn)而降低整個(gè)閃存的耐久性。耐久性是衡量閃存可靠性的一個(gè)重要指標(biāo)，是指經(jīng)過多次擦除處理后閃存仍不會失效。所述隧穿氧化層的退化速度越快，閃存的耐久性越低。為減緩所述隧穿氧化層的退化速度，提高所述分柵式閃存的耐久性，公布號為CN101853704A的中國發(fā)明專利提供了對所述分柵式閃存進(jìn)行擦除處理的另一種方法。該方法能夠降低所述隧穿氧化層的退化速度，改善所述分柵式閃存的耐久性。然而，隨著所述分柵式閃存的應(yīng)用越來越廣泛，減緩所述隧穿氧化層的退化速度、提高所述分柵式閃存的耐久性仍是一個(gè)亟待解決的問題。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明解決的是閃存中的隧穿氧化層退化速度快、閃存耐久性低的問題。為解決上述問題，本發(fā)明提供了一種分柵式閃存的擦除方法，所述分柵式閃存包括：第一控制柵、第二控制柵、源極區(qū)域、漏極區(qū)域和字線，所述分柵式閃存的擦除方法包括：在第一時(shí)刻與第二時(shí)刻之間，施加第一負(fù)電壓至所述第一控制柵和第二控制柵，所述第二時(shí)刻滯后于所述第一時(shí)刻；在所述第二時(shí)刻與第三時(shí)刻之間，施加第二負(fù)電壓至所述第一控制柵和第二控制柵，所述第三時(shí)刻滯后于所述第二時(shí)刻，所述第二負(fù)電壓的絕對值大于所述第一負(fù)電壓的絕對值，所述第二時(shí)刻與第三時(shí)刻之間的時(shí)間占所述第一時(shí)刻與第三時(shí)刻之間的時(shí)間的10%至20%；在所述第一時(shí)刻與第三時(shí)刻之間，施加正電壓至所述字線，施加0V電壓至所述源極區(qū)域和漏極區(qū)域?？蛇x的，所述第一負(fù)電壓的取值范圍為-5V至-7V?？蛇x的，所述第二負(fù)電壓的取值范圍為-8V至-9V?？蛇x的，所述第一時(shí)刻與第三時(shí)刻之間的時(shí)間的取值范圍為2ms至20ms?？蛇x的，所述正電壓的取值范圍為7V至10V?？蛇x的，所述第二時(shí)刻和所述第三時(shí)刻之間的時(shí)間根據(jù)所述第一負(fù)電壓和所述第二負(fù)電壓的絕對值確定?？蛇x的，在所述第一負(fù)電壓確定時(shí)，若所述第二負(fù)電壓的絕對值較大，則所述第二時(shí)刻和所述第三時(shí)刻之間的時(shí)間較短；若所述第二負(fù)電壓的絕對值較小，則所述第二時(shí)刻和所述第三時(shí)刻之間的時(shí)間較長?？蛇x的，在所述第二負(fù)電壓確定時(shí)，若所述第一負(fù)電壓的絕對值較大，則所述第二時(shí)刻和所述第三時(shí)刻之間的時(shí)間較短；若所述第一負(fù)電壓的絕對值較小，則所述第二時(shí)刻和所述第三時(shí)刻之間的時(shí)間較長。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：在第一時(shí)刻與第二時(shí)刻之間，施加絕對值較小的第一負(fù)電壓至第一控制柵和第二控制柵，降低了第一浮柵與字線之間以及第二浮柵與字線之間的壓差，即減小了隧穿氧化層承受的電壓應(yīng)力；在所述第二時(shí)刻與第三時(shí)刻之間，施加第二負(fù)電壓至所述第一控制柵和第二控制柵，所述第二負(fù)電壓的絕對值大于所述第一負(fù)電壓的絕對值，保證所述第一浮柵和第二浮柵中的電子全部通過所述字線流走。因此，本發(fā)明技術(shù)方案提供的分柵式閃存的擦除方法，在保證擦除效果的前提下，有效地減小了所述隧穿氧化層承受的電壓應(yīng)力，能夠減緩所述隧穿氧化層的退化速度，提高所述分柵式閃存的耐久性。附圖說明圖1是本發(fā)明涉及的分柵式閃存的剖面結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施方式的分柵式閃存的擦除方法的流程圖；圖3是本發(fā)明實(shí)施例中對分柵式閃存施加的擦除電壓與擦除時(shí)間之間的關(guān)系示意圖；圖4是本發(fā)明實(shí)施例和現(xiàn)有技術(shù)中對第一控制柵和第二控制柵施加的電壓對比示意圖。具體實(shí)施方式正如

背景技術(shù)：
中所描述的，對分柵式閃存進(jìn)行擦除處理時(shí)，所述分柵式閃存中的隧穿氧化層承受了較大的電壓應(yīng)力，造成所述隧穿氧化層的退化，進(jìn)而降低整個(gè)閃存的耐久性。本技術(shù)方案的發(fā)明人經(jīng)過研究，提供了一種分柵式閃存的擦除方法。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。圖1是本發(fā)明涉及的分柵式閃存的剖面結(jié)構(gòu)示意圖。參考圖1，所述分柵式閃存包括：半導(dǎo)體襯底100，所述半導(dǎo)體襯底100上具有間隔設(shè)置的源極區(qū)域200和漏極區(qū)域300；字線400，設(shè)置于所述源極區(qū)域200和漏極區(qū)域300之間；第一存儲位單元500，位于所述字線400和所述源極區(qū)域200之間，所述第一存儲位單元500包括間隔設(shè)置的第一控制柵510和第一浮柵520；第二存儲位單元600，位于所述字線400和所述漏極區(qū)域300之間，所述第二存儲位單元600包括間隔設(shè)置的第二控制柵610和第二浮柵620；其中，所述兩個(gè)存儲位單元與所述字線400之間以及所述字線400和所述半導(dǎo)體襯底100之間均由隧穿氧化層700隔開。通常，對圖1所示的分柵式閃存進(jìn)行擦除處理時(shí)，通過在所述字線400與所述第一存儲位單元500之間以及在所述字線400與所述第二存儲位單元600之間形成壓差，從而在所述分柵式閃存中形成溝道，所述第一浮柵520和所述第二浮柵620上的電子通過該溝道到達(dá)所述字線400，從所述字線400流走，實(shí)現(xiàn)所述分柵式閃存的擦除。圖2是本發(fā)明實(shí)施方式的分柵式閃存的擦除方法的流程圖。參考圖2，所述分柵式閃存的擦除方法包括：步驟S21：在第一時(shí)刻與第二時(shí)刻之間，施加第一負(fù)電壓至所述第一控制柵和第二控制柵，所述第二時(shí)刻滯后于所述第一時(shí)刻；步驟S22：在所述第二時(shí)刻與第三時(shí)刻之間，施加第二負(fù)電壓至所述第一控制柵和第二控制柵，所述第三時(shí)刻滯后于所述第二時(shí)刻，所述第二負(fù)電壓的絕對值大于所述第一負(fù)電壓的絕對值，所述第二時(shí)刻與第三時(shí)刻之間的時(shí)間占所述第一時(shí)刻與第三時(shí)刻之間的時(shí)間的10%至20%；步驟S23：在所述第一時(shí)刻與第三時(shí)刻之間，施加正電壓至所述字線，施加0V電壓至所述源極區(qū)域和漏極區(qū)域。圖3是本發(fā)明實(shí)施例中對所述分柵式閃存施加的擦除電壓與擦除時(shí)間之間的關(guān)系示意圖，橫軸表示擦除時(shí)間，單位：ms，縱軸表示施加的擦除電壓，單位：V。為更好地對本發(fā)明的實(shí)施例進(jìn)行理解，下面結(jié)合附圖對本發(fā)明技術(shù)方案的所述分柵式閃存的擦除方法進(jìn)行詳細(xì)說明。參考圖1和圖3，在第一時(shí)刻t1與第二時(shí)刻t2之間，施加至所述第一控制柵510上的電壓為第一負(fù)電壓V1，施加至所述第二控制柵610上的電壓為所述第一負(fù)電壓V1；在所述第二時(shí)刻t2與第三時(shí)刻t3之間，施加至所述第一控制柵510上的電壓為第二負(fù)電壓V2，施加至所述第二控制柵610上的電壓為所述第二負(fù)電壓V2，所述第二負(fù)電壓V2的絕對值大于所述第一負(fù)電壓V1的絕對值；在所述第一時(shí)刻t1和所述第三時(shí)刻t3之間，施加至所述字線400上的電壓始終為正電壓V3，施加至所述源極區(qū)域200和所述漏極區(qū)域300上的電壓始終為0V電壓V4。具體地，所述第一時(shí)刻t1為開始施加擦除電壓的時(shí)刻，所述第三時(shí)刻t3為結(jié)束施加擦除電壓的時(shí)刻，所述第一時(shí)刻t1與所述第三時(shí)刻t3之間的時(shí)間即為擦除時(shí)間。所述擦除時(shí)間可以根據(jù)具體的電路結(jié)構(gòu)、器件參數(shù)等進(jìn)行設(shè)定，在本實(shí)施例中，所述擦除時(shí)間的取值范圍為2ms至20ms。所述第二時(shí)刻t2和所述第三時(shí)刻t3之間的時(shí)間占所述擦除時(shí)間的10%至20%。進(jìn)一步，所述第二時(shí)刻t2和所述第三時(shí)刻t3之間的具體時(shí)間可以根據(jù)所述第一負(fù)電壓V1和所述第二負(fù)電壓V2的絕對值大小而適當(dāng)?shù)剡M(jìn)行設(shè)置或調(diào)整。在所述第一負(fù)電壓V1確定時(shí)，所述第二時(shí)刻t2和所述第三時(shí)刻t3之間的時(shí)間隨所述第二負(fù)電壓V2的絕對值增大而減小，即若所述第二負(fù)電壓V2的絕對值較大，則所述第二時(shí)刻t2和所述第三時(shí)刻t3之間的時(shí)間較短；若所述第二負(fù)電壓V2的絕對值較小，則所述第二時(shí)刻t2和所述第三時(shí)刻t3之間的時(shí)間較長。在所述第二負(fù)電壓V2確定時(shí)，所述第二時(shí)刻t2和所述第三時(shí)刻t3之間的時(shí)間隨所述第一負(fù)電壓V1的絕對值增大而減小，即若所述第一負(fù)電壓V1的絕對值較大，則所述第二時(shí)刻t2和所述第三時(shí)刻t3之間的時(shí)間較短；若所述第一負(fù)電壓V1的絕對值較小，則所述第二時(shí)刻t2和所述第三時(shí)刻t3之間的時(shí)間較長。所述第一負(fù)電壓V1、所述第二負(fù)電壓V2和所述正電壓V3可以根據(jù)進(jìn)行擦除操作時(shí)，所述字線400和所述第一存儲位單元500之間以及所述字線400和所述第二存儲位單元600之間所需的壓差確定。在本實(shí)施例中，所述第一負(fù)電壓V1的取值范圍為-5V至-7V，所述第二負(fù)電壓V2的取值范圍為-8V至-9V，所述正電壓V3的取值范圍為7V至10V。為更好地說明本發(fā)明技術(shù)方案的原理和效果，圖4給出了本發(fā)明實(shí)施例和現(xiàn)有中對所述第一控制柵510和所述第二控制柵610施加的電壓對比示意圖，橫軸表示擦除時(shí)間，單位：ms，縱軸表示施加的擦除電壓，單位：V。參考圖4，現(xiàn)有技術(shù)中，在所述第一時(shí)刻t1和所述第三時(shí)刻t3之間，施加至所述第一控制柵510上的電壓始終為第三負(fù)電壓V5，施加至所述第二控制柵610上的電壓始終為所述第三負(fù)電壓V5，即在所述第二時(shí)刻t2，施加至所述第一控制柵510和所述第二控制柵610上的電壓未發(fā)生變化。本發(fā)明技術(shù)方案中，在所述第二時(shí)刻t2，施加至所述第一控制柵510和所述第二控制柵610上的電壓由所述第一負(fù)電壓V1切換至所述第二負(fù)電壓V2，所述第一負(fù)電壓V1的絕對值小于所述第三負(fù)電壓V5的絕對值，所述第二負(fù)電壓V2的絕對值大于所述第三負(fù)電壓V5的絕對值。在所述第一時(shí)刻t1和所述第二時(shí)刻t2之間，施加至所述第一控制柵510上的第一負(fù)電壓V1耦合至所述第一浮柵520，施加至所述第二控制柵610上的第一負(fù)電壓V1耦合至所述第二浮柵620，在所述第一浮柵520與所述字線400之間以及在所述第二浮柵620與所述字線400之間形成溝道，所述第一浮柵520和所述第二浮柵620上的電子通過所述字線400流走。由于所述第一負(fù)電壓V1的絕對值小于所述第三負(fù)電壓V5的絕對值，與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案中耦合至所述第一浮柵520和所述第二浮柵620上的電壓減小，在所述第一浮柵520與所述字線400之間以及在所述第二浮柵620與所述字線400之間形成的電場強(qiáng)度降低。到所述第二時(shí)刻t2，所述第一浮柵520和所述第二浮柵620上可能還存在少量未擦除的電子。為保證所述分柵式閃存的擦除效果，在所述第二時(shí)刻t2和所述第三時(shí)刻t3之間，施加絕對值大于所述第三負(fù)電壓V5的絕對值的第二負(fù)電壓V2至所述第一控制柵510和所述第二控制柵610，使存在于所述第一浮柵520和所述第二浮柵620上少量未擦除的電子也通過所述字線400流走。本發(fā)明技術(shù)方案中，由于對所述第一控制柵510和所述第二控制柵610施加的所述第一負(fù)電壓V1的絕對值小于現(xiàn)有技術(shù)中施加的所述第三負(fù)電壓V5的絕對值，且施加所述第一負(fù)電壓V1的時(shí)間占整個(gè)擦除時(shí)間的80%～90%；對所述第一控制柵510和所述第二控制柵610施加的所述第二負(fù)電壓V2的絕對值大于現(xiàn)有技術(shù)中施加的所述第三負(fù)電壓V5的絕對值，且施加所述第二負(fù)電壓V2的時(shí)間占整個(gè)擦除時(shí)間的10%～20%。因此，與現(xiàn)有技術(shù)相比，對所述分柵式閃存進(jìn)行擦除處理的整個(gè)過程中，在所述第一浮柵520與所述字線400之間以及在所述第二浮柵620與所述字線400之間形成的電場強(qiáng)度降低，所述隧穿氧化層700承受的電壓應(yīng)力減小，因此，能夠減緩所述隧穿氧化層700的退化速度，提高所述分柵式閃存的耐久性。綜上所述，本發(fā)明技術(shù)方案提供的分柵式閃存的擦除方法，在保證擦除效果的前提下，有效地減小了所述隧穿氧化層承受的電壓應(yīng)力，能夠減緩所述隧穿氧化層的退化速度，提高所述分柵式閃存的耐久性。雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。