一種靜態(tài)隨機存儲器的制造方法
【專利摘要】本發(fā)明公開了一種靜態(tài)隨機存儲器，其包括存儲器陣列及其電路，其特征在于：還包括數個自偏壓電路，每個自偏壓電路均由一個字線控制的P型晶體管和一個柵極與漏極相連的N型晶體管組成。因本發(fā)明提供的靜態(tài)隨機存儲器具有數個自偏壓電路，因此，其自偏壓電路可在不影響讀寫操作模式電壓的條件下，能有效降低靜態(tài)工作狀態(tài)下的電壓；由于不需要特別調節(jié)電源電壓，因此，該存儲器便于集成，同時能有效降低存儲器陣列的漏電流，具有極強的實用價值，便于廣泛推廣應用。
【專利說明】一種靜態(tài)隨機存儲器
【技術領域】
[0001]本發(fā)明涉及一種靜態(tài)隨機存儲器，具體說，是涉及一種具有自偏壓的靜態(tài)隨機存儲器，屬于存儲器【技術領域】。
【背景技術】
[0002]靜態(tài)隨機存儲器(英文為Static Random Access Memory,簡稱SRAM)作為一種標準的存儲器單元，廣泛應用于掌上電腦、無線通訊和數字娛樂設備等領域。隨著集成電路集成度和速度的提高，芯片的功耗越來越大，SRAM的漏電水平也在急速上升。如何設計低功耗的靜態(tài)隨機存儲器已經成為目前集成電路領域的一項重要課題。
[0003]通常SRAM的正常工作電壓應高于設計電壓的90%，但實際上當SRAM存儲單元不處于讀寫存儲狀態(tài)時，只需70%的設計電壓就可以正常保存數據，即SRAM存儲單元處于數據保存模式(data retention mode)狀態(tài)。在以往的設計中，只有當整個SRAM存儲陣列都處于非讀寫狀態(tài)時，系統(tǒng)才會進入數據保存模式，而實際上在芯片正常工作時，SRAM會被頻繁讀寫，數據保存模式被運用的機會很少，因此，在SRAM設計中如何有效利用數據保存模式的低電壓狀態(tài)來降低功耗很有必要。

【發(fā)明內容】

[0004]針對現有技術存在的上述不足，本發(fā)明的目的是提供一種具有自偏壓的靜態(tài)隨機存儲器，實現在芯片正常工作的同時，使未參與讀寫操作的存儲器單元處于相對比較低的電壓，以有效解決漏電流的技術問題。
[0005]為實現上述目的，本發(fā)明采用如下技術方案來實現:
[0006]一種靜態(tài)隨機存儲器，包括存儲器陣列及其電路，其特征在于:還包括數個自偏壓電路，每個自偏壓電路均由一個字線控制的P型晶體管和一個柵極與漏極相連的N型晶體管組成。
[0007]作為一種優(yōu)選方式，還包括電源線，所述電源線通過自偏壓電路與存儲器陣列相連。
[0008]作為一種優(yōu)選方式，外部電源通過自偏壓電路連接到內部電源，該內部電源與存儲器陣列的各個單元相連。
[0009]本發(fā)明提供的靜態(tài)隨機存儲器的工作原理如下:
[0010]在實際工作中，當SRAM的存儲單元處于讀寫狀態(tài)時，其字線(WLx)處于高電位，通過反向器控制的P型晶體管(MPx)導通，此時內部電源(Virtual VDD)的電壓等于外部電源(VDD);對于不處于讀寫狀態(tài)的存儲單元，其字線處在低電位，通過反向器控制的P型晶體管關閉，而N型晶體管(MNx)導通；由于N型晶體管的工作特性和柵漏極相連的設計，漏極與源極的電位差大于閾值電壓，N型晶體管產生了 AV的電壓降，這樣內部電源的電壓僅為VDD-Λ V，從而有效降低了漏電流。
[0011]與現有技術相比，本發(fā)明提供的靜態(tài)隨機存儲器，其自偏壓電路可在不影響讀寫操作模式電壓的條件下，能有效降低靜態(tài)工作狀態(tài)下的電壓；由于不需要特別調節(jié)電源電壓，因此，該存儲器便于集成，同時能有效降低存儲器陣列的漏電流，具有極強的實用價值，便于廣泛推廣應用。
【專利附圖】

【附圖說明】
[0012]圖1是實施例1所述的靜態(tài)隨機存儲器的結構示意圖；
[0013]圖2是實施例1所述的存儲器陣列的內部結構示意圖；
[0014]圖3是實施例1所述的靜態(tài)隨機存儲器(6T單元結構)的電路示意圖；
[0015]圖4是實施例1所述的靜態(tài)隨機存儲器在工作時的電壓波形示意圖；
[0016]圖5是實施例2所述的靜態(tài)隨機存儲器的結構示意圖；
[0017]圖6實施例3所述的靜態(tài)隨機存儲器的結構示意圖；
[0018]圖7是實施例3所述的靜態(tài)隨機存儲器(8T單元結構)的電路示意圖。
【具體實施方式】
[0019]下面結合附圖和具體實施例對本發(fā)明的技術方案做進一步詳細闡述。
[0020]實施例1
[0021]如圖1至圖3所示，本實施例提供的靜態(tài)隨機存儲器，包括存儲器陣列及其電路，以及數個自偏壓電路和電源線，每個自偏壓電路均由一個字線控制的P型晶體管和一個柵極與漏極相連的N型晶體管組成，所述電源線通過自偏壓電路與存儲器陣列相連，電源線通過自偏壓電路給存儲器陣列供電；外部電源(VDD)通過自偏壓電路連接到內部電源，該內部電源與存儲器陣列的各個單元相連，直接用于給存儲器單元供電；每條字線(WLx)單獨控制一個自偏壓電路。
[0022]當存儲器進行正常讀寫操作時，通常只有一條字線被選中而處于高電位，該存儲器的其它字線都處于低電位。對于處于高電位的字線(WLx)，其通過反向器控制的P型晶體管(MPx)打開，內部電源(Virtual VDD)被拉至外部電源電位，讀寫操作速度不會受到影響。而其他處于低電位的字線，其通過反向器控制的P型晶體管(MPx)都關閉，由于柵漏極相連的N型晶體管(MNx)本身會產生一個電壓降(AV)，內部電源(Virtual VDD)都位于相對低電壓(VDD- AV),由其供電的存儲器單元也都處在相對低電壓(VDD- Λ V)下，因此可達到減少漏電的目的。本實施例所述的靜態(tài)隨機存儲器在工作時的電壓波形示意圖如圖4所
/Jn ο
[0023]實施例2
[0024]圖5是本實施例所述的靜態(tài)隨機存儲器的結構示意圖，對比圖5和圖1可見，本實施例提供的靜態(tài)隨機存儲器與實施例1的區(qū)別在于:當控制信號(RE)處于高電位時，不管字線被選中與否，其控制的P型晶體管(MPx)都打開；而當控制信號(RE)處于低電位時，可以通過控制字線電位高低來控制P型晶體管(MPx)的開關，從而通過自偏壓電路降低靜態(tài)工作電壓。
[0025]實施例3
[0026]圖6是本實施例所述的靜態(tài)隨機存儲器的結構示意圖，圖7是本實施例所述的靜態(tài)隨機存儲器(8Τ單元結構)的電路示意圖，由圖6和7可見:對于該8Τ結構的靜態(tài)隨機存儲器單元，其具有兩條控制字線(WLa/WLb);當任意一條控制字線被選中處于高電位時，P型晶體管(MPx)都處于打開狀態(tài)；而當兩條控制字線同時處于低電位時，其控制的P型晶體管(MPx)處于關閉狀態(tài)，N型晶體管(MNx)導通，降低內部電源電壓，從而可有效降低漏電流。
[0027]綜上所述，本發(fā)明提供的靜態(tài)隨機存儲器，其自偏壓電路可在不影響讀寫操作模式電壓的條件下，能有效降低靜態(tài)工作狀態(tài)下的電壓；由于不需要特別調節(jié)電源電壓，因此，該存儲器便于集成，同時能有效降低存儲器陣列的漏電流，具有極強的實用價值，便于廣泛推廣應用。
[0028]最后有必要在此指出的是，上述說明只用于對本發(fā)明的技術方案作進一步詳細說明，不能理解為對本發(fā)明保護范圍的限制，本領域的技術人員根據本發(fā)明的上述內容作出的一些非本質的改進和調整均屬于本發(fā)明的保護范圍。
【權利要求】
1.一種靜態(tài)隨機存儲器，包括存儲器陣列及其電路，其特征在于:還包括數個自偏壓電路，每個自偏壓電路均由一個字線控制的P型晶體管和一個柵極與漏極相連的N型晶體管組成。
2.如權利要求1所述的靜態(tài)隨機存儲器，其特征在于:還包括電源線，所述電源線通過自偏壓電路與存儲器陣列相連。
3.如權利要求1或2所述的靜態(tài)隨機存儲器，其特征在于:外部電源通過自偏壓電路連接到內部電源，該內部電源與存儲器陣列的各個單元相連。
【文檔編號】G11C11/413GK103531229SQ201310493442
【公開日】2014年1月22日 申請日期:2013年10月18日 優(yōu)先權日:2013年10月18日
【發(fā)明者】何佳, 鄭祺 申請人:上海工程技術大學