閃存的數(shù)據(jù)修復(fù)方法
【專利摘要】一種閃存的數(shù)據(jù)修復(fù)方法，包括：提供閃存，包括若干閃存單元；閃存單元包括：半導(dǎo)體襯底、位于半導(dǎo)體襯底上的字線、位于字線一側(cè)的第一浮柵結(jié)構(gòu)、第一控制柵結(jié)構(gòu)、第一字線、位于所述字線另一側(cè)的第二浮柵結(jié)構(gòu)、第二控制柵結(jié)構(gòu)、第二摻雜區(qū)；對所述閃存單元進行修復(fù)操作，所述修復(fù)操作包括：在第二控制柵上施加第一電壓，當?shù)诙沤Y(jié)構(gòu)的邏輯狀態(tài)為“1”時，所述第一電壓使第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底內(nèi)形成反型層，在第二浮柵結(jié)構(gòu)的邏輯狀態(tài)為“0”時，第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底無法形成反型層；在第一摻雜區(qū)上施加第二電壓；在第一控制柵上施加第三電壓。所述閃存的數(shù)據(jù)修復(fù)方法可以降低閃存數(shù)據(jù)修復(fù)的操作步驟，提高數(shù)據(jù)修復(fù)的效率。
【專利說明】閃存的數(shù)據(jù)修復(fù)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種閃存的數(shù)據(jù)修復(fù)方法。
【背景技術(shù)】
[0002]在目前的半導(dǎo)體產(chǎn)業(yè)中，集成電路產(chǎn)品主要可分為三大類型:邏輯、存儲器和模擬電路，其中存儲器件在集成電路產(chǎn)品中占了相當大的比例，如RAM (隨機存儲器)、DRAM (動態(tài)隨機存儲器)、ROM(只讀存儲器)、EPROM(可擦除可編程只讀存儲器)、FLASH(閃存)和FRAM (鐵電存儲器)等。
[0003]存儲器中，閃存的發(fā)展尤為迅速。它的主要特點是在不加電的情況下能長期保持存儲的信息，具有集成度高、較快的存取速度和易于擦除等多項優(yōu)點，因而在微機、自動化控制等多項領(lǐng)域得到了廣泛的應(yīng)用。閃存結(jié)構(gòu)一般包括浮柵和位于所述浮柵上方的控制柵。
[0004]當浮柵內(nèi)存儲有電子帶負電，則所述浮柵的邏輯狀態(tài)為“O”；當浮柵不帶電，則所述浮柵的邏輯狀態(tài)為“I”。
[0005]但是，邏輯狀態(tài)為“O”的浮柵內(nèi)存儲的電子在高溫工作條件或者時間較長的情況下，電子會從浮柵中逸出，導(dǎo)致該浮柵的邏輯狀態(tài)發(fā)生改變，使得所述閃存內(nèi)存儲的數(shù)據(jù)發(fā)生損壞或丟失；而邏輯狀態(tài)為“I”的浮柵的邏輯狀態(tài)則不會發(fā)生改變。
[0006]為了解決上述問題，需要對邏輯狀態(tài)為“O”的浮柵進行再次寫入，以補償所述浮柵內(nèi)逸出的電子，以此修復(fù)數(shù)據(jù)?，F(xiàn)有技術(shù)通常在閃存器件中加入額外的判斷電路，通過該電路判斷閃存單元內(nèi)的邏輯狀態(tài)是否發(fā)生了變化，從而針對邏輯狀態(tài)發(fā)生變化的浮柵進行再次寫入，以修復(fù)閃存內(nèi)的數(shù)據(jù)并避免對邏輯狀態(tài)為“ I”的浮柵造成影響。
[0007]現(xiàn)有方法需要引入額外的判斷電路，并且需要首先找到邏輯狀態(tài)發(fā)生改變的浮柵才能對閃存的數(shù)據(jù)進行修復(fù)，操作步驟較為復(fù)雜，修復(fù)效率較低。

【發(fā)明內(nèi)容】

[0008]本發(fā)明解決的問題是提供一種閃存的數(shù)據(jù)修復(fù)方法，可以簡化閃存的數(shù)據(jù)修復(fù)步驟，提高數(shù)據(jù)修復(fù)的效率。
[0009]為解決上述問題，本發(fā)明提供一種閃存的數(shù)據(jù)修復(fù)方法，包括:提供閃存，所述閃存包括若干閃存單元，所述閃存單元包括:半導(dǎo)體襯底、位于半導(dǎo)體襯底上的字線、位于所述字線一側(cè)的半導(dǎo)體襯底上的第一浮柵結(jié)構(gòu)、位于所述第一浮柵結(jié)構(gòu)表面的第一控制柵結(jié)構(gòu)、位于所述字線另一側(cè)的半導(dǎo)體襯底表面的第二浮柵結(jié)構(gòu)、位于所述第二浮柵結(jié)構(gòu)上的第二控制柵結(jié)構(gòu)、位于第一浮柵結(jié)構(gòu)遠離字線一側(cè)的半導(dǎo)體襯底內(nèi)的第一摻雜區(qū)、位于第二浮柵結(jié)構(gòu)遠離字線一側(cè)的半導(dǎo)體襯底內(nèi)的第二摻雜區(qū)，所述第一浮柵作為邏輯數(shù)據(jù)區(qū)，當?shù)谝桓艦檫壿嫛癘”狀態(tài)、第二浮柵為邏輯“ I”狀態(tài)時所述閃存單元存儲的數(shù)據(jù)為邏輯“0”，當?shù)谝桓艦檫壿嫛癐”狀態(tài)、第二浮柵為邏輯“O”狀態(tài)時所述閃存單元存儲的數(shù)據(jù)為邏輯“I” ;對所述閃存單元進行修復(fù)操作，所述修復(fù)操作包括:在第二控制柵上施加第一電壓，當?shù)诙沤Y(jié)構(gòu)的邏輯狀態(tài)為“I”時，所述第一電壓使第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底內(nèi)形成反型層，在第二浮柵結(jié)構(gòu)的邏輯狀態(tài)為“O”時，第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底無法形成反型層；在第一摻雜區(qū)上施加第二電壓，所述第二電壓能夠使半導(dǎo)體襯底內(nèi)產(chǎn)生熱電子，從而在第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底內(nèi)形成反型層時，產(chǎn)生從第一摻雜區(qū)端向第二摻雜區(qū)端流動的修復(fù)電流；在第一控制柵上施加第三電壓，所述第三電壓能夠使部分熱電子的運動方向發(fā)生改變而進入第一浮柵結(jié)構(gòu)。
[0010]可選的，所述第一電壓的范圍為-2V?0V。
[0011]可選的，所述第二電壓的范圍為4V?6V。
[0012]可選的，所述第三電壓的范圍為7V?9V。
[0013]可選的，所述第三電壓大于第二電壓。
[0014]可選的，還包括:在第二摻雜區(qū)上施加第四電壓，所述第四電壓的范圍為OV?IV。
[0015]可選的，還包括:在字線上施加第五電壓，所述第五電壓高于使字線下方的半導(dǎo)體襯底發(fā)生反型的閾值電壓。
[0016]可選的，所述第五電壓的范圍為IV?2V。
[0017]可選的，所述修復(fù)操作持續(xù)的時間為Ims?10ms。
[0018]可選的，對閃存中的所有閃存單元進行修復(fù)操作，恢復(fù)存儲數(shù)據(jù)發(fā)生變化的閃存單元內(nèi)的存儲數(shù)據(jù)，而使存儲數(shù)據(jù)未發(fā)生變化的閃存單元內(nèi)的存儲數(shù)據(jù)不受影響。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0020]本發(fā)明的技術(shù)方案中，所述閃存的閃存單元包括字線及字線兩側(cè)的第一浮柵接結(jié)構(gòu)、第一控制柵結(jié)構(gòu)以及第二浮柵結(jié)構(gòu)、第二控制柵結(jié)構(gòu)；所述閃存單元以第一浮柵作為邏輯數(shù)據(jù)區(qū):當?shù)谝桓艦檫壿嫛癘”狀態(tài)、第二浮柵為邏輯“I”狀態(tài)時，所述閃存單元存儲的數(shù)據(jù)為邏輯“0”，當?shù)谝桓艦檫壿嫛癐”狀態(tài)、第二浮柵為邏輯“O”狀態(tài)時所述閃存單元存儲的數(shù)據(jù)為邏輯“I”。對所述閃存單元進行修復(fù)操作:在第二控制柵上施加第一電壓，當?shù)诘诙沤Y(jié)構(gòu)的邏輯狀態(tài)為“ I”時，所述第一電壓能夠使第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底內(nèi)形成反型層，而在第二浮柵結(jié)構(gòu)的邏輯狀態(tài)為“O”時，所述第一電壓不能使第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底無法形成反型層。所以，在存儲單元為邏輯O時，第一電壓可以使第二浮柵下方的半導(dǎo)體襯底內(nèi)形成反型層，使電子可以通過該反型層，在閃存單元上其他部分施加的電壓的共同作用下，在半導(dǎo)體襯底內(nèi)形成修復(fù)電流，對第一浮柵內(nèi)注入電子，修復(fù)第一浮柵的邏輯O狀態(tài)。而當所述閃存單元為邏輯I時，所述第一電壓無法使第二浮柵下方的半導(dǎo)體襯底內(nèi)出現(xiàn)反型層，所述半導(dǎo)體襯底為斷開狀態(tài)，無法形成修復(fù)電流，從而所述修復(fù)操作對邏輯I狀態(tài)不會造成影響，從而可以恢復(fù)閃存單元中已經(jīng)發(fā)生變化的數(shù)據(jù)，而不會對未發(fā)生變化的數(shù)據(jù)造成影響。
[0021]進一步的，本發(fā)明的閃存的數(shù)據(jù)修復(fù)方法，可以對閃存中所有閃存單元進行數(shù)據(jù)修復(fù)操作，在修復(fù)過程中只能修復(fù)邏輯O的閃存單元，對邏輯I的閃存單元不會產(chǎn)生影響，由于只有邏輯O的閃存單元才會發(fā)生數(shù)據(jù)變化的問題，從而可以恢復(fù)存儲數(shù)據(jù)發(fā)生變化的閃存單元內(nèi)的存儲數(shù)據(jù)，而使存儲數(shù)據(jù)未發(fā)生變化的閃存單元內(nèi)的存儲數(shù)據(jù)不受影響。與現(xiàn)有技術(shù)相比，不需要額外的判斷電路來選擇數(shù)據(jù)發(fā)生變化的閃存單元，從而可以簡化修復(fù)步驟提高數(shù)據(jù)修復(fù)效率。
[0022]進一步的，所述數(shù)據(jù)修復(fù)時間為Ims?10ms，可以獲得較好的修復(fù)效果，確保對于邏輯為O的第一浮柵中注入充足的電子。有能夠避免由于襯底漏電流的原因，操作時間過長導(dǎo)致對邏輯為I的第一浮柵的邏輯狀態(tài)造成影響。
【專利附圖】

【附圖說明】
[0023]圖1至圖3是本實施例的內(nèi)存的數(shù)據(jù)修復(fù)過程的示意圖。
【具體實施方式】
[0024]如【背景技術(shù)】中所述，現(xiàn)有技術(shù)對閃存的數(shù)據(jù)修復(fù)需要額外的判斷電路，找到需要修復(fù)的存儲單元之后，再對所述需要進行修復(fù)的閃存單元進行數(shù)據(jù)修復(fù)，步驟較為復(fù)雜。
[0025]本發(fā)明的實施例中，不需要額外的判斷電路，就能對需要修復(fù)的數(shù)據(jù)進行修復(fù)，并且不會對不需要修復(fù)的數(shù)據(jù)造成影響。
[0026]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0027]請參考圖1，提供閃存，所述閃存包括若干閃存單元。圖1為閃存單元的結(jié)構(gòu)示意圖。
[0028]所述閃存是由若干閃存單元組成的閃存單元整列所構(gòu)成，所述閃存單元包括:半導(dǎo)體襯底100、位于半導(dǎo)體襯底100表面的字線200、位于所述字線200 —側(cè)的半導(dǎo)體襯底100上的第一浮柵結(jié)構(gòu)、位于所述第一浮柵結(jié)構(gòu)表面的第一控制柵結(jié)構(gòu)、位于所述字線200另一側(cè)的半導(dǎo)體襯底100上的第二浮柵結(jié)構(gòu)、位于所述第二浮柵結(jié)構(gòu)表面的第二控制柵結(jié)構(gòu)、位于第一浮柵結(jié)構(gòu)遠離字線200 —側(cè)的半導(dǎo)體襯底100內(nèi)的第一摻雜區(qū)501、位于第二浮柵結(jié)構(gòu)遠離字線200 —側(cè)的半導(dǎo)體襯底100內(nèi)的第二摻雜區(qū)502。
[0029]所述第一浮柵結(jié)構(gòu)包括第一浮柵介質(zhì)層311和位于所述第一浮柵介質(zhì)層311表面的第一浮柵312，所述第一控制柵結(jié)構(gòu)包括第一控制柵介質(zhì)層411和位于所述第一控制柵介質(zhì)層411表面的第一控制柵412，所述第二浮柵結(jié)構(gòu)包括第二浮柵介質(zhì)層321和位于所述第二浮柵介質(zhì)層321表面的第二浮柵322，所述第二控制柵結(jié)構(gòu)包括第二控制柵介質(zhì)層421和位于所述第二控制柵介質(zhì)層表面的第二控制柵422。
[0030]通過位線(圖中未示出)可以分別對所述第一摻雜區(qū)501和第二摻雜區(qū)502施加電壓。
[0031]所述第一浮柵結(jié)構(gòu)作為邏輯數(shù)據(jù)區(qū)，當?shù)谝桓沤Y(jié)構(gòu)為邏輯“O”狀態(tài)、第二浮柵結(jié)構(gòu)為邏輯“I”狀態(tài)時，所述閃存單元存儲的數(shù)據(jù)為邏輯“O”;當?shù)谝桓沤Y(jié)構(gòu)為邏輯“I”狀態(tài)、第二浮柵結(jié)構(gòu)為邏輯“O”狀態(tài)時，所述閃存單元存儲的數(shù)據(jù)為邏輯“I”。
[0032]所述閃存單元還包括位于字線200和半導(dǎo)體襯底100、第一浮柵結(jié)構(gòu)、第一控制柵結(jié)構(gòu)、第二浮柵結(jié)構(gòu)、第二控制柵結(jié)構(gòu)之間的絕緣層201。
[0033]所述閃存單元還包括側(cè)墻500用于保護所述閃存單元。
[0034]所述閃存中包含多個閃存單元，構(gòu)成陣列。當閃存在寫入數(shù)據(jù)之前，所有閃存單元內(nèi)的浮柵結(jié)構(gòu)內(nèi)都不帶電，即為邏輯狀態(tài)為“ I” ；當浮柵結(jié)構(gòu)內(nèi)存儲入電子而帶負電，則浮柵結(jié)構(gòu)的邏輯狀態(tài)轉(zhuǎn)變?yōu)椤癘”。
[0035]本實施例中，單個閃存單元作為I個存儲位，將所述第一浮柵結(jié)構(gòu)作為邏輯數(shù)據(jù)區(qū)，當?shù)谝桓沤Y(jié)構(gòu)為邏輯“O”狀態(tài)、第二浮柵結(jié)構(gòu)為邏輯“I”狀態(tài)時，所述閃存單元存儲的數(shù)據(jù)為邏輯“O”，當?shù)谝桓沤Y(jié)構(gòu)為邏輯“I”狀態(tài)、第二浮柵結(jié)構(gòu)為邏輯“O”狀態(tài)時所述閃存單元存儲的數(shù)據(jù)為邏輯“ I ”。
[0036]當所述閃存單元要存入邏輯“O”時，對第一浮柵結(jié)構(gòu)進行寫入操作，使第一浮柵312內(nèi)存儲電子。具體的，可以在第一控制柵412上加第一控制電壓，所述第一控制電壓的范圍為7V?9V ;在第一摻雜區(qū)501上施加第一摻雜區(qū)電壓，所述第一摻雜區(qū)電壓的范圍為4V?6V ;在第二控制柵422上施加第二控制電壓，所述第二控制電壓的范圍為4V?6V ;在所述第二摻雜區(qū)501施加第二摻雜區(qū)電壓，所述第二摻雜區(qū)電壓的范圍為OV?IV，對第一浮柵結(jié)構(gòu)執(zhí)行上述寫入操作，在半導(dǎo)體襯底100內(nèi)形成從第一摻雜區(qū)501向第二摻雜區(qū)502方向的電流，第一控制電壓通過第一控制柵介質(zhì)層411耦合到第一浮柵312上，使所述電流中的部分電子注入第一浮柵312內(nèi)(請參考圖2)，使第一浮柵結(jié)構(gòu)的邏輯狀態(tài)為“0”，而第二浮柵結(jié)構(gòu)的邏輯狀態(tài)依舊為“1”，整個閃存單元的邏輯狀態(tài)為“O”。
[0037]當所述閃存單元要存入邏輯“I”時，對第二浮柵結(jié)構(gòu)進行寫入操作，使第二浮柵322內(nèi)存儲電子。具體的，所述第二浮柵結(jié)構(gòu)的寫入操作與第一浮柵結(jié)構(gòu)的寫入操作相似，只需調(diào)換所述第一控制柵412、第二控制柵422上的電壓，以及第一摻雜區(qū)501和第二摻雜區(qū)502上的電壓。在此不作贅述。
[0038]綜上所述，上述閃存單元的邏輯狀態(tài)對應(yīng)到該閃存單元的兩個浮柵的邏輯狀態(tài)可以表示為:閃存單元邏輯狀態(tài)(第一浮柵邏輯狀態(tài)，第二浮柵邏輯狀態(tài))，具體的可以表示為:0 (0，1)、1(1，0)。
[0039]在對閃存存入數(shù)據(jù)的過程就是對若干閃存單元分別進行寫入操作的過程。
[0040]閃存內(nèi)存入數(shù)據(jù)之后，當閃存工作時間較久或者閃存工作環(huán)境較差，例如高溫環(huán)境下等情況，邏輯狀態(tài)為“O”的浮柵中所存儲的電子會從浮柵中逸出，導(dǎo)致浮柵中存儲的電子或消失，進而導(dǎo)致閃存單元中存儲的數(shù)據(jù)會發(fā)生變化或丟失等問題。
[0041]所以需要對邏輯狀態(tài)為“O”的浮柵再次進行寫入操作，給浮柵補充電子，以修復(fù)數(shù)據(jù)。
[0042]本實施例中，以圖1中的閃存單元邏輯狀態(tài)為O (0，I)作示例，對所述閃存單元數(shù)據(jù)進行修復(fù)操作。
[0043]請參考圖3，在第二控制柵422上施加第一電壓V1、在第一摻雜區(qū)501上施加第二電壓V2，在第一控制柵412上施加第三電壓V3。
[0044]本實施例中，還包括在第二摻雜區(qū)502上施加第四電壓V4，在字線200上施加第五電壓V5。
[0045]當?shù)诙沤Y(jié)構(gòu)的邏輯狀態(tài)為“I”時，所述第一電壓Vl使第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底100內(nèi)形成反型層，而在第二浮柵結(jié)構(gòu)的邏輯狀態(tài)為“O”時，第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底100無法形成反型層。
[0046]所述第二電壓V2能夠使半導(dǎo)體襯底100內(nèi)產(chǎn)生熱電子，從而在第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底100內(nèi)形成反型層時，產(chǎn)生從第一摻雜區(qū)501端向第二摻雜區(qū)502端流動的修復(fù)電流。
[0047]所述第三電壓V3能夠使部分修復(fù)電流中的熱電子的運動方向發(fā)生改變，使部分熱電子進入第一浮柵結(jié)構(gòu)，對第一浮柵312進行寫入操作，修復(fù)第一浮柵312中的數(shù)據(jù)。
[0048]本實施例中，所述第二浮柵322的邏輯狀態(tài)為“1”，所述第二浮柵322上不帶電；第一浮柵312的邏輯狀態(tài)為“O”，所述第一浮柵312帶負電。需要對所述第一浮柵312進行寫入操作以修復(fù)所述第一浮柵312的邏輯狀態(tài)。
[0049]具體的，本實施例中，所述第一電壓Vl的范圍為-2V?0V，第二電壓V2的范圍為4V?6V，第三電壓V3的范圍為7V?9V。所述第四電壓V4的范圍為OV?IV。
[0050]第二控制柵422上的第一電壓Vl通過第二控制柵介質(zhì)層412耦合到第二浮柵322上，以及字線200上施加的第二電壓V2也可以通過所述絕緣層201耦合到第二浮柵322上，本實施例中，由于所述第二浮柵322的邏輯狀態(tài)為“I”不帶電，僅需一個較小的電壓就能使所述第二浮柵322下方的半導(dǎo)體襯底100內(nèi)形成反型層，所以所述第一電壓Vl和第二電壓V2耦合到所述第二浮柵322的電壓可以使所述第二浮柵322下方的半導(dǎo)體襯底100內(nèi)形成反型層，即使所述第二浮柵322下方的溝道導(dǎo)通，使載流子可以通過該區(qū)域。
[0051]字線200上施加的第五電壓V5，高于字線200下方的半導(dǎo)體襯底100形成反型層的閾值電壓，所以所述第五電壓V5使字線下方的半導(dǎo)體襯底100內(nèi)形成反型層，由于所述反型層與第一浮柵312下方的半導(dǎo)體襯底100的導(dǎo)電類型相反，使得所述第一浮柵312下方的半導(dǎo)體襯底100與字線200下方的半導(dǎo)體襯底100之間形成一個高阻值的耗盡區(qū)。
[0052]第一摻雜區(qū)501上施加的第二電壓V2，所述第二電壓V2與耗盡區(qū)之間會形成一個較強的橫向電場，電子在所述橫向電場的作用下加速為熱電子，向第一摻雜區(qū)501端遷移，從而在所述半導(dǎo)體襯底100內(nèi)，形成從第一摻雜區(qū)501端向第二摻雜區(qū)502端方向的修復(fù)電流。
[0053]所述第一控制柵412上施加的第三電壓V3，通過第一控制柵介質(zhì)層411耦合到第一浮柵312，使第一浮柵312上帶有高電壓，在所述第一浮柵下方的半導(dǎo)體襯底100內(nèi)形成較強的縱向電場，從而可以使部分熱電子改變方向，越過第一浮柵介質(zhì)層311的勢壘進入第一浮柵312內(nèi)，從而對第一浮柵312內(nèi)注入電子，從而增加第一浮柵311內(nèi)的電子數(shù)量，補償已經(jīng)逸出的電子，從而使所述第一浮柵311的邏輯狀態(tài)保持為“0”，修復(fù)閃存單元數(shù)據(jù)丟失的問題。
[0054]在本發(fā)明的其他所述例中，所述閃存單元的邏輯狀態(tài)為I (1，0)，即第一浮柵312的邏輯狀態(tài)為“1”，不需要進行數(shù)據(jù)修復(fù)。第二浮柵322的邏輯狀態(tài)為“0”，此時第二浮柵322帶負電，由于所述第一電壓較小，第一電壓Vl和第二電壓V2耦合到第二浮柵322上的耦合電壓不足以使所述第二浮柵322下方的半導(dǎo)體襯底100內(nèi)形成反型層。從而第二摻雜區(qū)502內(nèi)的載流子無法通過所述第二浮柵322下方的半導(dǎo)體襯底100向第一摻雜區(qū)501出遷移，從而不會對第一浮柵312進行寫入操作，從而不會改變第一浮柵312的邏輯“I”的狀態(tài)，所述修復(fù)操作不會對閃存單元為邏輯“I”的狀態(tài)造成影響。
[0055]所以本實施例的閃存的數(shù)據(jù)修復(fù)方法可以對邏輯為O (0，I)的閃存單元進行數(shù)據(jù)修復(fù)，而不影響邏輯為1(1，0)的閃存單元。所以，在對閃存進行數(shù)據(jù)修復(fù)時，可以對整個閃存內(nèi)的所有閃存單元進行上述操作，對邏輯O的閃存單元進行修復(fù)，而不影響邏輯為I (1，O)的閃存單元。與現(xiàn)有技術(shù)相比，不需要額外的判斷電路，可以節(jié)約芯片面積，節(jié)省操作步驟。
[0056]對所述閃存進行的修復(fù)操作持續(xù)的時間為Ims?10ms，可以獲得較好的修復(fù)效果，確保對于邏輯為O的浮柵中注入充足的電子。但是所述修復(fù)操作時間也不能太長，由于對邏輯I (1，0)的閃存單元進行修復(fù)的過程中，半導(dǎo)體襯底中可能存在橫向的漏電流，如果修復(fù)修復(fù)操作過長，也可能對第一浮柵內(nèi)注入少量電子，影響該閃存單元的邏輯狀態(tài)。
[0057]在另一個實施例中，選擇邏輯狀態(tài)分別為I (0，1)和O (0，1)的兩個閃存單元作為測試對象，進行數(shù)據(jù)修復(fù)。
[0058]請參考表1，為修復(fù)操作時間對于閃存單元讀取電流的影響。
[0059]101為邏輯O的讀取電流，I10為邏輯I的讀取電流。在閃存內(nèi)數(shù)據(jù)準確的情況下，邏輯O的讀取電流應(yīng)該接近0，而邏輯I的讀取電流較大。
[0060]從表1中可以看出，在初始狀態(tài)，邏輯O的讀取電流偏離了 0，該閃存單元的需要進行修復(fù)，而邏輯I則不需要進行修復(fù)。
[0061]
【權(quán)利要求】
1.一種閃存的數(shù)據(jù)修復(fù)方法，其特征在于，包括: 提供閃存，所述閃存包括若干閃存單元，所述閃存單元包括:半導(dǎo)體襯底、位于半導(dǎo)體襯底上的字線、位于所述字線一側(cè)的半導(dǎo)體襯底上的第一浮柵結(jié)構(gòu)、位于所述第一浮柵結(jié)構(gòu)表面的第一控制柵結(jié)構(gòu)、位于所述字線另一側(cè)的半導(dǎo)體襯底表面的第二浮柵結(jié)構(gòu)、位于所述第二浮柵結(jié)構(gòu)上的第二控制柵結(jié)構(gòu)、位于第一浮柵結(jié)構(gòu)遠離字線一側(cè)的半導(dǎo)體襯底內(nèi)的第一摻雜區(qū)、位于第二浮柵結(jié)構(gòu)遠離字線一側(cè)的半導(dǎo)體襯底內(nèi)的第二摻雜區(qū)，所述第一浮柵作為邏輯數(shù)據(jù)區(qū)，當?shù)谝桓艦檫壿嫛癘”狀態(tài)、第二浮柵為邏輯“ I”狀態(tài)時所述閃存單元存儲的數(shù)據(jù)為邏輯“O”，當?shù)谝桓艦檫壿嫛癐”狀態(tài)、第二浮柵為邏輯“O”狀態(tài)時所述閃存單元存儲的數(shù)據(jù)為邏輯“I”； 對所述閃存單元進行修復(fù)操作，所述修復(fù)操作包括:在第二控制柵上施加第一電壓，當?shù)诙沤Y(jié)構(gòu)的邏輯狀態(tài)為“I”時，所述第一電壓使第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底內(nèi)形成反型層，在第二浮柵結(jié)構(gòu)的邏輯狀態(tài)為“O”時，第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底無法形成反型層；在第一摻雜區(qū)上施加第二電壓，所述第二電壓能夠使半導(dǎo)體襯底內(nèi)產(chǎn)生熱電子，從而在第二浮柵結(jié)構(gòu)下方的半導(dǎo)體襯底內(nèi)形成反型層時，產(chǎn)生從第一摻雜區(qū)端向第二摻雜區(qū)端流動的修復(fù)電流；在第一控制柵上施加第三電壓，所述第三電壓能夠使部分熱電子的運動方向發(fā)生改變而進入第一浮柵結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的閃存的數(shù)據(jù)修復(fù)方法，其特征在于，所述第一電壓的范圍為-2V?0V。
3.根據(jù)權(quán)利要求1所述的閃存的數(shù)據(jù)修復(fù)方法，其特征在于，所述第二電壓的范圍為4V ?6V。
4.根據(jù)權(quán)利要求1所述的閃存的數(shù)據(jù)修復(fù)方法，其特征在于，所述第三電壓的范圍為7V ?9V。
5.根據(jù)權(quán)利要求1所述的閃存的數(shù)據(jù)修復(fù)方法，其特征在于，所述第三電壓大于第二電壓。
6.根據(jù)權(quán)利要求1所述的閃存的數(shù)據(jù)修復(fù)方法，其特征在于，還包括:在第二摻雜區(qū)上施加第四電壓，所述第四電壓的范圍為OV?IV。
7.根據(jù)權(quán)利要求1所述的閃存的數(shù)據(jù)修復(fù)方法，其特征在于，還包括:在字線上施加第五電壓，所述第五電壓高于使字線下方的半導(dǎo)體襯底發(fā)生反型的閾值電壓。
8.根據(jù)權(quán)利要求7所述的閃存的數(shù)據(jù)修復(fù)方法，其特征在于，所述第五電壓的范圍為IV ?2V。
9.根據(jù)權(quán)利要求1所述的閃存的數(shù)據(jù)修復(fù)方法，其特征在于，所述修復(fù)操作持續(xù)的時間為Ims?10ms。
10.根據(jù)權(quán)利要求1至9中任一項權(quán)利要求所述的閃存的數(shù)據(jù)修復(fù)方法，其特征在于，對所述閃存中的所有閃存單元進行修復(fù)操作，恢復(fù)存儲數(shù)據(jù)發(fā)生變化的閃存單元內(nèi)的存儲數(shù)據(jù)，而使存儲數(shù)據(jù)未發(fā)生變化的閃存單元內(nèi)的存儲數(shù)據(jù)不受影響。
【文檔編號】G11C29/44GK103811078SQ201410083702
【公開日】2014年5月21日 申請日期:2014年3月7日 優(yōu)先權(quán)日:2014年3月7日
【發(fā)明者】方亮 申請人:上海華虹宏力半導(dǎo)體制造有限公司