非易失性存儲器擦除電壓的調(diào)整方法
【專利摘要】本發(fā)明揭示了一種非易失性存儲器擦除電壓的調(diào)整方法，其中，所述非易失性存儲器的芯片具有陣列的存儲單元，所述非易失性存儲器擦除電壓的調(diào)整方法包括：對所述非易失性存儲器的芯片內(nèi)所有的所述存儲單元同時(shí)進(jìn)行擦除電壓調(diào)整。在本發(fā)明提供的非易失性存儲器擦除電壓的調(diào)整方法中，通過對所述非易失性存儲器的芯片內(nèi)所有的所述存儲單元同時(shí)進(jìn)行擦除電壓調(diào)整，可以使得所述非易失性存儲器的溝道中的電子飽和，參考電流穩(wěn)定，確保調(diào)整的準(zhǔn)確性。
【專利說明】非易失性存儲器擦除電壓的調(diào)整方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件的數(shù)據(jù)處理【技術(shù)領(lǐng)域】，特別是涉及一種非易失性存儲器擦除電壓的調(diào)整方法。
【背景技術(shù)】
[0002]一般而言，用于存儲數(shù)據(jù)的半導(dǎo)體存儲器分為易失性存儲器和非易失性存儲器件(nonvolatile memory),易失性存儲器在電源中斷時(shí)易于丟失數(shù)據(jù),而非易失性存儲器件在電源關(guān)閉后仍可及時(shí)保存存儲器內(nèi)部信息，而且非易失性存儲器件具有成本低、密度大等特點(diǎn)，使得非易失性存儲器件廣泛應(yīng)用于各個(gè)領(lǐng)域，包括嵌入式系統(tǒng)，如PC及外設(shè)、電信交換機(jī)、蜂窩電話、網(wǎng)絡(luò)互聯(lián)設(shè)備、儀器儀表，同時(shí)還包括語音、圖像、數(shù)據(jù)存儲類產(chǎn)品，如數(shù)碼相機(jī)、數(shù)碼錄音機(jī)等。非易失性存儲器件包含有與非(NAND)及或非(NOR)型閃存(FlashMemory)類型。
[0003]非易失性存儲器由陣列的存儲單元構(gòu)成，在閃存器件中，典型的存儲單元包含存取晶體管以及儲存元件，如浮動(dòng)?xùn)艠O等。閃存器件中的數(shù)據(jù)在襯底與浮動(dòng)?xùn)艠O之間的薄絕緣膜分別通過電荷的累積或耗盡被編程或擦除。通過在該晶體管施加足夠的電位差以導(dǎo)致過量的電子累積在浮動(dòng)?xùn)艠O而產(chǎn)生該存儲單元的編程。該浮動(dòng)?xùn)艠O上過量的電子的累積提高了柵極上的電荷和晶體管的臨界電壓。所升高的該晶體管臨界電壓顯著的超過在讀取周期所施加的電壓，據(jù)此該晶體管在讀取周期中不會開啟。因此，編程后的存儲單元不會載運(yùn)電流，且表示為邏輯值“O”。通過在每一存數(shù)單元中的晶體管施加電位差以使每一個(gè)晶體管中的浮動(dòng)?xùn)艠O的過量電離離開該膜的過程來產(chǎn)生該數(shù)據(jù)的擦除。因此，該晶體管的臨界電壓低于施加在該晶體管上用于讀取該數(shù)據(jù)的電勢。在擦除后的狀態(tài)中，電流不會流過該晶體管。當(dāng)施加讀取電勢時(shí)，該電流會流過該存儲單元的晶體管，且表示為存儲在該存儲單元的邏輯值“I”。
[0004]在目前的針對非易失性存儲器的設(shè)計(jì)中，數(shù)據(jù)是以被稱為扇區(qū)(sector)的存儲單元的形式被擦除的，對扇區(qū)內(nèi)的存儲單元同時(shí)進(jìn)行擦除，將芯片(chip)內(nèi)的一個(gè)或幾個(gè)扇區(qū)內(nèi)的存儲單元的數(shù)據(jù)進(jìn)行擦除。在進(jìn)行擦除操作時(shí)(即擦除模式中)，一般是將超過常規(guī)工作電壓的高電壓(10V?15V，例如由電荷泵產(chǎn)生高電壓)施加到存儲器中所選的存儲單元的字線上，并且將O電壓施加到所選的存儲單元的位線和源極及襯底。然后，福勒-諾德漢(Fowler-Nordheim，F(xiàn)N)隧穿效應(yīng)使得已經(jīng)存儲在浮置柵極中的電子在隧道氧化層兩端之間的電壓作用下移動(dòng)到半導(dǎo)體襯底，從而改變單元的閾值電壓。
[0005]上述這種數(shù)據(jù)擦除方法是以扇區(qū)為單位來進(jìn)行的，然而，以扇區(qū)為單位對非易失性存儲器擦除電壓調(diào)整，不容易使溝道中的電子達(dá)到飽和狀態(tài)，從而使溝道中的電流浮動(dòng)變化。如圖1所示，圖1為現(xiàn)有技術(shù)中擦除次數(shù)與參考電流的關(guān)系曲線圖，在圖1中，橫坐標(biāo)表示擦除次數(shù)，單位為次，縱坐標(biāo)表示參考電流(即溝道電流)，單位為安培(A)。100-107表示為8個(gè)存儲單元。對該8個(gè)存儲單元進(jìn)行擦除電壓的調(diào)整，然后在進(jìn)行擦除操作。如圖1所示，對該8個(gè)存儲單元進(jìn)行250次擦除操作后，參考電流仍不穩(wěn)定，還在浮動(dòng)，則說明溝道中的電子不飽和。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于，提供一種非易失性存儲器擦除電壓的調(diào)整方法，能使得溝道中的電子飽和,提高調(diào)整的準(zhǔn)確性。
[0007]為解決上述技術(shù)問題，本發(fā)明提供一種所述非易失性存儲器的芯片具有陣列的存儲單元，所述非易失性存儲器擦除電壓的調(diào)整方法包括:對所述非易失性存儲器的芯片內(nèi)所有的所述存儲單元同時(shí)進(jìn)行擦除電壓調(diào)整。
[0008]進(jìn)一步的，所述非易失性存儲器的芯片包括寄存器，所述寄存器具有若干檔位，所述非易失性存儲器擦除電壓的調(diào)整方法包括:
[0009]第一步:使所述非易失性存儲器的芯片進(jìn)入測試模式；
[0010]第二步:選擇所述寄存器的其中一個(gè)檔位；
[0011]第三步:使所述非易失性存儲器的芯片進(jìn)入擦除模式；
[0012]第四步:檢測當(dāng)前檔位下的所述非易失性存儲器的檔位擦除電壓；
[0013]第五步:重復(fù)所述第二步至第四步，直到記錄到所有檔位下所對應(yīng)的所述非易失性存儲器的檔位擦除電壓；
[0014]第六步:選擇與一目標(biāo)電壓的數(shù)值最接近的檔位擦除電壓，并查找出與所述檔位擦除電壓對應(yīng)的檔位，在所述寄存器輸入與所述檔位擦除電壓對應(yīng)的檔位，將所述非易失性存儲器的芯片的擦除電壓進(jìn)行調(diào)整。
[0015]進(jìn)一步的，所述寄存器具有16個(gè)檔位。
[0016]進(jìn)一步的，所述使所述非易失性存儲器的芯片進(jìn)入擦除模式的步驟包括:
[0017]將第一電壓施加到所述使所述非易失性存儲器的芯片的所有字線上，并且將O電壓施加到所述非易失性存儲器的芯片的所有位線、所有源極以及襯底上。
[0018]進(jìn)一步的，所述第一電壓為5V~30V。
[0019]進(jìn)一步的，所述非易失性存儲器為快閃。
[0020]進(jìn)一步的，所述快閃的特征尺寸為90nm。
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明提供的非易失性存儲器擦除電壓的調(diào)整方法具有以下優(yōu)
占-
^ \\\.[0022]在本發(fā)明提供的非易失性存儲器擦除電壓的調(diào)整方法中，對所述非易失性存儲器的芯片內(nèi)所有的所述存儲單元同時(shí)進(jìn)行擦除電壓調(diào)整，與現(xiàn)有技術(shù)相比，通過對所述非易失性存儲器的芯片內(nèi)所有的所述存儲單元同時(shí)進(jìn)行擦除電壓調(diào)整，可以使得所述非易失性存儲器的溝道中的電子飽和，參考電流穩(wěn)定，確保調(diào)整的準(zhǔn)確性。
【專利附圖】

【附圖說明】
[0023]圖1為現(xiàn)有技術(shù)中擦除次數(shù)與參考電流的關(guān)系曲線圖；
[0024]圖2為本發(fā)明一實(shí)施例中非易失性存儲器擦除電壓的調(diào)整方法的流程圖；
[0025]圖3為本發(fā)明一實(shí)施例中擦除次數(shù)與參考電流的關(guān)系曲線圖。
【具體實(shí)施方式】[0026]下面將結(jié)合示意圖對本發(fā)明的非易失性存儲器擦除電壓的調(diào)整方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0027]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠贡景l(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0028]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0029]本發(fā)明的核心思想在于，提供一種非易失性存儲器擦除電壓的調(diào)整方法，其中，所述非易失性存儲器的芯片具有陣列的存儲單元，所述非易失性存儲器擦除電壓的調(diào)整方法包括:對所述非易失性存儲器的芯片內(nèi)所有的所述存儲單元同時(shí)進(jìn)行擦除電壓調(diào)整，可以使得所述非易失性存儲器的溝道中的電子飽和，參考電流穩(wěn)定，確保調(diào)整的準(zhǔn)確性。
[0030]進(jìn)一步的，所述非易失性存儲器擦除電壓的調(diào)整方法包括:
[0031]步驟Sll:使所述非易失性存儲器的芯片進(jìn)入測試模式；
[0032]步驟S12:選擇所述寄存器的其中一個(gè)檔位；
[0033]步驟S13:使所述非易失性存儲器的芯片進(jìn)入擦除模式；
[0034]步驟S14:檢測當(dāng)前檔位下的所述非易失性存儲器的檔位擦除電壓；
[0035]步驟S15:重復(fù)所述步驟S12至步驟S14，直到記錄到所有檔位下所對應(yīng)的所述非易失性存儲器的檔位擦除電壓；
[0036]步驟S16:選擇與一目標(biāo)電壓的數(shù)值最接近的檔位擦除電壓，并查找出與所述檔位擦除電壓對應(yīng)的檔位，在所述寄存器輸入與所述檔位擦除電壓對應(yīng)的檔位，將所述非易失性存儲器的芯片的擦除電壓進(jìn)行調(diào)整。
[0037]以下請參考圖2，具體說明本發(fā)明的非易失性存儲器擦除電壓的調(diào)整方法。在本實(shí)施例中，所述非易失性存儲器為快閃，所述快閃的特征尺寸為90nm，但是，所述非易失性存儲器并不限于為快閃，還可以為其它非易失性存儲器，如可變電阻式存儲器、電可改寫只讀存儲器、電可擦可編程只讀存儲器等等。并且，所述非易失性存儲器的特征尺寸還可以為130nm、45nm、28nm等。所述非易失性存儲器的芯片具有陣列的存儲單元,所述非易失性存儲器的芯片還包括寄存器，所述寄存器具有若干檔位，在本實(shí)施例中，所述寄存器具有16個(gè)檔位，分別為:0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110,1111.但是，所述寄存器并不限于具有16個(gè)檔位，還可以具有8個(gè)檔位或32個(gè)檔位等，亦在本發(fā)明的思想范圍之內(nèi)。
[0038]首先，進(jìn)行步驟S11，使所述非易失性存儲器的芯片進(jìn)入測試模式，如圖2所示。
[0039]然后，進(jìn)行步驟S12，選擇所述寄存器的其中一個(gè)檔位，例如，選擇0000檔，在所述寄存器中輸入0000檔，從而進(jìn)行選擇。
[0040]接著，進(jìn)行步驟S13，使所述非易失性存儲器的芯片進(jìn)入擦除模式。將第一電壓Vl施加到所述非易失性存儲器的芯片的所有字線(Word Line，簡稱WL)上，并且將O電壓施加到所述非易失性存儲器的芯片的所有位線(Bit Line，簡稱BL)、所有源極以及襯底上，其中，所述第一電壓Vl可以為5V~30V，優(yōu)選的，所述第一電壓Vl為10V、15V、20V、25V，等等。例如，將所述非易失性存儲器的芯片內(nèi)的全部字線WL設(shè)定為Vss (例如為OV)，將所述非易失性存儲器的芯片內(nèi)的全部的雙阱(P型阱以及N型阱)設(shè)定為Vee (即第一電壓，例如，20V左右的高電位)。這時(shí)，所述非易失性存儲器的芯片內(nèi)的所述存儲單元，因?yàn)榭刂茤?字線)是Vss，雙阱(溝道)是Vee，所以在柵氧化膜上施加高電壓。因此，在所述非易失性存儲器的芯片內(nèi)的所述存儲單元中，由于FN隧道現(xiàn)象，浮動(dòng)?xùn)胖械碾娮右苿?dòng)到雙阱(溝道)。因此，在所述非易失性存儲器的芯片內(nèi)的所述存儲單元中，其閾值電壓降低，變?yōu)椤癐”狀態(tài)(進(jìn)行擦除)。
[0041]隨后，進(jìn)行步驟S14，檢測當(dāng)前檔位(0000檔)下的所述非易失性存儲器的檔位擦除電壓，即此時(shí)所述存儲單元的字線電壓，例如，0000檔下的字線電壓為7.98V。
[0042]接著，進(jìn)行步驟S15，重復(fù)所述步驟S12至步驟S14，直到記錄到所有檔位下所對應(yīng)的所述非易失性存儲器的檔位擦除電壓。如表1所示，為本實(shí)施例中所有檔位下所對應(yīng)的所述非易失性存儲器的檔位擦除電壓，將16個(gè)檔位的檔所述位擦除電壓都記錄下來。
[0043]表1所有檔位下所對應(yīng)的所述非易失性存儲器的檔位擦除電壓
[0044]
【權(quán)利要求】
1.一種非易失性存儲器擦除電壓的調(diào)整方法，所述非易失性存儲器的芯片具有陣列的存儲單元，所述非易失性存儲器擦除電壓的調(diào)整方法包括:對所述非易失性存儲器的芯片內(nèi)所有的所述存儲單元同時(shí)進(jìn)行擦除電壓調(diào)整。
2.如權(quán)利要求1所述的非易失性存儲器擦除電壓的調(diào)整方法，其特征在于，所述非易失性存儲器的芯片包括寄存器，所述寄存器具有若干檔位，所述非易失性存儲器擦除電壓的調(diào)整方法包括: 第一步:使所述非易失性存儲器的芯片進(jìn)入測試模式； 第二步:選擇所述寄存器的其中一個(gè)檔位； 第三步:使所述非易失性存儲器的芯片進(jìn)入擦除模式； 第四步:檢測當(dāng)前檔位下的所述非易失性存儲器的檔位擦除電壓； 第五步:重復(fù)所述第二步至第四步，直到記錄到所有檔位下所對應(yīng)的所述非易失性存儲器的檔位擦除電壓； 第六步:選擇與一目標(biāo)電壓的數(shù)值最接近的檔位擦除電壓，并查找出與所述檔位擦除電壓對應(yīng)的檔位，在所述寄存器輸入與所述檔位擦除電壓對應(yīng)的檔位，將所述非易失性存儲器的芯片的擦除電壓進(jìn)行調(diào)整。
3.如權(quán)利要求2所述的非易失性存儲器擦除電壓的調(diào)整方法，其特征在于，所述寄存器具有16個(gè)檔位。
4.如權(quán)利要求2所述的非易失性存儲器擦除電壓的調(diào)整方法，其特征在于，所述使所述非易失性存儲器的芯片進(jìn)入擦除模式的步驟包括: 將第一電壓施加到所述使所述非易失性存儲器的芯片的所有字線上，并且將O電壓施加到所述非易失性存儲器的芯片的所有位線、所有源極以及襯底上。
5.如權(quán)利要求4所述的非易失性存儲器擦除電壓的調(diào)整方法，其特征在于，所述第一電壓為5V?30V。
6.如權(quán)利要求2所述的非易失性存儲器擦除電壓的調(diào)整方法，其特征在于，所述非易失性存儲器為快閃。
7.如權(quán)利要求6所述的非易失性存儲器擦除電壓的調(diào)整方法，其特征在于，所述快閃的特征尺寸為90nm。
【文檔編號】G11C16/14GK103839586SQ201410098518
【公開日】2014年6月4日 申請日期:2014年3月17日 優(yōu)先權(quán)日:2014年3月17日
【發(fā)明者】張若成 申請人:上海華虹宏力半導(dǎo)體制造有限公司