移位寄存器的制造方法
【專利摘要】本發(fā)明提供一種移位寄存器，其包含第一穩(wěn)定下拉控制電路、第二穩(wěn)定下拉控制電路、第一穩(wěn)定下拉電路、第二穩(wěn)定下拉電路、上拉電路、上拉控制電路以及主要下拉電路。第一穩(wěn)定下拉控制電路根據(jù)移位寄存器的第一驅(qū)動信號、第二驅(qū)動信號、第一控制信號及低電壓輸出第一輸出信號。第二穩(wěn)定下拉控制電路根據(jù)移位寄存器的第一驅(qū)動信號、第二驅(qū)動信號、第二控制信號及低電壓輸出第二輸出信號。第一穩(wěn)定下拉電路根據(jù)第一輸出信號及低電壓下拉移位寄存器輸出的第一柵極驅(qū)動信號。第二穩(wěn)定下拉電路根據(jù)第二輸出信號及低電壓下拉第一柵極驅(qū)動信號。
【專利說明】移位寄存器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種移位寄存器，尤其是涉及一種具有較低漏電流的移位寄存器。

【背景技術(shù)】
[0002] 隨著信息進步及顯示面板技術(shù)的成熟，傳統(tǒng)陰極射線管（CathodeRayTube,CRT) 的顯示器逐漸被液晶顯示器（LiquidCrystalDisplay,LCD)所取代。現(xiàn)今的液晶顯示器 擁有輕薄短小、廣色域、高對比、視野范圍廣、以及低耗電量等優(yōu)點。然而，為了在面板尺寸 及重量上更突破，一般常會將面板上的柵極電路整合于玻璃基板中，稱為陣列基板行驅(qū)動 (GateDriveronArray，G0A)技術(shù)。
[0003] 然而，在此技術(shù)的電路結(jié)構(gòu)中，驅(qū)動信號非常容易受到噪聲擾動或是漏電流的影 響而失真。而漏電流的成因包含了電路制造工藝偏移、過大同極性偏壓、或是電路一致性 (Uniformity)不良等因素。當驅(qū)動信號因為漏電流而失真時，面板內(nèi)的移位寄存器將無法 正常執(zhí)行其功能，進而影響顯示面板顯示畫面時的質(zhì)量。
[0004] 因此，發(fā)展一種具有較低漏電流的移位寄存器是非常重要的。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明一實施例說明了一種移位寄存器，包含第一穩(wěn)定下拉控制電路、第二穩(wěn)定 下拉控制電路、第一穩(wěn)定下拉電路、第二穩(wěn)定下拉電路、上拉電路、上拉控制電路以及主要 下拉電路。第一穩(wěn)定下拉控制電路用以根據(jù)移位寄存器的第一驅(qū)動信號、第二驅(qū)動信號、第 一控制信號及低電壓輸出第一輸出信號。第二穩(wěn)定下拉控制電路用以根據(jù)移位寄存器的第 一驅(qū)動信號、第二驅(qū)動信號、第二控制信號及低電壓輸出第二輸出信號。第一穩(wěn)定下拉電路 是耦接于第一穩(wěn)定下拉控制電路，用以根據(jù)第一輸出信號及第二驅(qū)動信號下拉第一驅(qū)動信 號，及根據(jù)第一輸出信號及低電壓下拉移位寄存器輸出的第一柵極驅(qū)動信號。第二穩(wěn)定下 拉電路是耦接于第二穩(wěn)定下拉控制電路，用以根據(jù)第二輸出信號及第二驅(qū)動信號下拉第一 驅(qū)動信號，及根據(jù)第二輸出信號及低電壓下拉第一柵極驅(qū)動信號。上拉電路是耦接于第一 穩(wěn)定下拉電路及第二穩(wěn)定下拉電路，用以根據(jù)脈波信號及第一驅(qū)動信號輸出第一柵極驅(qū)動 信號。上拉控制電路是耦接于第一穩(wěn)定下拉電路及第二穩(wěn)定下拉電路，用以根據(jù)脈波信號 及第一驅(qū)動信號輸出第一柵極脈波信號，并根據(jù)第一柵極脈波信號與第一柵極驅(qū)動信號輸 出第二驅(qū)動信號。主要下拉電路是耦接于上拉控制電路，用以根據(jù)第二柵極驅(qū)動信號下拉 第一驅(qū)動信號。
[0006] 本發(fā)明另一實施例說明了一種移位寄存器，包含第一穩(wěn)定下拉控制電路、第二穩(wěn) 定下拉控制電路、第一穩(wěn)定下拉電路、第二穩(wěn)定下拉電路、上拉電路、上拉控制電路以及主 要下拉電路。第一穩(wěn)定下拉控制電路用以根據(jù)移位寄存器的驅(qū)動信號、第一控制信號、低電 壓及高電壓輸出第一輸出信號及第一輸出反向信號。第二穩(wěn)定下拉控制電路用以根據(jù)移位 寄存器的驅(qū)動信號、第二控制信號、低電壓及高電壓輸出第二輸出信號及第二輸出反向信 號。第一穩(wěn)定下拉電路是耦接于第一穩(wěn)定下拉控制電路，用以根據(jù)第一輸出信號及第一輸 出反向信號下拉驅(qū)動信號，及根據(jù)第一輸出信號及低電壓下拉移位寄存器輸出的第一柵極 驅(qū)動信號。第二穩(wěn)定下拉電路是耦接于第二穩(wěn)定下拉控制電路，用以根據(jù)第二輸出信號及 第二輸出反向信號下拉驅(qū)動信號，及根據(jù)第二輸出信號及低電壓下拉第一柵極驅(qū)動信號。 上拉電路是耦接于第一穩(wěn)定下拉電路及第二穩(wěn)定下拉電路，用以根據(jù)脈波信號及驅(qū)動信號 輸出第一柵極驅(qū)動信號。上拉控制電路是耦接于第一穩(wěn)定下拉電路及第二穩(wěn)定下拉電路， 用以根據(jù)脈波信號及第一驅(qū)動信號輸出第一柵極脈波信號，并根據(jù)第一柵極脈波信號與第 一柵極驅(qū)動信號輸出第二驅(qū)動信號。主要下拉電路是耦接于上拉控制電路，用以根據(jù)第二 柵極驅(qū)動信號下拉第一驅(qū)動信號。

【專利附圖】

【附圖說明】
[0007] 圖1為本發(fā)明第一實施例的移位寄存器的電路架構(gòu)示意圖；
[0008] 圖2為圖1實施例的移位寄存器中，第一穩(wěn)定下拉控制電路的電路構(gòu)造圖；
[0009] 圖3為圖1實施例的移位寄存器中，第一驅(qū)動信號、第一輸出信號以及第二驅(qū)動信 號的波形圖；
[0010] 圖4為相似于圖1的移位寄存器中的另一個實施例的第一驅(qū)動信號、第一輸出信 號以及第二驅(qū)動信號的波形圖；
[0011] 圖5為本發(fā)明第二實施例的移位寄存器的電路架構(gòu)示意圖；
[0012] 圖6為圖5實施例的移位寄存器中，第一穩(wěn)定下拉控制電路的電路構(gòu)造圖；
[0013] 圖7為圖5實施例的移位寄存器中，驅(qū)動信號、第一輸出信號以及第一輸出反向信 號的波形圖；
[0014] 圖8為圖5實施例的移位寄存器中，王要下拉電路的另一種電路構(gòu)造圖；
[0015] 圖9為圖1或圖5實施例的移位寄存器中，主要下拉電路的另一種電路構(gòu)造圖；
[0016] 圖10為本發(fā)明第三實施例的移位寄存器的電路架構(gòu)示意圖；
[0017] 圖11為圖10實施例的移位寄存器中，第一驅(qū)動信號、第一輸出信號以及第二柵極 驅(qū)動信號的波形圖；
[0018] 圖12為本發(fā)明第四實施例的移位寄存器的電路架構(gòu)示意圖。
[0019] 附圖標記
[0020] 100、200、300、400 :移位寄存器PDC1 :第一穩(wěn)定下拉控制電路
[0021]PDC2:第二穩(wěn)定下拉控制電路 roi:第一穩(wěn)定下拉電路
[0022] PD2 :第二穩(wěn)定下拉電路 KPD:主要下拉電路
[0023]PUC:上拉控制電路 PU:上拉電路
[0024] T51、T52、T53、T54、T55、T56、T61、T62、T63、T64、T65、T66、T32、T42、T33、T43、 T41、T12、T21、T11 :晶體管開關(guān)
[0025]Q(n)、Q(n+2)、Q(n_2):驅(qū)動信號P(n):第一輸出信號
[0026] PR(n):第一輸出反向信號 K(n):第二輸出信號
[0027] KR(n):第二輸出反向信號 LC1、LC2:控制信號
[0028]G(n)、G(n+4)、G(n+2):柵極驅(qū)動信號
[0029]ST(n)、ST(n+2):柵極脈波信號 VSS1:低電壓
[0030]VGH:高電壓 HCl、HC(n):脈波信號
[0031]P1、P2、P3、P4:時間點

【具體實施方式】
[0032] 圖1為本發(fā)明第一實施例的移位寄存器100的電路架構(gòu)示意圖。在圖1中，移位 寄存器100包含了 7個子電路，每一個子電路的區(qū)域示意為虛線范圍內(nèi)的區(qū)域，移位寄存器 100中的7個子電路分別為第一穩(wěn)定下拉控制電路roci、第二穩(wěn)定下拉控制電路H)C2、第一 穩(wěn)定下拉電路roi、第二穩(wěn)定下拉電路TO2、主要下拉電路KPD、上拉控制電路PUC以及上拉 電路ro。第一穩(wěn)定下拉控制電路roci包含6個晶體管開關(guān)T51、T52、T53、T54、T55、T56， 第二穩(wěn)定下拉控制電路H)C2包含6個晶體管開關(guān)T61、T62、T63、T64、T65、T66,第一穩(wěn)定 下拉電路PD1包含2個晶體管開關(guān)T32及T42,第二穩(wěn)定下拉電路PD2包含2個晶體管開關(guān) T33及T43,主要下拉電路KPD包含晶體管開關(guān)T41，上拉控制電路PUC包含2個晶體管開關(guān) T11及T12,上拉電路PU包含晶體管開關(guān)T21。第一穩(wěn)定下拉控制電路H)C1用以根據(jù)移位 寄存器100的第一驅(qū)動信號Q(n)、第二驅(qū)動信號Q(n+2)、第一控制信號LC1及低電壓VSS1 輸出第一輸出信號P(n)。第二穩(wěn)定下拉控制電路H3C2用以根據(jù)移位寄存器100的第一驅(qū) 動信號Q(n)、第二驅(qū)動信號Q(n+2)、第二控制信號LC2及低電壓VSS1輸出第二輸出信號 K(n)。第一穩(wěn)定下拉電路PD1是f禹接于第一穩(wěn)定下拉控制電路H3C1，用以根據(jù)第一輸出信 號P(n)及第二驅(qū)動信號Q(n+2)下拉第一驅(qū)動信號Q(n)，以及根據(jù)第一輸出信號P(n)及低 電壓VSS1下拉移位寄存器100輸出的第一柵極驅(qū)動信號G(n)。第二穩(wěn)定下拉電路PD2是 耦接于第二穩(wěn)定下拉控制電路H)C2,用以根據(jù)第二輸出信號K(n)及第二驅(qū)動信號Q(n+2) 下拉第一驅(qū)動信號Q(n)，以及根據(jù)第二輸出信號K(n)及低電壓VSS1下拉移位寄存器100 輸出的第一柵極驅(qū)動信號G(n)。上拉電路PU是稱接于第一穩(wěn)定下拉電路PD1及第二穩(wěn)定 下拉電路1^2,用以根據(jù)脈波信號HC1及第一驅(qū)動信號Q(n)輸出第一柵極驅(qū)動信號G(n)。 上拉控制電路PUC是耦接于第一穩(wěn)定下拉電路PD1及第二穩(wěn)定下拉電路TO2,用以根據(jù)脈 波信號HC1及第一驅(qū)動信號Q(n)產(chǎn)生第一柵極脈波信號ST(n)，并根據(jù)第一柵極脈波信號 ST(n)及第一柵極驅(qū)動信號G(n)輸出第二驅(qū)動信號Q(n+2)。主要下拉電路KH)是耦接于 上拉控制電路PUC，用以根據(jù)第二柵極驅(qū)動信號G(n+4)下拉第一驅(qū)動信號Q(n)。
[0033] 在圖1中，第一穩(wěn)定下拉控制電路roci的6個晶體管開關(guān)T51、T52、T53、T54、T55、 T56,第二穩(wěn)定下拉控制電路H)C2的6個晶體管開關(guān)了61、了62、了63、了64、了65、了66，第一穩(wěn)定 下拉電路H)1的2個晶體管開關(guān)T32及T42、第二穩(wěn)定下拉電路TO2的2個晶體管開關(guān)T33 及T43、主要下拉電路KPD的晶體管開關(guān)T41、上拉控制電路PUC的晶體管開關(guān)T11及T12， 上拉電路PU的晶體管開關(guān)T21，均為N型金屬氧化物半導體晶體管。第一控制信號LC1與 第二控制信號LC2為反向。在此，第一驅(qū)動信號Q(n)表示本級（第n級）移位寄存器的驅(qū) 動信號，第一柵極驅(qū)動信號G(n)表示本級（第n級）移位寄存器的柵極驅(qū)動信號，第一柵 極脈波信號ST(n)表示本級（第n級）移位寄存器的柵極脈波信號，第二驅(qū)動信號Q(n+2) 表示第（n+2)級移位寄存器的驅(qū)動信號，第二柵極驅(qū)動信號G(n+4)表示第（n+4)級移位寄 存器的柵極驅(qū)動信號。在本實施例中，移位寄存器的索引值n為正整數(shù)。傳統(tǒng)的移位寄存 器在主要下拉電路KH)內(nèi)的晶體管開關(guān)T41、第一穩(wěn)定下拉電路PD1內(nèi)的晶體管開關(guān)T42以 及第二穩(wěn)定下拉電路PD2內(nèi)的晶體管開關(guān)T43在操作區(qū)間內(nèi)常會遭受到很大的跨壓Vds，當 跨壓過大時會發(fā)生漏電流的效應。以下將詳述本發(fā)明的移位寄存器100如何設計以使晶體 管開關(guān)T41、晶體管開關(guān)T42及晶體管開關(guān)T43能有效降低漏電流的效應，以增加第一驅(qū)動 信號Q(n)的驅(qū)動能力。
[0034] 圖2為圖1實施例的移位寄存器100中，第一穩(wěn)定下拉控制電路roci的電路構(gòu)造 圖。圖2中，第一穩(wěn)定下拉控制電路roci包含了 6個晶體管開關(guān)，分別為第一晶體管開關(guān) T55、第二晶體管開關(guān)T56、第三晶體管開關(guān)T51、第四晶體管開關(guān)T52、第五晶體管開關(guān)T53 以及第六晶體管開關(guān)T54。第一晶體管開關(guān)T55包含第一端、控制端及第二端?？刂贫擞靡?接收第二驅(qū)動信號Q(n+2)，第二端是耦接于低電壓端，用以接收低電壓VSS1。第二晶體管 開關(guān)T56包含第一端、控制端及第二端?？刂贫耸邱罱佑诘谝痪w管開關(guān)T55的控制端，第 二端是耦接于低電壓端。第三晶體管開關(guān)T51包含第一端、控制端及第二端。第一端用以 接收第一控制信號LC1，控制端是耦接于第三晶體管開關(guān)T51的第一端，第二端是耦接于第 一晶體管開關(guān)T55的第一端。第四晶體管開關(guān)T52包含第一端、控制端及第二端。第一端 是耦接于第三晶體管開關(guān)T51的第二端，控制端用以接收第一驅(qū)動信號Q(n)，第二端是耦 接于低電壓端。第五晶體管開關(guān)T53包含第一端、控制端及第二端。第一端是耦接于第三 晶體管開關(guān)T51的第一端，控制端是耦接于第三晶體管開關(guān)T51的第二端，第二端是耦接于 第二晶體管開關(guān)T55的第一端，用以輸出第一輸出信號P(n)。第六晶體管開關(guān)T54包含第 一端、控制端及第二端。第一端是耦接于第五晶體管開關(guān)T53的第二端，控制端是耦接于第 四晶體管開關(guān)T52的控制端，第二端是耦接于低電壓端，用于接收低電壓VSS1。
[0035] 圖3為圖1實施例的移位寄存器100中，第一驅(qū)動信號Q(n)、第一輸出信號P(n) 以及第二驅(qū)動信號Q(n+2)的波形圖。第一驅(qū)動信號Q(n)的上面虛線表示60伏特電壓的 準位，中間虛線表示30伏特電壓的準位，而下面虛線表示-6伏特電壓的準位。第二驅(qū)動信 號Q(n+2)的上面虛線表示60伏特電壓的準位，中間虛線表示30伏特電壓的準位，而下面 虛線表示-6伏特電壓的準位。第一輸出信號P(n)的上面虛線表示30伏特電壓的準位，下 面虛線表示-6伏特電壓的準位。以本級的移位寄存器100而言，第一驅(qū)動信號Q(n)的操 作包含三個狀態(tài)，第一個狀態(tài)稱為預先充電（Pre-charge)的狀態(tài)，相當于圖3中的時間點 P1至時間點P2的區(qū)間。第二個狀態(tài)稱為耦合（Coupling)的狀態(tài)，相當于圖3中的時間點 P2至時間點P3的區(qū)間。第三個狀態(tài)稱為維持（Holding)的狀態(tài)，相當于圖3中的時間點 P3至時間點P4的區(qū)間。以下將針對時間點P1至時間點P4分析圖1中的第一穩(wěn)定下拉電 路H)1內(nèi)的晶體管開關(guān)T42的柵極偏壓Vgs以及跨壓Vds的情況。
[0036] 當?shù)谝环€(wěn)定下拉電路H)1內(nèi)的晶體管開關(guān)T42于時間點P1至時間點P2的區(qū)間內(nèi) 時，第一驅(qū)動信號Q(n)在預充電（Pre-charge)的操作區(qū)間，電壓為30伏特。第二驅(qū)動信號 Q(n+2)尚未被致能，電壓為-6伏特。由于第一穩(wěn)定下拉控制電路roci中的第六晶體管開 關(guān)T54的控制端接收到高電位的第一驅(qū)動信號Q(n)，因此第六晶體管開關(guān)T54為導通狀態(tài) 而使第一輸出信號P(n)的電位下拉至低電位VSS1，也就是-6伏特。因此，在時間點P1至 時間點P2的區(qū)間內(nèi)，晶體管開關(guān)T42的柵極偏壓為0伏特，跨壓為36伏特。當?shù)谝环€(wěn)定下 拉電路H)1內(nèi)的晶體管開關(guān)T42于時間點P2至時間點P3的區(qū)間內(nèi)時，第一驅(qū)動信號Q(n) 在耦合（Coupling)的操作區(qū)間，電壓為60伏特。第二驅(qū)動信號Q(n+2)在預充電的操作區(qū) 間，電壓為30伏特。由于第一穩(wěn)定下拉控制電路roci中的第六晶體管開關(guān)T54的控制端接 收到高電位的第一驅(qū)動信號Q(n)，因此第六晶體管開關(guān)T54為導通狀態(tài)而使第一輸出信號 P(n)的電位下拉至低電位VSS1，也就是-6伏特。因此，在時間點P2至時間點P3的區(qū)間內(nèi)， 晶體管開關(guān)T42的柵極偏壓為-36伏特，跨壓為30伏特。當?shù)谝环€(wěn)定下拉電路roi內(nèi)的晶 體管開關(guān)T42于時間點P3至時間點P4的區(qū)間內(nèi)時，第一驅(qū)動信號Q(n)在維持（Holding) 的操作區(qū)間，電壓為30伏特。第二驅(qū)動信號Q(n+2)在耦合（Coupling)的操作區(qū)間，電壓 為60伏特。由于第一穩(wěn)定下拉控制電路H)C1中的第二晶體管開關(guān)T56的控制端接收到高 電位的第二驅(qū)動信號Q(n+2)，因此第二晶體管開關(guān)T56為導通狀態(tài)而使第一輸出信號P(n) 的電位下拉至低電位VSS1，也就是-6伏特。因此，在時間點P3至時間點P4的區(qū)間內(nèi)，晶體 管開關(guān)T42的柵極偏壓為-66伏特，跨壓為-30伏特。統(tǒng)整以上晶體管開關(guān)T42的柵極偏 壓以及跨壓的數(shù)據(jù)，于第一驅(qū)動信號Q(n)在預充電的操作區(qū)間、耦合的操作區(qū)間以及維持 的操作區(qū)間可表示為下：

【權(quán)利要求】
1. 一種移位寄存器，其特征在于，包含： 一第一穩(wěn)定下拉控制電路，用以根據(jù)所述移位寄存器的一第一驅(qū)動信號、一第二驅(qū)動 信號、一第一控制信號及一低電壓輸出一第一輸出信號； 一第二穩(wěn)定下拉控制電路，用以根據(jù)所述移位寄存器的所述第一驅(qū)動信號、所述第二 驅(qū)動信號、一第二控制信號及所述低電壓輸出一第二輸出信號； 一第一穩(wěn)定下拉電路，f禹接于所述第一穩(wěn)定下拉控制電路，用以根據(jù)所述第一輸出信 號及所述第二驅(qū)動信號下拉所述第一驅(qū)動信號，及根據(jù)所述第一輸出信號及所述低電壓下 拉所述移位寄存器輸出的一第一柵極驅(qū)動信號； 一第二穩(wěn)定下拉電路，耦接于所述第二穩(wěn)定下拉控制電路，用以根據(jù)所述第二輸出信 號及所述第二驅(qū)動信號下拉所述第一驅(qū)動信號，及根據(jù)所述第二輸出信號及所述低電壓下 拉所述第一柵極驅(qū)動信號； 一上拉電路，耦接于所述第一穩(wěn)定下拉電路及所述第二穩(wěn)定下拉電路，用以根據(jù)一脈 波信號及所述第一驅(qū)動信號輸出所述第一柵極驅(qū)動信號； 一上拉控制電路，耦接于所述第一穩(wěn)定下拉電路及所述第二穩(wěn)定下拉電路，用以根據(jù) 所述脈波信號及所述第一驅(qū)動信號產(chǎn)生一柵極脈波信號，并根據(jù)所述柵極脈波信號及所述 第一柵極驅(qū)動信號輸出所述第二驅(qū)動信號；及 一主要下拉電路，耦接于所述上拉控制電路，用以根據(jù)一第二柵極驅(qū)動信號下拉所述 第一驅(qū)動信號。
2. 根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述第一穩(wěn)定下拉控制電路包含： 一第一晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，用以接收所述第二驅(qū)動信號；及 一第二端，耦接于一低電壓端，用以接收所述低電壓； 一第二晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，耦接于所述第一晶體管開關(guān)的所述控制端；及 一第二端，耦接于所述低電壓端； 一第三晶體管開關(guān)，包含： 一第一端，用以接收所述第一控制信號； 一控制端，耦接于所述第三晶體管開關(guān)的所述第一端；及 一第二端，耦接于所述第一晶體管開關(guān)的所述第一端； 一第四晶體管開關(guān)，包含： 一第一端，耦接于所述第三晶體管開關(guān)的所述第二端； 一控制端，用以接收所述第一驅(qū)動信號；及 一第二端，耦接于所述低電壓端； 一第五晶體管開關(guān)，包含： 一第一端，耦接于所述第三晶體管開關(guān)的所述第一端； 一控制端，耦接于所述第三晶體管開關(guān)的所述第二端；及 一第二端，耦接于所述第二晶體管開關(guān)的所述第一端，用以輸出所述第一輸出信號；及 一第六晶體管開關(guān)，包含： 一第一端，耦接于所述第五晶體管開關(guān)的所述第二端； 一控制端，耦接于所述第四晶體管開關(guān)的所述控制端；及 一第二端，耦接于所述低電壓端。
3. 根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述第二穩(wěn)定下拉控制電路包含：一第七晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，用以接收所述第二驅(qū)動信號；及 一第二端，耦接于所述低電壓端； 一第八晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，耦接于所述第七晶體管開關(guān)的所述控制端；及 一第二端，耦接于所述低電壓端； 一第九晶體管開關(guān)，包含： 一第一端，用以接收所述第二控制信號； 一控制端，耦接于所述第九晶體管開關(guān)的所述第一端；及 一第二端，耦接于所述第七晶體管開關(guān)的所述第一端； 一第十晶體管開關(guān)，包含： 一第一端，耦接于所述第九晶體管開關(guān)的所述第二端； 一控制端，用以接收所述第一驅(qū)動信號；及 一第二端，耦接于所述低電壓端； 一第十一晶體管開關(guān)，包含： 一第一端，耦接于所述第九晶體管開關(guān)的所述第一端； 一控制端，耦接于所述第九晶體管開關(guān)的所述第二端；及 一第二端，耦接于所述第八晶體管開關(guān)的所述第一端，用以輸出所述第二輸出信號；及 一第十二晶體管開關(guān)，包含： 一第一端，耦接于所述第十一晶體管開關(guān)的所述第二端； 一控制端，耦接于所述第十晶體管開關(guān)的所述控制端；及 一第二端，耦接于所述低電壓端。
4. 根據(jù)權(quán)利要求1至3中任一項所述的移位寄存器，其特征在于，所述第一驅(qū)動信號為 一第n級移位寄存器的一驅(qū)動信號，所述第二驅(qū)動信號為一第（n+2)級移位寄存器的一驅(qū) 動信號，所述第一柵極驅(qū)動信號為所述第n級移位寄存器的一柵極驅(qū)動信號，所述第二柵 極驅(qū)動信號為一第（n+4)級移位寄存器的一柵極驅(qū)動信號，且所述第一控制信號與所述第 二控制信號為反向，其中n為一正整數(shù)。
5. 根據(jù)權(quán)利要求1至3中任一項所述的移位寄存器，其特征在于，所述第一驅(qū)動信號為 一第n級移位寄存器的一驅(qū)動信號，所述第二驅(qū)動信號為一第（n-2)級移位寄存器的一驅(qū) 動信號，所述第一柵極驅(qū)動信號為所述第n級移位寄存器的一柵極驅(qū)動信號，所述第二柵 極驅(qū)動信號為一第（n+4)級移位寄存器的一柵極驅(qū)動信號，且所述第一控制信號與所述第 二控制信號為反向，其中n為一大于2的正整數(shù)。
6. -種移位寄存器，其特征在于，包含： 一第一穩(wěn)定下拉控制電路，用以根據(jù)所述移位寄存器的一第一驅(qū)動信號、一第一控制 信號、一低電壓及一高電壓輸出一第一輸出信號及一第一輸出反向信號； 一第二穩(wěn)定下拉控制電路，用以根據(jù)所述移位寄存器的所述第一驅(qū)動信號、一第二控 制信號、所述低電壓及所述高電壓輸出一第二輸出信號及一第二輸出反向信號； 一第一穩(wěn)定下拉電路，f禹接于所述第一穩(wěn)定下拉控制電路，用以根據(jù)所述第一輸出信 號及所述第一輸出反向信號下拉所述第一驅(qū)動信號，及根據(jù)所述第一輸出信號及所述低電 壓下拉所述移位寄存器輸出的一第一柵極驅(qū)動信號； 一第二穩(wěn)定下拉電路，耦接于所述第二穩(wěn)定下拉控制電路，用以根據(jù)所述第二輸出信 號及所述第二輸出反向信號下拉所述第一驅(qū)動信號，及根據(jù)所述第二輸出信號及所述低電 壓下拉所述第一柵極驅(qū)動信號； 一上拉電路，耦接于所述第一穩(wěn)定下拉電路及所述第二穩(wěn)定下拉電路，用以根據(jù)一脈 波信號及所述第一驅(qū)動信號輸出所述第一柵極驅(qū)動信號； 一上拉控制電路，耦接于所述第一穩(wěn)定下拉電路及所述第二穩(wěn)定下拉電路，用以根據(jù) 所述脈波信號及所述第一驅(qū)動信號產(chǎn)生一柵極脈波信號，并根據(jù)所述柵極脈波信號及所述 第一柵極驅(qū)動信號輸出一第二驅(qū)動信號；及 一主要下拉電路，耦接于所述上拉控制電路，用以根據(jù)一第二柵極驅(qū)動信號下拉所述 第一驅(qū)動信號。
7. 根據(jù)權(quán)利要求6所述的移位寄存器，其特征在于，所述第一穩(wěn)定下拉控制電路包含： 一第一晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，用以接收所述第一驅(qū)動信號；及 一第二端，耦接于一低電壓端，用以接收所述低電壓； 一第二晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，耦接于所述第一晶體管開關(guān)的所述控制端；及 一第二端，耦接于所述低電壓端； 一第三晶體管開關(guān)，包含： 一第一端，用以接收所述第一控制信號； 一控制端，耦接于所述第三晶體管開關(guān)的所述第一端；及 一第二端，耦接于所述第一晶體管開關(guān)的所述第一端； 一第四晶體管開關(guān)，包含： 一第一端，耦接于所述第三晶體管開關(guān)的所述第一端； 一控制端，耦接于所述第三晶體管開關(guān)的所述第二端；及 一第二端，耦接于所述第二晶體管開關(guān)的所述第一端，用以輸出所述第一輸出信號； 一第五晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，耦接于所述第四晶體管開關(guān)的所述第二端；及 一第二端，耦接于所述低電壓端；及 一第六晶體管開關(guān)，包含： 一第一端，耦接于一高電壓端，用以接收所述高電壓； 一控制端，耦接于所述第六晶體管開關(guān)的所述第一端；及 一第二端，耦接于所述第五晶體管開關(guān)的所述第一端，用以輸出所述第一反向輸出信 號。
8. 根據(jù)權(quán)利要求7所述的移位寄存器，其特征在于，所述第二穩(wěn)定下拉控制電路包含：一第七晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，用以接收所述第一驅(qū)動信號；及 一第二端，耦接于所述低電壓端； 一第八晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，耦接于所述第七晶體管開關(guān)的所述控制端；及 一第二端，耦接于所述低電壓端； 一第九晶體管開關(guān)，包含： 一第一端，用以接收所述第二控制信號； 一控制端，耦接于所述第九晶體管開關(guān)的所述第一端；及 一第二端，耦接于所述第七晶體管開關(guān)的所述第一端； 一第十晶體管開關(guān)，包含： 一第一端，耦接于所述第九晶體管開關(guān)的所述第一端； 一控制端，耦接于所述第九晶體管開關(guān)的所述第二端；及 一第二端，耦接于所述第八晶體管開關(guān)的所述第一端，用以輸出所述第二輸出信號； 一第十一晶體管開關(guān)，包含： AA- 上山 -弟-觸； 一控制端，耦接于所述第十晶體管開關(guān)的所述第二端；及 一第二端，耦接于所述低電壓端；及 一第十二晶體管開關(guān)，包含： 一第一端，耦接于所述高電壓端； 一控制端，耦接于所述第十二晶體管開關(guān)的所述第一端；及 一第二端，耦接于所述第十一晶體管開關(guān)的所述第一端，用以輸出所述第二反向輸出 信號。
9. 根據(jù)權(quán)利要求7或權(quán)利要求8所述的移位寄存器，其特征在于，所述主要下拉電路包 含一第十三晶體管開關(guān)，包含： 一第一端，用以接收所述第一驅(qū)動信號； 一控制端，用以接收所述第二柵極驅(qū)動信號；及 一第二端，耦接于所述第六晶體管開關(guān)的所述第二端。
10. 根據(jù)權(quán)利要求6至權(quán)利要求8中任一項所述的移位寄存器，其特征在于，所述第一 驅(qū)動信號為一第n級移位寄存器的一驅(qū)動信號，所述第二驅(qū)動信號為一第（n+2)級移位寄 存器的一驅(qū)動信號，所述第一柵極驅(qū)動信號為所述第n級移位寄存器的一柵極驅(qū)動信號， 所述第二柵極驅(qū)動信號為一第（n+4)級移位寄存器的一柵極驅(qū)動信號，且所述第一控制信 號與所述第二控制信號為反向，其中n為一正整數(shù)。
11. 根據(jù)權(quán)利要求1至權(quán)利要求3及權(quán)利要求6至權(quán)利要求8中任一項所述的移位寄 存器，其特征在于，所述主要下拉電路包含一第十三晶體管開關(guān)，包含： 一第一端，用以接收所述第一驅(qū)動信號； 一控制端，用以接收所述第二柵極驅(qū)動信號；及 一第二端，用以接收所述低電壓。
12. 根據(jù)權(quán)利要求1至權(quán)利要求3及權(quán)利要求6至權(quán)利要求8中任一項所述的移位寄 存器，其特征在于，所述主要下拉電路包含一第十三晶體管開關(guān)，包含： 一第一端，用以接收所述第一驅(qū)動信號； 一控制端，用以接收所述第二柵極驅(qū)動信號；及 一第二端，用以接收一第（n_2)級移位寄存器的一驅(qū)動信號； 其中n為一大于2的正整數(shù)。
13. 根據(jù)權(quán)利要求3或8所述的移位寄存器，其特征在于，所述第一晶體管開關(guān)、所述第 二晶體管開關(guān)、所述第三晶體管開關(guān)、所述第四晶體管開關(guān)、所述第五晶體管開關(guān)、所述第 六晶體管開關(guān)、所述第七晶體管開關(guān)、所述第八晶體管開關(guān)、所述第九晶體管開關(guān)、所述第 十晶體管開關(guān)、所述第十一晶體管開關(guān)、所述第十二晶體管開關(guān)皆為N型金屬氧化物半導 體晶體管。
14. 一種移位寄存器，其特征在于，包含： 一第一穩(wěn)定下拉控制電路，用以根據(jù)所述移位寄存器的一第三驅(qū)動信號、一第一控制 信號及一低電壓輸出一第一輸出信號； 一第二穩(wěn)定下拉控制電路，用以根據(jù)所述移位寄存器的所述第三驅(qū)動信號、一第二控 制信號及所述低電壓輸出一第二輸出信號； 一第一穩(wěn)定下拉電路，f禹接于所述第一穩(wěn)定下拉控制電路，用以根據(jù)所述第一輸出信 號及一第三柵極驅(qū)動信號下拉所述第一驅(qū)動信號，及根據(jù)所述第一輸出信號及所述低電壓 下拉所述移位寄存器輸出的一第一柵極驅(qū)動信號； 一第二穩(wěn)定下拉電路，耦接于所述第二穩(wěn)定下拉控制電路，用以根據(jù)所述第二輸出信 號及所述第三柵極驅(qū)動信號下拉所述第一驅(qū)動信號，及根據(jù)所述第二輸出信號及所述低電 壓下拉所述第一柵極驅(qū)動信號； 一上拉電路，耦接于所述第一穩(wěn)定下拉電路及所述第二穩(wěn)定下拉電路，用以根據(jù)一脈 波信號及所述第一驅(qū)動信號輸出所述第一柵極驅(qū)動信號； 一上拉控制電路，耦接于所述第一穩(wěn)定下拉電路及所述第二穩(wěn)定下拉電路，用以根據(jù) 所述脈波信號及所述第一驅(qū)動信號產(chǎn)生一柵極脈波信號，并根據(jù)所述柵極脈波信號及所述 第一柵極驅(qū)動信號輸出所述第三驅(qū)動信號；及 一主要下拉電路，耦接于所述上拉控制電路，用以根據(jù)一第二柵極驅(qū)動信號下拉所述 第一驅(qū)動信號； 其中所述第一驅(qū)動信號為一第n級移位寄存器的一驅(qū)動信號，所述第三驅(qū)動信號為一 第（n-2)級移位寄存器的一驅(qū)動信號，所述第二驅(qū)動信號為一第（n+2)級移位寄存器的一 驅(qū)動信號，所述第一柵極驅(qū)動信號為所述第n級移位寄存器的一柵極驅(qū)動信號，所述第三 柵極驅(qū)動信號為一第（n+2)級移位寄存器的一柵極驅(qū)動信號，所述第二柵極驅(qū)動信號為一 第（n+4)級移位寄存器的一柵極驅(qū)動信號，且所述第一控制信號與所述第二控制信號為反 向，其中n為大于2的正整數(shù)。
15. 根據(jù)權(quán)利要求14所述的移位寄存器，其特征在于，所述第一穩(wěn)定下拉電路包含： 一第一晶體管開關(guān)，包含： 一第一端，用以接收所述第一驅(qū)動信號； 一控制端，用以接收所述第一輸出信號；及 一第二端，用以接收所述第三柵極驅(qū)動信號；及 一第二晶體管開關(guān)，包含： 一第一端，用以接收所述第一柵極驅(qū)動信號； 一控制端，耦接于所述第一晶體管開關(guān)的所述控制端；及 一第二端，耦接于一低電壓端，用以接收所述低電壓。
16. 根據(jù)權(quán)利要求15所述的移位寄存器，其特征在于，所述第二穩(wěn)定下拉電路包含： 一第三晶體管開關(guān)，包含： 一第一端，用以接收所述第一驅(qū)動信號； 一控制端，用以接收所述第二輸出信號；及 一第二端，用以接收所述第三柵極驅(qū)動信號；及 一第四晶體管開關(guān)，包含： 一第一端，用以接收所述第一柵極驅(qū)動信號； 一控制端，耦接于所述第三晶體管開關(guān)的所述控制端；及 一第二端，耦接于所述低電壓端。
17. -種移位寄存器，其特征在于，包含： 一第一穩(wěn)定下拉控制電路，用以根據(jù)所述移位寄存器的一第三驅(qū)動信號、一第一控制 信號及一低電壓輸出一第一輸出信號； 一第二穩(wěn)定下拉控制電路，用以根據(jù)所述移位寄存器的所述第三驅(qū)動信號、一第二控 制信號及所述低電壓輸出一第二輸出信號； 一第一穩(wěn)定下拉電路，f禹接于所述第一穩(wěn)定下拉控制電路，用以根據(jù)所述第一輸出信 號及一第三柵極脈波信號下拉所述第一驅(qū)動信號，及根據(jù)所述第一輸出信號及所述低電壓 下拉所述移位寄存器輸出的一第一柵極驅(qū)動信號； 一第二穩(wěn)定下拉電路，耦接于所述第二穩(wěn)定下拉控制電路，用以根據(jù)所述第二輸出信 號及所述第三柵極脈波信號下拉所述第一驅(qū)動信號，及根據(jù)所述第二輸出信號及所述低電 壓下拉所述第一柵極驅(qū)動信號； 一上拉電路，耦接于所述第一穩(wěn)定下拉電路及所述第二穩(wěn)定下拉電路，用以根據(jù)一脈 波信號及所述第一驅(qū)動信號輸出所述第一柵極驅(qū)動信號； 一上拉控制電路，耦接于所述第一穩(wěn)定下拉電路及所述第二穩(wěn)定下拉電路，用以根據(jù) 所述脈波信號及所述第一驅(qū)動信號產(chǎn)生一第一柵極脈波信號，并根據(jù)所述第一柵極脈波信 號及所述第一柵極驅(qū)動信號輸出所述第三驅(qū)動信號；及 一主要下拉電路，耦接于所述上拉控制電路，用以根據(jù)一第二柵極驅(qū)動信號下拉所述 第一驅(qū)動信號； 其中所述第一驅(qū)動信號為一第n級移位寄存器的一驅(qū)動信號，所述第三驅(qū)動信號為一 第（n-2)級移位寄存器的一驅(qū)動信號，所述第二驅(qū)動信號為一第（n+2)級移位寄存器的一 驅(qū)動信號，所述第一柵極驅(qū)動信號為所述第n級移位寄存器的一柵極驅(qū)動信號，所述第三 柵極驅(qū)動信號為一第（n+2)級移位寄存器的一柵極驅(qū)動信號，所述第二柵極驅(qū)動信號為一 第（n+4)級移位寄存器的一柵極驅(qū)動信號，所述第一柵極脈波信號為所述第n級移位寄存 器的一柵極脈波信號，所述第二柵極脈波信號為所述第（n+2)級移位寄存器的一柵極脈波 信號，且所述第一控制信號與所述第二控制信號為反向，其中n為大于2的正整數(shù)。
18. 根據(jù)權(quán)利要求17所述的移位寄存器，其特征在于，所述第一穩(wěn)定下拉電路包含： 一第一晶體管開關(guān)，包含： 一第一端，用以接收所述第一驅(qū)動信號； 一控制端，用以接收所述第一輸出信號；及 一第二端，用以接收所述第二柵極脈波信號；及 一第二晶體管開關(guān)，包含： 一第一端，用以接收所述第一柵極驅(qū)動信號； 一控制端，耦接于所述第一晶體管開關(guān)的所述控制端；及 一第二端，耦接于一低電壓端，用以接收所述低電壓。
19. 根據(jù)權(quán)利要求18所述的移位寄存器，其特征在于，所述第二穩(wěn)定下拉電路包含： 一第三晶體管開關(guān)，包含： 一第一端，用以接收所述第一驅(qū)動信號； 一控制端，用以接收所述第二輸出信號；及 一第二端，用以接收所述第二柵極脈波信號；及 一第四晶體管開關(guān)，包含： 一第一端，用以接收所述第一柵極驅(qū)動信號； 一控制端，耦接于所述第三晶體管開關(guān)的所述控制端；及 一第二端，耦接于所述低電壓端。
20. 根據(jù)權(quán)利要求16或權(quán)利要求19所述的移位寄存器，其特征在于，所述第一晶體管 開關(guān)、所述第二晶體管開關(guān)、所述第三晶體管開關(guān)、所述第四晶體管開關(guān)皆為N型金屬氧化 物半導體晶體管。
【文檔編號】G11C19/28GK104409102SQ201410733888
【公開日】2015年3月11日 申請日期:2014年12月5日 優(yōu)先權(quán)日:2014年10月31日
【發(fā)明者】林煒力, 董哲維, 陳嘉亨 申請人:友達光電股份有限公司