一種改進(jìn)型交叉耦合靈敏放大器的制造方法
【專利摘要】一種改進(jìn)型交叉耦合靈敏放大器，包括：電壓預(yù)充平衡電路，PMOS交叉耦合放大電路，NMOS交叉耦合放大電路以及輸出電路。所述電壓預(yù)充平衡電路連接所述PMOS交叉耦合放大電路和NMOS交叉耦合放大電路；所述NMOS交叉耦合放大電路連接所述PMOS交叉耦合放大電路和輸出電路。所述電壓預(yù)充平衡電路用于預(yù)充平衡放大器輸出端口信號，切斷放大器輸出通路；所述PMOS交叉耦合放大電路用于采集和快速放大位線上電壓差；所述NMOS交叉耦合放大電路用于二次放大位線上電壓差；所述輸出電路將放大電路輸出的差分信號轉(zhuǎn)換為單端信號，同時增加后級驅(qū)動能力。
【專利說明】一種改進(jìn)型交叉耦合靈敏放大器

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及存儲電路技術(shù)，特別涉及一種靈敏放大器。

【背景技術(shù)】
[0002] 靈敏放大器是靜態(tài)隨機(jī)存儲器（Static RandomAccess Memory, SRAM)中重要的一 部分。由于在SRAM存儲器讀數(shù)據(jù)所消耗的時間一般大于寫數(shù)據(jù)時所消耗的時間，所以SRAM 存儲器的速度主要由讀數(shù)據(jù)的時間所決定。在SRAM存儲器進(jìn)行讀出數(shù)據(jù)的過程中，由于位 線上連接許多存儲單元，導(dǎo)致位線上存在很大的電容,這樣位線在充電和放電的過程中速 度將會變慢，影響了數(shù)據(jù)讀出的速度。靈敏放大器可以將位線上微小的擺幅放大到數(shù)字信 號的級別，既加快了 SRAM存儲器讀出速度，又減少了位線上電壓擺幅，消除了大部分與位 線上充電放電有關(guān)的功耗。
[0003] 靈敏放大器主要有兩大種類：電壓型靈敏放大器和電流型靈敏放大器。電壓型靈 敏放大器的主要特征為檢測并且放大位線上的電壓差。電流型靈敏放大器的主要特征為檢 測并且放大位線上的電流差。電流型靈敏放大器不受位線上存在的電容和負(fù)載影響，但是 它的電路結(jié)構(gòu)較復(fù)雜，可靠性差，并且功耗很大。電壓型靈敏放大器雖然受位線上存在的電 容和負(fù)載影響，但是它結(jié)構(gòu)簡單，穩(wěn)定性高，功耗低，所以電壓型靈敏放大器在應(yīng)用中使用 較多。
[0004] 電壓型靈敏放大器主要有運(yùn)放型靈敏放大器，交叉耦合型靈敏放大器，鎖存型靈 敏放大器這幾個種類。運(yùn)放型靈敏放大器雖然增益高，但速度慢，占用面積大，功耗大。鎖 存型靈敏放大器一般為了使輸入輸出端口分開，使用的是差分鎖存型靈敏放大器，雖然速 度快，但結(jié)構(gòu)復(fù)雜，動態(tài)功耗較大。交叉耦合型靈敏放大器結(jié)構(gòu)較簡單，速度快，但是靈敏度 和可靠性低。
[0005] 如前所述，本實(shí)用新型在采用傳統(tǒng)的交叉耦合型靈敏放大器結(jié)構(gòu)的基礎(chǔ)上，加上 了 NM0S交叉耦合放大電路，不僅保留了交叉耦合結(jié)構(gòu)所特有的結(jié)構(gòu)簡單，放大速度快的優(yōu) 點(diǎn)，還降低了開啟靈敏放大器所需位線上的電壓差，降低了電路的整體延時和位線放電產(chǎn) 生的動態(tài)功耗，同時本實(shí)用新型的靈敏放大器輸出的差分電壓更接近數(shù)字邏輯的高低電 平，增加了電路的可靠性，降低了后級數(shù)字電路的功耗。


【發(fā)明內(nèi)容】

[0006] (一）要解決的技術(shù)問題
[0007] 本實(shí)用新型要解決的技術(shù)問題是：如何提高PM0S交叉耦合靈敏放大器的靈敏度 和使交叉耦合靈敏放大電路輸出的差分電壓更為接近數(shù)字邏輯的高低電平，增加其可靠 性。
[0008] (二）技術(shù)方案
[0009] 為解決上述問題，本實(shí)用新型提供了一種靈敏放大器，包括：電壓預(yù)充平衡電路， PM0S交叉耦合放大電路，NM0S交叉耦合放大電路以及輸出電路。所述電壓預(yù)充平衡電路連 接所述PMOS交叉耦合放大電路和NMOS交叉耦合放大電路，所述NMOS交叉耦合放大電路連 接所述PM0S交叉耦合放大電路和輸出電路。所述電壓預(yù)充平衡電路用于預(yù)充平衡放大器 輸出端口信號，切斷放大器輸出通路，確保SRAM空閑時段的正確輸出；所述PM0S交叉耦合 放大電路用于采集和快速放大位線上電壓差；所述NMOS交叉耦合放大電路用于二次放大 位線差；所述輸出電路將放大電路輸出的差分信號轉(zhuǎn)換為單端電壓信號，同時增加后級驅(qū) 動能力。當(dāng)信號被成功放大后，隨即切斷前級所述交兩個放大電路的直流通路，降低直流功 耗。
[0010] 其中，所述NM0S交叉耦合放大電路包括PM0S管P9、PM0S管P10、NM0S管N3、NM0S 管N4、及NMOS管N5, PM0S管P9、PM0S管P10為一組，PM0S管P9和PM0S管P10的源極連接 電源電壓；NM0S管N3和NM0S管N4為一組，NM0S管N3和NM0S管N4的源極相連，NM0S管 N3的柵極連接NM0S管Μ的漏極，NM0S管Μ的柵極連接NM0S管N3的漏極；NM0S管N5為 一組，NM0S管N5的源極接地；PM0S管P9的柵極和PM0S管P10的柵極分別連接前級PM0S 交叉耦合放大電路的輸出端口，NM0S管N3的漏極連接PM0S管P9的漏極和前級電壓預(yù)充 平衡放大電路的4個預(yù)充端的其中一個預(yù)充端，NM0S管Μ的漏極連接PM0S管P10的漏極 和前級電壓預(yù)充平衡放大電路的4個預(yù)充端的其中另一個預(yù)充端，NM0S管Ν5的漏極連接 NM0S管N3和NM0S管N4的源極，NM0S管N5的柵極連接控制信號。
[0011] (三）有益效果
[0012] 本實(shí)用新型的改進(jìn)型交叉耦合靈敏放大器不僅保留了交叉耦合結(jié)構(gòu)所特有的結(jié) 構(gòu)簡單，放大速度快的優(yōu)點(diǎn)，還提高了靈敏放大器的靈敏度，即降低了開啟靈敏放大器所需 位線上的電壓差，降低了電路的整體延時和位線放電產(chǎn)生的動態(tài)功耗，同時本實(shí)用新型的 靈敏放大器輸出的差分電壓更接近數(shù)字邏輯的高低電平，增加了電路的可靠性，降低了后 級數(shù)字電路的功耗。

【專利附圖】

【附圖說明】
[0013] 圖1是現(xiàn)有技術(shù)中交叉耦合型靈敏放大器結(jié)構(gòu)示意圖；
[0014] 圖2是本實(shí)用新型實(shí)施例中改進(jìn)型交叉耦合靈敏放大器電路結(jié)構(gòu)示意圖；
[0015] 圖3是本實(shí)用新型實(shí)施例中電壓預(yù)充平衡電路結(jié)構(gòu)示意圖；
[0016] 圖4是本實(shí)用新型實(shí)施例中PM0S交叉耦合放大電路和NM0S交叉耦合放大電路結(jié) 構(gòu)連接示意圖；
[0017] 圖5是本實(shí)用新型實(shí)施例中輸出電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0018] 下面結(jié)合附圖和實(shí)施例，對本實(shí)用新型的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下 實(shí)施例用于說明本實(shí)用新型，但不用來限制本實(shí)用新型的范圍。
[0019] 本實(shí)施例提出了一種改進(jìn)型交叉耦合靈敏放大器設(shè)計(jì)，如圖2所示。包括：電壓預(yù) 充平衡電路，PM0S交叉耦合放大電路，NM0S交叉耦合放大電路以及輸出電路。所述電壓預(yù) 充平衡電路連接所述PM0S交叉耦合放大電路和NM0S交叉耦合放大電路；所述NM0S交叉耦 合放大電路連接所述PM0S交叉耦合放大電路和輸出電路。所述電壓預(yù)充平衡電路用于預(yù) 充平衡放大器輸出端口信號，切斷放大器輸出通路，確?？臻e時段SRAM的正確輸出；所述 PMOS交叉耦合放大電路用于采集和快速放大位線上電壓差；所述NMOS交叉耦合放大電路 用于二次放大位線差；所述輸出電路將放大電路輸出的差分信號轉(zhuǎn)換為單端電壓信號，同 時增加后級驅(qū)動能力。當(dāng)信號被成功放大后，隨即切斷前級所述交兩個放大電路的直流通 路，降低直流功耗。
[0020] 本實(shí)施例中，電壓預(yù)充平衡電路采用了圖3中的六個PM0S管（P1?P6)結(jié)構(gòu)。 ?1?？6的柵極均連接控制信號八，？1、？2、？4、？5的源極連接了電源電壓，？1、？2的漏極分 別和P3的源極、漏極連接，P4、P5的漏極分別和P6的源極、漏極連接，。電壓預(yù)充平衡電路 在放大電路停止工作時將PM0S交叉耦合放大電路的輸出端口和NM0S交叉耦合放大電路的 輸出端口進(jìn)行預(yù)充和平衡至電源電壓，切斷了本實(shí)施例中的輸出電路通路，確保在SRAM不 讀期間，靈敏放大器的輸出不影響SRAM數(shù)據(jù)輸出。
[0021] 本實(shí)施例中，PM0S交叉耦合放大電路采用現(xiàn)有的PM0S交叉耦合放大電路結(jié)構(gòu)，如 圖4所示。包括三個匪05(附、吧、呢）管和兩個？]\?)5管（?7、？8)。呢管為尾電流源為？皿03 交叉耦合放大電路提供偏置電流；N1、N2管為差分管，柵極連接位線BL和非位線BLB，對位 線電壓進(jìn)行采樣；P7、P8連接成為正反饋電路，鎖存放大Nl、N2柵極輸入的電壓差分信號； PM0S交叉耦合放大電路的輸出端口 OUT、0UTB分別連接前級電壓預(yù)充平衡電路中PM0S管 P3的漏極、源極。
[0022] 本實(shí)施例中，NM0S交叉耦合放大電路采用了圖4中的兩個PM0S管（P9、P10)和三 個NM0S管（N3、N4、N5)結(jié)構(gòu)。P9、P10為一組，尺寸相同，P9和P10的源極連接電源電壓； N3和N4為一組，尺寸相同，N3和N4的源極相連，N3的柵極連接N4的漏極，N4的柵極連接 N3的漏極；N5為一組，N5的源極接地；P9的柵極和P10的柵極分別連接前級PM0S交叉耦合 放大電路的輸出端口 OUT、OUTB ;N4的漏極連接P10的漏極，N3的漏極連接P9的漏極，N3、 N4的漏極，即NM0S交叉耦合放大電路的輸出端口連接前級電壓預(yù)充平衡電路中PM0S管P6 的源極和漏極；N5的漏極連接N3和Μ的源極，N5的柵極用于連接控制信號A。NM0S交叉 耦合放大電路對前級PM0S交叉耦合放大電路的輸出電壓進(jìn)行二次放大。
[0023] 本實(shí)施例中，輸出電路采用了圖5中的兩個NM0S管（Ν6、Ν7)和兩個PM0S管（Ρ11、 Ρ12)結(jié)構(gòu)。Ν6和Ρ12為一組，Ν6和Ρ12的柵極和柵極、漏極和漏極連接，Ν6的源極連接地 GND，Ρ12的源極連接電源電壓VDD，Ν6和Ρ12連接成一個反相器結(jié)構(gòu)，柵極端口與前級NM0S 交叉耦合放大電路的一端輸出端口 Κ1相連；Ν7和Ρ11為一組，Ν7柵極連接Ν6和Ρ12的漏 極端口 Κ2,源極連接地GND，P11柵極連接前級NM0S交叉耦合放大電路另一輸出端口 Κ3,源 極連接電源電壓VDD，N7和P11漏極相連，是本實(shí)用新型中最終的輸出端口 K4。
[0024] 本實(shí)用新型的改進(jìn)型交叉耦合靈敏放大器具體工作過程如下：
[0025] 1)空閑時段時，將控制端A端電壓下拉至0V。此時由于A為低電平，所以，N8管 截止，PM0S交叉耦合放大電路停止工作，不存在電源到地的直流通路，沒有直流功耗；N5管 截止，NM0S交叉耦合放大電路停止工作，不存在電源到地的直流通路，沒有直流功耗；P1? P6管打開，本實(shí)施例中電壓預(yù)充平衡電路開始工作，對PM0S交叉耦合放大電路的輸出端口 OUT和0UTB進(jìn)行預(yù)充和平衡至電源電壓VDD，對NM0S交叉耦合放大電路的輸出端口 ΚΙ、K3 進(jìn)行預(yù)充和平衡至電源電壓VDD，切斷本實(shí)用新型中的輸出電路通路，確保在SRAM不讀期 間，靈敏放大器的輸出不影響SRAM數(shù)據(jù)輸出端口數(shù)據(jù)。
[0026] 2)讀操作時，位線上電壓差已達(dá)到一定數(shù)值，控制端A的電壓由低電平變?yōu)楦唠?平VDD，本實(shí)施例中的電壓預(yù)充平衡電路關(guān)閉，N5、N8管打開，電路進(jìn)入電壓采樣放大階段。 此時，N1、N2管打開，對位線上電壓進(jìn)行采樣，由于位線電壓不相等，流過N1、N2的電流形成 電流差，最終將反應(yīng)成OUT與OUTB端口電壓差，OUT與OUTB端口電位經(jīng)過P7、P8管形成的 正反饋形成第一級的差分輸出。當(dāng)位線上電壓信號被成功采樣并經(jīng)過第一級PM0S交叉耦 合放大電路后，輸出的電壓信號送入后級NM0S交叉耦合放大電路進(jìn)行再次放大。此時P9 和P10管一個由于低壓導(dǎo)通，一個由于高壓處在截止區(qū)，本實(shí)施例中假設(shè)P9管導(dǎo)通，P10管 處在截止區(qū)。對于導(dǎo)通的P9管由于源極連接電壓源VDD，將對該P(yáng)管的漏極K1電位進(jìn)行上 拉，此時Μ管導(dǎo)通，由于N5管打開，Μ管的漏極K3電位在上拉通路P10管關(guān)閉的同時被 Ν5管下拉至邏輯"0"，此時Ν3管截止，對于Κ1端口下拉通路斷開，只保留了上拉通路，所以 Κ1端口電位可被Ρ9管上拉至VDD。最終Κ1端口電位與Κ3端口電位將達(dá)到比前一級輸出 更為完美數(shù)字級別高低電平。反之亦然。最終通過輸出電路將雙端差分輸出變?yōu)閱味溯敵?Κ4,同時增加驅(qū)動后級數(shù)字電路能力。
[0027] 由于本實(shí)施例中的靈敏放大器只需第二級NM0S交叉耦合放大電路中兩個PM0S管 Ρ7、Ρ8 -個處于導(dǎo)通狀態(tài)，一個處于截止?fàn)顟B(tài)，即第一級PM0S交叉耦合電路的輸出的兩個 電壓在第二級NM0S交叉耦合放大電路中PM0S管Ρ7、Ρ8的閾值電壓附近，本實(shí)施例中的靈 敏放大器即可輸出數(shù)字級別的高低電平，所以對于輸入的位線差要求很小。所以本實(shí)施例 中的靈敏放大器不僅保留了交叉耦合結(jié)構(gòu)所特有的結(jié)構(gòu)簡單，放大速度快的優(yōu)點(diǎn)，還降低 了開啟靈敏放大器所需位線上的電壓差，提高了靈敏放大器的靈敏度，降低了電路的整體 延時和位線放電產(chǎn)生的動態(tài)功耗，同時本實(shí)施例中的靈敏放大器輸出的差分電壓更接近數(shù) 字邏輯的高低電平，增加了電路的可靠性，降低了后級數(shù)字電路的功耗。
[0028] 以上實(shí)施方式僅用于說明本實(shí)用新型，而并非本實(shí)用新型的限制，有關(guān)【技術(shù)領(lǐng)域】 的普通技術(shù)人員，在不脫離本實(shí)用新型的精神和范圍的情況下，還可以做出各種變化和變 型，因此所有等同的技術(shù)方案也屬于本實(shí)用新型的范疇，本實(shí)用新型的專利保護(hù)范圍應(yīng)由 權(quán)利要求限定。
【權(quán)利要求】
1. 一種改進(jìn)型交叉耦合靈敏放大器，包括：電壓預(yù)充平衡電路，PMOS交叉耦合放大電 路，NM0S交叉耦合放大電路以及輸出電路，其特征在于 ： 所述預(yù)充平衡電路連接所述PM0S交叉耦合放大電路和NM0S交叉耦合放大電路；所述 NM0S交叉耦合放大電路連接所述PM0S交叉耦合放大電路和輸出電路。
2. 如權(quán)利要求1所述的改進(jìn)型交叉耦合靈敏放大器，其特征在于，所述NM0S交叉耦合 放大電路包括 PM0S 管 P9、PM0S 管 P10、NM0S 管 N3、NM0S 管 N4、及 NM0S 管 N5, PM0S 管 P9、 PM0S管P10為一組，PM0S管P9和PM0S管P10的源極連接電源電壓；NM0S管N3和NM0S管 N4為一組，NM0S管N3和NM0S管N4的源極相連，NM0S管N3的柵極連接NM0S管N4的漏極， NM0S管N4的柵極連接NM0S管N3的漏極；NM0S管N5為一組，NM0S管N5的源極接地；PM0S 管P9的柵極和PM0S管P10的柵極分別連接前級PM0S交叉耦合放大電路的輸出端口，NM0S 管N3的漏極連接PM0S管P9的漏極和前級電壓預(yù)充平衡放大電路的4個預(yù)充端的其中一 個預(yù)充端，NM0S管Μ的漏極連接PM0S管P10的漏極和前級電壓預(yù)充平衡放大電路的4個 預(yù)充端其中的另一個預(yù)充端，NM0S管Ν5的漏極連接NM0S管Ν3和NM0S管Ν4的源極，NM0S 管Ν5的柵極連接控制信號。
【文檔編號】G11C11/413GK203895126SQ201420321040
【公開日】2014年10月22日 申請日期:2014年6月12日 優(yōu)先權(quán)日:2014年6月12日
【發(fā)明者】虞致國, 梁思思, 趙琳娜, 顧曉峰 申請人:江南大學(xué)