本申請要求2015年5月6日提交的申請?zhí)枮?0-2015-0063233的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用其整體合并于此。

技術(shù)領(lǐng)域

各種示例性實(shí)施例總體而言涉及一種儲存設(shè)備及其操作方法，更具體而言，涉及一種儲存設(shè)備的讀取操作和編程操作。

背景技術(shù)：

儲存設(shè)備包括存儲器控制器和存儲器件。儲存設(shè)備由主機(jī)控制。存儲系統(tǒng)包括主機(jī)和儲存設(shè)備。

主機(jī)通過接口協(xié)議(諸如外設(shè)組件互連-快速(PCI-E)、高級技術(shù)附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行連接SCSI(SAS)、通用串行總線(USB)、多媒體卡(MMC)、增強(qiáng)小型磁盤接口(ESDI)和集成驅(qū)動電路(IDE)等)與儲存設(shè)備通信。

存儲器控制器控制儲存設(shè)備的全部操作，以及在主機(jī)與存儲器件之間交換命令、數(shù)據(jù)和地址。

存儲器件響應(yīng)于從存儲器控制器提供的命令、數(shù)據(jù)和地址來執(zhí)行編程操作、讀取操作和/或擦除操作。

技術(shù)實(shí)現(xiàn)要素：

各種實(shí)施例針對一種儲存設(shè)備，當(dāng)儲存設(shè)備在編程操作期間接收到讀取命令時，該儲存設(shè)備停止編程操作并且執(zhí)行讀取操作。

根據(jù)實(shí)施例，一種儲存設(shè)備包括：存儲器控制器，適用于輸出編程命令或讀取命令；以及存儲器件，適用于響應(yīng)于編程命令來執(zhí)行編程操作，以及當(dāng)在編程操作期間接收到讀取命令時立即執(zhí)行讀取操作。

根據(jù)實(shí)施例，一種操作儲存設(shè)備的方法可以包括：響應(yīng)于編程命令來將編程數(shù)據(jù)輸入至第一鎖存單元；當(dāng)在輸入編程數(shù)據(jù)期間接收到讀取命令時，臨時暫停輸入編程數(shù)據(jù)， 并立即將第一鎖存單元中的編程數(shù)據(jù)傳送至第二鎖存單元；以及使用第一鎖存單元來執(zhí)行讀取操作。

根據(jù)實(shí)施例，一種操作儲存設(shè)備的方法可以包括：響應(yīng)于編程命令來將編程數(shù)據(jù)輸入至第一鎖存單元；當(dāng)在輸入編程數(shù)據(jù)期間接收到讀取命令時，立即將第一鎖存單元中的編程數(shù)據(jù)傳送至第二鎖存單元；以及在將編程數(shù)據(jù)輸入至第二鎖存單元期間使用第一鎖存單元來執(zhí)行讀取操作。

根據(jù)實(shí)施例，一種存儲器件可以包括：外圍電路，適用于分別響應(yīng)于編程命令和讀取命令來執(zhí)行編程操作和讀取操作；以及控制邏輯，適用于控制外圍電路以在編程操作期間立即響應(yīng)讀取命令。

附圖說明

圖1是圖示根據(jù)實(shí)施例的儲存設(shè)備的示圖；

圖2是圖示在圖1中示出的儲存設(shè)備的示圖；

圖3是圖示在圖1中示出的頁緩沖器的示圖；

圖4是圖示根據(jù)第一實(shí)施例的操作方法的流程圖；

圖5是圖示根據(jù)第一實(shí)施例的操作時間的示圖；

圖6是圖示根據(jù)第二實(shí)施例的操作方法的流程圖；

圖7是圖示根據(jù)第二實(shí)施例的操作時間的示圖；

圖8A至圖8F是圖示根據(jù)第二實(shí)施例的數(shù)據(jù)傳送的示圖；

圖9是圖示根據(jù)第三實(shí)施例的操作方法的流程圖；

圖10是圖示根據(jù)第三實(shí)施例的操作時間的示圖；以及

圖11A至圖11F是圖示根據(jù)第三實(shí)施例的數(shù)據(jù)傳送的示圖。

具體實(shí)施方式

在下文中，將參照附圖來詳細(xì)描述各種示例性實(shí)施例。在附圖中，為了方便起見可能夸大組件的厚度和長度。在下面的描述中，為了簡單和簡明可能省略對相關(guān)功能和構(gòu)成的詳細(xì)解釋。貫穿說明書和附圖，相同的附圖標(biāo)記指代相同的元件。

圖1是圖示根據(jù)實(shí)施例的儲存設(shè)備的示圖。

參照圖1，儲存設(shè)備1000可以包括存儲器控制器100和存儲器件200。

存儲器控制器100可以控制儲存設(shè)備1000的全部操作，以及在主機(jī)與存儲器件200之間交換命令、數(shù)據(jù)和地址。例如，當(dāng)存儲器控制器100接收用于編程操作的命令時，存儲器控制器100可以將編程命令CMD_P、數(shù)據(jù)DATA和地址ADD輸出至存儲器件200。當(dāng)存儲器控制器100接收用于讀取操作的命令時，存儲器控制器100可以將讀取命令CMD_R輸出至存儲器件200。即使當(dāng)存儲器件200執(zhí)行編程操作時，存儲器控制器100仍可以將讀取命令CMD_R輸出至存儲器件200。

當(dāng)在編程操作期間接收到讀取命令CMD_R時，存儲器件200可以臨時停止執(zhí)行編程操作而執(zhí)行讀取操作，或者可以同時執(zhí)行編程操作和讀取操作。

存儲器件200可以包括雙倍數(shù)據(jù)速率同步動態(tài)隨機(jī)存取存儲器(DDR SDRAM)、低功耗雙倍數(shù)據(jù)速率4(LPDDR4)SDRAM、圖形雙倍數(shù)據(jù)速率(GDDR)SDRAM、低功耗DDR(LPDDR)、Rambus動態(tài)隨機(jī)存取存儲器(RDRAM)或快閃存儲器。以下，使用快閃存儲器的存儲器件200將被用作示例。

圖2是圖示在圖1中示出的存儲器件的示圖。

參照圖2，存儲器件200可以包括：存儲單元陣列210，在其中數(shù)據(jù)被儲存；外圍電路220，被配置為對存儲單元陣列210執(zhí)行編程操作、讀取操作或擦除操作；以及控制邏輯230，被配置為控制外圍電路220。

存儲單元陣列210可以包括多個存儲塊，以及存儲塊中的每個可以包括多個存儲單元。

外圍電路220可以包括電壓發(fā)生器221、行解碼器222、頁緩沖器單元223、列解碼器224和輸入/輸出電路225。

電壓發(fā)生器221可以響應(yīng)于編程信號PGM或讀取信號READ來產(chǎn)生編程電壓Vpgm或讀取電壓Vread。電壓發(fā)生器221還可以產(chǎn)生用于各種操作的各種其他電壓。

行解碼器222可以響應(yīng)于行地址RADD來將從電壓發(fā)生器221輸出的電壓傳送至選中存儲塊。例如，行解碼器222可以將編程電壓Vpgm或讀取電壓Vread傳送至耦接至選中存儲塊的字線WL。

頁緩沖器單元223可以包括多個頁緩沖器PB。頁緩沖器PB中的每個可以耦接至耦 接至存儲塊的位線BL中的每個。包括在頁緩沖器單元223中的頁緩沖器PB可以響應(yīng)于頁緩沖器信號PBSIG而共同操作。

列解碼器224可以響應(yīng)于列地址CADD來將通過列線CL施加的數(shù)據(jù)通過頁線PL傳送至頁緩沖器PB。

輸入/輸出電路225可以響應(yīng)于輸入/輸出信號IN/OUT來輸入或輸出數(shù)據(jù)DATA。例如，輸入/輸出電路225可以將外部輸入的數(shù)據(jù)DATA通過列線CL傳送至列解碼器224，或者向外輸出通過列線CL提供的數(shù)據(jù)DATA。

控制邏輯230可以響應(yīng)于編程命令CMD_P和地址ADD或讀取命令CMD_R來控制外圍電路220。當(dāng)在響應(yīng)于先前的編程命令CMD_P的編程數(shù)據(jù)輸入期間讀取命令CMD_R當(dāng)前被提供給控制邏輯230時，控制邏輯230可以控制外圍電路220使得外圍電路220可以在所有編程數(shù)據(jù)被輸入之后，響應(yīng)于當(dāng)前的讀取命令CMD_R來執(zhí)行讀取操作，并在完成讀取操作之后，響應(yīng)于先前的編程命令CMD_P繼續(xù)編程操作。可替代地，當(dāng)在響應(yīng)于先前的編程命令CMD_P的編程數(shù)據(jù)輸入期間讀取命令CMD_R當(dāng)前被提供至控制邏輯230時，控制邏輯230可以控制外圍電路220使得外圍電路220可以臨時停止編程數(shù)據(jù)的輸入，響應(yīng)于當(dāng)前的讀取命令CMD_R來執(zhí)行讀取操作，然后在完成讀取操作之后響應(yīng)于先前的編程命令CMD_P來執(zhí)行編程操作?？商娲?，當(dāng)在響應(yīng)于先前的編程命令CMD_P的編程命令輸入期間讀取命令CMD_R當(dāng)前被提供給控制邏輯230時，控制邏輯230可以控制外圍電路220使得外圍電路220可以響應(yīng)于先前的編程命令CMD_P而輸入編程數(shù)據(jù)并同時響應(yīng)于當(dāng)前的讀取命令CMD_R來執(zhí)行讀取操作，然后在完成讀取操作和編程數(shù)據(jù)的輸入之后響應(yīng)于先前的編程命令CMD_P來執(zhí)行編程操作。

圖3是圖示在圖2中示出的頁緩沖器的示圖。

參照圖3，由于包括在頁緩沖器單元223中的所有頁緩沖器PB可以是相同的，因此僅描述頁緩沖器PB中的一個作為示例。

頁緩沖器PB可以包括兩個或更多個鎖存單元LAT1和LAT2。第一鎖存單元LAT1可以是主鎖存單元，而第二鎖存單元LAT2可以是高速緩存鎖存單元。

響應(yīng)于頁緩沖器信號PBSIG的頁緩沖器PB可以將經(jīng)由頁線PL傳送來的數(shù)據(jù)DATA輸入至第一鎖存單元LAT1和第二鎖存單元LAT2之一，或?qū)碜缘谝绘i存單元LAT1和第二鎖存單元LAT2之一的數(shù)據(jù)輸出至頁線PL。此外，頁緩沖器PB可以響應(yīng)于頁緩沖器信號PBSIG來在第一鎖存單元LAT1與第二鎖存單元LAT2之間傳送數(shù)據(jù)。

以下描述當(dāng)在響應(yīng)于先前的編程命令的編程操作期間讀取命令當(dāng)前被輸入時，操作上述存儲器件的方法。

圖4是圖示根據(jù)第一實(shí)施例的操作方法的流程圖。

參照圖4，當(dāng)在步驟S41處控制邏輯230接收編程命令CMD_P時，在步驟S42處控制邏輯230可以控制外圍電路220來將編程數(shù)據(jù)輸入至頁緩沖器單元223。

當(dāng)在步驟S43處控制邏輯230在編程數(shù)據(jù)響應(yīng)于步驟S41處的編程命令CMD_P而正被輸入時接收讀取命令CMD_R時，控制邏輯230可以延緩讀取操作直到所有編程數(shù)據(jù)被輸入。例如，在步驟S44處可以判斷針對步驟S41中的編程命令CMD_P的編程數(shù)據(jù)的輸入是否完成。

當(dāng)作為步驟S44處的判斷的結(jié)果而編程數(shù)據(jù)的輸入未完成(否)時，控制邏輯230可以繼續(xù)控制外圍電路220來將編程數(shù)據(jù)輸入至頁緩沖器單元223。

當(dāng)作為步驟S44處的判斷的結(jié)果而編程數(shù)據(jù)的輸入完成(是)時，控制邏輯230可以在步驟S45處控制外圍電路220來臨時暫停針對步驟S41中的編程命令CMD_P的編程。隨后在步驟S46處，控制邏輯230可以控制外圍電路220來響應(yīng)于步驟S43中的讀取命令CMD_R來對選中存儲塊執(zhí)行讀取操作。讀取操作可以包括：讀取選中存儲塊以將讀取數(shù)據(jù)臨時儲存在頁緩沖器單元223中，以及經(jīng)由頁線PL輸出臨時儲存在頁緩沖器單元223中的數(shù)據(jù)。當(dāng)針對步驟S43中的讀取命令CMD_R的讀取操作完成時，在步驟S47處控制邏輯230可以控制外圍電路220繼續(xù)針對步驟S41中的編程命令CMD_P的被暫停的編程操作。

圖5是圖示根據(jù)第一實(shí)施例的操作時間的示圖。

參照圖5，編程數(shù)據(jù)可以響應(yīng)于編程命令CMD_P而輸入。圖5示例性地示出包括編程數(shù)據(jù)DATA1至DATA8(可以根據(jù)設(shè)計(jì)而變化)的編程數(shù)據(jù)。即使在編程數(shù)據(jù)DATA1至DATA8正被輸入時輸入讀取命令CMD_R，在所有編程數(shù)據(jù)DATA1至DATA8的輸入完成之前也不能執(zhí)行讀取操作。

當(dāng)所有編程數(shù)據(jù)DATA1至DATA8的輸入完成時，可以臨時暫停針對編程命令CMD_P的編程操作。該暫?？梢猿掷m(xù)第一時段PGM_S。在第一時段PGM_S之后，可以響應(yīng)于讀取命令CMD_R來設(shè)置用于讀取操作的電壓，而對于第二時段可以對選中存儲塊執(zhí)行讀取操作。讀取操作可以包括讀取包括在選中存儲塊中的存儲單元以及將讀取的數(shù)據(jù)輸入至頁緩沖器單元223。

當(dāng)從選中存儲塊讀取的所有數(shù)據(jù)被輸入至頁緩沖器單元223時，頁緩沖器單元223中的數(shù)據(jù)可以經(jīng)由頁線PL輸出。隨后，針對編程命令CMD_P的被暫停的編程操作可以繼續(xù)。對于第三時段tPROG可以執(zhí)行編程操作。

根據(jù)第一實(shí)施例，總操作時間可以包括編程數(shù)據(jù)輸入時間、編程暫停時間、讀取電壓設(shè)置時間、讀取操作時間、讀取數(shù)據(jù)輸出時間和編程操作時間。

根據(jù)本發(fā)明的第一實(shí)施例，即使在用于編程操作的編程數(shù)據(jù)正被輸入至頁緩沖器單元223時接收到讀取命令，在所有編程數(shù)據(jù)被輸入至頁緩沖器單元223之前，也不可以執(zhí)行讀取操作。

圖6是圖示根據(jù)第二實(shí)施例的操作方法的示圖。

參照圖6，當(dāng)在步驟S61處控制邏輯230接收編程命令CMD_P時，在步驟S62處控制邏輯230可以控制外圍電路將編程數(shù)據(jù)輸入至頁緩沖器單元223。

在所有編程數(shù)據(jù)被完全輸入而不存在讀取命令CMD_R(步驟S63處“否”)之后，步驟S67處可以在響應(yīng)于步驟S61中的編程命令CMD_P來執(zhí)行編程操作。

當(dāng)控制邏輯230在編程數(shù)據(jù)響應(yīng)于步驟S61中的編程命令CMD_P而正被輸入至頁緩沖器單元223時接收到讀取命令CMD_R(步驟S63處“是”)時，在步驟S64處可以臨時暫停編程數(shù)據(jù)的輸入以在步驟S65處響應(yīng)于步驟S63中的讀取命令CMD_R來立即執(zhí)行讀取操作?？梢詧?zhí)行讀取操作以讀取包括在第一存儲塊的選中頁中的存儲單元。在輸入至頁緩沖器單元223的所有讀取數(shù)據(jù)被輸出之后讀取操作可以完成。

讀取操作一旦完成，在步驟S66處就可以繼續(xù)被暫停的編程數(shù)據(jù)的輸入，以及編程數(shù)據(jù)可以被輸入至頁緩沖器單元223。當(dāng)所有編程數(shù)據(jù)被輸入至頁緩沖器單元223時，在步驟S67處可以執(zhí)行第二存儲塊的編程操作。

讀取操作的第一存儲塊和編程操作的第二存儲塊可以相同或不同。在下文中，參照第一存儲塊與第二存儲塊不同的示例做出描述。

圖7是圖示根據(jù)第二實(shí)施例的操作時間的示圖。

參照圖7，編程數(shù)據(jù)可以響應(yīng)于編程命令CMD_P而輸入。圖7示例性地示出包括編程數(shù)據(jù)DATA1至DATA8(可以根據(jù)設(shè)計(jì)而變化)的編程數(shù)據(jù)。

當(dāng)在編程數(shù)據(jù)DATA1至DATA8正被輸入時輸入讀取命令CMD_R時，編程數(shù)據(jù)的輸入可以被臨時暫停，用于讀取操作的電壓可以響應(yīng)于讀取命令CMD_R來設(shè)置，以及 對于第四時段tR可以對選中存儲塊執(zhí)行讀取操作。讀取操作可以包括讀取包括在選中存儲塊中的存儲單元以及將讀取數(shù)據(jù)輸出至頁緩沖器單元223。

當(dāng)從選中存儲塊讀取的所有數(shù)據(jù)被輸入至頁緩沖器單元223時，頁緩沖器單元223中的數(shù)據(jù)可以經(jīng)由頁線PL輸出以完成讀取操作。

當(dāng)讀取操作完成時，可以繼續(xù)被暫停的編程數(shù)據(jù)的輸入。例如如圖7所示，當(dāng)在編程數(shù)據(jù)DATA1至DATA8中的一部分DATA1至DATA3被輸入至頁緩沖器單元223之后接收到讀取命令CMD_R時，所有剩余數(shù)據(jù)DATA4至DATA8可以在讀取操作完成之后被輸入至頁緩沖器單元223。當(dāng)所有編程數(shù)據(jù)DATA1至DATA8被輸入時，對于第五時段tPROG可以用輸入的編程數(shù)據(jù)來執(zhí)行針對編程命令CMD_P的編程操作。

根據(jù)第二實(shí)施例，總操作時間可以包括編程數(shù)據(jù)輸入時間、讀取電壓設(shè)置時間、讀取操作時間、讀取數(shù)據(jù)輸出時間和編程操作時間。

根據(jù)本發(fā)明的第二實(shí)施例，當(dāng)在用于編程操作的編程數(shù)據(jù)正被輸入至頁緩沖器單元223時接收到讀取命令時，可以暫停編程數(shù)據(jù)輸入過程，而可以執(zhí)行讀取操作。因此，可以在編程操作之前執(zhí)行讀取操作。

圖8A至圖8F是圖示根據(jù)第二實(shí)施例的數(shù)據(jù)傳送的示圖。

參照圖8A，存儲單元陣列210可以包括多個存儲塊。例如，第一存儲塊可以為讀取操作而選擇，以及第二存儲塊可以為編程操作而選擇。響應(yīng)于編程命令CMD_P，編程數(shù)據(jù)DATA1至DATA3可以被順序地輸入至頁緩沖器PB的第一鎖存單元LAT1(見圖6的步驟S62)。

參照圖8B，編程數(shù)據(jù)的輸入可以根據(jù)中斷的輸入讀取命令CMD_R(見圖6中的步驟S63)而被暫停，以及第一鎖存單元LAT1的數(shù)據(jù)DATA1至DATA3可以被傳送至第二鎖存單元LAT2。

參照圖8C，可以對被選中用于讀取操作的第一存儲塊執(zhí)行讀取操作。讀取數(shù)據(jù)可以經(jīng)由第一鎖存單元LAT1輸出。當(dāng)所有讀取數(shù)據(jù)經(jīng)由第一鎖存單元LAT1輸出時，讀取操作可以完成。

參照圖8D，當(dāng)讀取操作完成時，臨時傳送至第二鎖存單元LAT2的數(shù)據(jù)DATA1至DATA3可以被回傳至第一鎖存單元LAT1。

參照圖8E，可以繼續(xù)被暫停的編程數(shù)據(jù)的輸入，使得剩余的編程數(shù)據(jù)DATA4至 DATA8可以被輸入至第一鎖存單元LAT1。

參照圖8F，當(dāng)所有編程數(shù)據(jù)被輸入至第一鎖存單元時，可以用第一鎖存單元中的編程數(shù)據(jù)DATA1至DATA8來對第二存儲塊執(zhí)行編程操作。

圖9是圖示根據(jù)第三實(shí)施例的操作方法的流程圖。

參照圖9，當(dāng)在步驟S91處控制邏輯230接收編程命令CMD_P時，在步驟S92處控制邏輯230可以控制外圍電路220將編程數(shù)據(jù)輸入至頁緩沖器單元223。

在所有編程數(shù)據(jù)完全被輸入而不存在讀取命令CMD_R(步驟S93處“否”)之后，在步驟S97處可以響應(yīng)于步驟S91中的編程命令CMD_P來執(zhí)行編程操作。

當(dāng)控制邏輯230在編程數(shù)據(jù)響應(yīng)于步驟S91中的編程命令CMD_P而正被輸入至頁緩沖器單元223時接收到讀取命令CMD_R(步驟S93處“是”)時，在步驟S95處可以同時執(zhí)行針對讀取命令CMD_R的讀取操作以及用于編程命令CMD_P的編程數(shù)據(jù)的輸入二者，這可以減少總操作時間。在步驟S95處執(zhí)行的讀取操作可以包括讀取選中存儲塊以及將讀取的數(shù)據(jù)輸出至頁緩沖器單元223。在針對讀取命令CMD_R的讀取操作和用于編程命令CMD_P的編程數(shù)據(jù)的輸入二者完成之后，在步驟S96處可以輸出頁緩沖器單元223中的讀取數(shù)據(jù)，以及在步驟S97處可以用頁緩沖器單元223中的編程數(shù)據(jù)來執(zhí)行選中存儲塊的編程操作。

圖10是圖示根據(jù)第三實(shí)施例的操作時間的示圖。

參照圖10，編程數(shù)據(jù)可以響應(yīng)于編程命令CMD_P而輸入。圖10示例性地示出包括編程數(shù)據(jù)DATA1至DATA8(可以根據(jù)設(shè)計(jì)而變化)的編程數(shù)據(jù)。

當(dāng)在編程數(shù)據(jù)DATA1至DATA8正被輸入時輸入讀取命令CMD_R時，用于讀取操作的電壓可以響應(yīng)于讀取命令CMD_R來設(shè)置，對于繼續(xù)編程數(shù)據(jù)的輸入的第六時段tR，可以執(zhí)行選中存儲塊的讀取操作。對于第六時段tR執(zhí)行的讀取操作可以包括感測來自選中存儲單元的數(shù)據(jù)。在讀取操作期間或?qū)τ诘诹鶗r段tR，編程數(shù)據(jù)(例如圖10中示出的DATA4至DATA8)可以被輸入至頁緩沖器單元223。

當(dāng)從選中存儲塊讀取的所有數(shù)據(jù)被輸入至頁緩沖器單元223時，讀取數(shù)據(jù)可以經(jīng)由頁線PL輸出，從而完成讀取操作。

一旦完成讀取操作，就可以對于第七時段tPROG而響應(yīng)于編程命令CMD_P來利用頁緩沖器單元223中的編程數(shù)據(jù)來執(zhí)行編程操作。

如上所述，根據(jù)第三實(shí)施例，總操作時間可以包括編程數(shù)據(jù)輸入時間、讀取電壓設(shè)置時間、讀取數(shù)據(jù)輸出數(shù)據(jù)和編程操作時間。

根據(jù)本發(fā)明的第三實(shí)施例，當(dāng)在用于編程操作的編程數(shù)據(jù)正被輸入至頁緩沖器單元223時接收到讀取命令時，可以同時執(zhí)行編程數(shù)據(jù)輸入過程和讀取操作二者，使得可以在編程操作之前執(zhí)行讀取操作，且可以減少操作時間。

圖11A至圖11F是圖示根據(jù)第三實(shí)施例的數(shù)據(jù)傳送的示圖。

參照圖11A，存儲單元陣列210可以包括多個存儲塊。例如，第一存儲塊可以被選中用于讀取操作，以及第二存儲塊可以被選中用于編程操作。響應(yīng)于編程命令CMD_P，編程數(shù)據(jù)DATA1至DATA3可以被順序地輸入至頁緩沖器PB的第一鎖存單元LAT1(見圖9中的步驟S92)。

參照圖11B，編程數(shù)據(jù)的輸入可以根據(jù)中斷的輸入讀取命令CMD_R(見圖9中的步驟S93)而被暫停，以及第一鎖存單元LAT1中的數(shù)據(jù)DATA1至DATA3可以被傳送至第二鎖存單元LAT2。

參照圖11C，可以對被選中用于讀取操作的第一存儲塊執(zhí)行讀取操作。讀取數(shù)據(jù)可以被輸入至第一鎖存單元LAT1。同時地，編程數(shù)據(jù)DATA4至DATA8可以被輸入至第二鎖存單元LAT2。因此，即使在讀取操作響應(yīng)于中斷的輸入讀取命令CMD_R而被執(zhí)行時，所有編程數(shù)據(jù)DATA1至DATA8仍可以被輸入至第二鎖存單元LAT2而不暫停編程數(shù)據(jù)的輸入。

參照圖11D，當(dāng)所有讀取數(shù)據(jù)被輸入至第一鎖存單元LAT1且編程數(shù)據(jù)DATA4至DATA8被輸入至第二鎖存單元LAT2時，第一鎖存單元LAT1中的讀取數(shù)據(jù)可以被輸出，從而完成讀取操作。

參照圖11E，讀取操作一旦完成，則第二鎖存單元LAT2中的所有編程數(shù)據(jù)DATA1至DATA8可以被傳送至第一鎖存單元LAT1。

參照圖11F，當(dāng)所有編程數(shù)據(jù)被傳送至第一鎖存單元LAT1時，可以用第一鎖存單元LAT1中的編程數(shù)據(jù)來對第二存儲塊執(zhí)行編程操作。

根據(jù)本發(fā)明的各種實(shí)施例，當(dāng)存儲器件在編程操作期間接收讀取命令時，存儲器件可以立即執(zhí)行讀取操作，使得讀取操作和編程操作所需的操作時間可以減少，以改善包括存儲器件的儲存設(shè)備的性能。

對于本領(lǐng)域技術(shù)人員來說明顯的是，在不脫離本發(fā)明的精神或范圍的情況下能夠?qū)Ρ景l(fā)明的上述示例性實(shí)施例做出各種修改。因此，本發(fā)明意在覆蓋所有這種修改，只要這種修改落入由所附權(quán)利要求及其等同物的范圍之內(nèi)。

通過以上實(shí)施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。

技術(shù)方案1.一種儲存設(shè)備，包括：

存儲器控制器，適用于輸出編程命令或讀取命令；以及

存儲器件，適用于響應(yīng)于編程命令來執(zhí)行編程操作，以及當(dāng)在編程操作期間接收到讀取命令時立即執(zhí)行讀取操作。

技術(shù)方案2.如技術(shù)方案1所述的儲存設(shè)備，其中，存儲器件包括：

多個存儲塊；

外圍電路，適用于對所述多個存儲塊執(zhí)行編程操作或讀取操作；以及

控制邏輯，適用于響應(yīng)于編程命令來控制外圍電路執(zhí)行編程操作，以及當(dāng)在編程操作期間接收到讀取命令時立即執(zhí)行讀取操作。

技術(shù)方案3.如技術(shù)方案2所述的儲存設(shè)備，其中，外圍電路包括：

電壓發(fā)生器，適用于分別響應(yīng)于編程信號和讀取信號來產(chǎn)生編程電壓和讀取電壓；

行解碼器，適用于將編程電壓和讀取電壓傳送至存儲塊；

多個頁緩沖器，適用于緩沖數(shù)據(jù)；

接口單元，適用于在頁緩沖器與外部設(shè)備之間傳送數(shù)據(jù)。

技術(shù)方案4.如技術(shù)方案3所述的儲存設(shè)備，其中，頁緩沖器中的每個包括兩個或更多個鎖存單元。

技術(shù)方案5.如技術(shù)方案4所述的儲存設(shè)備，

其中，鎖存單元與接口單元通過頁線耦接，以及

其中，存儲塊與頁緩沖器通過位線耦接。

技術(shù)方案6.如技術(shù)方案4所述的儲存設(shè)備，其中，鎖存單元彼此交換數(shù)據(jù)。

技術(shù)方案7.如技術(shù)方案4所述的儲存設(shè)備，其中，鎖存單元中的每個接收從接口單元提供的數(shù)據(jù)。

技術(shù)方案8.如技術(shù)方案3所述的儲存設(shè)備，其中控制邏輯控制外圍電路以：

響應(yīng)于編程命令來將編程數(shù)據(jù)輸入至頁緩沖器，

當(dāng)接收到讀取命令時，臨時暫停輸入編程數(shù)據(jù)并立即執(zhí)行讀取操作，

讀取操作一旦完成就繼續(xù)輸入編程數(shù)據(jù)，以及

輸入編程數(shù)據(jù)一旦完成，就用頁緩沖器中的編程數(shù)據(jù)來執(zhí)行編程操作。

技術(shù)方案9.如技術(shù)方案8所述的儲存設(shè)備，

其中，頁緩沖器中的每個包括第一鎖存單元和第二鎖存單元，以及

其中，控制邏輯控制外圍電路以：

響應(yīng)于編程命令來將編程數(shù)據(jù)輸入至第一鎖存單元，

當(dāng)在編程數(shù)據(jù)的輸入期間接收到讀取命令時，臨時暫停編程數(shù)據(jù)的輸入并將第一鎖存單元中的編程數(shù)據(jù)立即傳送至第二鎖存單元，

使用第一鎖存單元來執(zhí)行讀取操作，

讀取操作一旦完成，就從第二鎖存單元將編程數(shù)據(jù)回傳至第一鎖存單元，

繼續(xù)將編程數(shù)據(jù)輸入至第一鎖存單元，以及

用第一鎖存單元中的編程數(shù)據(jù)來執(zhí)行編程操作。

技術(shù)方案10.如技術(shù)方案3所述的儲存設(shè)備，其中控制邏輯控制外圍電路以：

響應(yīng)于編程命令來將編程數(shù)據(jù)輸入至頁緩沖器單元，

當(dāng)在輸入編程數(shù)據(jù)期間接收到讀取命令時，在輸入編程數(shù)據(jù)期間執(zhí)行讀取操作，以及

一旦完成讀取操作和輸入編程數(shù)據(jù)，就用頁緩沖器單元中的編程數(shù)據(jù)來執(zhí)行編程操作。

技術(shù)方案11.如技術(shù)方案10所述的儲存設(shè)備，

其中，頁緩沖器中的每個包括第一鎖存單元和第二鎖存單元，以及

其中，控制邏輯控制外圍電路以：

響應(yīng)于編程命令來將編程數(shù)據(jù)輸入至第一鎖存單元，

當(dāng)在編程數(shù)據(jù)的輸入期間接收到讀取命令時，立即將儲存在第一鎖存單元中的編程數(shù)據(jù)傳送至第二鎖存單元，

使用第一鎖存單元來執(zhí)行讀取操作，并在讀取操作期間將編程數(shù)據(jù)輸入至第二鎖存單元，

一旦完成讀取操作和輸入編程數(shù)據(jù)，就從第二鎖存單元將編程數(shù)據(jù)回傳至第一鎖存單元，以及

用第一鎖存單元中的編程數(shù)據(jù)來執(zhí)行編程操作。

技術(shù)方案12.一種操作儲存設(shè)備的方法，所述方法包括：

響應(yīng)于編程命令來將編程數(shù)據(jù)輸入至第一鎖存單元；

當(dāng)在輸入編程數(shù)據(jù)期間接收到讀取命令時，臨時暫停輸入編程數(shù)據(jù)并立即將第一鎖存單元中的編程數(shù)據(jù)傳送至第二鎖存單元；以及

使用第一鎖存單元來執(zhí)行讀取操作。

技術(shù)方案13.如技術(shù)方案12所述的方法，其中執(zhí)行讀取操作包括：

將來自存儲塊的讀取數(shù)據(jù)輸入至第一鎖存單元；以及

向外輸出第一鎖存單元中的讀取數(shù)據(jù)。

技術(shù)方案14.如技術(shù)方案13所述的方法，還包括，在輸出讀取數(shù)據(jù)之后，

將第二鎖存單元中的編程數(shù)據(jù)傳送至第一鎖存單元；

繼續(xù)將編程數(shù)據(jù)輸入至第一鎖存單元；以及

用第一鎖存單元中的編程數(shù)據(jù)來執(zhí)行編程操作。

技術(shù)方案15.一種操作儲存設(shè)備的方法，所述方法包括：

響應(yīng)于編程命令來將編程數(shù)據(jù)輸入至第一鎖存單元；

當(dāng)在輸入編程數(shù)據(jù)期間接收到讀取命令時，立即將第一鎖存單元中的編程數(shù)據(jù)傳送至第二鎖存單元；以及

在將編程數(shù)據(jù)輸入至第二鎖存單元期間使用第一鎖存單元來執(zhí)行讀取操作。

技術(shù)方案16.如技術(shù)方案15所述的方法，還包括：當(dāng)所有讀取數(shù)據(jù)被輸入至第一鎖存單元且所有編程數(shù)據(jù)被輸入至第二鎖存單元時，輸出第一鎖存單元中的讀取數(shù)據(jù)。

技術(shù)方案17.如技術(shù)方案16所述的方法，還包括：在輸出讀取數(shù)據(jù)之后，將第二鎖存單元中的編程數(shù)據(jù)傳送至第一鎖存單元。

技術(shù)方案18.如技術(shù)方案17所述的方法，還包括：在將第二鎖存單元中的編程數(shù)據(jù)傳送至第一鎖存單元之后，用第一鎖存單元中的編程數(shù)據(jù)來執(zhí)行編程操作。

技術(shù)方案19.一種存儲器件，包括：

外圍電路，適用于分別響應(yīng)于編程命令和讀取命令來執(zhí)行編程操作和讀取操作；以 及

控制邏輯，適用于控制外圍電路以在編程操作期間立即響應(yīng)讀取命令。

技術(shù)方案20.如技術(shù)方案19所述的存儲器件，

其中，外圍電路包括第一鎖存單元和第二鎖存單元，以及

其中，控制邏輯控制外圍電路以：

使用第一鎖存單元來執(zhí)行讀取操作；

在編程操作期間根據(jù)不存在讀取命令來將用于編程操作的編程數(shù)據(jù)緩存在第一鎖存單元中，以及

在編程操作期間響應(yīng)于讀取操作來立即將編程數(shù)據(jù)臨時緩存在第二鎖存單元中。