i.優(yōu)先權(quán)要求

本申請(qǐng)要求共同擁有的于2014年11月18日提交的美國(guó)非臨時(shí)專利申請(qǐng)?zhí)杗o.14/546,980的優(yōu)先權(quán)，該非臨時(shí)專利申請(qǐng)的內(nèi)容通過援引全部明確納入于此。

ii.領(lǐng)域

本公開一般涉及用于位單元的讀字線和寫字線。

iii.相關(guān)技術(shù)描述

技術(shù)進(jìn)步已產(chǎn)生越來(lái)越小且越來(lái)越強(qiáng)大的計(jì)算設(shè)備。例如，當(dāng)前存在各種各樣的便攜式個(gè)人計(jì)算設(shè)備，包括較小、輕量且易于由用戶攜帶的無(wú)線電話，諸如移動(dòng)和智能電話、平板、以及膝上型計(jì)算機(jī)。這些設(shè)備可在無(wú)線網(wǎng)絡(luò)上傳達(dá)語(yǔ)音和數(shù)據(jù)分組。此外，許多此類設(shè)備納入附加功能性，諸如數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、數(shù)字記錄器、以及音頻文件播放器。同樣，此類設(shè)備能夠處理可執(zhí)行指令，包括可被用于訪問因特網(wǎng)的軟件應(yīng)用，諸如web瀏覽器應(yīng)用。如此，這些設(shè)備可包括顯著的計(jì)算能力。

電子設(shè)備(諸如無(wú)線電話)可包括包含存儲(chǔ)器陣列的存儲(chǔ)器，該存儲(chǔ)器陣列由一個(gè)或多個(gè)存儲(chǔ)器單元制成?？捎糜诖鎯?chǔ)器(例如，存儲(chǔ)器高速緩存)的一種類型的存儲(chǔ)器單元是3端口位單元。3端口位單元可包括兩個(gè)讀端口和一個(gè)寫端口，并且可被用于靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)器件中。在14納米(nm)互補(bǔ)金屬氧化物半導(dǎo)體(cmos)技術(shù)中，3端口sram位單元可通過使用鰭式場(chǎng)效應(yīng)晶體管(finfet)以及兩個(gè)金屬層(被稱為m1和m2層)的覆蓋的雙掩模光刻-蝕刻-光刻-蝕刻(lele)工藝來(lái)制造。頂部金屬層m2可按非線性方式被圖案化并可包括“凹凸部分(jog)”(例如，線圈)。對(duì)于小于14nm(例如，10nm或7nm)的制造工藝，由于自對(duì)準(zhǔn)雙圖案化(sadp)與lele相比所提供的降低的成本和改善的過程控制(例如，更精確的線寬和線間隔控制)，因此對(duì)于形成m1和m2而言sadp可能比lele更優(yōu)選。然而，sadp可能不支持包括凹凸部分的非線性圖案。

iv.概覽

本公開提供了一種包括共享單個(gè)金屬層中的共用全局字線的位單元陣列的設(shè)計(jì)。例如，位單元陣列可包括第一位單元和第二位單元。第一位單元可在位單元陣列的第一行中，并且第二位單元可在位單元陣列的第二行中。第一行可包括兩條局部讀字線和一局部寫字線。第二行也可包括兩條局部讀字線和一局部寫字線。局部讀字線可在第二金屬層(m2)中，并且局部寫字線可在第三金屬層(m3)中。在特定示例中，每個(gè)位單元(例如，每一行)可具有大約132nm的寬度(例如，接觸式多晶間距(cpp)的大約兩倍或者位單元的接觸式多晶(柵極)線之間的距離的兩倍)。

第一全局讀字線、第二全局讀字線、以及全局寫字線可在共用金屬層(例如，第四金屬層(m4))中。每條全局字線的間距可以是大約80nm。全局字線可跨第一位單元的寬度和第二位單元的寬度(例如，大約264nm的組合寬度)被放置在m4中。行選擇邏輯可耦合到全局字線以控制這些全局字線是耦合到第一位單元(例如，第一行)還是第二位單元(例如，第二行)。由此，所有的全局字線可位于單個(gè)金屬層(m4)中，與每個(gè)金屬層一條全局字線相對(duì)，這可改善位單元內(nèi)不同組件之間的布線。例如，第六金屬層(m6)和第八金屬層(m8)可對(duì)布線相對(duì)開放，因?yàn)槊織l全局字線在m4中。另外，全局字線可具有相對(duì)大的間距(例如，80nm)，這會(huì)由于減小的字線電阻式-電容式(rc)阻抗而減小讀/寫等待時(shí)間。

在特定方面，一種裝置包括位單元陣列，所述位單元陣列包括第一行位單元和第二行位單元。所述裝置還包括第一全局讀字線，其被配置成選擇性地耦合到所述第一行位單元和所述第二行位單元。所述裝置進(jìn)一步包括第二全局讀字線，其被配置成選擇性地耦合到所述第一行位單元和所述第二行位單元。所述裝置還包括全局寫字線，其被配置成選擇性地耦合到所述第一行位單元和所述第二行位單元。所述第一全局讀字線、所述第二全局讀字線、以及所述全局寫字線位于共用金屬層中。

在另一特定方面，一種方法包括：在行選擇邏輯處接收選擇信號(hào)。所述方法還包括：如果所述選擇信號(hào)具有第一邏輯值，則將第一全局讀字線、第二全局讀字線、以及全局寫字線耦合到第一行位單元。所述方法還包括：如果所述選擇信號(hào)具有第二邏輯值，則將所述第一全局讀字線、所述第二全局讀字線、以及所述全局寫字線耦合到第二行位單元。所述第一全局讀字線、所述第二全局讀字線、以及所述全局寫字線位于共用金屬層中。

在另一特定方面，一種包括指令的非瞬態(tài)計(jì)算機(jī)可讀介質(zhì)，所述指令在由處理器執(zhí)行時(shí)使所述處理器：如果接收到的選擇信號(hào)具有第一邏輯值，則將第一全局讀字線、第二全局讀字線、以及全局寫字線耦合到第一行位單元。所述指令還可執(zhí)行以使所述處理器：如果所接收到的選擇信號(hào)具有第二邏輯值，則將所述第一全局讀字線、所述第二全局讀字線、以及所述全局寫字線耦合到第二行位單元。所述第一全局讀字線、所述第二全局讀字線、以及所述全局寫字線位于共用金屬層中。

在另一特定方面，一種裝備包括用于執(zhí)行讀操作的第一裝置，其被配置成選擇性地耦合到第一行位單元和第二行位單元。所述裝備還包括用于執(zhí)行讀操作的第二裝置，其被配置成選擇性地耦合到所述第一行位單元和所述第二行位單元。所述裝備進(jìn)一步包括用于執(zhí)行寫操作的裝置，其被配置成選擇性地耦合到所述第一行位單元和所述第二行位單元。所述用于執(zhí)行讀操作的第一裝置、所述用于執(zhí)行讀操作的第二裝置、以及所述用于執(zhí)行寫操作的裝置位于共用金屬層中。

由所公開的實(shí)施例中的至少一個(gè)實(shí)施例提供的一個(gè)特定優(yōu)點(diǎn)是位單元內(nèi)不同組件之間改善的布線。例如，上部金屬層(m6和m8)可對(duì)布線相對(duì)開放，因?yàn)槿肿志€(例如，兩條讀全局字線和一條寫全局字線)被放置在單個(gè)金屬層(m4)中。另外，由于全局字線跨兩個(gè)位單元(與一個(gè)位單元相對(duì))的寬度被放置，因此全局字線可具有相對(duì)大的寬度，這會(huì)由于減小的字線rc阻抗而減小讀/寫等待時(shí)間。本公開的其他方面、優(yōu)點(diǎn)和特征將在閱讀了整個(gè)申請(qǐng)后變得明了，整個(gè)申請(qǐng)包括以下章節(jié)：附圖簡(jiǎn)述、詳細(xì)描述、以及權(quán)利要求書。

v.附圖簡(jiǎn)述

圖1a和圖1b是3端口位單元的解說性實(shí)施例的電路圖；

圖2是具有共享的全局讀字線和寫字線的3端口sram陣列的布局圖；

圖3是具有共享的全局讀字線和寫字線的3端口sram陣列的行選擇邏輯的解說性實(shí)施例；

圖4是操作具有共享的全局讀字線和寫字線的3端口sram陣列的方法的特定解說性實(shí)施例的流程圖；

圖5是包括具有共享的全局讀字線和寫字線的3端口sram陣列的電子設(shè)備的框圖；以及

圖6是用于制造包括具有共享的全局讀字線和寫字線的3端口sram陣列的電子設(shè)備的制造過程的特定解說性實(shí)施例的數(shù)據(jù)流圖。

vi.詳細(xì)描述

從14nm技術(shù)縮減可提出挑戰(zhàn)。例如，對(duì)于14nm和更大的技術(shù)節(jié)點(diǎn)，3端口位單元的寬度可被限制成小于或等于接觸式多晶間距(cpp，即接觸式多晶(柵極)線之間的距離)的兩倍。對(duì)于14nm，cpp可以是約80-90nm。如本文中所使用的，單元“寬度”可以垂直于多晶方向且沿鰭方向。對(duì)于小于14nm的技術(shù)節(jié)點(diǎn)，cpp被減小，這引起減小的位單元寬度(例如，大約132nm的位單元寬度)。當(dāng)位單元寬度被減小(即，縮窄)時(shí)，位單元中的寫字線和讀字線也會(huì)被縮窄，從而由于增加的字線電阻器-電容器(rc)阻抗而引起增加的讀/寫等待時(shí)間。

在常規(guī)的位單元中，全局字線可位于第四金屬層(m4)、第六金屬層(m6)、以及第八金屬層(m8)中。例如，每條全局字線可具有大約80nm的寬度，這可得到每個(gè)金屬層單條全局字線。為了解說，第一全局讀字線可位于m4中，第二全局讀字線可位于m6中，并且全局寫字線可位于m8中。將全局字線放置在m4、m6和m8中會(huì)降低位單元內(nèi)的布線能力。例如，使用m4、m6和m8在位單元內(nèi)的不同組件和層之間的布線可能被降級(jí)，因?yàn)楦鲗影ㄏ鄬?duì)大的全局字線。

為了規(guī)避該問題，本公開在共用金屬層(例如，m4)中提供全局字線(例如，第一全局讀字線、第二全局讀字線、以及全局寫字線)。每條全局字線的間距可以是大約80nm，并且全局字線可跨兩個(gè)位單元的寬度(例如，132nmx2＝264nm)被放置在共用金屬層中。行選擇邏輯可耦合到全局字線以控制這些全局字線是耦合到第一位單元(例如，第一行)還是第二位單元(例如，第二行)。

以下參照附圖來(lái)描述本公開的特定實(shí)施例。在本描述和附圖中，出于所描繪和描述的實(shí)施例的清楚起見，共同特征由共同附圖標(biāo)記來(lái)標(biāo)示。

參照?qǐng)D1a和1b，示出了位單元100的第一解說性實(shí)施例的電路圖。位單元100包括存儲(chǔ)鎖存器110。存儲(chǔ)鎖存器110可包括一對(duì)交叉耦合的反相器112、114。反相器112、114中的每一者可包括p型金屬氧化物半導(dǎo)體(pmos)晶體管和n型金屬氧化物半導(dǎo)體(nmos)晶體管，如圖1b中所示。

存儲(chǔ)鎖存器110可連接(例如，耦合)到第一寫晶體管121和第二寫晶體管122。寫晶體管121、122可以是nmos晶體管，如圖所示。第一寫晶體管121可連接到第一寫位線(wbl1)135和寫字線(wwl)137，并且第二寫晶體管122可連接到第二寫位線(wbl2)136和寫字線(wwl)137。第一寫晶體管121和第二寫晶體管122可以是位單元100的寫端口的互補(bǔ)寫晶體管。當(dāng)寫字線137以及寫位線135或136中的一個(gè)寫位線被斷言時(shí)，寫端口可用于將邏輯0(例如，低)值寫入存儲(chǔ)鎖存器110。當(dāng)寫字線137以及寫位線135或136中的另一個(gè)寫位線被斷言時(shí)，寫端口可用于將邏輯1(例如，高)值寫入存儲(chǔ)鎖存器110。

存儲(chǔ)鎖存器110還可連接到第一讀驅(qū)動(dòng)晶體管123和第二讀驅(qū)動(dòng)晶體管124。第一讀驅(qū)動(dòng)晶體管123可連接到第一讀晶體管125并且第二讀驅(qū)動(dòng)晶體管124可連接到第二讀晶體管126。讀驅(qū)動(dòng)晶體管123、124和讀晶體管125、126可以是nmos晶體管，如圖所示。第一讀晶體管125可連接到第一讀位線(rbl1)131和第一讀字線(rwl1)133。第二讀晶體管126可連接到第二讀位線(rbl2)132和第二讀字線(rwl2)134。晶體管123和125可對(duì)應(yīng)于位單元100的第一讀端口，并且晶體管124和126可對(duì)應(yīng)于位單元100的第二讀端口。讀字線133和/或134可在讀操作期間被斷言并且這些讀端口可以是互補(bǔ)讀端口。例如，當(dāng)?shù)谝蛔x端口處的數(shù)據(jù)值是邏輯0時(shí)，第二讀端口處的數(shù)據(jù)值是邏輯1，反之亦然。在圖1b的示例中，第一讀端口(左側(cè))被示為讀取邏輯0值(“0”)并且第二讀端口(右側(cè))被示為讀取邏輯1(“1”)值。

位單元100由此可包括兩個(gè)讀端口和一個(gè)寫端口，并且可替換地被稱為“3端口”位單元。由于位單元100包括十個(gè)晶體管，因此位單元100也可被稱為“10t”位單元。在特定實(shí)施例中，位單元100被包括在靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)器件中并且提供高速并行存儲(chǔ)器存取。作為解說性而非限定性示例，包括位單元100的sram器件可被用于處理器的l1和/或l2高速緩存中。該sram器件可包括以網(wǎng)格狀的方式布置的一個(gè)或多個(gè)位單元陣列，包括多行位單元以及多列位單元。

如本文中進(jìn)一步描述的，位單元100具有高度(h)和寬度(w)。根據(jù)所描述的技術(shù)，寬度(w)可以是與位單元100相關(guān)聯(lián)的接觸式多晶間距(cpp)的大約兩倍，其中cpp對(duì)應(yīng)于接觸式多晶(柵極)線之間的距離。cpp可替換地被稱為柵極間距。例如，cpp是從多晶線的邊沿到毗鄰多晶線的對(duì)應(yīng)邊沿的距離(例如，頂部邊沿到頂部邊沿、或底部邊沿到底部邊沿)。cpp因此也可被認(rèn)為是等于一個(gè)多晶寬度與一個(gè)多晶間隔之和。在10nm半導(dǎo)體制造工藝(例如，具有10nm的最小可用線距離/特征大小的工藝)中，cpp可大約等于60-66nm。出于比較目的，針對(duì)14nm工藝(例如，具有14nm的最小可用線距離/特征大小的工藝)的cpp可以是大約80-90nm。

為了使針對(duì)亞14nm工藝(例如，10nm工藝或7nm工藝)的位單元寬度保持在2*cpp(例如，132nm)或更小并改善位單元的不同組件之間的布線，本公開的技術(shù)(如參照?qǐng)D2進(jìn)一步描述的)描述了共享單個(gè)金屬層中的共用全局字線的多個(gè)位單元行(例如，第一位單元行和第二位單元行)。例如，第一全局讀字線、第二全局讀字線、以及全局寫字線可位于第四金屬層(m4)中。每條全局字線的間距可以是大約80nm。由于兩個(gè)位單元行的寬度是大約264nm(例如，2*132nm)，因此可使用小于兩個(gè)位單元的寬度的寬度來(lái)圖案化這三條全局字線。例如，由這三條字線占用的總寬度(例如，3*80nm＝240nm)小于兩個(gè)位單元行的寬度。

如關(guān)于圖2進(jìn)一步描述的，選擇邏輯可將全局字線選擇性地耦合到第一位單元行或者第二位單元行。由此，所有的全局字線可位于單個(gè)金屬層(m4)中，與每個(gè)金屬層一條全局字線相對(duì)，這可改善位單元內(nèi)不同組件之間的布線。例如，第六金屬層(m6)和第八金屬層(m8)可對(duì)布線相對(duì)開放，因?yàn)槊織l全局字線在第四金屬層(m4)中。另外，全局字線可具有相對(duì)大的間距(例如，80nm)，這會(huì)由于減小的字線電阻式-電容式(rc)阻抗而減小讀/寫等待時(shí)間。

參照?qǐng)D2，示出了具有共享的全局讀字線和寫字線的3端口sram陣列的布局圖200。布局圖200包括第一位單元202、第二位單元204、第三位單元206、以及第四位單元208。每個(gè)位單元202-208可具有圖1a和1b中所示的電路布局。第一位單元202和第三位單元206可被包括在3端口sram陣列的第一陣列中，并且第二位單元204和第四位單元208可被包括在3端口sram陣列的第二陣列中。第一陣列(例如，第一和第三位單元202、206)可具有等于位單元202-208中的一者的cpp的兩倍寬度，并且第二陣列(例如，第二和第四位單元204、208)也可具有等于位單元202-208中的一者的cpp的兩倍寬度。例如，在10nm半導(dǎo)體制造工藝中，第一陣列和第二陣列可各自具有大約132nm的寬度。由此，第一陣列和第二陣列的組合寬度可以大約等于264nm。

在制造時(shí)，位單元202-208可包括各種組件/層，諸如鰭(包括源極/漏極區(qū)的finfet)、晶體管柵極(替換地被稱為多晶線)、用于晶體管源極/漏極區(qū)的中部制程觸點(diǎn)(md)(例如，局部互連)、用于柵極/多晶線的中部制程觸點(diǎn)(mp)(例如，局部互連)、第一金屬層(m1)、將md和mp連接到m1的通孔(通孔0)、第二金屬層(m2)、將m1連接到m2的通孔(通孔1)、第三金屬層(m3)、以及將m2連接到m3的通孔(通孔2)。

圖2解說了第二金屬層(m2)和第三金屬層(m3)。第二金屬層(m2)可耦合到位單元202-208，并且第三金屬層(m3)可被圖案化在第二金屬層(m2)之上。第一局部讀字線220可被包括在第二金屬層(m2)中。對(duì)于第一陣列中的位單元202、206，第一局部讀字線220可對(duì)應(yīng)于圖1a和1b的第一讀字線(rwl1)133。例如，第一局部讀字線220可耦合到第一位單元202中的晶體管(其對(duì)應(yīng)于圖1a和1b的晶體管125)的柵極，并且可耦合到第三位單元206中的晶體管(其對(duì)應(yīng)于晶體管125)的柵極。

第一局部寫字線222可被包括在第三金屬層(m3)中。對(duì)于第一陣列中的位單元202、206，第一局部寫字線222可對(duì)應(yīng)于圖1a和1b的第一寫字線(wwl)137。例如，第一局部寫字線222可耦合到第一位單元202中的晶體管(其對(duì)應(yīng)于圖1a和1b的晶體管121、122)的柵極，并且可耦合到第三位單元206中的晶體管(其對(duì)應(yīng)于晶體管121、122)的柵極。

第二局部讀字線224也可被包括在第二金屬層(m2)中。對(duì)于第一陣列中的位單元202、206，第二局部讀字線224可對(duì)應(yīng)于圖1a和1b的第二讀字線(rwl2)134。例如，第二局部讀字線224可耦合到第一位單元202中的晶體管(其對(duì)應(yīng)于圖1a和1b的晶體管126)的柵極，并且可耦合到第三位單元206中的晶體管(其對(duì)應(yīng)于晶體管126)的柵極。

第三局部讀字線230也可被包括在第二金屬層(m2)中。對(duì)于第二陣列中的位單元204、208，第三局部讀字線230可對(duì)應(yīng)于圖1a和1b的第一讀字線(rwl1)133。例如，第三局部讀字線230可耦合到第二位單元204中的晶體管(其對(duì)應(yīng)于圖1a和1b的晶體管125)的柵極，并且可耦合到第四位單元208中的晶體管(其對(duì)應(yīng)于晶體管125)的柵極。

第二局部寫字線232也可被包括在第三金屬層(m3)中。對(duì)于第二陣列中的位單元204、208，第二局部寫字線232可對(duì)應(yīng)于圖1a和1b的寫字線(wwl)137。例如，第二局部寫字線232可耦合到第二位單元204中的晶體管(其對(duì)應(yīng)于圖1a和1b的晶體管121、122)的柵極，并且可耦合到第四位單元208中的晶體管(其對(duì)應(yīng)于晶體管121、122)的柵極。

第四局部讀字線234也可被包括在第二金屬層(m2)中。對(duì)于第二陣列中的位單元204、208，第四局部讀字線234可對(duì)應(yīng)于圖1a和1b的第二讀字線(rwl2)134。例如，第四局部讀字線234可耦合到第二位單元204中的晶體管(其對(duì)應(yīng)于圖1a和1b的晶體管126)的柵極，并且可耦合到第四位單元208中的晶體管(其對(duì)應(yīng)于晶體管126)的柵極。

在包括具有在橫向方向上取向的長(zhǎng)度的多晶-柵極的標(biāo)準(zhǔn)位單元中，第一金屬層可具有在縱向方向上取向的長(zhǎng)度，第二金屬層可具有在橫向方向上取向的長(zhǎng)度(如圖2的實(shí)施例中所解說的)，并且第三金屬層可具有在縱向方向上取向的長(zhǎng)度。然而，由于圖2的第三金屬層(m3)的長(zhǎng)度是在橫向方向上取向的，因此第三金屬層(m3)是“錯(cuò)誤方向?qū)印?。由此，第三金屬?m3)的間距可大約等于126nm。由于圖2的第一金屬層(m1)(未示出)和第二金屬層(m2)是“正確方向?qū)印?例如，各層具有在與標(biāo)準(zhǔn)位單元中的對(duì)應(yīng)層類似方向上取向的長(zhǎng)度)，因此第一金屬層(m1)和第二金屬層(m2)具有相對(duì)低的間距(例如，大約等于42nm)。

當(dāng)從14nm工藝遷移到10nm工藝時(shí)，對(duì)于圖案化位單元202-208的各金屬層而言sadp可能是優(yōu)選的。由于sadp可能不適合于凹凸部分/線圈，因此位單元202-208的各金屬層可對(duì)應(yīng)于僅線性圖案。當(dāng)在10nm處使用僅線性圖案時(shí)，三條獨(dú)立可訪問的字線(2條讀字線和1條寫字線)可被圖案化在每個(gè)位單元202-208的第二和第三金屬層(m2、m3)中。

如上所述，第二金屬層(m2)是“正確方向?qū)印辈⑶揖哂邢鄬?duì)低的間距。由此，兩條讀字線(rwl1、rwl2)133、134可被圖案化在第二金屬層(m2)中而無(wú)需擴(kuò)展位單元202-208的寬度。例如，每條讀字線(rwl1、rwl2)133、134可具有大約23nm的寬度(滿足第二金屬層(m2)的間距要求)并且可容適位單元202-208的寬度(例如，2*cpp或132nm)。

如上所述，第三金屬層(m3)是“錯(cuò)誤方向?qū)印辈⑶揖哂邢鄬?duì)高的間距。由此，單條寫字線(wwl)137可被圖案化在每個(gè)位單元202-208的第三金屬層(m3)中而無(wú)需擴(kuò)展位單元202-208的寬度。由于單條寫字線(wwl)137被圖案化在第三金屬層(m3)中(與將增加位單元202-208的寬度的兩條讀字線(rwl1、rwl2)133、134相對(duì))，因此寫字線(wwl)137可具有相對(duì)大的寬度。例如，寫字線(wwl)137可具有大約66nm的寬度(滿足第三金屬層(m3)的間距要求)并且可容適位單元202-208的寬度。寫字線(wwl)137的相對(duì)大的寬度會(huì)減小位單元202-208的寫等待時(shí)間。例如，寫字線(wwl)137的增加的寬度可減小寫字線(wwl)137的rc阻抗，從而引起減小的等待時(shí)間。

圖2還解說了第四金屬層(m4)。第一全局讀字線240、全局寫字線242、以及第二全局讀字線244可被包括在第四金屬層(m4)中。第四金屬層(m4)可以是“正確方向?qū)印?例如，以與標(biāo)準(zhǔn)位單元中的對(duì)應(yīng)層類似的方式取向)并且可具有相對(duì)低的間距要求。例如，在10nm制造工藝中，第四金屬層(m4)的間距要求可以是大約80nm。由此，每條全局字線240-244的間距可以是大約80nm。由于第一陣列和第二陣列的組合寬度是大約264nm(例如，2*132nm)，因此可使用比第一陣列和第二陣列的組合寬度更小的寬度來(lái)圖案化三條全局字線240-244。例如，由這三條全局字線240-244占用的總寬度(例如，3*80nm＝240nm)小于第一和第二陣列的組合寬度。

行選擇邏輯250可被配置成控制全局字線240-244是耦合到第一陣列還是第二陣列。例如，基于選擇信號(hào)的邏輯值(例如，電壓電平)，行選擇邏輯250可將全局字線240-244中的一者耦合到第一陣列中的對(duì)應(yīng)局部字線220-224或者第二陣列中的對(duì)應(yīng)局部字線230-234。參照?qǐng)D3更詳細(xì)描述了行選擇邏輯250的操作。

圖2的布局圖200可提供位單元202-208內(nèi)不同組件之間的改善的布線。例如，與在第四金屬層(m4)中具有一條全局字線、在第六金屬層(m6)中具有一條全局字線、以及在第八金屬層(m8)中具有一條全局字線的位單元架構(gòu)相比，布局圖200在第四金屬層(m4)中包括三條全局字線240-244。由此，上部金屬層(例如，第六金屬層(m6)和第八金屬層(m8))可對(duì)布線相對(duì)開放，因?yàn)槿肿志€240-244被放置在單個(gè)金屬層(例如，第四金屬層(m4))中。另外，由于全局字線240-244跨兩個(gè)陣列的寬度被放置(與全局字線跨單個(gè)陣列的寬度被放置的典型位單元架構(gòu)相對(duì))，因此全局字線240-244可具有相對(duì)大的寬度，這會(huì)由于減小的字線rc阻抗而減小讀/寫等待時(shí)間。

參照?qǐng)D3，示出了圖2的行選擇邏輯250的特定解說性實(shí)施例。行選擇邏輯250包括第一邏輯與非門302、第二邏輯與非門304、第三邏輯與非門306、第一邏輯與門312、第二邏輯與門314、以及第三邏輯與門316。

行選擇邏輯250可被配置成控制全局字線240-244是耦合到第一位單元陣列(例如，圖2的第一和第三位單元202、206)還是第二位單元陣列(例如，圖2的第二和第四位單元204、208)。為了解說，可將選擇信號(hào)320提供給每個(gè)邏輯與非門302-306的第一輸入以及每個(gè)邏輯與門312-316的第二輸入。第一全局讀字線240可耦合到第一邏輯與非門302的第二輸入以及第一邏輯與門312的第一輸入。全局寫字線242可耦合到第二邏輯與非門304的第二輸入以及第二邏輯與門314的第一輸入。第二全局讀字線244可耦合到第三邏輯與非門306的第二輸入以及第三邏輯與門316的第一輸入。

如果第一全局讀字線240具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯低電壓電平，則第一邏輯與非門302向第一局部讀字線220提供邏輯高電壓電平(例如，以將第一全局讀字線240“耦合”到第一局部讀字線220)，并且第一邏輯與門312向第三局部讀字線230提供邏輯低電壓電平(例如，以將第一全局讀字線240從第三局部讀字線230“解耦”)。如果第一全局讀字線240具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯高電壓電平，則第一邏輯與非門302向第一局部讀字線220提供邏輯低電壓電平(例如，以將第一全局讀字線240從第一局部讀字線220“解耦”)，并且第一邏輯與門312向第三局部讀字線230提供邏輯高電壓電平(例如，以將第一全局讀字線240“耦合”到第三局部讀字線230)。

如果全局寫字線242具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯低電壓電平，則第二邏輯與非門304向第一局部寫字線222提供邏輯高電壓電平(例如，以將全局寫字線242“耦合”到第一局部寫字線222)，并且第二邏輯與門314向第二局部讀字線232提供邏輯低電壓電平(例如，以將全局寫字線242從第四局部讀字線234“解耦”)。如果全局寫字線242具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯高電壓電平，則第二邏輯與非門304向第一局部寫字線222提供邏輯低電壓電平(例如，以將全局寫字線242從第一局部寫字線222“解耦”)，并且第二邏輯與門314向第二局部寫字線232提供邏輯高電壓電平(例如，以將全局寫字線242“耦合”到第二局部寫字線232)。

如果第二全局讀字線244具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯低電壓電平，則第三邏輯與非門306向第二局部讀字線224提供邏輯高電壓電平(例如，以將第二全局讀字線244“耦合”到第二局部讀字線224)，并且第三邏輯與門316向第四局部讀字線234提供邏輯低電壓電平(例如，以將第二全局讀字線244從第四局部讀字線234“解耦”)。如果第二全局讀字線244具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯高電壓電平，則第三邏輯與非門306向第二局部讀字線224提供邏輯低電壓電平(例如，以將第二全局讀字線244從第二局部讀字線224“解耦”)，并且第三邏輯與門316向第四局部讀字線234提供邏輯高電壓電平(例如，以將第二全局讀字線244“耦合”到第四局部讀字線234)。

行選擇邏輯250可使得全局字線240-244能夠選擇性地耦合到相應(yīng)的局部字線220-224、230-224。行選擇邏輯250可使得全局字線240-244能夠被放置在第四金屬層(m4)中，與三個(gè)不同的金屬層(例如，第四金屬層(m4)、第六金屬層(m6)、以及第八金屬層(m8))相對(duì)。由此，上部金屬層(例如，第六金屬層(m6)和第八金屬層(m8))可對(duì)布線相對(duì)開放，因?yàn)槿肿志€240-244被放置在單個(gè)金屬層(例如，第四金屬層(m4))中。由此，行選擇邏輯250還可使得全局字線240-244能夠具有相對(duì)大的間距，這會(huì)由于減小的字線rc阻抗而減小讀/寫等待時(shí)間。

參照?qǐng)D4，示出了操作具有共享的全局讀字線和寫字線的3端口sram陣列的方法400的特定解說性實(shí)施例的流程圖?？墒褂脠D2和3的行選擇邏輯250來(lái)執(zhí)行該方法。

方法400包括：在402處，接收選擇信號(hào)。例如，參照?qǐng)D3，行選擇邏輯250可接收選擇信號(hào)320。可將選擇信號(hào)320提供給每個(gè)邏輯與非門302-306的第一輸入以及每個(gè)邏輯與門312-316的第二輸入。

在404處，如果選擇信號(hào)具有第一邏輯值，則第一全局讀字線、第二全局讀字線、以及全局寫字線可耦合到第一行位單元。例如，參照?qǐng)D2和3，如果第一全局讀字線240具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯低電壓電平，則第一邏輯與非門302向第一局部讀字線220提供邏輯高電壓電平(例如，以將第一全局讀字線240“耦合”到第一局部讀字線220)，并且第一邏輯與門312向第三局部讀字線230提供邏輯低電壓電平(例如，以將第一全局讀字線240從第三局部讀字線230“解耦”)。第一局部讀字線220耦合到第一行位單元(例如，圖2中的第一位單元陣列)。

作為另一示例，如果全局寫字線242具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯低電壓電平，則第二邏輯與非門304向第一局部寫字線222提供邏輯高電壓電平(例如，以將全局寫字線242“耦合”到第一局部寫字線222)，并且第二邏輯與門314向第二局部讀字線232提供邏輯低電壓電平(例如，以將全局寫字線242從第四局部讀字線234“解耦”)。第一局部寫字線222耦合到第一行位單元(例如，圖2中的第一位單元陣列)。作為另一示例，如果第二全局讀字線244具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯低電壓電平，則第三邏輯與非門306向第二局部讀字線224提供邏輯高電壓電平(例如，以將第二全局讀字線244“耦合”到第二局部讀字線224)，并且第三邏輯與門316向第四局部讀字線234提供邏輯低電壓電平(例如，以將第二全局讀字線244從第四局部讀字線234“解耦”)。第二局部讀字線224耦合到第一行位單元(例如，圖2中的第一位單元陣列)。

在406處，如果選擇信號(hào)具有第二邏輯值，則第一全局讀字線、第二全局讀字線、以及全局寫字線可耦合到第二行位單元。例如，參照?qǐng)D2和3，如果第一全局讀字線240具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯高電壓電平，則第一邏輯與非門302向第一局部讀字線220提供邏輯低電壓電平(例如，以將第一全局讀字線240從第一局部讀字線220“解耦”)，并且第一邏輯與門312向第三局部讀字線230提供邏輯高電壓電平(例如，以將第一全局讀字線240“耦合”到第三局部讀字線230)。第三局部讀字線230耦合到第二行位單元(例如，圖2中的第二位單元陣列)。

作為另一示例，如果全局寫字線242具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯高電壓電平，則第二邏輯與非門304向第一局部寫字線222提供邏輯低電壓電平(例如，以將全局寫字線242從第一局部寫字線222“解耦”)，并且第二邏輯與門314向第二局部寫字線232提供邏輯高電壓電平(例如，以將全局寫字線242“耦合”到第二局部寫字線232)。第二局部寫字線232耦合到第二行位單元(例如，圖2中的第二位單元陣列)。作為另一示例，如果第二全局讀字線244具有邏輯高電壓電平并且選擇信號(hào)320具有邏輯高電壓電平，則第三邏輯與非門306向第二局部讀字線224提供邏輯低電壓電平(例如，以將第二全局讀字線244從第二局部讀字線224“解耦”)，并且第三邏輯與門316向第四局部讀字線234提供邏輯高電壓電平(例如，以將第二全局讀字線244“耦合”到第四局部讀字線234)。第四局部讀字線234耦合到第二行位單元(例如，圖2中的第二位單元陣列)。

第一全局讀字線240、全局寫字線242、以及第二全局讀字線244位于共用金屬層(例如，圖2的第四金屬層(m4))中。由此，圖4的方法400可提供用于將全局字線240-244耦合到相應(yīng)的局部字線220-224、230-234以使得全局字線240-244可被放置在共用金屬層中的技術(shù)。

參照?qǐng)D5，描繪了一種電子設(shè)備的特定解說性實(shí)施例的框圖并將其一般地標(biāo)示為500。電子設(shè)備500包括耦合到存儲(chǔ)器532的處理器510，諸如數(shù)字信號(hào)處理器(dsp)或中央處理單元(cpu)。

處理器510可耦合到sram器件564，該sram器件564包括具有共享全局字線的位單元陣列。例如，sram器件564可包括圖2的位單元202-208并且可包括如關(guān)于圖2所描述的金屬層配置。在特定實(shí)施例中，sram器件564還可包括圖2-3的行選擇邏輯250。在另一特定實(shí)施例中，行選擇邏輯250的功能可由處理器510來(lái)實(shí)現(xiàn)。應(yīng)當(dāng)注意，盡管圖5解說了對(duì)耦合到處理器510的sram器件564的使用，但這不應(yīng)被視為是限制性的。根據(jù)本公開的sram器件(諸如sram器件564)可被包括在任何類型的電子設(shè)備的任何類型的存儲(chǔ)器中。

圖5示出了耦合到處理器510和顯示器528的顯示控制器526。編碼器/解碼器(codec)534也可耦合到處理器510。揚(yáng)聲器536和話筒538可耦合到codec534。圖5還指示無(wú)線控制器540可耦合到處理器510和天線542。在特定實(shí)施例中，處理器510、顯示控制器526、存儲(chǔ)器532、codec534以及無(wú)線控制器540被包括在系統(tǒng)級(jí)封裝或片上系統(tǒng)設(shè)備(例如，移動(dòng)站調(diào)制解調(diào)器(msm))522中。在特定實(shí)施例中，輸入設(shè)備530和電源544耦合到片上系統(tǒng)設(shè)備522。此外，在特定實(shí)施例中，如圖5中所解說的，顯示器528、輸入設(shè)備530、揚(yáng)聲器536、話筒538、天線542和電源544在片上系統(tǒng)設(shè)備522外部。然而，顯示器528、輸入設(shè)備530、揚(yáng)聲器536、話筒538、天線542和電源544中的每一者可耦合到片上系統(tǒng)設(shè)備522的組件，諸如接口或控制器。

盡管在圖5的無(wú)線設(shè)備500中描繪了sram器件564，但在其他實(shí)施例中，sram器件564可被包括在其他設(shè)備中。作為非限定性示例，sram器件564可被包括在機(jī)頂盒、娛樂單元、導(dǎo)航設(shè)備、個(gè)人數(shù)字助理(pda)、監(jiān)視器、計(jì)算機(jī)監(jiān)視器、電視機(jī)、調(diào)諧器、無(wú)線電、衛(wèi)星無(wú)線電、音樂播放器、數(shù)字音樂播放器、便攜式音樂播放器、視頻播放器、數(shù)字視頻播放器、數(shù)字視頻盤(dvd)播放器、便攜式數(shù)字視頻播放器、或任何其他設(shè)備中。

結(jié)合所描述的各實(shí)施例，一種裝備包括用于執(zhí)行讀操作的第一裝置，其被配置成選擇性地耦合到第一行位單元和第二行位單元。例如，用于執(zhí)行讀操作的第一裝置可包括圖2-3的第一全局讀字線240、圖5的sram器件564、被配置成執(zhí)行讀操作的一個(gè)或多個(gè)其他器件、或者其任何組合。

該裝備還包括用于執(zhí)行讀操作的第二裝置，其被配置成選擇性地耦合到第一行位單元和第二行位單元。例如，用于執(zhí)行讀操作的第二裝置可包括圖2-3的第二全局讀字線244、圖5的sram器件564、被配置成執(zhí)行讀操作的一個(gè)或多個(gè)其他器件、或者其任何組合。

該裝備還包括用于執(zhí)行寫操作的裝置，其被配置成選擇性地耦合到第一行位單元和第二行位單元。例如，用于執(zhí)行寫操作的裝置可包括圖2-3的全局寫字線242、圖5的sram器件564、被配置成執(zhí)行寫操作的一個(gè)或多個(gè)其他器件、或者其任何組合。用于執(zhí)行讀操作的第一裝置、用于執(zhí)行讀操作的第二裝置、以及用于執(zhí)行寫操作的裝置可位于共用金屬層(例如，圖2的第四金屬層(m4))中。

上文公開的器件和功能性可被設(shè)計(jì)和配置在存儲(chǔ)于計(jì)算機(jī)可讀介質(zhì)上的計(jì)算機(jī)文件(例如，rtl、gdsii、gerber等)中。一些或全部此類文件可被提供給基于此類文件來(lái)制造器件的制造處理人員。結(jié)果得到的產(chǎn)品包括半導(dǎo)體晶片，其隨后被切割成半導(dǎo)體管芯并被封裝成半導(dǎo)體芯片。這些芯片可被用在電子設(shè)備中。圖6描繪了電子設(shè)備制造過程600的特定解說性實(shí)施例。例如，制造過程600可用于制造包括根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的電子設(shè)備。

在制造過程600處(諸如在研究計(jì)算機(jī)606處)接收物理器件信息602。物理器件信息602可包括表示根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的至少一個(gè)物理性質(zhì)的設(shè)計(jì)信息。例如，物理器件信息602可包括經(jīng)由耦合到研究計(jì)算機(jī)606的用戶接口604輸入的物理參數(shù)、材料特性、以及結(jié)構(gòu)信息。研究計(jì)算機(jī)606包括耦合到計(jì)算機(jī)可讀介質(zhì)(例如，非瞬態(tài)計(jì)算機(jī)可讀介質(zhì))(諸如存儲(chǔ)器610)的處理器608，諸如一個(gè)或多個(gè)處理核。存儲(chǔ)器610可存儲(chǔ)計(jì)算機(jī)可讀指令，其可被執(zhí)行以使處理器608變換物理器件信息602以遵循某一文件格式并生成庫(kù)文件612。

在特定實(shí)施例中，庫(kù)文件612包括至少一個(gè)包括經(jīng)變換的設(shè)計(jì)信息的數(shù)據(jù)文件。例如，庫(kù)文件612可包括被提供以供與電子設(shè)計(jì)自動(dòng)化(eda)工具620一起使用的位單元的庫(kù)，包括根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列。

庫(kù)文件612可在設(shè)計(jì)計(jì)算機(jī)614處與eda工具620協(xié)同使用，設(shè)計(jì)計(jì)算機(jī)614包括耦合到存儲(chǔ)器618的處理器616，諸如一個(gè)或多個(gè)處理核。eda工具620可被存儲(chǔ)為存儲(chǔ)器618處的處理器可執(zhí)行指令，以使得設(shè)計(jì)計(jì)算機(jī)614的用戶能夠設(shè)計(jì)庫(kù)文件612的、包括根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的電路。例如，設(shè)計(jì)計(jì)算機(jī)614的用戶可經(jīng)由耦合到設(shè)計(jì)計(jì)算機(jī)614的用戶接口624來(lái)輸入電路設(shè)計(jì)信息622。電路設(shè)計(jì)信息622可包括表示根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的至少一個(gè)物理性質(zhì)的設(shè)計(jì)信息。為了解說，電路設(shè)計(jì)性質(zhì)可包括特定電路的標(biāo)識(shí)以及與電路設(shè)計(jì)中其他元件的關(guān)系、定位信息、特征尺寸信息、互連信息、或表示根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的物理性質(zhì)的其他信息。

設(shè)計(jì)計(jì)算機(jī)614可被配置成變換設(shè)計(jì)信息(包括電路設(shè)計(jì)信息622)以遵循某一文件格式。為了解說，該文件格式可包括以分層格式表示關(guān)于電路布局的平面幾何形狀、文本標(biāo)記、以及其他信息的數(shù)據(jù)庫(kù)二進(jìn)制文件格式，諸如圖形數(shù)據(jù)系統(tǒng)(gdsii)文件格式。設(shè)計(jì)計(jì)算機(jī)614可被配置成生成包括經(jīng)變換的設(shè)計(jì)信息的數(shù)據(jù)文件，諸如包括描述根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的信息以及其他電路或信息的gdsii文件626。為了解說，數(shù)據(jù)文件可包括與片上系統(tǒng)(soc)相對(duì)應(yīng)的信息，該soc包括根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列，并且還包括該soc內(nèi)的附加電子電路和組件。

可在制造過程628處接收gdsii文件626，以根據(jù)gdsii文件626中的經(jīng)變換的信息來(lái)制造根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列。例如，器件制造過程可包括將gdsii文件626提供給掩模制造商630以創(chuàng)建一個(gè)或多個(gè)掩模，諸如用于與光刻處理聯(lián)用的掩模，其被解說為代表性掩模632。掩模632可在制造過程期間被用于生成一個(gè)或多個(gè)晶片633，晶片633可被測(cè)試并被分成管芯，諸如代表性管芯636。管芯636包括包含一器件的電路，該器件包括根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列。

例如，制造過程628可包括處理器634和存儲(chǔ)器635以發(fā)起和/或控制制造過程628。存儲(chǔ)器635可包括可執(zhí)行指令，諸如計(jì)算機(jī)可讀指令或處理器可讀指令。這些可執(zhí)行指令可包括可由計(jì)算機(jī)(諸如處理器634)執(zhí)行的一個(gè)或多個(gè)指令。

制造過程628可由全自動(dòng)化或部分自動(dòng)化的制造系統(tǒng)來(lái)實(shí)現(xiàn)。例如，制造過程628可以根據(jù)調(diào)度來(lái)自動(dòng)化。制造系統(tǒng)可包括用于執(zhí)行一個(gè)或多個(gè)操作以形成半導(dǎo)體器件的制造裝備(例如，處理工具)。例如，制造裝備可被配置成使用化學(xué)氣相沉積(cvd)和/或物理氣相沉積(pvd)來(lái)沉積一種或多種材料，使用單掩?；蚨嘌谀９饪?蝕刻工藝(例如，雙掩模lele)來(lái)圖案化材料，使用光刻-凍結(jié)-光刻-蝕刻(lfle)工藝來(lái)圖案化材料，使用自對(duì)準(zhǔn)雙圖案化(sadp)工藝來(lái)圖案化材料，外延生長(zhǎng)一種或多種材料，共形地沉積一種或多種材料，施加硬掩模，施加蝕刻掩模，執(zhí)行蝕刻，執(zhí)行平坦化，形成虛設(shè)柵極堆疊，形成柵極堆疊，執(zhí)行標(biāo)準(zhǔn)清理1型，等等。在特定實(shí)施例中，制造過程628對(duì)應(yīng)于與小于14nm(例如，10nm、7nm等)的技術(shù)節(jié)點(diǎn)相關(guān)聯(lián)的半導(dǎo)體制造工藝。用于制造器件(例如，包括根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列)的特定工藝或工藝的組合可基于設(shè)計(jì)約束和可用材料/裝備。由此，在特定實(shí)施例中，在器件的制造期間可使用與本文所描述的不同的工藝。

制造系統(tǒng)(例如，執(zhí)行制造過程628的自動(dòng)化系統(tǒng))可具有分布式架構(gòu)(例如，分層結(jié)構(gòu))。例如，該制造系統(tǒng)可包括根據(jù)該分布式架構(gòu)分布的一個(gè)或多個(gè)處理器(諸如處理器634)、一個(gè)或多個(gè)存儲(chǔ)器(諸如存儲(chǔ)器635)、和/或控制器。該分布式架構(gòu)可包括控制或發(fā)起一個(gè)或多個(gè)低級(jí)系統(tǒng)的操作的高級(jí)處理器。例如，制造過程628的高級(jí)部分可包括一個(gè)或多個(gè)處理器(諸如處理器634)，并且低級(jí)系統(tǒng)可各自包括一個(gè)或多個(gè)對(duì)應(yīng)控制器或可受其控制。特定低級(jí)系統(tǒng)的特定控制器可從特定高級(jí)系統(tǒng)接收一個(gè)或多個(gè)指令(例如，命令)，可向下級(jí)模塊或處理工具發(fā)布子命令，以及可反過來(lái)向該特定高級(jí)系統(tǒng)傳達(dá)狀態(tài)數(shù)據(jù)。一個(gè)或多個(gè)低級(jí)系統(tǒng)中的每個(gè)低級(jí)系統(tǒng)可與一件或多件對(duì)應(yīng)制造裝備(例如，處理工具)相關(guān)聯(lián)。在特定實(shí)施例中，該制造系統(tǒng)可包括分布在該制造系統(tǒng)中的多個(gè)處理器。例如，低級(jí)系統(tǒng)組件的控制器可包括處理器，諸如處理器634。

替換地，處理器634可以是該制造系統(tǒng)的高級(jí)系統(tǒng)、子系統(tǒng)、或組件的一部分。在另一實(shí)施例中，處理器634包括制造系統(tǒng)的各種等級(jí)和組件處的分布式處理。

存儲(chǔ)器635中所包括的可執(zhí)行指令可使得處理器634能夠形成(或者發(fā)起形成)根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列。管芯636可被提供給封裝過程638，其中管芯636被納入到代表性封裝640中。例如，封裝640可包括單個(gè)管芯636或多個(gè)管芯，諸如系統(tǒng)級(jí)封裝(sip)安排。封裝640可被配置成遵循一個(gè)或多個(gè)標(biāo)準(zhǔn)或規(guī)范，諸如電子器件工程聯(lián)合委員會(huì)(jedec)標(biāo)準(zhǔn)。

關(guān)于封裝640的信息可被分發(fā)給各產(chǎn)品設(shè)計(jì)者(諸如經(jīng)由存儲(chǔ)在計(jì)算機(jī)646處的組件庫(kù))。計(jì)算機(jī)646可包括耦合到存儲(chǔ)器650的處理器648，諸如一個(gè)或多個(gè)處理核。印刷電路板(pcb)工具可作為處理器可執(zhí)行指令被存儲(chǔ)在存儲(chǔ)器650處，以處理經(jīng)由用戶接口644從計(jì)算機(jī)646的用戶接收的pcb設(shè)計(jì)信息642。pcb設(shè)計(jì)信息642可包括經(jīng)封裝半導(dǎo)體器件在電路板上的物理定位信息，該經(jīng)封裝半導(dǎo)體器件對(duì)應(yīng)于包括根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的封裝640。

計(jì)算機(jī)646可被配置成變換pcb設(shè)計(jì)信息642以生成數(shù)據(jù)文件，諸如具有包括經(jīng)封裝的半導(dǎo)體器件在電路板上的物理定位信息、以及電連接(諸如跡線和通孔)的布局的數(shù)據(jù)的gerber文件652，其中經(jīng)封裝的半導(dǎo)體器件對(duì)應(yīng)于包括根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的封裝640。在其他實(shí)施例中，由經(jīng)變換的pcb設(shè)計(jì)信息生成的數(shù)據(jù)文件可具有除gerber格式以外的格式。

可在板組裝過程654處接收gerber文件652并且該gerber文件652被用于創(chuàng)建pcb，諸如根據(jù)gerber文件652內(nèi)存儲(chǔ)的設(shè)計(jì)信息來(lái)制造的代表性pcb656。例如，gerber文件652可被上傳到一個(gè)或多個(gè)機(jī)器以執(zhí)行pcb生產(chǎn)過程的各個(gè)步驟。pcb656可填充有電子組件(包括封裝640)以形成代表性印刷電路組裝件(pca)658。

可在產(chǎn)品制造過程660處接收pca658并將pca658集成到一個(gè)或多個(gè)電子設(shè)備中，諸如第一代表性電子設(shè)備662和第二代表性電子設(shè)備664。例如，第一代表性電子設(shè)備662、第二代表性電子設(shè)備664、或這兩者可包括或?qū)?yīng)于圖5的電子設(shè)備500、或其組件，諸如sram器件564。作為解說性而非限定性示例，第一代表性電子設(shè)備662、第二代表性電子設(shè)備664、或這兩者可包括通信設(shè)備、固定位置數(shù)據(jù)單元、移動(dòng)位置數(shù)據(jù)單元、移動(dòng)電話、蜂窩電話、衛(wèi)星電話、計(jì)算機(jī)、平板設(shè)備、便攜式計(jì)算機(jī)、車輛內(nèi)的處理器(或其他電子設(shè)備)、或臺(tái)式計(jì)算機(jī)。替換地或另外地，第一代表性電子設(shè)備662、第二代表性電子設(shè)備664、或這兩者可包括其中集成了根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的機(jī)頂盒、娛樂單元、導(dǎo)航設(shè)備、個(gè)人數(shù)字助理(pda)、監(jiān)視器、計(jì)算機(jī)監(jiān)視器、電視機(jī)、調(diào)諧器、無(wú)線電、衛(wèi)星無(wú)線電、音樂播放器、數(shù)字音樂播放器、便攜式音樂播放器、視頻播放器、數(shù)字視頻播放器、數(shù)字視頻盤(dvd)播放器、便攜式數(shù)字視頻播放器、存儲(chǔ)或檢索數(shù)據(jù)或計(jì)算機(jī)指令的任何其他設(shè)備、或其組合。作為另一解說性而非限定性示例，電子設(shè)備662和664中的一者或多者可包括遠(yuǎn)程單元(諸如移動(dòng)電話)、手持式個(gè)人通信系統(tǒng)(pcs)單元、便攜式數(shù)據(jù)單元(諸如個(gè)人數(shù)據(jù)助理)、啟用全球定位系統(tǒng)(gps)的設(shè)備、導(dǎo)航設(shè)備、固定位置數(shù)據(jù)單元(諸如儀表讀數(shù)裝備)、或者存儲(chǔ)或檢索數(shù)據(jù)或計(jì)算機(jī)指令的任何其他設(shè)備、或其任何組合。盡管圖6解說了根據(jù)本公開的教導(dǎo)的遠(yuǎn)程單元，但本公開不限于這些所解說的單元。本公開的各實(shí)施例可合適地用在包括包含存儲(chǔ)器和片上電路系統(tǒng)的有源集成電路系統(tǒng)的任何設(shè)備中。

一種包括根據(jù)關(guān)于圖2-3所描述的共享全局字線技術(shù)的位單元陣列的器件可以被制造、處理并納入到電子設(shè)備中，如在解說性過程600中所描述的。關(guān)于圖1a-6所公開的各實(shí)施例的一個(gè)或多個(gè)方面可被包括在各個(gè)處理階段，諸如被包括在庫(kù)文件612、gdsii文件626(例如，具有g(shù)dsii格式的文件)、以及gerber文件652(例如，具有g(shù)erber格式的文件)內(nèi)，以及被存儲(chǔ)在研究計(jì)算機(jī)606的存儲(chǔ)器610、設(shè)計(jì)計(jì)算機(jī)614的存儲(chǔ)器618、計(jì)算機(jī)646的存儲(chǔ)器650、在各個(gè)階段(諸如在板組裝過程654處)使用的一個(gè)或多個(gè)其他計(jì)算機(jī)或處理器(未示出)的存儲(chǔ)器處，并且還被納入到一個(gè)或多個(gè)其他物理實(shí)施例中，諸如掩模632、管芯636、封裝640、pca658、其他產(chǎn)品(諸如原型電路或設(shè)備(未示出))、或其任何組合。盡管描繪了從物理器件設(shè)計(jì)到最終產(chǎn)品的各個(gè)代表性生產(chǎn)階段，但在其他實(shí)施例中可使用較少的階段或可包括附加階段。類似地，過程600可由單個(gè)實(shí)體或者由執(zhí)行過程600的各個(gè)階段的一個(gè)或多個(gè)實(shí)體來(lái)執(zhí)行。

盡管圖1a-6中的一者或多者可能解說了根據(jù)本公開的教導(dǎo)的系統(tǒng)、裝置、和/或方法，但本公開不限于這些所解說的系統(tǒng)、裝置、和/或方法。本公開的各實(shí)施例可以合適地用在包括集成電路系統(tǒng)(包括存儲(chǔ)器、處理器和片上電路系統(tǒng))的任何設(shè)備中。圖1a-6中任一者的如本文所解說或描述的一個(gè)或多個(gè)功能或組件可與圖1a-6中另一者的一個(gè)或多個(gè)其他部分相組合。因此，本文中所描述的任何單個(gè)實(shí)施例都不應(yīng)被解釋為是限定性的，并且可以合適地組合本公開的各實(shí)施例而不脫離本公開的教導(dǎo)。

技術(shù)人員將進(jìn)一步領(lǐng)會(huì)，結(jié)合本文所公開的實(shí)施例來(lái)描述的各種解說性邏輯框、配置、模塊、電路、和算法步驟可被實(shí)現(xiàn)為電子硬件、由處理器執(zhí)行的計(jì)算機(jī)軟件、或這兩者的組合。各種解說性組件、框、配置、模塊、電路、和步驟已經(jīng)在上文以其功能性的形式作了一般化描述。此類功能性是被實(shí)現(xiàn)為硬件還是處理器可執(zhí)行指令取決于具體應(yīng)用和加諸于整體系統(tǒng)的設(shè)計(jì)約束。技術(shù)人員可針對(duì)每種特定應(yīng)用以不同方式來(lái)實(shí)現(xiàn)所描述的功能性，但此類實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本公開的范圍。

結(jié)合本文所公開的實(shí)施例描述的方法或算法的各步驟可直接用硬件、由處理器執(zhí)行的軟件模塊或這兩者的組合來(lái)實(shí)現(xiàn)。軟件模塊可駐留在隨機(jī)存取存儲(chǔ)器(ram)、閃存、只讀存儲(chǔ)器(rom)、可編程只讀存儲(chǔ)器(prom)、可擦式可編程只讀存儲(chǔ)器(eprom)、電可擦式可編程只讀存儲(chǔ)器(eeprom)、寄存器、硬盤、可移動(dòng)盤、壓縮盤只讀存儲(chǔ)器(cd-rom)、或本領(lǐng)域中所知的任何其他形式的非瞬態(tài)存儲(chǔ)介質(zhì)中。示例性存儲(chǔ)介質(zhì)耦合到處理器，以使該處理器能從/向該存儲(chǔ)介質(zhì)讀寫信息。在替換方案中，存儲(chǔ)介質(zhì)可以被整合到處理器。處理器和存儲(chǔ)介質(zhì)可駐留在專用集成電路(asic)中。asic可駐留在計(jì)算設(shè)備或用戶終端中。在替換方案中，處理器和存儲(chǔ)介質(zhì)可作為分立組件駐留在計(jì)算設(shè)備或用戶終端中。

提供前面對(duì)所公開的實(shí)施例的描述是為了使本領(lǐng)域技術(shù)人員皆能制作或使用所公開的實(shí)施例。對(duì)這些實(shí)施例的各種修改對(duì)于本領(lǐng)域技術(shù)人員而言將是顯而易見的，并且本文所定義的原理可被應(yīng)用于其他實(shí)施例而不會(huì)脫離本公開的范圍。因此，本公開并非旨在被限定于本文中示出的實(shí)施例，而是應(yīng)被授予與如由所附權(quán)利要求定義的原理和新穎性特征一致的最廣的可能范圍。