本實(shí)用新型涉及用于非易失性存儲器設(shè)備的具有偏移補(bǔ)償?shù)母袦y放大器電路。

背景技術(shù)：

通過已知的方式并且如圖1中示意性地所示出的那樣，表示為1的例如閃存類型或者PCM(相變存儲器)類型的非易失性存儲器設(shè)備通常包括存儲器陣列2，存儲器陣列2包括布置成行(字線WL)和列(位線BL)的多個(gè)存儲器單元3。

每個(gè)存儲器單元3包括例如由閃存存儲器中的浮動?xùn)艠O晶體管形成的存儲元件，其柵極端子被設(shè)計(jì)成耦合至相應(yīng)字線WL，第一傳導(dǎo)端子被設(shè)計(jì)成耦合至相應(yīng)位線BL，并且第二傳導(dǎo)端子連接至參考電勢(例如接地gnd)。特別地，相同字線WL的存儲器單元3的柵極端子連接在一起。

列解碼器電路4和行解碼器電路5使得能夠基于在存儲器單元3的輸入(用本身已知的方式生成并且整體用AS表示)處接收的地址信號并且特別是對應(yīng)字線WL和位線BL來選擇每個(gè)尋址時(shí)間，以便在存儲器操作期間將其偏置到適當(dāng)?shù)碾妷汉碗娏髦怠?/p>

列解碼器電路4特別地定義讀取路徑和感測放大器電路10，該讀取路徑被設(shè)計(jì)用于在每個(gè)選中時(shí)間在存儲器陣列2的位線BL之間產(chǎn)生傳導(dǎo)路徑，感測放大器電路10被設(shè)計(jì)成將在尋址的存儲器單元3中循環(huán)的電流與參考電流相比較以便確定所存儲的數(shù)據(jù)。

如圖2所示，在已知的電路實(shí)施例中，感測放大器電路10通常包括偏置級11和電流電壓(I/V)變換器級12。

偏置級11被設(shè)計(jì)成偏置存儲器陣列2的位線BL并且進(jìn)而包括偏置生成器13以及成對共源共柵配置的NMOS類型的偏置晶體管14a、 14b。

偏置生成器13在輸入處接收例如可以通過電荷泵電壓升壓器級(本文中未說明)來被升壓(下文中稱為升壓電壓V_boost)的電壓，并且在輸出處在偏置節(jié)點(diǎn)N_p上生成偏置電壓V_casc。替選地，并且根據(jù)針對偏置電壓V_casc理想的值，偏置生成器13可以直接接收具有邏輯值(低于升壓電壓V_boost)的電源電壓V_dd。

偏置晶體管14a、14b的控制端子都連接至上述偏置節(jié)點(diǎn)N_p以用于接收偏置電壓V_casc。

另外，成對晶體管中的第一偏置晶體管14a具有耦合至所選擇的位線的第一傳導(dǎo)端子以及連接至電流至電壓變換器級12的第一比較輸入IN_a的第二傳導(dǎo)端子，第一偏置晶體管14a在使用中通過由列解碼器4定義的讀取路徑從所選擇的位線接收單元讀取電流I_cell。

進(jìn)而，成對晶體管中的第二偏置晶體管14b具有耦合至參考電流生成器15(或者，替選地通過本文未說明的方式耦合至參考單元)的相應(yīng)第一傳導(dǎo)端子以及連接至電流至電壓變換器級12的第二比較輸入IN_b的第二傳導(dǎo)端子，第二偏置晶體管14b從參考電流生成器15接收參考讀取電流I_ref。

電流至電壓變換器級12還具有電源輸入，電流至電壓變換器級12在電源輸入上接收電源電壓V_dd，電流至電壓變換器級12被配置成將單元讀取電流I_cell的值與參考讀取電流I_ref的值相比較，并且基于這一比較的結(jié)果生成輸出電壓V_out。

感測放大器電路10還包括比較器級16，比較器級16在輸入處從電流至電壓變換器級12接收輸出電壓V_out，并且基于上述輸出電壓V_out的值(例如正的或者負(fù)的)生成指示存儲器單元3中存儲的數(shù)據(jù)的數(shù)字讀取信號S_out。

圖2還示出了電耦合在位線BL與接地參考gnd之間的寄生線路電容器17以及耦合在偏置節(jié)點(diǎn)N_p與接地參考gnd之間的偏置電容器18。

在操作期間，對存儲器單元3中存儲的數(shù)據(jù)的讀取包括經(jīng)由偏置 級11和對應(yīng)第一偏置晶體管14a對對應(yīng)位線BL進(jìn)行預(yù)充電的第一步驟(或階段)，其使得能夠根據(jù)偏置電壓V_casc來施加期望的預(yù)充電電壓(特別地，這一預(yù)充電操作使得能夠?qū)︸詈现了x擇的位線BL的寄生電容17充電)。

讀取操作接著包括通過檢測單元讀取電流I_cell并且將其與參考讀取電流I_ref相比較來讀取所存儲的數(shù)據(jù)的步驟(階段)，以便生成輸出電壓V_out并且經(jīng)由比較器級16生成數(shù)字輸出信號S_out。

例如，如果單元讀取電流I_cell高于參考讀取電流I_ref，則數(shù)字輸出信號S_out可以具有高邏輯值“1”，否則，如果單元讀取電流I_cell低于參考讀取電流I_ref，則數(shù)字輸出信號S_out可以具有低邏輯值“0”。

本申請人已經(jīng)發(fā)現(xiàn)，存儲器單元的尺寸(所謂的“按比例縮小”)的逐步減小以及由技術(shù)發(fā)展強(qiáng)加的對增加電氣性能(特別地，增加讀取速度，或者減小訪問時(shí)間，以及減小消耗)的同時(shí)要求可能在確保感測放大器電路10的正確操作方面引起嚴(yán)重的問題。

上述要求實(shí)際上需要在逐漸增加的更短的時(shí)間內(nèi)的逐漸更小的值的單元讀取電流I_cell與參考讀取電流I_ref之間的電流差的正確區(qū)分。

例如，在安全存儲應(yīng)用(比如用于信用卡等的微控制器)中，技術(shù)演進(jìn)已經(jīng)導(dǎo)致存儲器單元從90nm的大小到40nm的大小的變化，這通過將訪問時(shí)間從70ns減小至25ns來實(shí)現(xiàn)。

在這些應(yīng)用中，還構(gòu)思了更低值、例如3μA數(shù)量級的參考讀取電流I_ref，并且在區(qū)分低于500nA的數(shù)據(jù)的值時(shí)需要絕對誤差(即小于16％的相對誤差)。

感測放大器電路10因此確保速度增加(即對位線BL預(yù)充電的能力以及在最短可能時(shí)間內(nèi)區(qū)分所存數(shù)的數(shù)據(jù))與準(zhǔn)確性增加(即區(qū)分單元讀取電流I_cell與參考讀取電流I_ref之間的最小差異的能力)的相反要求之間的折衷。

特別地，本申請人已經(jīng)發(fā)現(xiàn)，感測放大器電路10中的偏移和失配的存在(例如，由于電子部件的制造過程的差異，由于部件的老化而導(dǎo)致的變化，或者由于環(huán)境因素)表示在實(shí)現(xiàn)上述折衷時(shí)存在障礙， 并且通常表示在確定非易失性存儲器設(shè)備1的性能和可靠性時(shí)的關(guān)鍵方面。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是通過提供一種能夠?qū)崿F(xiàn)偏移補(bǔ)償并且在任何情況下對失配呈現(xiàn)低的靈敏度的用于非易失性存儲器設(shè)備的感測放大器電路來至少部分解決以上強(qiáng)調(diào)的問題。

根據(jù)本公開的第一方面，提供了一種感測放大器電路，所述感測放大器電路具有存儲器陣列的非易失性存儲器設(shè)備，所述存儲器陣列具有按字線和位線布置的存儲器單元，所述電路包括：偏置級，被配置成偏置所述存儲器陣列的至少一個(gè)位線以用于在對應(yīng)的存儲器單元中存儲的數(shù)據(jù)的讀取操作的預(yù)充電步驟中對所述位線預(yù)充電；以及電流至電壓變換器級，具有包括第一電路支路和第二電路支路的差分配置，所述第一電路支路和所述第二電路支路被設(shè)計(jì)成在所述預(yù)充電步驟之后的數(shù)據(jù)的讀取步驟期間在相應(yīng)的比較輸入上接收來自所述位線的單元電流和來自電流參考結(jié)構(gòu)的參考電流，并且在相應(yīng)的第一差分輸出端子與第二差分輸出端子之間供應(yīng)輸出電壓，其中所述第一電路支路和所述第二電路支路中的每個(gè)電路支路包括相應(yīng)的放大模塊，相應(yīng)的所述放大模塊被配置成在所述讀取步驟期間分別根據(jù)所述單元電流和所述參考電流生成相應(yīng)的經(jīng)放大的電壓，所述輸出電壓取決于所述經(jīng)放大的電壓之間的差異并且指示所述數(shù)據(jù)的值，所述電流至電壓變換器級包括電容補(bǔ)償模塊，所述電容補(bǔ)償模塊被配置成在所述預(yù)充電步驟期間檢測和存儲所述第一電路支路與所述第二電路支路之間的偏移，并且在所存儲的數(shù)據(jù)的所述讀取步驟期間補(bǔ)償所述輸出電壓中的所述偏移。

根據(jù)本公開的另一方面，提供一種非易失性存儲器設(shè)備，包括存儲器陣列以及根據(jù)前述權(quán)利要求中的任一項(xiàng)的感測放大器電路，所述設(shè)備耦合至所述存儲器陣列并且被設(shè)計(jì)成實(shí)現(xiàn)所述存儲器陣列的所述存儲器單元中存儲的數(shù)據(jù)的讀取操作。

附圖說明

為了更好地理解本實(shí)用新型，現(xiàn)在僅作為非限制性示例通過參考附圖來描述其優(yōu)選實(shí)施例，在附圖中：

圖1示出了已知類型的非易失性存儲器設(shè)備的整體框圖；

圖2示出了也是已知類型的圖1的非易失性存儲器設(shè)備中的感測放大器電路的一般框圖；

圖3示出了根據(jù)本技術(shù)方案的第一實(shí)施例的圖2的感測放大器電路中的電流至電壓變換器級的框圖；

圖4a和圖4b示出了圖3的電流至電壓變換器級中的電學(xué)量的趨勢；

圖5更詳細(xì)地示出了圖3的電流至電壓變換器級的可能的電路實(shí)施例；

圖6示出了根據(jù)本技術(shù)方案的一方面的電流至電壓變換器級的偏置部分；

圖7示出了根據(jù)本技術(shù)方案的第二實(shí)施例的電流至電壓變換器級的框圖；以及

圖8更詳細(xì)地示出了圖7的電流至電壓變換器級的可能的電路實(shí)施例。

具體實(shí)施方式

本技術(shù)方案一方面包括：在基本上類似于參考圖2描述的電路的感測放大器電路的電路架構(gòu)(這里不再詳細(xì)描述)中，再次用12表示的電流至電壓變換器級的特定實(shí)施例被設(shè)計(jì)成補(bǔ)償由于電路部件的失配而產(chǎn)生的偏移，從而使得能夠在甚至小的電流差異的讀取期間實(shí)現(xiàn)區(qū)分，并且同時(shí)確保短的訪問時(shí)間和低的電流消耗。

如下文中詳細(xì)討論的那樣，本實(shí)施例構(gòu)思以下各項(xiàng)的存在：電容補(bǔ)償模塊，其可操作用于在讀取步驟(或階段)之前并且不同于讀取步驟的補(bǔ)償步驟(或階段)期間補(bǔ)償電路中存在的偏移；以及開關(guān)模 塊，耦合至電容補(bǔ)償模塊，其可操作用于將電路的操作狀態(tài)從補(bǔ)償步驟切換至存儲器單元中存儲的數(shù)據(jù)的實(shí)際讀取步驟。

參考圖3，現(xiàn)在描述實(shí)現(xiàn)先前強(qiáng)調(diào)的特征的電流至電壓變換器級12的第一實(shí)施例。

電流至電壓變換器級12具有差分結(jié)構(gòu)，其具有兩個(gè)基本等同的電路支路：第一電路支路12a和第二電路支路12b，第一電路支路12a連接至第一比較輸入IN_a并且被設(shè)計(jì)成從所選擇的存儲器單元3接收單元讀取電流I_cell，所選擇的存儲器單元3在此用包括單元電阻器20的電阻負(fù)載示意性地表示，第二電路支路12b連接至第二比較輸入IN_b并且被設(shè)計(jì)成從在此用參考電阻器21示意性地表示的參考生成器或單元接收參考讀取電流I_ref。

下面，僅描述第一電路支路12a，類似的考慮適用于第二電路支路12b(下面還應(yīng)當(dāng)強(qiáng)調(diào)，使用后綴“a”表示構(gòu)成第一電路支路12a的部件，使用后綴“b”表示構(gòu)成第二電路支路12b的部件)。

詳細(xì)地，第一電路支路12a包括：

第一開關(guān)T1_a，其布置在第一比較輸入IN_a與接收電源電壓V_dd的電源輸入之間，并且第一開關(guān)T1_a由第一控制信號S₁(例如由管理單元生成或者從管理單元接收，管理單元用于管理非易失性存儲器設(shè)備1的一般操作，本文中未說明)來控制；

第二開關(guān)T2_a，其布置在上述第一比較輸入IN_a與第一內(nèi)部節(jié)點(diǎn)N1_a之間，并且第一開關(guān)T2_a由第二控制信號S₂(例如也由用于管理非易失性存儲器設(shè)備1的一般操作的管理單元生成)來控制；

放大器模塊22a，輸入連接至第一內(nèi)部節(jié)點(diǎn)N1_a并且輸出定義第二內(nèi)部節(jié)點(diǎn)N2_a，并且放大器模塊22a供應(yīng)經(jīng)放大的電壓V_a，經(jīng)放大的電壓V_a根據(jù)以下關(guān)系式取決于來自第一內(nèi)部節(jié)點(diǎn)N1_a的輸出處的內(nèi)部電流：

V_a＝I_a·A_Ra

其中A_Ra是放大器模塊22a的放大因子，并且R_a是耦合至放大器模塊22a的輸入的等同電阻負(fù)載；

第三開關(guān)T3_a，其布置在第二內(nèi)部節(jié)點(diǎn)N2_a與第三內(nèi)部節(jié)點(diǎn)N3_a之間，第三內(nèi)部節(jié)點(diǎn)N3_a上存在反饋電壓Vg_a，并且第三開關(guān)T3_a由上述第一控制信號S₁來控制；以及

跨導(dǎo)模塊24a，其輸入連接至第三內(nèi)部節(jié)點(diǎn)N3_a并且輸出連接至第一內(nèi)部節(jié)點(diǎn)N1_a并且在輸入處向上述第一內(nèi)部節(jié)點(diǎn)N1_a供應(yīng)再生電流Id_a，再生電流Id_a根據(jù)以下關(guān)系式取決于反饋電壓Vg_a：

Id_a＝-Vg_a·g_a

其中g(shù)_a是跨導(dǎo)模塊24a的跨導(dǎo)因子。

根據(jù)本技術(shù)方案的一個(gè)特定方面，電流至電壓變換器級12還包括電容補(bǔ)償模塊26，電容補(bǔ)償模塊26以交叉方式耦合第一電路支路12a和第二電路支路12b；即，電容補(bǔ)償模塊26將其上存在相應(yīng)經(jīng)放大的電壓V_a、V_b的每個(gè)電路支路12a、12b的第二內(nèi)部節(jié)點(diǎn)N2_a、N2_b與其上存在相應(yīng)反饋電壓Vg_b、Vg_a的另一電路支路12b、12a的第三內(nèi)部節(jié)點(diǎn)N3_b、N3_a進(jìn)行耦合，經(jīng)放大的電壓V_a、V_b取決于上述電路支路12a、12b的第一內(nèi)部節(jié)點(diǎn)N1_a、N1_b上存在的內(nèi)部電流I_a、I_b。

電容補(bǔ)償模塊26被配置成在所存儲的數(shù)據(jù)的讀取步驟之前的補(bǔ)償步驟期間檢測和存儲電流至電壓變換器級12中存在的偏移，并且特別是電壓偏移ΔV，其被定義為第一電路支路12a和第二電路支路12b的經(jīng)放大的電壓V_a、V_b之間的不平衡(例如，由于電路部件的值的失配)：

ΔV＝V_a–V_b

(或者類似地，反饋電壓Vg_a與Vg_b之間的不平衡，其中相應(yīng)第三開關(guān)T3_a、T3_b通過第一控制信號S₁被驅(qū)動至閉合狀態(tài))。

電容補(bǔ)償模塊26還被配置成實(shí)現(xiàn)在存儲器單元3中存儲的數(shù)據(jù)的隨后的讀取步驟中這一電壓偏移ΔV的補(bǔ)償。

更詳細(xì)地，在本第一實(shí)施例中，電容補(bǔ)償模塊26針對每個(gè)電路支路12a、12b包括：

第一補(bǔ)償電容器27a、27b，第一補(bǔ)償電容器27a、27b連接在每個(gè)電路支路12a、12b的第三內(nèi)部節(jié)點(diǎn)N3_a、N3_b與其上存在輸出電壓 Vout_b、Vout_a(其取決于上述另一電路支路12b、12a的經(jīng)放大的電壓V_b、V_a)的另一電路支路12b、12a的輸出端子out_b、out_a之間，輸出電壓Vout_b、Vout_a之間的差異定義電流至電壓變換器級12的輸出電壓Vout：Vout＝Vout_b–Vout_a；以及

連接在第二內(nèi)部節(jié)點(diǎn)N2_a、N2_b與電流至電壓變換器級12的上述電路支路12a、12b的輸出端子out_a、out_b之間的第二補(bǔ)償電容器28a、28b。

電流至電壓變換器級12還包括布置在電路支路12a、12b的輸出端子out_a、out_b之間并且通過第三控制信號S₃來控制的耦合開關(guān)T_c。

現(xiàn)在描述電流至電壓變換器級12的操作，特別是在存儲器讀取操作期間的操作，其包括三個(gè)不同且連續(xù)的操作步驟(或階段)：

第一操作步驟：對位線BL預(yù)充電并且存儲和消除偏移；

第二操作步驟：其為等待步驟；以及

第三操作步驟：實(shí)際讀取所存儲的數(shù)據(jù)，同時(shí)實(shí)現(xiàn)偏移補(bǔ)償。

詳細(xì)地，在第一操作步驟期間，將電路支路12a、12b二者中的第一開關(guān)T1_a、T1_b切換至閉合狀態(tài)(通過第一控制信號S₁)，而將電路支路12a、12b二者中的第二開關(guān)T2_a、T2_b切換至斷開狀態(tài)(通過第二控制信號S₂)。

在這一操作條件下，位線BL的預(yù)充電(以及可能的參考單元的預(yù)充電)通過偏置晶體管14a、14b(參見圖2以及以上討論)來進(jìn)行。偏置晶體管14a、14b的柵極端子的偏置模式可以是若干類型(例如具有恒定的或者動態(tài)的偏置)之一。

另外，將電路支路12a、12b二者的第三開關(guān)T3_a、T3_b切換至閉合狀態(tài)(通過第一控制信號S₁)，并且將耦合開關(guān)T_c切換至閉合狀態(tài)(通過第三控制信號S₃)。

在這一步驟中，通過存儲補(bǔ)償電荷，將等同于反饋電壓Vg_a、Vgb之間的偏移(ΔV＝Vg_a–Vg_b)的第一和第二電路支路12a、12b的經(jīng)放大的電壓V_a、V_b之間的偏移(由于例如部件的失配)存儲在電容補(bǔ)償模塊26的補(bǔ)償電容器27a-27b、28a-28b中。

特別地，只要耦合開關(guān)T_c閉合，則輸出電壓Vout_a、Vout_b(其表示電流至電壓變換器級12的差分輸出)具有相同的值，其滿足以下關(guān)系式：

Vout_a＝Vout_b≈(Vg_a+Vg_b)/2

換言之，在每個(gè)補(bǔ)償電容器27a-27b、28a-28b上，基本上存儲有等于ΔV/2的電壓。

接著，在隨后的等待步驟中，將電路支路12a、12b二者的第一開關(guān)T1_a、T1_b切換至斷開狀態(tài)(通過第一控制信號S₁)。另外將電路支路12a、12b二者的第三開關(guān)T3_a、T3_b切換至斷開狀態(tài)，而耦合開關(guān)T_c保持處于閉合狀態(tài)。以此方式，偏移補(bǔ)償電荷保持存儲在補(bǔ)償電容器27a-27b、28a-28b中。

緊隨其后，將相同的電路支路12a、12b的第二開關(guān)T2_a、T2_b切換至閉合狀態(tài)。以此方式，中斷通過偏置晶體管14a、14b的預(yù)充電，并且去往偏置晶體管14a、14b的漏極端子的電壓開始經(jīng)由單元讀取電流I_cell和參考讀取電流I_ref放電。

另外，耦合開關(guān)T_c的閉合狀態(tài)的性能使得能夠阻擋再生回路的演進(jìn)(由于放大器模塊22a的輸出與跨導(dǎo)模塊24a的輸入之間的正反饋)，從而防止由于第二開關(guān)的切換而引入的噪聲(以及偏置晶體管14a、14b的上述漏極端子的放電)所引起的切換。這表示對存儲器單元3中存儲的數(shù)據(jù)的隨后讀取操作僅基于單元讀取電流I_cell與參考讀取電流I_ref之間的差異。

在對存儲器單元3中存儲的數(shù)據(jù)的隨后實(shí)際讀取步驟中，通過第三控制信號S₃將耦合開關(guān)T_c切換至斷開狀態(tài)(而其他開關(guān)T1_a-T1_b、T2_a-T2_b、T3_a-T3_b的開關(guān)狀態(tài)與前一操作步驟、等待步驟相比保持不變)。

在這一操作步驟中，兩個(gè)電路支路12a、12b定義相應(yīng)再生放大回路，其在由偏移補(bǔ)償模塊26的相應(yīng)補(bǔ)償電容器27a-27b、28a-28b定義的電容路徑上閉合。

這一再生放大回路排他性地通過單元讀取電流I_cell與參考讀取電 流I_ref之間的差異而從在前一等待步驟中達(dá)到的亞穩(wěn)定狀態(tài)變得不平衡。換言之，放大回路的初始增益由包括所選擇的位線BL的電阻負(fù)載并且由參考單元或參考生成器(單元電阻器20和參考電阻器21)修改。

由于不平衡，輸出電壓Vout_a、Vout_b在相反方向上發(fā)展。特別地：

如果I_cell>I_ref，則Vout_a<Vout_b(Vout>0)；而

如果I_cell<I_ref，則Vout_a>Vout_b(Vout<0)。

圖4a參考先前描述的操作步驟(表示為“步驟1”、“步驟2”和步驟“3”)示出了第一控制信號S₁、第二控制信號S₂和第三控制信號S₃的演進(jìn)。

圖4b取而代之示出了定義電流至電壓變換器級12的差分輸出Vout的輸出電壓Vout_a、Vout_b的演進(jìn)。

特別地，在所圖示的示例中，整個(gè)讀取操作(包括預(yù)充電步驟、等待步驟和所存儲的數(shù)據(jù)的實(shí)際讀取步驟)所需要的訪問時(shí)間大致為10μs(考慮到為100nA的數(shù)量級的單元讀取電流I_cell與參考讀取電流I_ref之間的差異)。

參考圖5，現(xiàn)在描述電流至電壓變換器級12的可能的電路實(shí)現(xiàn)。應(yīng)當(dāng)注意，圖5示出了被選擇用于使用單元讀取電流I_cell(以及寄生線路電容17)進(jìn)行讀取操作以及可以通過整體用15表示的參考電流結(jié)構(gòu)用各種方式生成的參考電流I_ref的存儲器單元3。

用3'表示的單元(具有對應(yīng)的寄生線路電容17')在此表示關(guān)于被選擇用于讀取的部分對稱布置的存儲器陣列的可能部分，其可以用于平衡感測放大器10的電容負(fù)載(在這種情況下，對應(yīng)字線WL'沒有被選中)，或者相同的單元3'可以用作用于生成用于比較的參考電流I_ref的參考(在這種情況下，可以不存在參考電流生成器)。

在本實(shí)施例中，放大器級22a(應(yīng)當(dāng)注意，僅參考第一電路支路12a，除非另外詳述)包括：

PMOS類型的第一放大晶體管30a，其連接在第一內(nèi)部節(jié)點(diǎn)N1_a與第二內(nèi)部節(jié)點(diǎn)N2_a之間，并且控制端子連接至第一偏置節(jié)點(diǎn)Np₁(對 于兩個(gè)電路支路12a、12b公用)，第一放大晶體管30a在第一偏置節(jié)點(diǎn)Np₁上接收適當(dāng)值的第一內(nèi)部偏置電壓Vp₁；以及

NMOS類型的第二放大晶體管32a，其連接在第二內(nèi)部節(jié)點(diǎn)N2_a與接地參考gnd之間，并且控制端子連接至第二偏置節(jié)點(diǎn)Np₂(對于電路支路12a、12b公用)，第二放大晶體管32a在第二偏置節(jié)點(diǎn)Np₂上接收適當(dāng)值的第二內(nèi)部偏置電壓Vp₂。

跨導(dǎo)級24a進(jìn)而包括PMOS類型的跨導(dǎo)晶體管34a，跨導(dǎo)晶體管34a連接在第一內(nèi)部節(jié)點(diǎn)N1_a與接收電源電壓V_dd的電源輸入之間，并且控制端子連接至第三內(nèi)部節(jié)點(diǎn)N3_a。

本領(lǐng)域技術(shù)人員清楚，圖5所示的電路實(shí)施例實(shí)現(xiàn)先前詳細(xì)描述的操作，并且特別地實(shí)現(xiàn)位線BL的預(yù)充電以及偏移的存儲和消除這些操作步驟、等待步驟、以及所存儲的數(shù)據(jù)的實(shí)際讀取步驟，同時(shí)實(shí)現(xiàn)偏移補(bǔ)償。

參考圖6，現(xiàn)在描述本技術(shù)方案的另一方面，其包括在所存儲的數(shù)據(jù)的實(shí)際讀取步驟(先前詳細(xì)描述的第三讀取操作步驟)期間將上述第一和第二偏置節(jié)點(diǎn)Np1、Np2置于浮置狀態(tài)。

以此方式，有利地，將非易失性存儲器設(shè)備1中的每個(gè)感測放大器電路10保持與其他電路隔離以及與相關(guān)開關(guān)噪聲隔離，從而進(jìn)一步改善其電特性。

詳細(xì)地，電流至電壓變換器級12在這種情況下包括：

第一去耦合開關(guān)36，其通過第二控制信號S₂來控制并且連接在第一偏置節(jié)點(diǎn)Np₁與第一偏置輸入INp₁之間，其中第一去耦合開關(guān)36例如從非易失性存儲器設(shè)備1的管理單元的偏置源(本文中未說明)接收適當(dāng)值的第一偏置電壓Vp₁'。

第二去耦合開關(guān)37，也通過上述第二控制信號S₂來控制并且連接在第二偏置節(jié)點(diǎn)Np₂與第二偏置輸入Inp₂之間，其中第二去耦合開關(guān)37例如從非易失性存儲器設(shè)備1的管理單元的相應(yīng)偏置源(本文中未說明)接收適當(dāng)值的第二偏置電壓Vp₂'。

值例如為10fF的第一保持電容器38，連接在第一偏置節(jié)點(diǎn)Np₁ 與接收電源電壓V_dd的電源輸入之間；以及

值例如也為10fF的第二保持電容器39，連接在第二偏置節(jié)點(diǎn)Np₂與接地參考gnd之間。

在使用時(shí)，第一偏置節(jié)點(diǎn)Np₁和第二偏置節(jié)點(diǎn)Np₂在讀取操作期間在相應(yīng)偏置電壓Vp₁'、Vp₂'處通過相應(yīng)偏置源被偏置，直到存儲器單元3中存儲的數(shù)據(jù)的第三讀取步驟開始。

在上述第三步驟的開始，第二控制信號S2引起第一耦合開關(guān)36和第二去耦合開關(guān)37的斷開，使得第一偏置節(jié)點(diǎn)Np₁和第二偏置節(jié)點(diǎn)Np₂被浮置。

在這一第三步驟，通過第一保持電容器38和第二保持電容器39維持第一內(nèi)部偏置電壓Vp₁和第二內(nèi)部偏置電壓Vp₂的值(直到該時(shí)刻由偏置電壓Vp₁'、Vp₂'直接確定)，其先前已經(jīng)變?yōu)橄嗤钠秒妷篤p₁'、Vp₂'的值。

參考圖7和圖8，現(xiàn)在描述感測放大器電路10的電流至電壓變換器級12的第二實(shí)施例。

這一第二實(shí)施例不同于先前針對電容補(bǔ)償模塊26的不同配置詳細(xì)描述的第一實(shí)施例，其也被配置成在實(shí)際讀取步驟之前的補(bǔ)償步驟期間檢測和存儲電流至電壓變換器級12中存在的偏移，并且實(shí)現(xiàn)存儲器單元3中存儲的數(shù)據(jù)的隨后讀取步驟中對這一電壓偏移ΔV的補(bǔ)償。

詳細(xì)地，在這一第二實(shí)施例中，電容補(bǔ)償模塊26針對每個(gè)電路支路12a、12b僅包括：

連接在相應(yīng)電路支路12a、12b的第三內(nèi)部節(jié)點(diǎn)N3_a、N3_b與對應(yīng)輸出電壓Vout_b、Vout_a存在于其上的電流至電壓變換器級12的另一電路支路12b、12a的輸出端子out_b、out_a之間的第一補(bǔ)償電容器27a、27b。

取代第二補(bǔ)償電容器28a、28b，電容補(bǔ)償模塊26在這種情況下針對每個(gè)電路支路12a、12b包括：

布置在相同的電路支路12a、12b的第二內(nèi)部節(jié)點(diǎn)N2_a、N2_b與另 一電路支路12b、12a的輸出端子out_b、out_a之間并且通過上述第二控制信號S₂來控制的第四開關(guān)T4_a、T4_b。

電容補(bǔ)償模塊26的一般操作(以及電流至電壓變換器級12的一般操作)基本上不會不同于先前所說明的(其中第四開關(guān)T4_a、T4_b的適當(dāng)開關(guān)存在差異)。

然而，本申請人已經(jīng)發(fā)現(xiàn)，至少對于某些操作條件，這一第二實(shí)施例與第一實(shí)施例相比能夠確保偏移補(bǔ)償?shù)母托阅堋?/p>

所提出的技術(shù)方案的優(yōu)點(diǎn)根據(jù)以上描述將很清楚。

在任何情況下，再次強(qiáng)調(diào)，由于例如差分讀取架構(gòu)中的電路部件之間的失配而導(dǎo)致的感測放大器電路10中存在的偏移在位線BL的預(yù)充電期間被有效地補(bǔ)償。

根據(jù)DC比較方案，輸出out的切換因此僅由于單元讀取電流I_cell與參考讀取電流I_ref之間的不平衡所致，這引起回路增益的變化。

由于用于確定讀取操作的各個(gè)步驟的開關(guān)的切換而導(dǎo)致的噪聲的影響在等待步驟中借助于再生回路的“凍結(jié)(freezing)”而有利地被消除。

所提出的技術(shù)方案因此使得能夠極為快速地讀取，這也是由于輸出的切換從亞穩(wěn)定狀態(tài)(典型的讀取時(shí)間在幾十納秒的數(shù)量級，包括預(yù)充電步驟以及輸出的切換步驟)開始這一事實(shí)。

另外，讀取誤差具有非常低的離差，然而讀取速度很高；本申請人已經(jīng)發(fā)現(xiàn)與傳統(tǒng)技術(shù)方案的500nA數(shù)量級的離差相比的大致70nA的離差σ(ΔI)，同時(shí)訪問時(shí)間相當(dāng)。

另外，減小了所提出的技術(shù)方案的電流消耗；本發(fā)明人還發(fā)現(xiàn)與傳統(tǒng)的技術(shù)方案的0.8μA/MHz的數(shù)量級的消耗相比的大致0.22μA/MHz的消耗。

最后，很清楚，可以對本文中已經(jīng)描述和說明的內(nèi)容做出修改和變化，而沒有偏離如所附權(quán)利要求中定義的本實(shí)用新型的范圍。

特別地，注意，所描述的技術(shù)方案可以應(yīng)用于不同類型的非易失性存儲器設(shè)備(例如嵌入式或者獨(dú)立式閃存設(shè)備)或者PCM類型的 設(shè)備，其中讀取所存儲的數(shù)據(jù)需要電流的比較。