相關(guān)申請的交叉引用

本申請要求于2016年2月17日提交至韓國知識產(chǎn)權(quán)局的韓國專利申請no.10-2016-0018626的優(yōu)先權(quán)，該申請全部內(nèi)容以引用方式并入本文中。

本發(fā)明構(gòu)思涉及一種半導(dǎo)體存儲器裝置，并且更具體地，涉及一種包括讀電壓搜索單元的數(shù)據(jù)存儲器裝置。

背景技術(shù)：

半導(dǎo)體存儲器裝置可分類為易失性存儲器裝置和非易失性存儲器裝置。易失性存儲器裝置具有高讀/寫速率，但斷電后會丟失存儲的數(shù)據(jù)。非易失性存儲器裝置在斷電情況時依然能夠保持存儲的數(shù)據(jù)。因此，不管斷電與否，非易失性存儲器裝置都可用于存儲需要保存的數(shù)據(jù)。

非易失性存儲器裝置的典型示例包括閃速存儲器裝置。閃速存儲器裝置廣泛用于信息設(shè)備的音頻和視頻數(shù)據(jù)存儲介質(zhì)，所述信息設(shè)備諸如計算機(jī)、蜂窩電話、智能電話、pda、數(shù)碼相機(jī)、攝像機(jī)、錄音機(jī)、mp3播放器、手持pc、游戲機(jī)、傳真機(jī)、掃描儀、打印機(jī)等。為了在諸如智能電話這樣的移動設(shè)備裝載非易失性存儲器裝置，已積極研究了非易失性存儲器裝置的高容量、高速輸入/輸出、低功耗的技術(shù)。

隨著對非易失性存儲器裝置的高容量的需求增加，配置為將多位數(shù)據(jù)存儲在一個存儲器單元中的多級單元(mlc)或多位存儲器裝置變得常見。然而，采用多級單元(mlc)的存儲系統(tǒng)中的存儲器單元的閾值電壓應(yīng)當(dāng)包括在有限的電壓窗口中的可區(qū)分的四種或更多種狀態(tài)中。這些狀態(tài)會由于多種原因而改變。這種情況下，可將讀電壓調(diào)整為針對這些狀態(tài)的移動位置進(jìn)行優(yōu)化的讀電壓。

技術(shù)實現(xiàn)要素：

本發(fā)明構(gòu)思的示例實施例提供了一種數(shù)據(jù)存儲器裝置。該數(shù)據(jù)存儲器裝置包括非易失性存儲器和存儲器控制器。在非易失性存儲器中，將一個讀單元配置為存儲多個代碼字。存儲器控制器配置為如果存儲在非易失性存儲器中的一個或多個代碼字中發(fā)生錯誤，則使用可校正代碼字來搜索非易失性存儲器的讀電壓。

在示例實施例中，存儲器控制器可基于使用可校正代碼字的錯誤位信息來搜索非易失性存儲器的讀電壓。存儲器控制器可配置為搜索非易失性存儲器的讀電壓的移動方向。存儲器控制器可配置為計算非易失性存儲器的讀電壓的移動方向和移動水平。存儲器控制器可配置為使用錯誤位1的數(shù)量和錯誤位0的數(shù)量來計算非易失性存儲器的讀電壓的移動水平。

本發(fā)明構(gòu)思的示例實施例提供了一種數(shù)據(jù)存儲器裝置。該數(shù)據(jù)存儲器裝置可包括非易失性存儲器和存儲器控制器。在非易失性存儲器中，可將一個讀單元配置為存儲多個代碼字。存儲器控制器可配置為：如果存儲在非易失性存儲器中的一個或多個代碼字中發(fā)生錯誤，則基于錯誤位信息來搜索非易失性存儲器的讀電壓，利用在編程操作中在特定狀態(tài)下存儲的多個原始存儲器單元、通過讀操作計算得到的特定狀態(tài)的多個存儲器單元以及可校正代碼字計算得到所述錯誤位信息。

在本示例實施例中，存儲器控制器可通過選擇一組期望的(和/或可替換地，預(yù)定的)非易失性存儲器來確定讀電壓的移動方向。存儲器控制器可包括ecc電路和讀搜索單元。ecc電路可配置為以代碼字為單位執(zhí)行錯誤校正操作。讀電壓搜索單元可配置為從ecc電路接收ecc信息以執(zhí)行讀電壓搜索操作。讀電壓搜索單元可通過基于可校正代碼字的錯誤位信息計算整個代碼字的錯誤位信息來搜索讀電壓電平。讀電壓搜索單元通過比較錯誤位1的數(shù)量和錯誤位0的數(shù)量來預(yù)測非易失性存儲器的讀電壓的移動方向。

根據(jù)本發(fā)明構(gòu)思的示例實施例，一種數(shù)據(jù)存儲器裝置包括非易失性存儲器和連接至非易失性存儲器的存儲器控制器。非易失性存儲器包括連接至多條字線和多條位線的多個存儲器單元。以讀單位組織的所述多個存儲器單元配置為存儲多個代碼字。存儲器控制器包括ecc電路，其配置為以代碼字為單位對從非易失性存儲器讀取的數(shù)據(jù)執(zhí)行錯誤校正。存儲器控制器包括讀電壓搜索單元，其配置為如果存儲在非易失性存儲器中的一個或多個代碼字中發(fā)生錯誤，則預(yù)測讀電壓的移動方向，以用于區(qū)分非易失性存儲器的各個讀單元中的一個讀單元的編程狀態(tài)。

附圖說明

下面將參考附圖詳細(xì)描述本發(fā)明構(gòu)思的示例性實施例。然而，本發(fā)明構(gòu)思可實現(xiàn)為許多不同的形式，并且不應(yīng)當(dāng)解釋為僅限于本文所闡述的實施例。相反，提供這些示例實施例是為了使得本公開將是徹底且完整的，并將向本領(lǐng)域技術(shù)人員全面地傳達(dá)本發(fā)明構(gòu)思的范圍。相同的附圖標(biāo)記始終用于表示相同的元件。

圖1是示出了根據(jù)本發(fā)明構(gòu)思的示例實施例的數(shù)據(jù)存儲器裝置的框圖。

圖2是圖1所示的非易失性存儲器的框圖。

圖3是示出了圖2所示的存儲器塊blk1的三維結(jié)構(gòu)透視圖。

圖4是圖3所示的存儲器塊blk1的等效電路。

圖5a至圖5c是示出了當(dāng)圖4所示的存儲器單元為單級單元(slc)時的閾值電壓分布的示圖。

圖6a至圖6c是示出了當(dāng)圖4所示的存儲器單元為多級單元(mlc)時的閾值電壓分布的示圖。

圖7是示出了圖1所示的數(shù)據(jù)存儲器裝置執(zhí)行讀電壓搜索操作的過程的框圖。

圖8是用于解釋圖7的讀電壓搜索單元操作的表。

圖9是示出了圖8所示的第四字線的ecc操作結(jié)果的概念圖。

圖10是用于解釋讀電壓的移動方向和讀電壓的移動水平的示圖。

圖11和圖12是示出了圖1所示的數(shù)據(jù)存儲器裝置的讀性能的時序圖。

圖13是用于解釋當(dāng)圖1所示的非易失性存儲器為多級單元時，預(yù)測讀電壓的移動方向和讀電壓的移動水平的方法的示圖。

圖14是用于解釋預(yù)測讀電壓移動方向的方法的表。

圖15是示出了根據(jù)本發(fā)明構(gòu)思的示例實施例的存儲器卡系統(tǒng)的框圖。

圖16是示出了根據(jù)本發(fā)明構(gòu)思的示例實施例的固態(tài)盤(ssd)系統(tǒng)的框圖。

圖17是圖16中的ssd控制器的框圖。

圖18是應(yīng)用在電子設(shè)備中的根據(jù)本發(fā)明構(gòu)思的示例實施例的存儲器系統(tǒng)的框圖。

具體實施方式

下文中將參考提供了本發(fā)明構(gòu)思的一些示例實施例的附圖更加全面地說明本發(fā)明構(gòu)思的示例實施例。然而，本發(fā)明構(gòu)思可實現(xiàn)為許多不同的形式，并且不應(yīng)當(dāng)解釋為僅限于本文所闡述的實施例。相反，提供這些示例實施例是為了使得本公開將是徹底且完整的，并將向本領(lǐng)域技術(shù)人員全面地傳達(dá)本發(fā)明構(gòu)思的范圍。在附圖中，為了清楚起見，會放大層和區(qū)域的尺寸及相對尺寸。相同的附圖標(biāo)記始終用于表示相同的元件。

nand型閃速存儲器件用作用于本發(fā)明構(gòu)思的特性和功能的非易失性存儲器裝置的示例。然而，本領(lǐng)域技術(shù)人員可通過所描述內(nèi)容容易認(rèn)識到本發(fā)明構(gòu)思的其他優(yōu)點和性能。例如，本發(fā)明構(gòu)思可用于pram、mram、reram、fram、nor閃速存儲器等。

圖1是示出了根據(jù)本發(fā)明構(gòu)思的示例實施例的數(shù)據(jù)存儲器裝置的框圖。參考圖1，數(shù)據(jù)存儲器裝置1000包括非易失性存儲器1100和存儲器控制器1200。數(shù)據(jù)存儲器裝置1000可包括基于非易失性存儲器的所有數(shù)據(jù)存儲介質(zhì)，諸如存儲器卡、usb存儲器、ssd等。

參考圖1，非易失性存儲器1100包括存儲器單元陣列1110和控制邏輯1160。根據(jù)非易失性存儲器1100中的存儲器單元，非易失性存儲器1100可為閃速存儲器、pram或reram。非易失性存儲器1100中的存儲器單元的分布會由于重復(fù)的寫、擦除、讀操作或溫度條件的變化而改變。使誤碼率減少(和/或使誤碼率最小化)的讀電壓電平會由于存儲器單元的分布的變化而改變。

存儲器單元陣列1110可具有平行于襯底形成的二維結(jié)構(gòu)(例如，橫向結(jié)構(gòu))或具有在垂直于襯底的方向上形成的三維結(jié)構(gòu)(例如，縱向結(jié)構(gòu))。控制邏輯1160可控制非易失性存儲器1110的編程、讀或擦除操作。

參考圖1，存儲器控制器1200響應(yīng)于主機(jī)的請求而控制關(guān)于非易失性存儲器1100的讀、寫或擦除操作。存儲器控制器1200包括主機(jī)接口1210、存儲器接口1220、控制單元1230、ram1240、ecc(錯誤校正碼)電路1250和讀電壓搜索單元1260。

存儲器控制器1200通過主機(jī)接口1210與主機(jī)交互數(shù)據(jù)，并通過存儲器接口1220與非易失性存儲器1100交互數(shù)據(jù)。主機(jī)接口1210通過pata(并行at附加設(shè)備)總線、sata(串行at附加設(shè)備)總線、scsi、usb、pcie等連接至主機(jī)。

控制單元1230可控制關(guān)于非易失性存儲器1100的所有操作(例如，讀操作、寫操作、文件系統(tǒng)管理、讀電壓管理)?？刂茊卧?230可包括中央處理單元(cpu)、處理器、sram、dma控制器等。

ram1240在控制單元1230的控制下運(yùn)轉(zhuǎn)，可用作工作存儲器、緩沖器存儲器、高速緩沖存儲器等。當(dāng)ram1240用作工作存儲器時，將控制單元1230處理的數(shù)據(jù)臨時存儲在ram1240中。當(dāng)ram1240用作緩沖器存儲器時，ram1240可用于緩存從主機(jī)傳輸至非易失性存儲器1100的數(shù)據(jù)，或是緩存從非易失性存儲器1100傳輸至主機(jī)的數(shù)據(jù)。當(dāng)ram1240用作高速緩沖存儲器時，存儲器控制器1200可使低速非易失性存儲器1100以高速運(yùn)轉(zhuǎn)。

ecc電路1250產(chǎn)生從非易失性存儲器1100接收的數(shù)據(jù)的錯誤位，或產(chǎn)生用于校正錯誤位的ecc(錯誤校正碼)。ecc電路1250對提供給非易失性存儲器1100的數(shù)據(jù)執(zhí)行錯誤校正編碼，以形成包含校驗位的數(shù)據(jù)。校驗位可存儲在非易失性存儲器1100中。

ecc電路1250對從非易失性存儲器1100輸出的數(shù)據(jù)執(zhí)行錯誤校正解碼。ecc電路1250可利用校驗位校正錯誤。ecc電路1250可利用諸如ldpc(低密度奇偶校驗)碼、bch碼、turbo碼、里德-所羅門碼、卷積碼、rsc(遞歸系統(tǒng)碼)、tcm(網(wǎng)格編碼調(diào)制)碼、bcm(分組編碼調(diào)制)等編碼調(diào)制來校正錯誤。

ecc電路1250具有錯誤校正允許范圍。例如，ecc電路1250對于2kb代碼字最多可校正34位。在此情況中，ecc電路1250能夠校正的最大允許范圍為34位。即，當(dāng)34位或更多位發(fā)生錯誤時，ecc電路不能校正代碼字的錯誤。包括其錯誤不可校正的代碼字的頁面稱作缺陷頁面。在缺陷頁面中，發(fā)生錯誤的存儲器單元稱作缺陷單元。

讀電壓搜索單元1260可執(zhí)行讀電壓搜索操作，并且可以硬件或軟件的方式實現(xiàn)。在讀電壓搜索單元1260以軟件實現(xiàn)的情況下，其算法可存儲在非易失性存儲器1100或存儲器控制器1200中，并且當(dāng)需要讀電壓搜索操作時由ram1240驅(qū)動其算法。

非易失性存儲器1100中的存儲器單元的分布會由于重復(fù)的讀操作或?qū)懖僮骰驕囟葪l件的變化而改變。讀電壓電平會由于存儲器單元的分布的變化而改變。在存儲器單元的分布改變的情況下，數(shù)據(jù)存儲器裝置1000可利用讀電壓搜索單元1260搜索優(yōu)化讀電壓電平。根據(jù)本發(fā)明構(gòu)思的示例實施例，減少了搜索優(yōu)化讀電壓電平的時間，從而提高了數(shù)據(jù)存儲器裝置1000的讀性能。

圖2是示出了圖1所示的非易失性存儲器的框圖。圖2示出了多種類型的非易失性存儲器當(dāng)中的閃速存儲器作為示例說明。本發(fā)明構(gòu)思的非易失性存儲器可包括除閃速存儲器以外的諸如pram和reram之類的存儲器。

參考圖2，非易失性存儲器1100包括存儲器單元陣列1110、地址解碼器1120、頁面緩沖器電路1130、數(shù)據(jù)輸入/輸出電路1140、電壓發(fā)生器1150和控制邏輯1160。

存儲器單元陣列1100包括多個存儲器塊blk1至blkz。每個存儲器塊可具有二維結(jié)構(gòu)或三維結(jié)構(gòu)。在具有二維結(jié)構(gòu)(例如，橫向結(jié)構(gòu))的存儲器塊中，在平行于襯底的方向上形成存儲器單元。在具有三維結(jié)構(gòu)的存儲器塊中，在垂直于襯底的方向上形成存儲器單元。

在本發(fā)明構(gòu)思的示例實施例中，提供了三維(3d)存儲器陣列。3d存儲器陣列單片地形成在存儲器單元的陣列的一個或多個物理層級中，具有設(shè)置在硅襯底上的有源區(qū)和與那些存儲器單元的操作相關(guān)的電路，無論這些相關(guān)電路在襯底上還是在襯底內(nèi)部。術(shù)語“單片”表示陣列的每個層級的層直接設(shè)置在陣列的每個下層層級的層上。

在本發(fā)明構(gòu)思的示例實施例中，3d存儲器陣列包括垂直取向的垂直nand串，使得至少一個存儲器單元位于另一個存儲器單元之上。所述至少一個存儲器單元可包括電荷俘獲層。每個垂直nand串可包括位于存儲器單元之上的至少一個選擇晶體管，所述至少一個選擇晶體管具有與存儲器單元相同的結(jié)構(gòu)，并且與存儲器單元單片地形成在一起。

通過引用并入本文的下列專利文件描述了用于三維存儲器陣列的適當(dāng)配置，其中三維存儲器陣列配置為多個層級，在各個層級之間共享字線和/或位線：美國專利no.7,679,133、no.8,553,466、no.8,654,587、no.8,559,235，以及美國專利公開no.2011/0233648。

進(jìn)一步參考圖2，地址解碼器1120通過選擇線(ssl，gsl)或字線wl連接至存儲器單元陣列1110。地址解碼器1120從電壓發(fā)生器1150接收字線電壓vwl，并且由控制邏輯1160控制。地址解碼器1120在編程操作或讀操作中選擇字線。將選擇讀電壓或讀電壓提供給所選擇的字線。

頁面緩沖器電路1130通過位線bl連接至存儲器單元陣列110。頁面緩沖器電路1130可包括多個頁面緩沖器(未示出)。一條位線連接至一個頁面緩沖器，但是兩條或更多條位線也可連接至一個頁面緩沖器。頁面緩沖器電路1130可臨時存儲將被編程在被選頁面中的數(shù)據(jù)或從被選頁面讀取的數(shù)據(jù)。

數(shù)據(jù)輸入/輸出電路1140通過數(shù)據(jù)線dl內(nèi)部地連接至頁面緩沖器電路1130，并且通過輸入/輸出線(i/o)外部地連接至存儲器控制器1200(參考圖1)。數(shù)據(jù)輸入/輸出電路1140在編程操作中從存儲器控制器1200接收編程數(shù)據(jù)，并在讀操作中向存儲器控制器1200提供讀取的數(shù)據(jù)。

電壓發(fā)生器1150從存儲器控制器1200接收電力(pwr)并且可產(chǎn)生用于讀數(shù)據(jù)或?qū)憯?shù)據(jù)的字線電壓vwl。字線電壓vwl提供給地址解碼器1120。電壓發(fā)生器1150可產(chǎn)生高于電源電壓vcc的高電壓hv。該高電壓可在編程操作中用作編程電壓vpgm，可在讀操作中用作讀電壓vread，并且可在擦除操作中用作擦除電壓verase。電壓發(fā)生器1150包括選擇讀電壓(vrd)發(fā)生電路1151、未選擇讀電壓(vread)發(fā)生電路1152和選擇線電壓(vsl)發(fā)生電路1153。

控制邏輯1160可利用由存儲器控制器1200提供的命令cmd、地址addr和控制信號ctrl來控制非易失性存儲器1100的編程操作、讀操作和擦除操作。例如，在讀操作中，控制邏輯1160可控制地址解碼器1120，使得vrd發(fā)生電路1151將選擇讀電壓vrd提供至選擇的字線，vread發(fā)生電路1152將未選擇讀電壓vread提供至未選擇的字線，vsl發(fā)生電路1153將選擇線電壓vsl提供至選擇線，并且可通過控制頁面緩沖器電路1130和數(shù)據(jù)輸入/輸出電路1140來從選擇頁面讀取數(shù)據(jù)。

圖3是示出了圖2所示的存儲器塊blk1的三維結(jié)構(gòu)的透視圖。參考圖3，在垂直于襯底sub的方向上形成存儲器塊blk1。在襯底sub中形成n+摻雜區(qū)。

多個柵電極層和絕緣層可交替設(shè)置在襯底sub上?？稍跂烹姌O層和絕緣層之間形成信息存儲層。

可通過在豎直方向上對柵電極層和絕緣層進(jìn)行圖案化來形成v字形的柱。柱可穿過柵電極層和絕緣層以連接到襯底sub。柱的內(nèi)部具有填充電介質(zhì)圖案，并且可構(gòu)造為諸如氧化硅之類的絕緣材料。柱外部具有豎直有源圖案，并且可構(gòu)造為溝道半導(dǎo)體。

存儲器塊blk1的柵電極層可連接至接地選擇線gsl、多條字線wl1至wl8、串選擇線ssl。存儲器塊blk1的柱可連接至多條位線bl1至bl3。在圖3中，存儲器塊blk1示出為具有兩條選擇線gsl和ssl、八條字線wl1至wl8和三條位線bl1至bl3，但實際上，選擇線、字線和位線的數(shù)量不僅限于此。

圖4是圖3所示的存儲器塊blk1的等效電路。參考圖4，單元串cs11至cs33連接在位線bl1至bl3和公共源極線csl之間。每個單元串(例如，cs11)包括接地選擇晶體管gst、多個存儲器單元mc1至mc8和串選擇晶體管sst。

串選擇晶體管sst連接至串選擇線ssl。串選擇線ssl分為第一串選擇線ssl1至第三串選擇線ssl3。接地?fù)襁x晶體管gst連接至接地選擇線gsl。在圖4中，接地選擇線gsl分為gsl1、gsl2和gsl3，但接地選擇線gsl之間也可彼此連接。串選擇晶體管sst連接至位線bl，并且接地選擇晶體管gst連接至公共源極線csl。

多個存儲器單元mc1至mc8分別連接至相應(yīng)的字線wl1至wl8。連接至一條字線并被同時編程的一組存儲器單元稱為頁面。存儲器塊blk1包括多個頁面。多個頁面可連接至一條字線。參考圖4，位于距離公共源極線cls相同高度的字線(例如，wl4)共同地連接至三個頁面。

每個存儲器單元可存儲1位數(shù)據(jù)或者存儲2位或更多位數(shù)據(jù)。能夠在一個存儲器單元中存儲1位數(shù)據(jù)的存儲器單元稱作單級單元(slc)或是單位單元。能夠存儲多位(例如，2位或更多位)數(shù)據(jù)的存儲器單元稱作多級單元(mlc)或是多位單元。在2位mlc的情況下，兩頁數(shù)據(jù)存儲在一個物理頁面中。因此，六頁數(shù)據(jù)可存儲在連接至第四字線wl4的存儲器單元中。

圖5a至圖5c是示出了當(dāng)圖4所示的存儲器單元為單級單元(slc)時的閾值電壓分布的示圖。在圖5a、圖5b和圖5c中，橫軸表示存儲器單元的閾值電壓vth，縱軸表示存儲器單元的數(shù)量。單級單元(slc)具有取決于閾值電壓的擦除狀態(tài)e或編程狀態(tài)p。

存儲器單元的缺陷不僅會在制造過程中出現(xiàn)，也會在產(chǎn)品使用過程中出現(xiàn)。在制造過程中出現(xiàn)的缺陷稱作初始缺陷，在產(chǎn)品使用過程中出現(xiàn)的缺陷稱作進(jìn)行性缺陷。存儲器單元的閾值電壓分布會由于進(jìn)行性缺陷而改變。

在圖5a、圖5b和圖5c中，實線表示閾值電壓分布的初始狀態(tài)，虛線表示由于進(jìn)行性缺陷而造成的閾值電壓分布的改變。在初始狀態(tài)下，擦除狀態(tài)e和編程狀態(tài)p確保了足夠的讀裕量。然而，當(dāng)發(fā)生進(jìn)行性缺陷時，相鄰的編程狀態(tài)可能不能確保足夠的讀裕量。

例如，當(dāng)閃速存儲器中的工作溫度升高時，發(fā)生俘獲電荷的丟失，從而會在編程狀態(tài)的閾值電壓減小的方向上發(fā)生分布變化(參考圖5a)。

當(dāng)閃速存儲器中的讀操作數(shù)量增多時，擦除狀態(tài)中的單元會由于讀干擾而發(fā)生電荷俘獲，從而擦除分布會在閾值電壓增大的方向上變化(參考圖5b)。在閃速存儲器中，由于寫操作數(shù)量的增加，會在隧道氧化物中發(fā)生劣化。在這種情況下，會在擦除狀態(tài)的閾值電壓升高的方向上發(fā)生分布變化(參考圖5b)。

圖5c示出了具有編程狀態(tài)p和擦除狀態(tài)e的存儲器單元出現(xiàn)進(jìn)行性缺陷的例子。重復(fù)地寫入和擦除數(shù)據(jù)時、重復(fù)地讀取數(shù)據(jù)時或者在數(shù)據(jù)寫入后經(jīng)過大量時間時，會出現(xiàn)這種進(jìn)行性缺陷。

圖6a至圖6c是示出了當(dāng)圖4所示的存儲器單元為多級單元(mlc)時的閾值電壓分布的示圖。多級單元(mlc)可包括取決于閾值電壓的四種狀態(tài)(e0、p1、p2、p3)。

在圖6a、圖6b和圖6c中，實線表示初始狀態(tài)的閾值電壓分布，虛線表示發(fā)生進(jìn)行性缺陷時的閾值電壓分布。在初始狀態(tài)中，臨近的狀態(tài)可確保足夠的讀裕量。然而，如果發(fā)生進(jìn)行性缺陷，則相鄰的狀態(tài)會無法確保足夠的讀裕量從而相互交疊。

圖6a示出了在存儲器單元的閾值電壓增長的方向上發(fā)生進(jìn)行性缺陷的例子。圖6b示出了在存儲器單元的閾值電壓減少的方向上發(fā)生進(jìn)行性缺陷的例子。圖6c示出了存儲器單元的閾值電壓分布在兩個方向上變寬的方向上發(fā)生進(jìn)行性缺陷的例子。在重復(fù)寫入和擦除數(shù)據(jù)時、在重復(fù)讀取數(shù)據(jù)時或是在寫入數(shù)據(jù)后經(jīng)過大量時間時會發(fā)生這種進(jìn)行性缺陷。

由于寫操作的重復(fù)導(dǎo)致gst劣化和過渡層變形，分布退化會發(fā)生在阻性存儲器pram和reram之中。由于諸如溫度的外部因素，分布退化會發(fā)生在阻性存儲器中。在存儲器單元的分布改變的情況下，根據(jù)本發(fā)明構(gòu)思的示例實施例的數(shù)據(jù)存儲器裝置1000提供了一種搜索優(yōu)化讀電壓電平的方法。根據(jù)本發(fā)明構(gòu)思的示例實施例，縮短了搜索優(yōu)化讀電壓電平的時間，從而提高了數(shù)據(jù)存儲器裝置1000的讀性能。

圖7是示出了圖1所示的數(shù)據(jù)存儲器裝置執(zhí)行讀電壓搜索操作的過程的框圖。參考圖7，數(shù)據(jù)存儲器裝置1000包括非易失性存儲器1100和存儲器控制器1200。存儲器控制器1200包括控制單元1230、ecc電路1250和讀電壓搜索單元1260。

控制單元1230向非易失性存儲器1100提供讀命令。存儲器控制器1200將地址addr與讀命令一起提供。地址addr用于選擇在其中讀數(shù)據(jù)的頁面。

非易失性存儲器1100響應(yīng)于讀命令執(zhí)行讀操作。圖7簡要示出了在非易失性存儲器1100內(nèi)部執(zhí)行的讀操作的順序。

對選擇的頁面執(zhí)行讀操作(s110)。將選擇讀電壓vrd提供至選擇的字線，將未選擇讀電壓vread提供至未選擇的字線。非易失性存儲器1100向存儲器控制器1200提供讀取的數(shù)據(jù)(s120)。

ecc電路1250對從非易失性存儲器1100提供的讀取的數(shù)據(jù)執(zhí)行錯誤校正操作。ecc電路1250以代碼字為單位進(jìn)行錯誤校正操作。ecc電路1250有最大數(shù)量的錯誤校正位。例如，ecc電路1250可對一個代碼字校正最多到閾值(例如，34位錯誤)。當(dāng)發(fā)生閾值或多于閾值(例如，35位或更多位)的錯誤時，ecc電路1250無法校正頁面的錯誤。ecc電路1250向讀電壓搜索單元1260提供ecc信息。

讀電壓搜索單元1260基于從ecc電路1250接收的ecc信息執(zhí)行讀電壓搜索操作。讀電壓搜索單元1260向非易失性存儲器1100提供讀電壓搜索信息。非易失性存儲器1100接收讀電壓搜索信息以執(zhí)行讀操作(s130)。

圖8是用于解釋圖7的讀電壓搜索單元的操作的表。假設(shè)圖7的非易失性存儲器1100為閃速存儲器，并且該閃速存儲器包括八條字線wl1至wl8。如圖8所示，每條字線(或頁面)包含八個代碼字。還假設(shè)ecc電路1250可對一個代碼字校正最多到34位。

參考圖8，該表示出了每個代碼字cw的錯誤位數(shù)量。例如，第四字線(wl4)的第三代碼字(cw3)和第五代碼字(cw5)有不可校正的錯誤。即，第四字線(wl4)的第三代碼字(cw3)和第五代碼字(cw5)有35位或更多的錯誤位數(shù)量。第三代碼字cw3有38位的錯誤位數(shù)量并且第五代碼字cw5有35位的錯誤位數(shù)量。

第六字線wl6的第四代碼字(cw4)和第七代碼字(cw7)有不可校正的錯誤。第四代碼字cw4中發(fā)生43位錯誤，第七代碼字cw7中發(fā)生36位錯誤。在圖8的表中，閃速存儲器在四條字線(wl1、wl2、wl4和wl6)中有不可校正的錯誤。

由于諸如單元變化和功率噪音等多種因素，閃速存儲器根據(jù)字線或代碼字可具有彼此不同的錯誤位數(shù)量。在閃速存儲器中，雖然字線中出現(xiàn)不可校正的錯誤，但錯誤不會出現(xiàn)在字線的所有代碼字中。不可校正的錯誤可部分地出現(xiàn)。

圖9是示出了圖8所示的第四字線的ecc操作結(jié)果的概念圖。參考圖9，第四字線wl4的頁面包括8個代碼字cw1至cw8。例如，如果一個頁面是16kb，則一個代碼字可以是2kb。如果執(zhí)行ecc操作，則第三代碼字(cw3)和第五代碼字(cw5)會由于不可校正的錯誤而處理為“失敗”。如果執(zhí)行ecc操作，則剩余代碼字(cw1、cw2、cw4、cw6、cw7和cw8)會由于可校正的錯誤而處理為“通過”。

可以通過ecc操作來校正可校正的代碼字的錯誤位，并且在校正過程中可得知錯誤位0和錯誤位1的數(shù)量。例如，如果第一代碼字cw1的錯誤位的數(shù)量為19，則將錯誤位1校正為錯誤位0的錯誤位1的數(shù)量，以及將錯誤位0校正為錯誤位1的錯誤位0的數(shù)量是可知的?？衫脭?shù)學(xué)公式1計算第四字線wl4的頁面中出現(xiàn)的通過代碼字的錯誤位的數(shù)量。

[數(shù)學(xué)公式1]

fb1′＝∑fbofpasscw(passcw＝1，2，4，6，7，8)

fb0′＝∑fbofpasscw(passcw＝1，2，4，6，7，8)

這里，fb1’表示通過代碼字的錯誤位1的數(shù)量，fb0’表示通過代碼字的錯誤位0的數(shù)量。fb1’和fb0’是實際計算的錯誤位數(shù)量。

可利用數(shù)學(xué)公式2來預(yù)測在第四字線wl4的頁面中發(fā)生的所有代碼字的錯誤位數(shù)量。

[數(shù)學(xué)公式2]

fb1：(fb1+fb0)＝fb1′：(fb1′+fb0′)

fb0：(fb1+fb0)＝fb0′：(fb1′+fb0′)

這里，fb1表示所有代碼字的錯誤位1的數(shù)量，fb0表示所有代碼字的錯誤位0的數(shù)量。fb1和fb0是預(yù)測的錯誤位數(shù)量。fb1+fb0是第四字線wl4的頁面中發(fā)生的錯誤位總數(shù)量?？蓞⒖紙D8計算錯誤位總數(shù)量(fba)。例如，第四字線wl4的頁面中發(fā)生的錯誤位總數(shù)量為19+18+38+…+20＝201?？赏ㄟ^以下數(shù)學(xué)公式3來表示數(shù)學(xué)公式2。

[數(shù)學(xué)公式3]

fb1＝fb1′×[(fb1+fb0)/(fb1′+fb0′)]＝fb1′×fba/(fb1′+fb0′)

fb0＝fb0′×[(fb1+fb0)/(fb1′+fb0′)]＝fb0′×fba/(fb1′+fb0′)

可利用數(shù)學(xué)公式3來預(yù)測優(yōu)化讀電壓電平。即，可預(yù)測讀電壓的移動方向和移動水平?？赏ㄟ^比較fb1的大小和fb0的大小來預(yù)測讀電壓的移動方向?？赏ㄟ^數(shù)學(xué)公式4所示的fb1和fb0的函數(shù)來預(yù)測讀電壓的移動水平。

[數(shù)學(xué)公式4]

δvrd＝f(fb0，fb1)

圖10是用于解釋讀電壓的移動方向和讀電壓的移動水平的示圖。參考圖10，存儲器單元具有取決于閾值電壓vth的擦除狀態(tài)e和編程狀態(tài)p。假設(shè)在初始狀態(tài)中提供給選擇字線的讀電壓為vrd。如上述所示，由于單元劣化，存儲器單元的擦除狀態(tài)e和編程狀態(tài)p會相互交疊。在這種情況下，如果使用vrd執(zhí)行讀操作，則會出現(xiàn)錯誤位數(shù)量fb0和錯誤位數(shù)量fb1。

在圖10中，讀電壓可在減少錯誤位總數(shù)量的方向上移動。可通過fb0和fb1的函數(shù)預(yù)測讀電壓的優(yōu)化移動水平(δvrd))。數(shù)據(jù)存儲器裝置1000可預(yù)測優(yōu)化讀電壓電平。

圖11和圖12是示出了圖1所示的數(shù)據(jù)存儲器裝置的讀性能的時序圖。圖11示出了根據(jù)傳統(tǒng)技術(shù)的讀操作過程，圖12示出了根據(jù)本發(fā)明構(gòu)思的示例實施例的讀操作過程。

參考圖11和圖12，對閃速存儲器1100順序執(zhí)行第一正常讀操作和第二正常讀操作(參考圖7，s110)。閃速存儲器1100根據(jù)第一讀操作執(zhí)行數(shù)據(jù)輸出操作(數(shù)據(jù)輸出1)(參考圖7，s120)。存儲器控制器1200執(zhí)行ecc操作。

參考圖11，如果發(fā)生不可校正的錯誤，則根據(jù)傳統(tǒng)技術(shù)的數(shù)據(jù)存儲器裝置在執(zhí)行讀偏移后會執(zhí)行兩次谷搜索操作。谷搜索操作是用于搜索優(yōu)化讀電壓電平的操作。基于圖10的閾值電壓分布的讀電壓電平，第一谷搜索在左側(cè)執(zhí)行，第二谷搜索在右側(cè)執(zhí)行。

根據(jù)傳統(tǒng)技術(shù)的讀操作除第一正常讀操作之外至少還要另外執(zhí)行兩次讀操作。對作為讀操作的結(jié)果產(chǎn)生的兩個區(qū)域的存儲器單元的數(shù)量進(jìn)行計數(shù)。根據(jù)傳統(tǒng)技術(shù)，在執(zhí)行了對存儲器單元的數(shù)量進(jìn)行計數(shù)的操作和至少三次讀操作之后，預(yù)測讀電壓并執(zhí)行第一正常讀操作。

參考圖12，如果發(fā)生不可校正的錯誤，則根據(jù)本發(fā)明構(gòu)思的示例實施例的數(shù)據(jù)存儲器裝置1000執(zhí)行讀電壓搜索操作。讀電壓搜索單元1260(參考圖7)從ecc電路1250(參考圖7)接收ecc信息，并根據(jù)如圖8至圖10中描述的方法來計算讀電壓的移動方向和移動水平。數(shù)據(jù)存儲器裝置1000最終基于讀電壓搜索信息來執(zhí)行第一正常讀操作。

數(shù)據(jù)存儲器裝置1000可減少兩次谷搜索操作和區(qū)域計數(shù)操作。根據(jù)本發(fā)明構(gòu)思的示例實施例，可通過在沒有谷搜索操作的情況下預(yù)測優(yōu)化讀電壓電平來提高讀操作的性能。

圖13是用于解釋當(dāng)圖1所示的非易失性存儲器為多級單元時，預(yù)測讀電壓的移動方向和讀電壓的移動水平的方法的示圖。參考圖13，存儲器單元可包括取決于閾值電壓vth的擦除狀態(tài)e0和三個編程狀態(tài)(p1、p2、p3)。

假設(shè)提供給選擇字線的讀電壓在初始狀態(tài)中為vrd1、vrd2和vrd3。在這里，vrd1是用于在e0和p1之間進(jìn)行區(qū)分的讀電壓電平。雖未示出，但vrd2是用于在p1和p2之間進(jìn)行區(qū)分的讀電壓電平。vrd3是用于在p2和p3之間進(jìn)行區(qū)分的讀電壓電平。存儲器單元的相鄰狀態(tài)會由于單元劣化而相互交疊。這種情況下，如果使用vrd1、vrd2和vrd3執(zhí)行讀操作，則會出現(xiàn)錯誤位數(shù)量fb0和錯誤位數(shù)量fb1。

在圖13中，fb0_vrd1是基于vrd1所產(chǎn)生的錯誤位0的數(shù)量，fb1_vrd1是基于vrd1所產(chǎn)生的錯誤位1的數(shù)量。fb0_vrd3是基于vrd3所產(chǎn)生的錯誤位0的數(shù)量，fb1_vrd3是基于vrd3所產(chǎn)生的錯誤位1的數(shù)量。

在編程操作中，根據(jù)本發(fā)明構(gòu)思的示例實施例的數(shù)據(jù)存儲器裝置1000存儲了每個狀態(tài)(e0、p1、p2和p3)的單元的數(shù)量。數(shù)據(jù)存儲器裝置1000可利用單元的數(shù)量和ecc信息來預(yù)測讀電壓的移動方向和移動水平。假設(shè)在編程操作中存儲的每個狀態(tài)下的原始存儲器單元的數(shù)量分別為ne0、np1、np2和np3。假設(shè)基于vrd1讀取的擦除狀態(tài)e0的存儲器單元的數(shù)量為ne0_vrd1。

參考以下數(shù)學(xué)公式5，原始存儲器單元的數(shù)量(ne0)與基于vrd1讀取的擦除狀態(tài)的存儲器單元的數(shù)量(ne0_vrd1)之間的差，與基于vrd1讀取的錯誤位0的數(shù)量(fb0_vrd1)與錯誤位1的數(shù)量(fb1_vrd1)之間的差是相同的。

[數(shù)學(xué)公式5]

ne0_vrd1＝ne0+fb0_vrd1-fb1_vrd1

fb1_vrd1-fb0_vrd1＝ne0-ne0_vrd1

δvrd1＝f(ne0-ne0_vrd1)

如果將數(shù)學(xué)公式5與錯誤位1和錯誤位0的所有數(shù)量之差相結(jié)合，則可以計算vrd3中的錯誤位0與錯誤位1之間的差。數(shù)學(xué)公式6示出了計算vrd3的方法。

[數(shù)學(xué)公式6]

fb1-fb0＝fb1_vrd3+(fb1_vrd1-fb0vrd1)-fb0_vrd3

fb1_vrd3-fb0_vrd3＝fb1-fb0-(ne0-ne0_vrd1)

δvrd3＝f[(fb1-fb0)-(ne0-ne0_vrd1)]

數(shù)據(jù)存儲器裝置1000可利用數(shù)學(xué)公式5和數(shù)學(xué)公式6來計算讀電壓(vrd1、vrd3)的移動方向和移動水平?？衫蒙鲜鰣D10的方法來計算p1狀態(tài)和p2狀態(tài)的讀電壓vrd2的移動方向和移動水平。

圖14是用于解釋預(yù)測讀電壓移動方向的方法的表。本發(fā)明構(gòu)思的示例實施例的數(shù)據(jù)存儲器裝置1000在不計算讀電壓的移動水平的情況下可方便地預(yù)測移動方向。參考圖14，由于分別在vrd1和vrd3中發(fā)生的錯誤位0的數(shù)量和錯誤位1的數(shù)量之差是已知的，所以利用+信息和-信息知道當(dāng)前讀電壓中的優(yōu)化讀電壓的方向。

例如，在期望的(和/或可替換地，預(yù)定的)表格(pdt)中，第一情況示出了δvrd1和δvrd3兩者在(+)方向上移動。第二情況示出了δvrd1在(+)方向上移動而δvrd3在(-)方向上移動。第三情況示出了δvrd1在(-)方向上移動而δvrd3在(+)方向上移動。第四情況示出了δvrd1和δvrd3兩者在(-)方向上移動。在這里，(+)方向表示優(yōu)化讀電壓向圖13中的右方移動，(-)方向表示優(yōu)化讀電壓向圖13中的左方移動。如圖14所示，本發(fā)明構(gòu)思可通過在期望的(和/或可替換地，預(yù)定的)讀水平表集合中選擇優(yōu)化移動方向集合來減少情況的數(shù)量。

根據(jù)本發(fā)明構(gòu)思的示例實施例的數(shù)據(jù)存儲器裝置可應(yīng)用于多種類型的產(chǎn)品。數(shù)據(jù)存儲器裝置不僅可用于諸如個人計算機(jī)、數(shù)碼相機(jī)、攝影機(jī)、蜂窩電話、mp3、psp、pda等電子器件，也可用于諸如存儲器卡、usb存儲器、固態(tài)盤等存儲裝置。

圖15是示出了根據(jù)本發(fā)明構(gòu)思的示例實施例的存儲器卡系統(tǒng)的框圖。如圖所示，存儲器卡系統(tǒng)3000可包括主機(jī)3100和存儲器卡3200。主機(jī)3100包括主機(jī)控制器3110、主機(jī)連接單元3120和dram(未示出)。

主機(jī)3100可在存儲器卡3200中寫入數(shù)據(jù)并可從存儲器卡3200讀取數(shù)據(jù)。主機(jī)控制器3110可經(jīng)由主機(jī)連接單元3120向存儲器卡3200發(fā)送命令(例如，讀命令)、從主機(jī)3100中的時鐘發(fā)生器(未顯示)產(chǎn)生的時鐘信號clk、以及數(shù)據(jù)。dram(未示出)可以是主機(jī)3100的主存儲器。

存儲器卡3200可包括卡連接單元3210、卡控制器3220和閃速存儲器3230?？刂破?220可響應(yīng)于經(jīng)由卡連接單元3210輸入的命令在閃速存儲器3230中存儲數(shù)據(jù)。數(shù)據(jù)可與卡控制器3220中生成的時鐘信號同步地存儲。閃速存儲器3230可存儲從主機(jī)3100傳輸?shù)臄?shù)據(jù)。例如，在主機(jī)3100為數(shù)碼相機(jī)的情況下，閃速存儲器3230可存儲圖像數(shù)據(jù)。

存儲器卡系統(tǒng)3000可以是，例如，mmc卡、sd卡、多用卡、微型sd卡、記憶棒、緊湊式sd卡、id卡、pcmcia卡、ssd卡、芯片卡、智能卡、usb卡等。卡控制器3220和閃速存儲器3230可包括本申請的圖1所描述的數(shù)據(jù)存儲器裝置1000。因此，減少了用于確定優(yōu)化讀電壓電平的時間，并且提高了存儲器卡系統(tǒng)3000中的根據(jù)示例實施例的數(shù)據(jù)存儲器裝置的讀性能。

圖16是示出了根據(jù)本發(fā)明構(gòu)思的示例實施例的固態(tài)盤(ssd)系統(tǒng)的框圖。如圖所示，ssd系統(tǒng)4000包括主機(jī)4100和ssd4200。

主機(jī)4100可在ssd4200中寫入數(shù)據(jù)或從ssd4200讀取數(shù)據(jù)。主機(jī)4100可向ssd4200傳送諸如命令、地址、控制信號等的信號sgl。

ssd4200可經(jīng)由主機(jī)接口4211與主機(jī)4100交換信號sgl，并且可經(jīng)由電力連接器4221向ssd4200提供電力。ssd4200包括多個非易失性存儲器4201至420n、ssd控制器4210和輔助電源4220。非易失性存儲器4201至420n不僅可使用閃速存儲器實現(xiàn)，也可使用pram、mram、reram等實現(xiàn)。

多個非易失性存儲器4201至420n可用作ssd4200的存儲介質(zhì)。多個非易失性存儲器4201至420n可經(jīng)由多條通道ch1至chn連接至ssd控制器4210。一條信號可連接至一個或多個非易失性存儲器。連接至一條通道的非易失性存儲器可連接至相同的數(shù)據(jù)總線。

非易失性存儲器可封裝為當(dāng)封裝件。例如，dram3500可使用以下各種封裝類型之一來封裝，諸如：封裝件層疊(pop)、球柵陣列(bga)、芯片尺寸封裝(csp)、塑料引線芯片載體(plcc)、塑料雙列直插式封裝(pdip)、華夫組件芯片、華夫形式芯片、板上芯片(cob)、陶瓷雙列直插式封裝(cerdip)、塑料公制四方扁平封裝(mqfp)、塑料四方扁平封裝(pqfp)、小外形集成電路(soic)、收縮型小外形封裝(ssop)、薄型小外形封裝(tsop)、薄型四方扁平封裝(tqfp)、系統(tǒng)級封裝(sip)、多芯片封裝(mcp)、晶片級制造封裝(wfp)和晶片級處理層疊封裝(wsp)。

ssd存儲器控制器4210可經(jīng)由主機(jī)接口4211與主機(jī)4100交換信號sgl。信號sgl可包括命令、地址、數(shù)據(jù)等。ssd控制器4210可配置為根據(jù)主機(jī)4100的命令向相應(yīng)的非易失性存儲器寫入數(shù)據(jù)或從相應(yīng)的非易失性存儲器讀取數(shù)據(jù)。ssd控制器4210可具有與圖16所示相同的配置。

輔助電源4220可經(jīng)由電力連接器4221連接至主機(jī)4100。輔助電源4220可通過來自主機(jī)4100的電力pwr充電。輔助電源4220可設(shè)置在ssd的4200內(nèi)部或外部。例如，輔助電源4220可設(shè)置在主板上以向ssd4200提供輔助電力。

可使用本申請的圖1中的數(shù)據(jù)存儲器裝置1000來實現(xiàn)ssd控制器4210和非易失性存儲器4201至420n。由于根據(jù)本發(fā)明構(gòu)思的示例實施例的ssd控制器4210包括vrd搜索單元1260，所以減少了用于確定優(yōu)化讀電壓電平的時間，并且提高了ssd系統(tǒng)4000中的根據(jù)示例實施例的數(shù)據(jù)存儲器裝置的讀性能。

圖17是圖16中的ssd控制器的框圖。如圖所示，ssd控制器4210包括nvm接口4211、主機(jī)接口4212、ecc電路4213、控制單元4214和sram4215。

nvm接口4211可將從主機(jī)4100的主存儲器傳送的數(shù)據(jù)分別分散到通道ch1至chn。nvm接口4211可經(jīng)由主機(jī)接口4212將從非易失性存儲器4201至420n讀取的數(shù)據(jù)傳送至主機(jī)4100。

主機(jī)接口4212可根據(jù)主機(jī)4100的協(xié)議提供與ssd4200的接口。主機(jī)接口4212可利用usb(通用串行總線)、scsi(小型計算機(jī)系統(tǒng)接口)、pci擴(kuò)展、ata、pata(并行pata)、sata(串行sata)、sas(串行連接scsi)等與主機(jī)4100通信。主機(jī)接口4212可執(zhí)行磁盤仿真功能，其使得主機(jī)4100將ssd4200識別為硬盤驅(qū)動器(hdd)。

ecc電路4213產(chǎn)生從非易失性存儲器4201至420n接收的數(shù)據(jù)的錯誤位，或產(chǎn)生用于校正錯誤位的ecc(錯誤校正碼)。ecc電路4213對提供給非易失性存儲器4201至420n的數(shù)據(jù)執(zhí)行錯誤校正編碼，以形成包含校驗位的數(shù)據(jù)。校驗位可存儲在非易失性存儲器4201至420n中。

控制單元4214可分析并處理從主機(jī)4100輸入的信號sgl?？刂茊卧?214可經(jīng)由主機(jī)接口4212控制主機(jī)4100或經(jīng)由nvm接口4211控制非易失性存儲器4201至420n?？刂茊卧?214可利用用于驅(qū)動ssd4200的固件來控制非易失性存儲器4201至420n。ecc電路4213的功能可集成到控制單元4214中。

sram4215可用作緩沖器存儲器，也可用于存儲有效管理非易失性存儲器4201至420n的軟件。sram4215可存儲從主機(jī)4100的主存儲器輸入的元數(shù)據(jù)或高速緩存數(shù)據(jù)。在突然掉電操作中，存儲在sram4215的元數(shù)據(jù)或高速緩存數(shù)據(jù)可利用輔助電源4220而存儲在非易失性存儲器4201至420n中。

圖18是應(yīng)用在電子設(shè)備中的根據(jù)本發(fā)明構(gòu)思的示例實施例的存儲器系統(tǒng)的框圖。電子設(shè)備5000可提供為下列之一：計算機(jī)、超級移動pc(umpc)、工作站、上網(wǎng)本、個人數(shù)字助理(pda)、便攜式計算機(jī)、平板電腦、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(pmp)、便攜式游戲設(shè)備、導(dǎo)航儀、黑盒子、數(shù)碼相機(jī)、數(shù)字多媒體廣播(dmb)播放器、三維電視、智能電視、數(shù)字音頻記錄儀、數(shù)字音頻播放器、數(shù)字圖像記錄儀、數(shù)字圖像播放器、數(shù)字視頻記錄儀、數(shù)字視頻播放器、在無線環(huán)境中能夠發(fā)送/接收信息的設(shè)備、構(gòu)成家庭網(wǎng)絡(luò)的各種電子設(shè)備之一、rfid設(shè)備或構(gòu)成計算系統(tǒng)的各種元件之一。

如圖18所示，電子設(shè)備5000包括存儲器系統(tǒng)5100、電源5200、輔助電源5250、中央處理單元(cpu)5300、dram5400和用戶接口5500。存儲器系統(tǒng)5100可包括閃速存儲器5110和存儲器控制器5120。存儲器系統(tǒng)5100可嵌入在電子設(shè)備5000中。

存儲器控制器5120可包括本申請的圖1所描述的讀電壓搜索單元1260。因此，減少了用于確定優(yōu)化讀電壓電平的時間，并且提高了電子設(shè)備5000中的根據(jù)示例實施例的數(shù)據(jù)存儲器裝置的讀性能。

已經(jīng)說明了本發(fā)明構(gòu)思的一些示例實施例，還需要注意的是，本領(lǐng)域技術(shù)人員容易認(rèn)識到，在不脫離在本發(fā)明構(gòu)思的精神和范圍的情況下，可進(jìn)行多種修改，由所附權(quán)利要求限定本發(fā)明構(gòu)思的精神和范圍。