專利名稱：半導體存儲器件的電流檢測電路的制作方法
技術領域：
本發(fā)明涉及一種半導體存儲器件，更具體地說，涉及靜態(tài)隨機存取存儲器的一種電流檢測電路。
圖1是一般靜態(tài)隨機存取存儲器的電壓檢測電路。這里在數(shù)據讀出操作的過程中，在區(qū)段數(shù)據線SDL和SDL之間出現(xiàn)對應于從單元10讀取的數(shù)據信息的電壓差，其范圍在大約50毫伏至200毫伏。區(qū)段數(shù)據線SDL與SDL之間的電壓差由電壓檢測放大器12檢測。
這時區(qū)段數(shù)據線SDL與SDL之間和主數(shù)據線MDL與MDL之間，它們各自的電壓差都顯著增加。為避免這種電壓差的影響，在以后的檢測操作中應采用應用地址轉換檢測器(ATD)的均衡脈沖發(fā)生器14使區(qū)段數(shù)據線SDL與SDL之間的電壓和主數(shù)據線MDL與MDL之間的電壓彼此均衡。區(qū)段數(shù)據SDL與SDL之間的電壓和主數(shù)據線MDL與MDL之間的電壓是這樣加以均衡的將來自均衡脈沖發(fā)生器14的均衡脈沖ψP分別加到MOS晶體管15的柵極和MOS晶體管16的柵極上，MOS晶體管15的溝道接在區(qū)段數(shù)據線SDL與SDL之間，MOS晶體管16的溝道接在主數(shù)據線MDL與MDL之間。在圖1的上述一般電壓檢測電路中，由于各數(shù)據線對是在每次檢測操作時進行均衡的，因而每次檢測操作要用地址轉換檢測器提供均衡脈沖。因此由于脈沖占一定范圍的時間，因而在時間上延遲了，從而降低了操作速度。
EvertSeevinck提出了解決上述問題、提高檢測速度的一種檢測電路，該電路公開在1991年第26卷第4期的IEEE(電氣與電子工程師協(xié)會)固態(tài)電路雜志上。
圖2示出了EvertSeevinck的電流檢測電路。
這里，圖2的電流檢測電路包括第一和第二PMOS(P溝道金氧半導體)21和22，它們的溝道接在電源電壓VDD與位線BL，BL之間，它們的柵極接地電壓;靜態(tài)RAM單元20;電流檢測放大器27，由第三至第六PMOS晶體23、24、25和26組成，這些晶體管規(guī)格相同，接在位線BL、BL與數(shù)據線DL、DL之間;第一和第二NMOS(N溝道金氧半導體)箝位晶體管29和30，它們的溝道接在各數(shù)據線DL和DL與地電壓之間，它們的柵極是二極管式速接;和電壓檢測放大器28，用以檢測數(shù)據線DL與DL之間的電壓差。第一和第二PMOS晶體管21和22是位線負荷裝置，可用柵極接供電電壓的兩個NMOS晶體管代替。電流檢測放大器27是通過將與第五和第六PMOS晶體管25和26相連接的節(jié)點Ysel連接到地電壓選擇的。通過這項操作，電流流經第一和第二PMOS晶體管21和22。這里假設在對單元20進行存取操作的過程中，存取電流Icell流經位線BL。這時，第三和第五PMOS晶體管23和25的各柵-源電壓彼此相等，都為電壓V1。這是因為兩個PMOS晶體管23和25的規(guī)格和溝道電流彼此完全相同且兩晶體管處于飽和狀態(tài)。基于同樣的原因，第四和第六PMOS晶體管24和26的各柵-源電壓彼此相等。由于節(jié)點Ysel接地電壓，因而位線BL上第一節(jié)點31的電壓和位線BL上第二節(jié)點32的電壓分別為V1+V2。就是說，無論元件20的數(shù)據狀態(tài)如何，無論數(shù)據是處于邏輯“高”或邏輯“低”態(tài)，位線BL和BL的電位都處于同一電平。如上所述，由于位線BL和BL的電位彼此相同M，因而流經作為位線負荷裝置的第一和第二PMOS晶體管21和22的位線負荷電流I也彼此相等。
由于單元20的存取電流Icell，單元20與電流檢測放大器27之間的位線BL、BL上分別流有電流I-Icell和I。這里假設位線電容引起的瞬時電流放電可以忽略不計，則流入電流檢測放大器27在元件20中節(jié)點“高”的右側位線BL中的電流比流入左側位線BL的多得多。這時流經電流檢測放大器27的左線BL和右線BL的電流分別為I-Icell和I，它們的差值等于存取電流Icell。第五和第六PMOS晶體管25和26的漏極電流分別傳送到數(shù)據數(shù)DL和DL。這里數(shù)據線DL和DL之間的電流差值等于存取電流Icell。
上述操作是在PMOS晶體管21、22用作負荷裝置，且假設電流檢測放大器27是理想的電流源的情況下進行的。但在實際操作中，由于位線BL和BL的電流I因PMOS晶體管21和22而得到補充，因而流經檢測放大器左線和右線的電流差值比存取電流Icell小。利用第一和第二NMOS箝位晶體管29和30將傳送到數(shù)據線DL和DL的電流轉換成電壓，加到電壓檢測放大器28的輸入端。
從以上的說明可以知道，位線BL和BL的電壓依靠具有觸發(fā)器結構的電流檢測放大器27維持在同一電平，因而無需在從元件20讀出數(shù)據時均衡位線BL和BL。
然而，圖2所示的這一種檢測電路用NMOS箝位晶體管29、30將電流轉換成電壓，因而當電流的變化設定為I時，電壓的變化為R＊I]]>+a(其中R是比例常數(shù))。因此，不能將50毫伏左右的大電壓差加到電壓檢測放大器28上，從而使檢測電路不適宜在實際的芯片設計和產品生產。此外，在圖2所示的檢測電路中，電流轉換成電壓之后，電壓的放大需要花很多時間。
因此，本發(fā)明的目的是提供一種能快速將電流轉換成電壓的電流/電壓轉換器。
本發(fā)明的另一個目的是提供一種裝有能快速將電流轉換成電壓的電流/電壓轉換器的電流檢測電路。
為實現(xiàn)本發(fā)明的上述目的，這里提供了半導體存儲器件的一種電流檢測電路，該電路有一個電流檢測放大器與一個存儲單元相連接，還有一對數(shù)據線與所述電流檢測放大器的輸出級相連接，所述電流檢測電路有一個由下列各部分組成的電流/電壓轉換器負荷裝置，在供電電壓源與預定輸出節(jié)點之間形成，由預定的組件選擇信號控制;激勵裝置，在所述數(shù)據線對與所述輸出節(jié)點之間形成，用以將所述數(shù)據線對上載送的電流差值轉換成電壓;和抽出(pull-down)裝置，與所述數(shù)據線對相連接。
參照附圖詳細說明本發(fā)明的一個最佳實施例可以更清楚地了解本發(fā)明的上述目的和其它優(yōu)點。附圖中圖1示出了傳統(tǒng)技術的電壓檢測電路;
圖2示出了傳統(tǒng)技術的電流檢測電路;
圖3示出了本發(fā)明的電流檢測電路;
圖4是采用本發(fā)明的電流檢測電路的方框圖。
圖3示出了本發(fā)明的電流檢測電路，該電路包括存儲40，連接在兩位線之間;列選擇晶體管41a和41b，用以選擇存儲單元40;電流檢測放大器46，用以將所選擇位線的電流傳送到主數(shù)據MDL和MDL;和電流/電壓轉換器56，用以將主數(shù)據線MDL與MDL之間的電流轉換成電壓。電流/電壓轉換器56包括NMOS晶體管50，51，作為在內電壓源與輸出節(jié)點SAC，SAC之間形成的負荷元件，且由組件選擇信號MSi控制;NMOS晶體管52、53，作為在主數(shù)據線MDL和MDL與輸出節(jié)點之間形成的激勵元件，用以對主數(shù)據線MDL和MDL之間的電流進行電壓放大;和NMOS晶體管54，55，作為抽出元件(pull-down elemants)分別與MDL和MDL相連接。電流/電壓轉換器56完全只由NMOS晶體管構成，因而對過程發(fā)生的變化是穩(wěn)定的。
下面說明圖3中本發(fā)明電流檢測電路的工作特性。在對元件40存取的過程中，一對位線上出現(xiàn)了對應于從單元40讀取的數(shù)據信息的電流差。該電流差經電流檢測放大器46傳送到主數(shù)據線MDL和MDL上。電流檢測放大器46的工作過程與參照圖2所述的一樣。組件選擇信號MSi處于邏輯“低”態(tài)時，NMOS箝位晶體管54和55將主數(shù)據線MDL與MDL之間的電流差轉換成電壓差;組件選擇信號MSi處于邏輯“高”態(tài)時，交叉耦合NMOS晶體管52和53消除主數(shù)據線MDL與MDL之間的電壓差。因此，主數(shù)據線MDL與MDL之間的電流差經放大由電流/電壓轉換器56作為輸出節(jié)點SAC與SAC之間的電壓差輸出。此外，上述電流/電壓轉換器56具有獨特的均衡主數(shù)據線MDL和MDL的電壓的功能，因而主數(shù)據線MDL和MDL之間不需要均衡電路。若主數(shù)據線MDL與MDL之間的電流差超出預定電平，NMOS晶體管49抑制鎖存操作。通過上述操作，電流/電壓轉換器56的輸出電壓SAC和SAC在溫度為100℃、供電電壓為4.2伏的情況下其差值約為100毫伏。負荷晶體管50和51的負荷小時，主數(shù)據線MDL和MDL的反向電流可以恢復該微不足道的電壓差值。由于這種可復原的性能，因而即使有雜波加到與一般鎖存式檢測放大器不同的讀出電路也會使電流/電壓轉換器即刻恢復到原狀態(tài)。雖然電流/電壓轉換器56具鎖存結構，但由于抽出晶體管49的作用，它卻不能完全起鎖存作用。此外，由于主數(shù)據線MDL與MDL沒有電壓差，因而也不出現(xiàn)主數(shù)據線MDL和MDL的負荷引起的速率延遲。
此外，由于無論電流/電壓轉換器的輸出電壓如何，主數(shù)據線MDL和MDL的電壓都始終保持一定值，因而可以連續(xù)進行電流檢測。另一方面，可以加設能均衡電流/電壓轉換器56的輸出電壓SAC和SAC的電路來提高檢測速率。
圖4是應用本發(fā)明的一個方框圖，圖中本發(fā)明的電流/電壓轉換器70與普通的電流輸送器60及電壓檢測放大器80相連接。如圖4中所示，電流/電壓轉換器70和電壓檢測放大器80在芯片內安置在最靠近脈沖發(fā)生器處100，因而確保具有足夠快的速率。
如上所述，本發(fā)明是通過在電流檢測電路中加設能快速將電流轉換成電壓的電流/電壓轉換器而實現(xiàn)的，該電流/電壓轉換器有若干NMOS晶體管，各晶體管的溝道分別接在一對數(shù)據線的各數(shù)據線與輸出節(jié)點之間，且各柵極交叉連接。
盡管本發(fā)明已就其特定的實施例加以展示和介紹，但熟悉本技術領域的人們都知道，在不脫離本說明書所附權利要求書中所述的本發(fā)明的精神實質和范圍的前提下是可以對上述實施例在形式和細節(jié)方面進行種種修改的。
權利要求
1.一種半導體存儲器件的電流檢測電路，該電路有一個與一個存儲單元相連接的電流檢測放大器，還有一對與所述電流檢測放大器的輸出級相連接的數(shù)據線，所述電流檢測電路有一個由下列各部分組成的電流/電壓轉換器負荷裝置，形成在供電電壓源與預定輸出節(jié)點之間，由預定的組件選擇信號控制；驅動裝置，形成在所述數(shù)據線對與所述輸出節(jié)點之間，用以將在所述數(shù)據線對上載送的電流差值轉換成電壓值；和抽出裝置，與所述數(shù)據線對相連接。
2.如權利要求1所述的電流檢測電路，其特征在于，所述電流/電壓轉換器還包括一個加速晶體管，其溝道接所述供電電壓源;因而來自所述加速晶體管的電源電壓加到所述電流/電壓轉換器上。
3.如權利要求2所述的電流檢測電路，其特征在于，所述負荷裝置由第一和第二負荷晶體管組成，該兩晶體管的溝道與所述加速晶體管并聯(lián)耦合，晶體管的柵極共同連接到所述組件選擇信號。
4.如權利要求2所述的電流檢測電路，其特征在于，所述激勵裝置由兩個分別接在第一和第二負載晶體管與所述一對數(shù)據線之間且彼此相互鎖定的第一和第二激勵晶體管組成。
5.如權利要求4所述的電流檢測電路，其特征在于，所述抽出裝置由第一和第二抽出晶體管組成，兩抽出晶體管的柵極分別接所述供電電壓，晶體管的各溝道接在所述數(shù)據線對與地電壓之間。
6.如權利要求5所述的電流檢測電路，其特征在于，所述加速晶體管、所述第一和第二負荷晶體管、所述第一和第二激勵晶體管和第一和第二抽出晶體管分別由NMOS晶體管構成。
7.一種半導體存儲器件具有一個存儲單元、一對與所述存儲單元連接的位線和一個用以對數(shù)據進行電壓放大的電壓檢測放大器，所述半導體存儲器件還包括一個電流檢測放大器，安置在所述位線對上，用以檢測和輸出傳送在所述位線上的電流;一對數(shù)據線，與所述電流檢測放大器的輸出級相連接;和一個電流/電壓轉換器，連接在所述數(shù)據線對與所述電壓檢測放大器之間，用以對傳送在所述數(shù)據線上的所述電流進行電壓放大。
全文摘要
半導體存儲器件中靜態(tài)隨機存取存儲器的一種電流檢測電路，該電路有一個由NMOS晶體管構成電流/電壓轉換器，NMOS晶體管的溝道分別連接在數(shù)據線對的各數(shù)據線與電壓檢測放大器輸入節(jié)點之間，晶體管的各柵極交叉耦合，因而可以將電流快速轉換成電壓，從而能快速檢測存儲在存儲單元中的數(shù)據。
文檔編號G11C11/409GK1085004SQ9310968
公開日1994年4月6日 申請日期1993年8月6日 優(yōu)先權日1992年8月8日
發(fā)明者丁哲珉, 徐英豪, 崔鎮(zhèn)榮, 林亨圭 申請人:三星電子株式會社