本申請涉及半導體技術領域，更具體地說，涉及一種半導體器件及其制備方法。

背景技術：

近年來隨著對阻變式存儲器(rram)器件研究的不斷深入，很多鈣鈦礦結構的阻變材料被發(fā)現。鈣鈦礦材料是指一類陶瓷氧化物材料，其分子通式為abo3，這些材料都有著穩(wěn)定的電阻開關特性。srtio3作為一種經典的鈣鈦礦結構材料，因為它具有可調諧的高介電常數、較低的介電損耗、良好的熱穩(wěn)定性等優(yōu)良性能廣泛應用于消磁、微波、超導、傳感、催化等各個方面。

認識到srtio3本身具有如此豐富的性能，科研學者們開展了大量的工作對srtio3各項屬性進行了深入研究，介電、熱導性能始終是各種研究的重點，但是自從在鈦酸鍶基材料發(fā)現反常電學性質之后，材料的阻變特性成為了研究的新熱點，出現了很多關于電阻開關的文章，人們相繼在la:srtio3、nb:srtio3、cr:srtio3、srtio3單晶等多種鈦酸鍶基材料中發(fā)現了電阻開關現象。

雖然對于鈦酸鍶基材料的性能研究較為廣泛，但缺少鈦酸鍶基材料在半導體器件中的應用。

技術實現要素：

為解決上述技術問題，本發(fā)明提供了一種半導體器件及其制備方法，以實現將鈦酸鍶基材料應用于半導體器件，并發(fā)掘鈦酸鍶基材料在半導體器件發(fā)揮的獨特作用的目的。

為實現上述技術目的，本發(fā)明實施例提供了如下技術方案：

一種半導體器件，包括：

襯底；

位于所述襯底表面的底電極；

位于所述底電極背離所述襯底一側表面的三元氧化物薄膜，所述三元氧化物薄膜的化學通式為ao(abo3)n；

位于所述三元氧化物薄膜背離所述底電極一側表面的頂電極。

可選的，所述三元氧化物薄膜為rp結構的(sro(srtio3)10)薄膜。

可選的，所述底電極為lanio3電極或srruo3電極或fto電極或ito電極或pt電極。

可選的，所述頂電極為au電極或pt電極或al電極或w電極或ito電極。

一種半導體器件的制備方法，包括：

制備三元氧化物溶膠，所述三元氧化物薄膜的化學通式為ao(abo3)n；

在襯底表面制備底電極；

利用所述三元氧化物溶膠在所述底電極背離所述襯底一側表面制備三元氧化物薄膜；

在所述三元氧化物薄膜背離所述底電極一側表面制備頂電極。

可選的，當所述三元氧化物溶膠為(sro(srtio3)10)溶膠時，所述制備三元氧化物溶膠包括：

向sr(ac)2溶液中滴入預設體積乙酰丙酮作為穩(wěn)定劑；

將ti(oc4h9)4溶液滴入加入穩(wěn)定劑的sr(ac)2溶液中，在滴入ti(oc4h9)4溶液的過程中不斷攪拌直至獲得穩(wěn)定澄清的sro(srtio3)10溶膠；

向所述穩(wěn)定澄清的sro(srtio3)10溶膠中加入乙酸和無水乙醇，以將所述穩(wěn)定澄清的sro(srtio3)10溶膠的ph值調整為5±0.5，并將所述穩(wěn)定澄清的sro(srtio3)10溶膠的濃度調整為0.3mol/l，獲得所述sro(srtio3)10溶膠。

可選的，當所述三元氧化物溶膠為(sro(srtio3)10)溶膠時，所述利用所述三元氧化物溶膠在所述底電極背離所述襯底一側表面制備三元氧化物薄膜包括：

a：采用溶膠凝膠法在所述底電極背離所述襯底一側旋涂所述sro(srtio3)10溶膠；

b：對旋涂后的sro(srtio3)10溶膠進行烘膠處理；

c：重復a和b步驟n次；

d：對步驟c獲得的產物在空氣氣氛中進行退火處理，獲得所述sro(srtio3)10溶膠薄膜。

可選的，n的取值為3。

可選的，所述對旋涂后的sro(srtio3)10溶膠進行烘膠處理包括：

e：將旋涂后的sro(srtio3)10溶膠在150℃環(huán)境下烘烤10min；

f：將步驟e得到的產物在300℃環(huán)境下烘烤60min。

可選的，所述底電極和三元氧化物薄膜的厚度的取值范圍為300nm-350nm，包括端點值。

從上述技術方案可以看出，本發(fā)明實施例提供了一種半導體器件及其制備方法，其中，所述半導體器件包括由下至上依次排列的襯底、底電極、三元氧化物薄膜和頂電極。所述半導體器件將鈦酸鍶材料(三元氧化物ao(abo3)n)應用于器件結構中，通過對于半導體器件的測試可以看出這種結構的半導體器件隨著兩端施加電壓的升高，半導體器件內部的電流先增大到一極值點后突然變小最終維持在一個平穩(wěn)狀態(tài)，呈現出明顯的負微分電阻特性。這種結構的半導體器件結構簡單，可以實現電子器件的高度集成，且穩(wěn)定性較高。

附圖說明

為了更清楚地說明本發(fā)明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。

圖1為本申請的一個實施例提供的一種半導體器件的剖面結構示意圖；

圖2(a)-圖2(d)為本申請的一個實施例提供的半導體器件在不同外界電壓下的i-v特性曲線；

圖3為本申請的一個實施例提供的一種半導體器件制備方法的流程示意圖；

圖4為本申請的另一個實施例提供的一種半導體器件制備方法的流程示意圖；

圖5為本申請的又一個實施例提供的一種半導體器件制備方法的流程示意圖。

具體實施方式

下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

本申請實施例提供了一種半導體器件，如圖1所示，包括：

襯底10；

位于所述襯底10表面的底電極20；

位于所述底電極20背離所述襯底10一側表面的三元氧化物薄膜30；

位于所述三元氧化物薄膜30背離所述底電極20一側表面的頂電極40。

可選的，所述三元氧化物薄膜30為rp結構的(sro(srtio3)10)薄膜。

需要說明的是，rp相鈦酸鍶(sro(srtio3)n)是一系列比較有特色的鈦酸鍶基功能材料，它們內部是一層sro和一層tio2交替堆疊形成的立方層狀鈣鈦礦空間結構。通常像這種層狀結構的三元氧化物ao(abo3)n有著許多優(yōu)越的屬性，比如磁性、介電、光吸收、熱電、載流子傳導等。而且這些性能與合成材料時處于a位和b位的離子以及ao/abo3的比例大小n有關。當材料內b位離子是磁性離子時，材料能夠被誘導出磁性；當摻入過渡金屬或者稀土元素時，材料能夠展現出良好的熱電性能；材料內部電荷極化可以由制備過程中缺氧導致的氧空位引起，也可能是因為處在a位的陽離子同時具有兩個不同價態(tài)，而且b位也是多價陽離子；如果b位陽離子既帶有磁性又是多價態(tài)離子，那么在外場作用下可能同時具有多種特性，且它們之間相互影響。

參考圖2(a)-圖2(d)，在對本實施例提供的半導體器件進行i-v曲線測試可以發(fā)現：這種結構的半導體器件隨著兩端施加電壓的升高，半導體器件內部的電流先增大到一極值點后突然變小最終維持在一個平穩(wěn)狀態(tài)，呈現出明顯的負微分電阻特性。這種結構的半導體器件結構簡單，可以實現電子器件的高度集成，且穩(wěn)定性較高。所述底電極20與鈦酸鍶基材料三元氧化物薄膜30間的界面勢壘對傳導機制的影響使得該結構的半導體器件具有明顯的負微分效應。

圖2中(a)，當電壓為0.5v時，電流在正負偏壓下都是呈對稱的線性變化，可見在0.5v小電壓下，半導體器件里的電流傳導機制還是服從歐姆機制的。隨著外界偏壓的升高，器件發(fā)生整流效應，電流隨電壓升高表現出負微分電阻特性。當外界偏壓到4.3v附近時，隨著電壓繼續(xù)的升高(圖2(b)-圖2(d)，其中，圖2(b)中的電壓為1v，圖2(c)中的電壓為2v，圖2(d)中的電壓為0.5v、1v、2v和5v)，電流大小幾乎不再變化，形成一個相對穩(wěn)定的狀態(tài)。此時，正向偏壓和負向偏壓下的穩(wěn)定電流分別為9na和22na。從圖中可以看出，隨著薄膜器件兩端施加電壓升高，薄膜器件內電流增大到某個點突然變小直到慢慢維持到平穩(wěn)狀態(tài)，呈現出明顯的負微分電阻特性，之所以表現出負微分電阻效應，是由于底電極20(lanio3)與三元氧化物薄膜30間的界面勢壘對傳導機制的影響所致，屬于電荷俘獲與釋放阻變機制范疇。

在上述實施例的基礎上，在本申請的一個具體實施例中，所述襯底10為單晶、多晶或非晶結構的硅襯底；

所述底電極20可以為lanio3或srruo3電極或fto電極或ito電極或pt電極，但出于優(yōu)化半導體器件性能的目的考慮，優(yōu)選地，所述底電極20為lanio3電極，當所述底電極20為lanio3電極時，底電極20與三元氧化物薄膜30之間更接近純歐姆接觸。

所述頂電極40可以為pt電極或al電極或w電極或ito電極，同樣的，出于優(yōu)化半導體器件性能的目的考慮，優(yōu)選地，所述頂電極40為金電極，當所述頂電極40為金電極時，頂電極40與三元氧化物薄膜30之間更接近純歐姆接觸。

所述頂電極40和底電極20的制備方式可以為磁控濺射、熱蒸鍍或絲網印刷等。本申請對所述頂電極40和底電極20的具體制備材料和制備方式并不做限定，具體視實際情況而定。

相應的，本申請實施例還提供了一種半導體器件的制備方法，如圖3所示，包括：

s101：制備三元氧化物溶膠，所述三元氧化物薄膜的化學通式為ao(abo3)n；

s102：在襯底表面制備底電極；

s103：利用所述三元氧化物溶膠在所述底電極背離所述襯底一側表面制備三元氧化物薄膜；

s104：在所述三元氧化物薄膜背離所述底電極一側表面制備頂電極。

可選的，所述三元氧化物薄膜30為rp結構的(sro(srtio3)10)薄膜。

需要說明的是，rp相鈦酸鍶(sro(srtio3)n)是一系列比較有特色的鈦酸鍶基功能材料，它們內部是一層sro和一層tio2交替堆疊形成的立方層狀鈣鈦礦空間結構。通常像這種層狀結構的三元氧化物ao(abo3)n有著許多優(yōu)越的屬性，比如磁性、介電、光吸收、熱電、載流子傳導等。而且這些性能與合成材料時處于a位和b位的離子以及ao/abo3的比例大小n有關。當材料內b位離子是磁性離子時，材料能夠被誘導出磁性；當摻入過渡金屬或者稀土元素時，材料能夠展現出良好的熱電性能；材料內部電荷極化可以由制備過程中缺氧導致的氧空位引起，也可能是因為處在a位的陽離子同時具有兩個不同價態(tài)，而且b位也是多價陽離子；如果b位陽離子既帶有磁性又是多價態(tài)離子，那么在外場作用下可能同時具有多種特性，且它們之間相互影響。

參考圖2，在對本實施例提供的半導體器件進行i-v曲線測試可以發(fā)現：這種結構的半導體器件隨著兩端施加電壓的升高，半導體器件內部的電流先增大到一極值點后突然變小最終維持在一個平穩(wěn)狀態(tài)，呈現出明顯的負微分電阻特性。這種結構的半導體器件結構簡單，可以實現電子器件的高度集成，且穩(wěn)定性較高。所述底電極與鈦酸鍶基材料(sro(srtio3)10)薄膜間的界面勢壘對傳導機制的影響使得該結構的半導體器件具有明顯的負微分效應。

可選的，當所述三元氧化物溶膠為(sro(srtio3)10)溶膠時，所述制備三元氧化物溶膠時，采用分析純級別乙酸鍶(sr(ac)2)，鈦酸四丁酯為原材料，無水乙醇和36％乙酸作為溶劑，乙酰丙酮作為穩(wěn)定劑。按照化學配比精準稱量原料，將sr(ac)2和ti(oc4h9)4分別溶入36％乙酸和無水乙醇，在50℃下恒溫攪拌直到充分溶解，得到澄清溶膠，具體地，參考圖4，所述制備三元氧化物溶膠包括：

s1011：向sr(ac)2溶液中滴入預設體積乙酰丙酮作為穩(wěn)定劑；

s1012：將ti(oc4h9)4溶液滴入加入穩(wěn)定劑的sr(ac)2溶液中，在滴入ti(oc4h9)4溶液的過程中不斷攪拌直至獲得穩(wěn)定澄清的sro(srtio3)10溶膠；

s1013：向所述穩(wěn)定澄清的sro(srtio3)10溶膠中加入乙酸和無水乙醇，以將所述穩(wěn)定澄清的sro(srtio3)10溶膠的ph值調整為5±0.5，并將所述穩(wěn)定澄清的sro(srtio3)10溶膠的濃度調整為0.3mol/l，獲得所述sro(srtio3)10溶膠。

可選的，參考圖5，當所述三元氧化物溶膠為(sro(srtio3)10)溶膠時，所述利用所述三元氧化物溶膠在所述底電極背離所述襯底一側表面制備三元氧化物薄膜包括：

a：采用溶膠凝膠法在所述底電極背離所述襯底一側旋涂所述sro(srtio3)10溶膠；

b：對旋涂后的sro(srtio3)10溶膠進行烘膠處理；

c：重復a和b步驟n次；

d：對步驟c獲得的產物在空氣氣氛中進行退火處理，獲得所述sro(srtio3)10薄膜。

當所述底電極為lanio3時，所述底電極的制備步驟與(sro(srtio3)10)薄膜的制備步驟類似，具體地，包括：

采用溶膠凝膠法在所述襯底上旋涂lanio3溶膠，并在一定的溫度氣氛條件下烘膠，以充分除去有機物，為達到合適厚度，反復n次旋涂烘膠，之后在空氣氣氛中750℃保溫15min快速退火，得到lanio3薄膜作為底電極。

在本申請的一個具體實施例中，n的取值為3，制備獲得的底電極和(sro(srtio3)10)薄膜的厚度的取值范圍為300nm-350nm，包括端點值。

當頂電極為au電極時，其制備過程為采用au靶，工作真空度為0.09-0.1mmhg，放電電流為11ma，鍍膜時間為120秒，重復2-3次，以達到30-40nm左右厚度。

在上述實施例的基礎上，在本申請的一個優(yōu)選實施例中，所述對旋涂后的sro(srtio3)10溶膠進行烘膠處理包括：

e：將旋涂后的sro(srtio3)10溶膠在150℃環(huán)境下烘烤10min；

f：將步驟e得到的產物在300℃環(huán)境下烘烤60min。

綜上所述，本申請實施例提供了一種半導體器件及其制備方法，其中，所述半導體器件包括由下至上依次排列的襯底、底電極、三元氧化物薄膜和頂電極。所述半導體器件將鈦酸鍶材料(三元氧化物ao(abo3)n)應用于器件結構中，通過對于半導體器件的測試可以看出這種結構的半導體器件隨著兩端施加電壓的升高，半導體器件內部的電流先增大到一極值點后突然變小最終維持在一個平穩(wěn)狀態(tài)，呈現出明顯的負微分電阻特性。這種結構的半導體器件結構簡單，可以實現電子器件的高度集成，且穩(wěn)定性較高。

本說明書中各個實施例采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。

對所公開的實施例的上述說明，使本領域專業(yè)技術人員能夠實現或使用本發(fā)明。對這些實施例的多種修改對本領域的專業(yè)技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。