專利名稱：具有一個(gè)編程區(qū)域的非易失性半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種非易失性半導(dǎo)體存儲(chǔ)器件(諸如快速電可擦可編程只讀存儲(chǔ)器)，尤其是涉及到一種在每個(gè)存儲(chǔ)器單元具有一個(gè)編程區(qū)域的非易失性半導(dǎo)體存儲(chǔ)器件。
一種快速EEPROM(電可擦寫可編程只讀存儲(chǔ)器)在已有技術(shù)上被認(rèn)為是具有包括一組以矩陣形式排列的非易失性半導(dǎo)體存儲(chǔ)器單元并且每個(gè)具有一個(gè)雙層?xùn)艠O結(jié)構(gòu)的存儲(chǔ)單元陣列。參考

圖1所示的一種常規(guī)EEPROM中的一個(gè)存儲(chǔ)單元的截面視圖，該存儲(chǔ)單元包括一個(gè)形成在具有源極區(qū)和漏極區(qū)“S”與“D”半導(dǎo)體基片上的浮置柵極FG，具有一個(gè)沒有顯示的柵極氧化薄膜，以及一個(gè)形成在浮置柵極FG上具有另一個(gè)沒有顯示的氧化薄膜的控制電極CG。
在圖1所示存儲(chǔ)單元的編程中，例如，電子是通過在控制柵極CG與漏極之間加一個(gè)可編程電壓而從浮置柵極FG分離出的，反之在存儲(chǔ)單元的擦除中，電子是通過在控制柵極CG與漏極之間加一個(gè)擦除電壓而被注入浮置柵極FG的。對(duì)于由單一步驟編程與擦除一組非可易失性存儲(chǔ)單元的方案存在幾種建議。
參考圖2，被稱作FLOTOX(浮置柵極溝道氧化物)的EEPROM的第一個(gè)建議是這樣一組字線WL與一些源極線SL結(jié)合地提供給存儲(chǔ)單元各自的行，而一條柵極線GL與8個(gè)位線BL結(jié)合地提供給存儲(chǔ)單元的每8個(gè)列，如存儲(chǔ)單元M40到M47。簡單地講，在圖中只顯示出一個(gè)具有類似結(jié)構(gòu)存儲(chǔ)單元的字節(jié)。
該EEPROM有一個(gè)對(duì)每個(gè)字節(jié)的字節(jié)選擇晶體管Tr14，或存儲(chǔ)單元M40到M47，并且每個(gè)存儲(chǔ)單元有一個(gè)單元選擇晶體管Tr13和一個(gè)具有用于存儲(chǔ)數(shù)據(jù)的FLOTOX結(jié)構(gòu)的單元晶體管Tr15。每個(gè)晶體管Tr13,Tr14和Tr15是由一個(gè)n-溝道晶體管來實(shí)現(xiàn)。
每個(gè)存儲(chǔ)單元的單元選擇晶體管Tr13具有一個(gè)連接到一條字線WL的柵極，并且具有連接在位線BL與單元晶體管Tr15的漏極之間的源極-漏極通路。字節(jié)選擇晶體管Tr14有一個(gè)連接到字線WL的柵極，并且具有連接在柵極線GL與單元晶體管Tr15的控制柵極之間的源極-漏極通路。單元晶體管Tr15有一個(gè)連接到為單元晶體管M40到M47的每個(gè)字節(jié)安排的公共源極線SL的源極。單元晶體管Tr15有一個(gè)薄的柵極氧化膜，是為了使用來自/進(jìn)入浮置柵極的電極溝道效應(yīng)能夠編程與擦寫而安置在浮置柵極FG與半導(dǎo)體基片之間。
圖3至圖5顯示了圖2中所示EEPROM的8個(gè)存儲(chǔ)單元M40到M47的三種不同的模式，包括一種可編程模式，一種快速擦除模式和一種讀模式。圖6顯示在圖3到圖5的每種模式中提供的電壓，這是以EEPROM中一種常規(guī)的模式實(shí)現(xiàn)的，即字節(jié)接字節(jié)方式。
在這種編程模式中，如圖3和圖6所示，在位線BL1到BL8之間，一些對(duì)應(yīng)選定要被編程(用“0”編程)的存儲(chǔ)單元的指定位線被加偏置電壓Vpp(例如15伏)，同時(shí)指定字線WL1設(shè)置在偏置電壓Vpp以開啟選擇晶體管Tr13和Tr14，指定源極線SL1被接通或浮置，而柵極線GL加零電壓偏置。結(jié)果，存儲(chǔ)在浮置柵極FG的電子被分離以便用“0”編程選定的存儲(chǔ)單元。對(duì)于要被擦除(或用“1”編程)的存儲(chǔ)單元和在此時(shí)沒有選中的存儲(chǔ)單元，對(duì)應(yīng)于位線BL1到BL8之間的位線設(shè)置為零伏偏壓，因此這些存儲(chǔ)單元被擦除或保留在以前的狀態(tài)。在這一階段，對(duì)應(yīng)于未選中的存儲(chǔ)單元字線是零伏偏置電壓。
在快速擦除模式中，如圖4到圖6所示，位線BL1到BL8加1伏偏置電壓，同時(shí)指定字線WL1設(shè)置在偏置電壓Vpp以開啟選擇晶體管Tr13和Tr14，源極線SL1被浮置，而柵極線加偏置電壓Vpp。結(jié)果，為了快速擦除，電子被注入到指定存儲(chǔ)單元的浮置柵極。在這一階段，對(duì)應(yīng)于未選中的存儲(chǔ)單元組的柵極線和字線是零伏偏置電壓。
在讀模式中，如圖5到圖6所示，在位線BL1到BL8之間的一些對(duì)應(yīng)選定編程存儲(chǔ)單元的指定位線BL1到BL8是加1伏偏置電壓，同時(shí)指定字線WL1設(shè)置在偏置電壓Vdd以開啟選擇晶體管Tr13和Tr14，而指定源極線SL1與柵極線GL加零伏偏置電壓。結(jié)果，指定存儲(chǔ)單元的浮置柵極的電子能夠通過用來判斷每個(gè)選中存儲(chǔ)單元的編程狀態(tài)或擦除狀態(tài)通過位線BL1到BL8進(jìn)行檢測。在這一階段，對(duì)應(yīng)于未選中存儲(chǔ)單元的位線被浮置，而對(duì)應(yīng)于未選中的存儲(chǔ)單元的柵極線可以是零伏或1到2伏電壓。
在第一個(gè)建議中，在源極與浮置柵極之間存在干擾的原因是單元晶體管Tr15的源極直接連到為存儲(chǔ)單元M40到M47設(shè)置的公共源極線。在編程模式中，其中電子是通過加一個(gè)編程電壓到單元晶體管Tr15的漏極而從浮置柵極分離出，單元晶體管Tr15呈現(xiàn)一個(gè)耗盡狀態(tài)，其中單元晶體管Tr15的閥值電壓低于零伏。這就使得單元晶體管Tr15的源極電位上升到｜Vtrn｜，它經(jīng)過源極線SL進(jìn)入到未選中存儲(chǔ)單元的其他晶體管的源極。結(jié)果，產(chǎn)生干擾，其中由源極的正電壓｜Vtrn｜分離出存儲(chǔ)在其他單元晶體管浮置柵極的電子，以至丟失存儲(chǔ)在未選中存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)。
第二個(gè)建議，它發(fā)表在公開專利號(hào)JP-A-7-288291中，是一種具有單層?xùn)艠O結(jié)構(gòu)的存儲(chǔ)單元。建議的EEPROM采用一種Fowdler-Nordheim溝道效應(yīng)，類似于第一個(gè)建議，用來在浮置柵極與漏極之間注入/分離電子。參考圖7，建議的EEPROM具有一組字線WL和一些對(duì)應(yīng)于存儲(chǔ)單元(如存儲(chǔ)單元M30到M37)的各行具有相應(yīng)數(shù)量的編程線PL，以及一個(gè)用來從存儲(chǔ)單元中選定由地址信號(hào)指定的存儲(chǔ)單元的選擇電路。8條位線BL和一條漏極-柵極線DGL，其功能是作為對(duì)存儲(chǔ)單元的一個(gè)字節(jié)的公共位線，提供給包括8個(gè)存儲(chǔ)單元M30到M37的每一個(gè)字節(jié)。
存儲(chǔ)單元M30到M37的每一個(gè)都有一個(gè)選擇晶體管Tr11和一個(gè)單元晶體管Tr12，它們兩個(gè)都是n-溝道MOS場效應(yīng)晶體管(MOSFET)。選擇晶體管Tr11有一個(gè)連接到一條相應(yīng)的字線WL的柵極，和一條連接在一條相應(yīng)位線BL與單元晶體管Tr12的源極之間的源極-漏極通路。單元晶體管Tr12具有兩個(gè)都連接到漏極-柵極線34的漏極和控制柵極CG。從單元晶體管Tr12延伸出的浮置柵極FG的一部分在同樣的與一個(gè)稱為編程區(qū)域Pt的擴(kuò)散區(qū)之間形成電容性耦合。
圖8顯示圖7中的EEPROM的每種模式所加的電壓，其中編程，快速擦除和讀模式都是由字節(jié)接字節(jié)來實(shí)現(xiàn)。在編程模式中，對(duì)于選定存儲(chǔ)單元的位線BL是浮置的，同時(shí)字線WL加偏置電壓零伏以便關(guān)斷選擇晶體管Tr11，編程線PL加偏置電壓Vpp(例如15伏)，而漏極-柵極線DGL偏置電壓是零伏。結(jié)果，存儲(chǔ)電荷從編程區(qū)Pt取出，因此選擇的存儲(chǔ)單元被編程。在這一階段，未選中的存儲(chǔ)單元通過將對(duì)應(yīng)的漏極-柵極線DGL的偏置電壓設(shè)置在Vpp/2而保持在先前的狀態(tài)。
在快速擦除模式中，所有的位線BL都是浮置的同時(shí)指定的字線WL加零伏偏置電壓以便關(guān)斷選擇晶體管Tr11，編程線PL加偏置電壓零伏，而漏極-柵極線DGL偏置電壓是Vpp。結(jié)果，為了快速擦除，一些電子注入到每個(gè)編程區(qū)域Pt。
在讀模式，一些對(duì)應(yīng)選定編程存儲(chǔ)單元的指定位線BL是加1伏偏置電壓，同時(shí)指定字線WL1設(shè)置在偏置電壓Vdd(例如5伏)以開啟選擇晶體管Tr11，而編程線PL和漏極-柵極線DGL加偏置電壓零伏。結(jié)果，存儲(chǔ)在編程區(qū)域Pt的電子通過用來判斷每個(gè)存儲(chǔ)單元數(shù)據(jù)的位線BL而被檢測到。
第二個(gè)建議中，單元晶體管Tr12的漏極和編程區(qū)域Pt都是由漏極-柵極線DGL和編程線PL驅(qū)動(dòng)的，功能如公共位線。因此，在選擇單元晶體管Tr12的編程/擦除中，存在一種類似于第一個(gè)建議由公共位線驅(qū)動(dòng)未選中存儲(chǔ)單元的單元晶體管的漏極與編程區(qū)域而引起干擾的可能性。
鑒于上述原因，本發(fā)明的目的是提供一種非易失性半導(dǎo)體存儲(chǔ)器件，其能夠避免鄰近存儲(chǔ)單元之間的干擾。
在第一個(gè)方面，本發(fā)明提供一種非易失性半導(dǎo)體存儲(chǔ)器件包括一個(gè)半導(dǎo)體基片，一個(gè)包括一組非易失性半導(dǎo)體存儲(chǔ)單元的存儲(chǔ)單元陣列，其中每個(gè)存儲(chǔ)單元包括一個(gè)位于半導(dǎo)體基片上的源極與漏極區(qū)，和每個(gè)都與該源極和漏極區(qū)域相關(guān)設(shè)置的一個(gè)浮置柵極和一個(gè)控制柵極，以及一個(gè)形成在位于部分浮置柵極下面的半導(dǎo)體基片的一部分上的編程區(qū)域；一組每個(gè)都作為非易失性半導(dǎo)體存儲(chǔ)單元的一個(gè)對(duì)應(yīng)行而設(shè)置的字線；一組每個(gè)都作為非易失性半導(dǎo)體存儲(chǔ)單元的一個(gè)對(duì)應(yīng)列而設(shè)置的位線；一個(gè)為每組單元晶體管而設(shè)置的第一選擇晶體管，用來響應(yīng)一條相應(yīng)字線之一的選擇以便施加一個(gè)第一固定電壓到相應(yīng)單元晶體管組的漏極和控制柵極；一個(gè)第二選擇晶體管，用來響應(yīng)一條相應(yīng)字線之一的選擇以便施加一個(gè)第二固定電壓到編程區(qū)域；以及一個(gè)為每個(gè)單元晶體管而設(shè)置的第三選擇晶體管，用來響應(yīng)一條相應(yīng)字線之一的選擇以便施加一個(gè)第一固定電壓到單元晶體管組的源極。
在第二方面，本發(fā)明還提供的一種非易失性半導(dǎo)體存儲(chǔ)器件包括一個(gè)半導(dǎo)體基片，一個(gè)包括一組非易失性半導(dǎo)體存儲(chǔ)單元的存儲(chǔ)單元陣列，其中每個(gè)存儲(chǔ)單元包括一個(gè)在半導(dǎo)體基片上的源極與漏極區(qū)，和每個(gè)都與該源極和漏極區(qū)域相關(guān)設(shè)置的一個(gè)浮置柵極和一個(gè)控制柵極，以及一個(gè)形成在部分浮置柵極下面的半導(dǎo)體基片上的編程區(qū)域；一組每個(gè)都作為非易失性半導(dǎo)體存儲(chǔ)單元的一個(gè)對(duì)應(yīng)行而設(shè)置的字線；一組每個(gè)都作為非易失性半導(dǎo)體存儲(chǔ)單元的一個(gè)對(duì)應(yīng)列而設(shè)置的位線；一個(gè)為每組單元晶體管設(shè)置的第一選擇晶體管，用來響應(yīng)一條相應(yīng)字線之一的選擇以便施加一個(gè)第一固定電壓到相應(yīng)單元晶體管組的漏極；一個(gè)為每組單元晶體管而安排的第二選擇晶體管，用來響應(yīng)一條相應(yīng)字線之一的選擇以便施加一個(gè)第二固定電壓到該組單元晶體管組的控制柵極；一個(gè)為每個(gè)單元晶體管而安排的第三選擇晶體管用來響應(yīng)一條相應(yīng)字線之一的選擇以便施加一個(gè)第三固定電壓到編程區(qū)域；和一個(gè)為相應(yīng)單元晶體管之一安排的第四選擇晶體管以便施加第二電壓到單元晶體管的源極。
根據(jù)本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件，第一到第三選擇晶體管或者第一到第四選擇晶體管的功能是，為了從每組存儲(chǔ)單元中的未被選中的存儲(chǔ)單元中的單元晶體管分離出在所選存儲(chǔ)單元中的源極-漏極通路和控制柵極，因此可以抑制存儲(chǔ)單元之間的干擾。
本發(fā)明上述的和其他的目的，特點(diǎn)和優(yōu)點(diǎn)從下面的參照附圖的描述中將更清楚。
圖1是一個(gè)具有雙層?xùn)艠O結(jié)構(gòu)的典型快速EEPROM中一個(gè)存儲(chǔ)單元的截面圖；圖2是一個(gè)常規(guī)快速EEPROM的示意電路圖；圖3到圖5分別是在編程，快速擦除與讀模式期間圖2的快速EEPROM的示意電路圖；圖6是一個(gè)在各種模式期間圖2的快速EEPROM中所施加電壓的表格；圖7是另一個(gè)具有單層?xùn)艠O結(jié)構(gòu)的常規(guī)快速EEPROM的示意電路圖；圖8是一個(gè)在各種模式期間圖7的快速EEPROM中所施加電壓的表格；圖9是一個(gè)根據(jù)本發(fā)明第一實(shí)施例的快速EEPROM的示意電路圖10是一個(gè)圖9的快速EEPROM的平面頂視圖；圖11是一個(gè)圖9的快速EEPROM的示意截面視圖；圖12是在編程，快速擦除與讀模式期間圖9的快速EEPROM中所施加電壓的表格；圖13一個(gè)根據(jù)本發(fā)明第二實(shí)施例的快速EEPROM的示意電路圖；圖14是一個(gè)圖13的快速EEPROM的示意截面視圖；圖15到圖17分別是在編程，快速擦除與讀模式期間圖13的快速EEPROM的示意電路圖；以及圖18一個(gè)在各種模式期間圖13的快速EEPROM中所施加電壓的表格?，F(xiàn)在，參照附圖更清楚地描述本發(fā)明，其中類似的組成元件用類似的編號(hào)標(biāo)明。
參考圖9，一個(gè)根據(jù)本發(fā)明的第一實(shí)施例的快速EEPROM包括一個(gè)存儲(chǔ)單元陣列，其陣列包括一組以矩陣形式排列的非易失性存儲(chǔ)器單元，其中只有包括存儲(chǔ)單元M10到M17的存儲(chǔ)單元組的一個(gè)字節(jié)簡單地顯示在圖表中?？焖貳EPROM還包括一條作為存儲(chǔ)單元的每行而設(shè)置的字線WL，一條為存儲(chǔ)單元的每8列而安排的漏極-柵極線DGL，如包括對(duì)應(yīng)于每個(gè)存儲(chǔ)單元M10到M17的列，以及一條位線BL與一條編程線PL，其結(jié)合設(shè)置為存儲(chǔ)單元的每列，以便將所選擇的存儲(chǔ)單元與沒有顯示的一個(gè)選擇電路相耦合。該選擇電路在存儲(chǔ)單元陣列中的所有存儲(chǔ)單元之間選擇由地址信號(hào)指定的存儲(chǔ)單元。
該EEPROM包括一個(gè)在每個(gè)具有源極“S”，漏極“D”，浮置柵極“FG”和控制柵極“CG”的存儲(chǔ)單元中的單元晶體管Tr4，一個(gè)用于選擇每行存儲(chǔ)單元M10-M17的每個(gè)字節(jié)中單元晶體管Tr4的柵極和漏極的第一選擇晶體管Tr1(漏極-柵極選擇晶體管)，一個(gè)安排在每個(gè)存儲(chǔ)單元中用于選擇對(duì)應(yīng)的編程區(qū)域Pt的第二選擇晶體管(編程區(qū)域選擇晶體管)Tr2，以及一個(gè)安排在每個(gè)存儲(chǔ)單元中用于選擇對(duì)應(yīng)的單元晶體管Tr4的源極的第三選擇晶體管(源極選擇晶體管)Tr3。這些晶體管Tr1到Tr4都是n溝道MOS場效應(yīng)晶體管。
第一到第三選擇晶體管Tr1,Tr2和Tr3的柵極G1-G3連接到一條相應(yīng)的字線WL。第一選擇晶體管Tr1有一條連接在漏極-柵極線DGL與一條公共耦合線DGL1之間的源極-漏極通路，耦合線DGL1連接到存儲(chǔ)單元(如存儲(chǔ)單元M10到M17)的每個(gè)字節(jié)中的單元晶體管Tr4的控制柵極和漏極。第二選擇晶體管Tr2有一條連接在編程線PL與編程區(qū)域之間的源極-漏極通路。第三選擇晶體管Tr3有一條連接在位線BL與單元晶體管Tr4的源極之間的源極-漏極通路。單元晶體管Tr4的漏極連接到公共耦合線DGL1，而單元晶體管Tr4的浮置柵極FG的一部分面對(duì)第二選擇晶體管Tr2擴(kuò)散區(qū)域的延伸部分以限定出編程區(qū)域Pt。
參照?qǐng)D10，其顯示出圖9中快速EEPROM部分的平面頂視圖，在行方向上延伸的字線WL由一個(gè)第一鋁層構(gòu)成。以及通過分開方式在列方向上延伸的漏極-柵極線DGL，編程線PL與位線BL由第二鋁層構(gòu)成。在列方向上延伸的公共耦合線DGL1也是由與字線WL保持分開關(guān)系的第一鋁層構(gòu)成。
在半導(dǎo)體基片的表面，一個(gè)包括源極/漏極區(qū)的擴(kuò)散區(qū)11在行方向上延伸用來耦合漏極-柵極線DGL與編程線PL。第一選擇晶體管Tr1有一個(gè)由覆蓋在擴(kuò)散區(qū)11的中心區(qū)的第二層多晶硅薄膜構(gòu)成的柵極G1。柵極G1從第一選擇晶體管Tr1延伸并且經(jīng)過通孔連接到字線WL。
在半導(dǎo)體基片的表面區(qū)域，擴(kuò)散區(qū)12和13在字線WL下沿列方向延伸。第二選擇晶體管Tr2有一個(gè)覆蓋在擴(kuò)散區(qū)12的第一部分上的柵極G2，而第三選擇晶體管Tr3有一個(gè)覆蓋在擴(kuò)散區(qū)13的第一部分上的柵極G3。柵極G2和G3都是由一個(gè)公共的多晶硅薄膜構(gòu)成并且連接在一起。包括浮置柵極FG和控制柵極CG的雙柵極結(jié)構(gòu)在鄰近公共耦合線DGL1的擴(kuò)散區(qū)12和13的上方延伸。單元晶體管Tr4是由擴(kuò)散區(qū)13的第二部分和一個(gè)浮置柵極FG的寬邊緣部分FGa來實(shí)現(xiàn)。編程區(qū)域Pt是由擴(kuò)散區(qū)12的第二部分和一個(gè)浮置柵極FG的窄邊緣部分FGb來實(shí)現(xiàn)。
圖11示意地顯示由圖10的結(jié)構(gòu)實(shí)現(xiàn)的電路結(jié)構(gòu)?？刂茤艠OCG覆蓋寬邊緣部分FGa，依次覆蓋用于實(shí)現(xiàn)單元晶體管Tr4的半導(dǎo)體基片的源極區(qū)域S1和漏極區(qū)域D1。柵極G2覆蓋用于實(shí)現(xiàn)第二選擇晶體管Tr2的半導(dǎo)體基片的源極區(qū)域S2和漏極區(qū)域D2。浮置柵極的窄邊緣部分FGb還覆蓋用于實(shí)現(xiàn)編程區(qū)域Pt的第二選擇晶體管Tr2的源極區(qū)域S2。正如所示出的，單元晶體管Tr4的漏極區(qū)域D1和控制柵極CG連接到漏極-柵極線DGL而第二選擇晶體管Tr2的漏極區(qū)域D2連接到編程線PL。
圖12顯示在圖9的EEPROM的每個(gè)模式期間所加的電壓。每個(gè)編程，快速擦除和讀模式都是由字節(jié)接字節(jié)來實(shí)現(xiàn)。在編程模式，指定字線WL設(shè)置在偏置電壓Vpp(例如15伏)以便開啟第一到第三選擇晶體管Tr1,Tr2和Tr3。在這個(gè)階段，對(duì)應(yīng)于選中存儲(chǔ)單元的漏極-柵極線DGL與指定位線BL加零伏偏置電壓而對(duì)應(yīng)于選中存儲(chǔ)單元的指定編程線PL加偏置電壓Vpp。因此，存儲(chǔ)電子從浮置柵極中分離出來在選中的存儲(chǔ)單元中用于編程。在未選中的存儲(chǔ)單元中，編程線PL加零伏偏置電壓用于保持先前的狀態(tài)。
在快速擦除模式，指定字線WL加偏置電壓Vpp以便開啟第一到第三選擇晶體管Tr1,Tr2和Tr3。在這個(gè)階段，漏極-柵極線DGL與字節(jié)中所有指定位線BL加偏置電壓Vpp而所有編程線PL加零伏偏置電壓。因此，電子被注入到編程區(qū)域用于快速擦除。
在讀模式，指定字線WL設(shè)置在偏置電壓Vdd(例如5伏)，對(duì)應(yīng)于選中存儲(chǔ)單元的漏極-柵極線DGL與指定位線BL加零伏偏置電壓，而對(duì)應(yīng)于選中存儲(chǔ)單元的指定編程線PL加1伏偏置電壓。因此，在編程區(qū)域Pt中的電子被檢測用于讀出選中存儲(chǔ)單元中的存儲(chǔ)數(shù)據(jù)。
如上所述，在所提實(shí)施例的EEPROM中，第一到第三選擇晶體管Tr1到Tr3的功能用來從編程線PL和漏極-柵極線DGL切斷單元晶體管Tr4的源極，漏極與控制柵極，該功能如列字節(jié)中的公共位線。在這些結(jié)構(gòu)中，由于單元晶體管Tr4的漏極加零伏偏置電壓而在編程模式浮置柵極由于電容性耦合也加零伏偏置電壓，存儲(chǔ)在編程區(qū)域Pt中的電子能夠經(jīng)過編程線PL取出。由于單元晶體管Tr4的漏極加Vpp偏置電壓而在擦除模式浮置柵極由于電容性耦合也加Vpp偏置電壓，電子能夠注入到編程區(qū)域Pt。因此，由于未選中存儲(chǔ)單元的編程區(qū)域沒有加偏置電壓，所以其等效于圖2的常規(guī)EEPROM中選擇晶體管Tr4的固定漏極電壓，在存儲(chǔ)單元之間由其他存儲(chǔ)單元的電位插入引起的干擾能夠被抑制，無論是在編程模式還是擦除模式。
參照?qǐng)D13，一個(gè)根據(jù)本發(fā)明的第二實(shí)施例的快速EEPROM，除了所提實(shí)施例的快速EEPROM有位于每個(gè)存儲(chǔ)單元外面分別與柵極線GL和柵極選擇晶體管Tr1b分開的一條漏極線DL和一個(gè)漏極選擇晶體管Tr1a外，類似于第一實(shí)施例。
漏極選擇晶體管Tr1a的柵極G1a，柵極選擇晶體管Tr1b的柵極G1b，編程區(qū)域選擇晶體管Tr2的柵極G2和源極選擇晶體管Tr3的柵極G3都連接到相應(yīng)的字線41。漏極選擇晶體管Tr1a有一個(gè)連接在漏極線DL與漏極耦合線DL1之間的源極-漏極通路，它連接到字節(jié)中的存儲(chǔ)單元M20到M27的漏極。柵極選擇晶體管Tr1b有一個(gè)連接在柵極線GL與柵極耦合線GL1之間的源極-漏極通路，它連接到字節(jié)中的存儲(chǔ)單元M20到M27的柵極。
參照?qǐng)D14顯示的類似于圖11的圖13的快速EEPROM，單元晶體管Tr4的控制柵極CG連接到柵極線GL，而單元晶體管Tr4的漏極D1連接到漏極線DL。其他結(jié)構(gòu)類似于圖11所示。
圖15到圖17分別顯示圖13中的EEPROM在編程，擦除與讀模式的電路圖，其中存儲(chǔ)單元的兩行和存儲(chǔ)單元的兩列分別顯示在圖表中。在存儲(chǔ)單元的每個(gè)字節(jié)中，柵極選擇晶體管Tr1a有一個(gè)連接到相應(yīng)的字線WL1或WL2的柵極G1a，和一個(gè)連接在柵極線GL與單元晶體管Tr4的控制柵極CG之間的源極-漏極通路。漏極選擇晶體管Tr1b有一個(gè)連接到相應(yīng)的字線WL1或WL2的柵極G1b，和一個(gè)連接到漏極線DL與單元晶體管Tr4的漏極的源極-漏極通路。在每個(gè)存儲(chǔ)單元中的編程區(qū)域選擇晶體管Tr2有一個(gè)連接到相應(yīng)字線WL1或WL2的柵極G2，和一個(gè)連接在相應(yīng)的編程線PL1,PL2,…或PL8與一個(gè)相應(yīng)的編程區(qū)域Pt之間的源極-漏極通路。在每個(gè)存儲(chǔ)單元中的編程區(qū)域選擇晶體管Tr3有一個(gè)連接到相應(yīng)字線WL1或WL2的柵極G3，和一個(gè)連接在相應(yīng)的位線BL1,BL2,…或BL8與單元晶體管Tr4的源極之間的源極-漏極通路。單元晶體管Tr4的浮置柵極FG從單元晶體管Tr4延伸出相對(duì)于編程區(qū)域選擇晶體管Tr2源極的延伸部分，因此形成作為編程區(qū)域Pt的一個(gè)延伸部分。
圖18顯示圖13中的EEPROM的每種模式所加的電壓，其中每種模式都是由字節(jié)接字節(jié)來實(shí)現(xiàn)。在圖15的編程模式中，指定字線WL1加偏置電壓Vpp以便開啟選擇晶體管Tr1a,Tr1b,Tr2和Tr3。在這個(gè)階段，在該字節(jié)中的漏極線DL和柵極線GL以及相對(duì)應(yīng)于選中存儲(chǔ)單元的位線BL1，BL2,…和BL7中指定的位線都加零伏偏置電壓，而相對(duì)應(yīng)于選中存儲(chǔ)單元的編程線PL1,PL2,…和PL8中選定的用0進(jìn)行編程的編程線加偏置電壓Vpp。因此，存儲(chǔ)在相應(yīng)編程區(qū)域的電子被取出用于編程。另一方面，對(duì)應(yīng)于選中存儲(chǔ)單元的其他編程線要被擦除(即，用“1”來編程)而對(duì)于未選中存儲(chǔ)單元加零伏偏置電壓，因此這些存儲(chǔ)單元被擦除或者保持在先前狀態(tài)。對(duì)應(yīng)于存儲(chǔ)單元未選中行的字線WL2加零伏偏置電壓，因此選擇晶體管Tr1a,Tr1b,Tr2和Tr3被關(guān)斷而浮置相應(yīng)的線，如圖中用“X”所表示。
在圖16的快速擦除模式中，指定字線WL1加偏置電壓以便開啟選擇晶體管Tr1a,Tr1b,Tr2和Tr3。在這個(gè)階段，漏極線DL和所有位線BL1,BL2,…與BL8加偏置電壓Vpp(例如12伏)，柵極線GL加偏置電壓Vpp，而所有編程線PL1到PL8加零伏偏置電壓，電子被注入到對(duì)應(yīng)于所選存儲(chǔ)單元的編程區(qū)域用于快速擦除。在此階段，對(duì)應(yīng)于未選存儲(chǔ)單元的位線被偏壓到0伏，因此在未選中存儲(chǔ)單元擦除沒有實(shí)現(xiàn)。
在圖17的讀模式中，指定字線WL1加偏置電壓Vdd以便開啟選擇晶體管Tr13和Tr14，對(duì)應(yīng)于選中存儲(chǔ)單元的漏極線DL和指定位線加零伏偏置電壓，柵極線GL加0.5伏偏置電壓，而對(duì)應(yīng)于選中存儲(chǔ)單元的指定編程線加1伏偏置電壓。因此，存儲(chǔ)單元日期從選中的存儲(chǔ)單元讀出。在這個(gè)階段，字線WL2與對(duì)應(yīng)于未選中存儲(chǔ)單元的位線偏置電壓是零伏。
如上面第二實(shí)施例中所述，選擇晶體管Tr1a,Tr1b,Tr2和Tr3的功能是為從編程線，漏極線DL與柵極線GL分離出單元晶體管Tr4的源極，漏極和柵極，而構(gòu)成公共位線。根據(jù)這些結(jié)構(gòu)，在編程模式，單元晶體管Tr4的漏極加偏置電壓零伏，而浮置柵極FG由電容性耦合加偏置電壓零伏，因此一些電子從編程區(qū)域Pt取出相應(yīng)的編程線。在快速擦除模式，單元晶體管Tr4的漏極加偏置電壓Vpp而浮置柵極FG由電容性耦合加偏置電壓Vpp，因此電子被注入到編程區(qū)域。
總之，因?yàn)閱卧w管的漏極與控制柵極的電壓分開地彼此控制，所以如常規(guī)EEPROM中引起的干擾在編程與擦除模式中被抑制。
此外，因?yàn)樵礃O-漏極電壓與控制柵極電壓分開地在單元晶體管Tr4中由分開的選擇晶體管Tr1a和Tr1b控制，所以漏極-源極電壓Vpp′在擦除模式中可能低于控制柵極電壓Vpp。這樣在單元晶體管Tr4與源極選擇晶體管Tr3中提供一個(gè)較低的擊穿電壓，因此由于源極與漏極之間較小的距離，在設(shè)計(jì)標(biāo)準(zhǔn)上能夠獲得簡化。這樣可減少快速EEPROM的占用面積。
因?yàn)樯鲜鰧?shí)施例僅對(duì)一些例子描述，所以本發(fā)明沒有限制在上述實(shí)施例，以及對(duì)于那些技術(shù)上熟知的人在不違背本發(fā)明的范圍能夠容易地做一些修改和替代，這些都不脫離本發(fā)明的范圍。
權(quán)利要求
1．一種非易失性半導(dǎo)體存儲(chǔ)器件包括一個(gè)半導(dǎo)體基片，一個(gè)包括一組非易失性半導(dǎo)體存儲(chǔ)單元的存儲(chǔ)單元陣列，其中每個(gè)存儲(chǔ)單元包括一個(gè)在半導(dǎo)體基片上具有源極與漏極區(qū)域的單元晶體管，和每個(gè)都與所述源極和漏極區(qū)域相關(guān)設(shè)置的一個(gè)浮置柵極和一個(gè)控制柵極，以及一個(gè)形成在所述部分所述浮置柵極下面的半導(dǎo)體基片的一部分上的編程區(qū)域；一組每個(gè)都為所述非易失性半導(dǎo)體存儲(chǔ)單元的一個(gè)對(duì)應(yīng)行而設(shè)置的字線；一組每個(gè)都為所述非易失性半導(dǎo)體存儲(chǔ)單元的一個(gè)對(duì)應(yīng)列而設(shè)置的位線；一個(gè)為每組所述單元晶體管而設(shè)置的第一選擇晶體管，用來響應(yīng)相應(yīng)一條所述字線的選擇以便施加一個(gè)第一固定電壓到相應(yīng)所述單元晶體管組的漏極和控制柵極；一個(gè)第二選擇晶體管，用來響應(yīng)相應(yīng)一條所述字線的選擇以便施加一個(gè)第二固定電壓到所述編程區(qū)域；以及一個(gè)為每個(gè)所述單元晶體管而設(shè)置的第三選擇晶體管，用來響應(yīng)相應(yīng)一條所述字線的選擇以便施加一個(gè)所述第一固定電壓到所述單元晶體管組的源極。
2．根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于所述的第一固定電壓從一條第一公共位線提供給所述存儲(chǔ)單元的每個(gè)字節(jié)列，所述的第二固定電壓從一條第二公共位線提供給所述存儲(chǔ)單元的每列。
3．根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于在編程模式，在每個(gè)所述存儲(chǔ)單元中所述單元晶體管的漏極和控制柵極的偏置電壓低于每個(gè)所述存儲(chǔ)單元中的浮置柵極的偏置電壓。
4．根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于在快速擦除模式，在每個(gè)所述存儲(chǔ)單元中所述單元晶體管的漏極和控制柵極的偏置電壓高于浮置柵極的偏置電壓。
5．一種非易失性半導(dǎo)體存儲(chǔ)器件包括一個(gè)半導(dǎo)體基片，一個(gè)包括一組非易失性半導(dǎo)體存儲(chǔ)單元的存儲(chǔ)單元陣列，其中每個(gè)存儲(chǔ)單元包括一個(gè)具有源極與漏極區(qū)域在所述半導(dǎo)體基片上的單元晶體管，和每個(gè)都與所述源極和漏極區(qū)域相關(guān)設(shè)置的一個(gè)浮置柵極和一個(gè)控制柵極，以及一個(gè)形成在部分所述浮置柵極下面的所述半導(dǎo)體基片的一部分上的編程區(qū)域；一組每個(gè)都為所述非易失性半導(dǎo)體存儲(chǔ)單元的一個(gè)對(duì)應(yīng)行而設(shè)置的字線；一組每個(gè)都為所述非易失性半導(dǎo)體存儲(chǔ)單元的一個(gè)對(duì)應(yīng)列而設(shè)置的位線；一個(gè)為每組所述單元晶體管而設(shè)置的第一選擇晶體管，用來響應(yīng)相應(yīng)一條所述字線的選擇以便施加一個(gè)第一固定電壓到相應(yīng)所述單元晶體管組的漏極；一個(gè)為每組所述單元晶體管而設(shè)置的第二選擇晶體管，用來響應(yīng)相應(yīng)一條所述字線的選擇以便施加一個(gè)第二固定電壓到所述組單元晶體管組的控制柵極，一個(gè)為每個(gè)所述單元晶體管而安排的第三選擇晶體管，用來響應(yīng)相應(yīng)一條所述字線的選擇以便施加一個(gè)第三固定電壓到所述編程區(qū)域，和一個(gè)為相應(yīng)所述單元晶體管之一而安排的第四選擇晶體管，以便施加所述第二電壓到所述單元晶體管的源極。
6．根據(jù)權(quán)利要求5所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于從一條為所述存儲(chǔ)單元的每個(gè)字節(jié)列而設(shè)置的第一公共位線提供所述的第一固定電壓，從為所述存儲(chǔ)單元的每個(gè)字節(jié)而設(shè)置的第二位線提供所述第二固定電壓，以及從為所述存儲(chǔ)單元的每個(gè)列而設(shè)置的第三公共位線提供所述第三固定電壓。
7．根據(jù)權(quán)利要求5所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于在編程模式，在每個(gè)所述單元晶體管中，所述單元晶體管的漏極和控制柵極的偏置電壓低于浮置柵極的偏置電壓。
8．根據(jù)權(quán)利要求5所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于在快速擦除模式，在每個(gè)存儲(chǔ)單元中，所述單元晶體管的漏極偏置電壓高于控制柵極的偏置電壓，高于浮置柵極的偏置電壓。
全文摘要
一個(gè)快速EEPROM包括非易失存儲(chǔ)單元陣列,每個(gè)存儲(chǔ)單元都具有一個(gè)雙柵極結(jié)構(gòu)的單元晶體管和一個(gè)用于單元晶體管的浮置柵極的編程區(qū)。該快速EEPROM是屬于編程,快速擦除和讀模式,每個(gè)是一種字節(jié)接字節(jié)模式。該快速EEPROM包括第一到第三選擇晶體管,用于從未選中的晶體管中切斷選中的晶體管的源極,漏極和控制柵極,用于抑制單元晶體管之間的干擾。
文檔編號(hào)G11C16/02GK1228600SQ99100819
公開日1999年9月15日 申請(qǐng)日期1999年2月23日 優(yōu)先權(quán)日1998年2月18日
發(fā)明者小畑弘之 申請(qǐng)人:日本電氣株式會(huì)社