專利名稱：利用并行端口快速編輯只讀存儲器的裝置和方法
技術領域：
本發(fā)明涉及一種利用并行端口(paralleI port)快速編輯只讀存儲器的裝置及方法，主要是指一種可通過并行端口及一般的數(shù)字邏輯電路，快速地在只讀存儲器中尋找正確位址，并加以設定，以讀取數(shù)據(jù)或將欲更新的數(shù)據(jù)寫入的裝置及方法。
傳統(tǒng)燒錄只讀存儲器的方法，一般有下列兩種1、采用雙中央處理單元(CPU)結構即通過二級控制來完成燒錄，使數(shù)據(jù)由電腦主機(PC)通過并行端口下載，如此，只讀存儲器(ROM)燒錄動作，必需完全藉由中央處理單元的輔助控制，造成中間步驟繁瑣，執(zhí)行效率低，且價格昂貴。
2、采用內建于電腦主機板的結構此種結構雖在執(zhí)行時，效率較第1種方法高，但這種結構不但會占用電腦主機板的資源，且在電腦主機板插槽有限的情形下，僅僅為單一功能另設一插卡，實在是非常不符合經濟效益。
有鑒于上述傳統(tǒng)燒錄只讀存儲器的方法，因其燒錄程序復雜，燒錄時間長，造成程序開發(fā)及燒錄作業(yè)上的很多困難，大大影響程序開發(fā)的效率，且延長了程序開發(fā)的時間，故，本發(fā)明人針對上述的缺點，歷經多時不斷改進，終于開發(fā)出一種通過并行端口及外接的數(shù)字邏輯電路，而能對只讀存儲器進行快速編輯的裝置及方法。
本發(fā)明的一個目的在于提供一種利用并行端口快速編輯只讀存儲器的裝置，它能快速地對只讀存儲器進行讀寫操作。
本發(fā)明另一目的在于提供一種利用并行端口快速編緝只讀存儲器的方法，通過該方法能快速地對只讀存儲器進行讀寫操作。
本發(fā)明提供的快速編輯只讀存儲器的裝置，主要是將并行端口與一由計數(shù)器、譯碼電路及控制電路等所組成的外部控制電路相連接，如此，即可在不占用電腦主機板資源的前提下，通過并行端口傳送信號，并舍棄采用傳統(tǒng)的第二顆輔助中央處理單元的控制方式，而以數(shù)字邏輯電路取代，以快速找到只讀存儲器中的正確地址，并加以設定，以讀取數(shù)據(jù)或將欲更新的數(shù)據(jù)料寫入其中，如此，不但可大幅度提高只讀存儲器燒錄的工作效率，且價格低、實用性高。
本發(fā)明提供的快速編輯只讀存儲器的方法，其主要是由并行端口輸出信號，經譯碼電路轉換，并通過計數(shù)器尋找及設定地址后，再藉由控制電路的控制，而能快速找到只讀存儲器中的正確地址。
為能對本發(fā)明的特征及其功效有更進一步的認識與了解，茲配合附圖詳細描述本發(fā)明的實施例，其中

圖1是本發(fā)明的結構示意困。
圖2是本發(fā)明地址產生原理的電路圖。
本發(fā)明是一種利用并行端口快速編輯只讀存儲器的裝置及方法，主要是指一種在不占用電腦主機板資源的前提下，通過并行端口傳送信號，并舍棄采用傳統(tǒng)的第二顆輔助中央處理單元的主從式結構的控制方式，而以數(shù)字邏輯電路取代，進行操控處理，以快速自只讀存儲器中找到欲燒錄程序的正確地址，并加以設定，以讀取數(shù)據(jù)或將欲更新的數(shù)據(jù)寫入其中。
本發(fā)明的裝置，請參照圖1所示，主要包含一電腦主機的并行端口10，該并行端口10上具有三種不同特性的接腳，分別是數(shù)據(jù)端11、控制端12和狀態(tài)端13，其中，數(shù)據(jù)端11是用以提供帶鎖存的八位輸出信號，控制端12用以提供帶鎖存的四位輸出信號，而狀態(tài)端13則用以接受穩(wěn)定的五位輸入信號。
另，在該并行端口10上并連接有一數(shù)字邏輯電路20，該數(shù)字邏輯電路20上設有兩級譯碼及控制電路21，該兩級譯碼及控制電路21分別通過數(shù)據(jù)端11及控制端12與該并行端口10相連接，且該兩級譯碼及控制電路21另與一只讀存儲器30相接。
在本發(fā)明中，該兩級譯碼及控制電路21在接收到由該并行端口10傳來的信號時，會根據(jù)各信號在使用上頻繁程度的不同，進行下列三項的控制處理(1)將使用頻繁的信號，交由該兩級譯碼及控制電路21中的第一級譯碼器處理，以節(jié)省程序執(zhí)行的時間。
(2)對于時序上有沖突的信號，盡量分別由不同的譯碼器處理。
(3)第一級譯碼器的優(yōu)先權高于第二級譯碼器的優(yōu)先權。
本發(fā)明的數(shù)字邏輯電路20上另設有一計數(shù)器22，該計數(shù)器22分別與該并行端口10的數(shù)據(jù)端11及只讀存儲器30相連接。
此外，在本發(fā)明的數(shù)字邏輯電路20上還包括返回狀態(tài)控制邏輯電路23，該返回狀態(tài)控制邏輯電路23分別與該并行端口10的狀態(tài)端13及該只讀存儲器30相接，使只讀存儲器30中的內容，可通過返回狀態(tài)控制邏輯電路23的處理，傳送至并行端口10中的狀態(tài)端13，再藉由軟件加以處理后，即可讀出回傳的信息內容。
本發(fā)明在執(zhí)行對該只讀存儲器30的編輯作業(yè)時，先通過該并行端口10上的數(shù)據(jù)端11輸出八個有效鎖存信號，將其中部分信號傳輸至計數(shù)器22，令計數(shù)器22依下列兩種情形，進行找尋及設定地址的工作(1)當該兩級譯碼及控制電路21在接收到由該并行端口10傳來的信號，欲令計數(shù)器22產生連續(xù)的地址時，該兩級譯碼及控制電路21將令所產生并傳送至計數(shù)器22的二信號，即低電位有效的加載信號一、二(／LD1、／LD2)設為置高，使計數(shù)器22的預置功能無效，如此，計數(shù)器22即相當于一普通的計數(shù)器，可根椐該兩級譯碼及控制電路21所提供的脈沖觸發(fā)信號，驅動設計數(shù)器22進行增量，以獲得連續(xù)化的地址(如圖2所示)。
(2)該兩級譯碼及控制電路21在接收到由該并行端口10傳來的信號，欲令該計數(shù)器22產生非連續(xù)的地址時，該兩級譯碼及控制電路21將令所產生并傳輸至計數(shù)器22的二信號，即低電位有效的加載信號一、二(／LD1、／LD2)設為置低，使計數(shù)器22的預置功能有效，如此，計數(shù)器22即根據(jù)該兩級譯碼及控制電路21所提供的控制信號，令計數(shù)器22相當于低地址產生器221及高地址產生器222，以產生非連續(xù)的地址。
而本發(fā)明在并行端口10通過數(shù)據(jù)端11輸出八個有效鎖存信號的同時，該控制端12亦輸出四個有效鎖存信號，并以該兩級譯碼及控制電路21中的第一級譯碼器作為主譯碼器，對經由該控制端12輸出的四個有效鎖存信號進行第一級譯碼，并通過該兩級譯碼及控制電路21中與該并行端口10的數(shù)據(jù)端11相連的第二級譯碼器，進行第二級輔助譯碼，在該兩級譯碼程序中依第二級優(yōu)先權低于第一級優(yōu)先權的工作原則，對不同狀態(tài)依優(yōu)先級進行編碼組合，將其轉換成多個經鎖存的穩(wěn)定信號，從而達到有效控制這些鎖存信號的目的。
經由本發(fā)明的處理，即可實現(xiàn)對只讀存儲器30進行快速燒錄的目的，以容量為4M的只讀存儲器碼為例，僅需4分鐘左右，即可完成燒錄，相當于同頻產品所需時間的20％左右，其生產成本能降低50％左右，且本發(fā)明可藉切換計數(shù)器以產生高地址的情形下，擴大尋址的能力，此點對于大容量的只讀存儲器尤為重要。
又，在本發(fā)明中，如電腦主機欲讀取只讀存儲器30中的內容時，則可經并行端口10的狀態(tài)端13通過返回狀態(tài)控制邏輯電路23，每次自只讀存儲器30中讀出四位信息，如此，再通過軟件進行組合處理，便可分兩次讀出一個字節(jié)的信息。
此外，針對本發(fā)明的并行端口10的控制端12使用頻繁的情況，可對控制端12輸出信息進行編碼調整，使每次僅有單一狀態(tài)發(fā)生改變，從而消除因電腦主機電氣性能不同，所帶來的噪聲信號等影響，使系統(tǒng)的穩(wěn)定性和可靠性大大提高。
為能更進一步了解本發(fā)明，舉一實施例說明如下，主要是通過程序控制來消除因電腦性能差異所帶來的噪聲等現(xiàn)象，以C程序為例# define CLE 10# define CLE_STROBE outportb (0x37A， CLE+1)# define_WR8# define_WR_STROBE outportb(0x37A，WR+1)# define_OE 14# define_OE_STROBE outtportb(0x37A，OE+1)# define CKL 12# define CKL_STROBE outportn(0x37A，CKL+1)# define PRE 2# define_PRE_STROBE outportb(0x37A，PRE+1)# define_LD10# define_LDI_STROBE outportb(0x37A，LDI+1)# define_LD 26# define_LD2_STROBE outportb(0x37A，LD2+1)# define LINK4# define LINK_STROBE outportb(0x37A，LINK+1)下面僅以CLR信號為例，編程電壓取12V，說明軟件解決方法LINK_STROBE；outportb(0x37A，LINK)；outportb(0x37A，0xFF)；LINK STROBE；outportb(0x37A，LINK)；outportb(0x37B，0xFB)；LINK STROBE；應用上述的程序，即可將計數(shù)器22中的高地址發(fā)生器222加以清除并歸零，且使第一級譯碼器中的輸入信號每次只改一位，從而大幅降低競爭態(tài)的發(fā)生，并令系統(tǒng)穩(wěn)定性大幅增強。
綜上所述，本發(fā)明的利用并行端口快速編輯只讀存儲器的裝置及方法，不但可改善傳統(tǒng)技術的各種缺點，且在使用上能增進功效。
權利要求
1.一種利用并行端口快速編輯只讀存儲器的裝置，其特征在于，所述裝置包括并行端口，設置在電腦主機上，該并行端口依其傳送數(shù)據(jù)的不同特性，包括數(shù)據(jù)端、控制端及狀態(tài)端；兩級譯碼及控制電路，該電路分別通過所述數(shù)據(jù)端及控制端與所述并行端口相連接，且所述兩級譯碼及控制電路還與只讀存儲器相接，所述兩級譯碼及控制電路在接收到由所述并行端口傳來的信號時，會根據(jù)各信號在使用上頻繁程度的不同，進行控制處理；計數(shù)器，分別與所述并行端口的數(shù)據(jù)端及所述只讀存儲器相連接；返回狀態(tài)控制邏輯電路，分別與所述并行端口的狀態(tài)端及所述只讀存儲器相連接，使所述只讀存儲器中的內容，可通過所述返回狀態(tài)控制邏輯電路的處理，傳輸至所述并行端口中的狀態(tài)端，再藉由軟件加以處理后，即可讀出回傳的信息內容；在對所述只讀存儲器執(zhí)行編緝作業(yè)時，先通過所述并行端口上的數(shù)據(jù)端輸出八個有效鎖存信號后，將其中部份的信號傳輸至所述計數(shù)器，令所述計數(shù)器進行找尋及設定地址的工作。
2.如權利要求1所述的利用并行端口快速編輯只讀存儲器的裝置，其特征在于，當所述兩級譯碼及控制電路在接收到由所述并行端口傳來的信號，欲令所述計效器產生連續(xù)的地址時，所述兩級譯碼及控制電路將令所產生并傳送至所述計數(shù)器的二信號設為置高，使所述計數(shù)器的預置功能無效，如此，所述計數(shù)器即相當于一普通的計數(shù)器，可根據(jù)所述兩級譯碼及控制電路所提供的脈沖觸發(fā)信號，驅動所述計數(shù)器進行增量，以獲得連續(xù)化的地址。
3.如權利要求1所述的利用并行端口快速編輯只讀存儲器的裝置，其特征在于，所述兩級譯碼及控制電路在接收到由所述并行端口傳來的信號，欲令所述計數(shù)器產生非連續(xù)的地址時，所述兩級譯碼及控制電路將令所產生并傳送至所述計數(shù)器的二信號設為置低，使所述計數(shù)器的預置功能有效，如此，所述計數(shù)器即根據(jù)所述兩級譯碼及控制電路所提供的控制信號，令所述計數(shù)器相當于一高地址產生器及一低地址產生器，以產生非連續(xù)的地址。
4.如權利要求1所述的利用并行端口快速編緝只讀存儲器的裝置，其特征在于，所述并行端口通過所述數(shù)據(jù)端輸出八個有效鎖存信號的同時，所述控制端亦輸出四個有效鎖存信號，并以所述兩級譯碼及控制電路中的第一級譯碼器作為主譯碼器，對經由所述控制端輸出的四個有效鎖存信號進行第一級譯碼，并通過所述兩級譯碼及控制電路中與所述并行端口的數(shù)據(jù)端相連的第二級譯碼器，進行第二級輔助譯碼，在兩級譯碼程序中，依第二級優(yōu)先權低于第一級優(yōu)先權的工作原則，對不同狀態(tài)依優(yōu)先級進行編碼褊碼組合，將其轉換成多個經鎖存的穩(wěn)定信號，從而達到有效控制這些鎖存信號的目的。
5.一種利用并行端口快速編緝只讀存儲器的方法，其特征在于，通過并行端口輸出信號，并經過譯碼電路的轉化，以及計敕器尋找及設定地址，再藉由控制電路的控制，而能快速找到正確的地址，并將更新數(shù)據(jù)寫入只讀存儲器中。
6.如權利要求5所述的利用并行端口快速編緝只讀存儲器的方法，其特征在于，藉由計數(shù)器找尋地址時，可輸入一脈沖信號給計效器，使計數(shù)器增量而獲得連續(xù)地址。
7.如權利要求5所述的利用并行端口快速褊輯只讀存儲器的方法，其特征在于，藉由計數(shù)器找尋地址時，可通過并行端口輸入所需的地址，對計數(shù)器進行設定地址，從而獲得非連續(xù)地址。
8.如權利要求5所述的利用并行端口快速編輯只讀存儲器的方法，其特征在于，通過并行端口上的控制端輸出四個有效鎖存信號時，可以兩級譯碼及控制電鉻中的第一級譯碼器作主譯碼器，對控制端進行第一級譯碼，并通過兩級譯碼及控制電路中與數(shù)據(jù)端相連的第二級譯碼器作第二級輔助譯碼，并在兩級譯碼電路中第二級優(yōu)先權低于第一級優(yōu)先權的工作原則下，通過對不同狀態(tài)的優(yōu)先級進行編碼組合，將其轉換成多個經過鎖存的穩(wěn)定可靠的信號，如此，即可以獲得多個經過鎖存的信號。
9.如權利要求5所述的利用并行端口快速編輯只讀存儲器的方法，其特征在于，欲讀取只讀存儲器中的內容時，可藉由并行端口上的狀態(tài)端配合返回狀態(tài)控制邏輯電路，將信息回傳，并通過軟件組合信息即可。
全文摘要
本發(fā)明提供一種利用并行端口(ParalleIPort)快速編緝只讀存儲器的裝置和方法,主要是通過并行端口藉一般的數(shù)字邏輯電路,對只讀存儲器進行快速編輯,以取代傳統(tǒng)的藉中央處理單元(CPU)輔助進行編輯的裝置,本發(fā)明中由并行端口輸出信號,經譯碼電路轉換,并藉計數(shù)器尋找及設定地址后,再藉由控制電路控制,以快速找到只讀存儲器的正確地址,并讀取數(shù)據(jù)或將欲更新的數(shù)據(jù)寫入其中,從而大幅提高編輯只讀存儲器的工作效率。
文檔編號G11C7/00GK1279481SQ9911041
公開日2001年1月10日 申請日期1999年7月6日 優(yōu)先權日1999年7月6日
發(fā)明者陳淮琰, 柳剛毅 申請人:英業(yè)達集團(西安)電子技術有限公司