專利名稱：可伸縮的數(shù)據(jù)處理設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可伸縮的數(shù)據(jù)處理設(shè)備，具體地說(shuō)，本發(fā)明涉及一種數(shù)據(jù)存儲(chǔ)設(shè)備，該設(shè)備包括一個(gè)或多個(gè)薄層器件，這些器件構(gòu)成了由多個(gè)薄膜子層形成的基本上為平面的層，其中，所述薄膜子層包括電絕緣和/或?qū)щ姾?或半導(dǎo)電結(jié)構(gòu)以及在子層中用薄膜材料來(lái)實(shí)現(xiàn)的具有信息存儲(chǔ)能力的結(jié)構(gòu)，所述結(jié)構(gòu)與相鄰子層中的其它這種結(jié)構(gòu)相對(duì)齊或作電接觸，以便實(shí)現(xiàn)薄膜器件中的有源和無(wú)源的電路元件或邏輯單元，薄膜器件中的有源和無(wú)源電路部件是用三維結(jié)構(gòu)來(lái)實(shí)現(xiàn)的并且穿過(guò)兩個(gè)或多個(gè)子層，所述電路部件與一個(gè)或多個(gè)子層中的水平導(dǎo)電結(jié)構(gòu)以及穿過(guò)一個(gè)或多個(gè)子層的垂直導(dǎo)電結(jié)構(gòu)作電連接，并且，將兩個(gè)或多個(gè)薄膜器件設(shè)置成構(gòu)成所述的薄膜器件的基本上為平面的層的疊置堆，因此，所述設(shè)備構(gòu)成了一疊置結(jié)構(gòu)。
本技術(shù)中周知是形成呈疊置結(jié)構(gòu)中的薄膜電路形式的存儲(chǔ)器，并且，存儲(chǔ)器還可與用于控制、驅(qū)動(dòng)并對(duì)存儲(chǔ)器進(jìn)行尋址的處理器相結(jié)合，另一方面也可按單晶體剛性基層(substrate)和/或設(shè)置在載體基層上的薄膜的形式與用無(wú)機(jī)半導(dǎo)電材料實(shí)現(xiàn)的處理器相結(jié)合，所述載體基層非常薄，例如形成為二氧化硅薄膜。通過(guò)將所述的層并置且通常用特殊的方法轉(zhuǎn)印上述薄膜電路來(lái)形成帶有處理電路的完整存儲(chǔ)器。為了提供所述層之間的互連，使用了層上的成組開(kāi)孔，這些開(kāi)孔可與金屬的蒸發(fā)相結(jié)合，以形成必要的電流通路。從PCT/NO99/00180中已知有集成的可伸縮數(shù)據(jù)處理器，該處理器構(gòu)成了帶有海量存儲(chǔ)器以及處理器與存儲(chǔ)器組合模塊的完整計(jì)算機(jī)，該計(jì)算機(jī)內(nèi)，在獨(dú)立的處理器層或獨(dú)立的存儲(chǔ)器層或處理器與存儲(chǔ)器組合層上設(shè)置有所謂的智能隨機(jī)存取存儲(chǔ)器(IRAM)以及實(shí)現(xiàn)計(jì)算機(jī)CPU功能或?qū)崿F(xiàn)計(jì)算機(jī)中控制和通訊功能的處理器，上述專利屬于本申請(qǐng)人，本文引用了該專利。為了提供短路路徑，用三維電學(xué)結(jié)構(gòu)來(lái)形成獨(dú)立層內(nèi)的組件之間以及層之間的互連。整個(gè)數(shù)據(jù)處理器設(shè)置在基層上，該基層還包含有用于進(jìn)行控制和通訊的高速處理電路，這些電路是用無(wú)機(jī)半導(dǎo)電材料按通常技術(shù)實(shí)現(xiàn)的，而數(shù)據(jù)處理器的不同的層整個(gè)都是用薄膜技術(shù)來(lái)實(shí)現(xiàn)的，而不管這些層是涉及處理器還是存儲(chǔ)器。
即使在本技術(shù)中以使用薄膜技術(shù)為基礎(chǔ)的用于數(shù)據(jù)處理和存儲(chǔ)的周知器件就速度和功能而言具有多種優(yōu)點(diǎn)，但它們就純粹的存儲(chǔ)目的來(lái)說(shuō)通常有非常高的成本并且生產(chǎn)起來(lái)特別復(fù)雜。有效的存儲(chǔ)器管理還需要顯著的處理能力，例如，就控制、通訊和尋址而言，用于這些目的的專用電路通常分配給有較大存儲(chǔ)器能力的大型存儲(chǔ)器或若干個(gè)獨(dú)立的存儲(chǔ)器。
本發(fā)明的主要目的是提供一種可伸縮的數(shù)據(jù)處理設(shè)備，具體地說(shuō)是提供這樣一種數(shù)據(jù)存儲(chǔ)設(shè)備，它較為簡(jiǎn)單、制造廉價(jià)，通常在不使存儲(chǔ)器管理和操作變得復(fù)雜的情況下允許對(duì)數(shù)據(jù)存儲(chǔ)能力作幾乎無(wú)限制的伸縮。
本發(fā)明的另一個(gè)目的是實(shí)現(xiàn)一種可伸縮的數(shù)據(jù)處理設(shè)備，具體地說(shuō)是基本上用薄膜技術(shù)來(lái)實(shí)現(xiàn)這樣一種數(shù)據(jù)存儲(chǔ)設(shè)備，它能實(shí)現(xiàn)用于對(duì)用薄膜技術(shù)實(shí)現(xiàn)的存儲(chǔ)器進(jìn)行控制和尋址的支持功能，用于上述目的的電路與所述薄膜器件中的存儲(chǔ)器成整體。
最后，本發(fā)明的還一個(gè)目的是實(shí)現(xiàn)一種有大存儲(chǔ)密度、快速數(shù)據(jù)訪問(wèn)和高數(shù)據(jù)傳輸率的體積數(shù)據(jù)處理器，它可有選擇地與數(shù)據(jù)存儲(chǔ)器中的并行數(shù)據(jù)輸入和從數(shù)據(jù)存儲(chǔ)器中的數(shù)據(jù)快速讀出相結(jié)合。
依照本發(fā)明用可伸縮的數(shù)據(jù)處理設(shè)備特別是用這樣的數(shù)據(jù)處理設(shè)備可實(shí)現(xiàn)上述和其它目的，所述數(shù)據(jù)處理設(shè)備的特征在于，每個(gè)薄膜器件均包括一個(gè)或多個(gè)存儲(chǔ)器區(qū)，該區(qū)構(gòu)成了一個(gè)或多個(gè)矩陣式可尋址存儲(chǔ)器，每個(gè)可尋址存儲(chǔ)器均具有位于子層內(nèi)的存儲(chǔ)器介質(zhì)，它與呈條狀平行導(dǎo)電結(jié)構(gòu)或電極結(jié)構(gòu)形式的第一電極組及呈基本上與第一電極組中電極結(jié)構(gòu)相垂直定向的相應(yīng)電極結(jié)構(gòu)形式的第二電極組作接觸，所述電極組分別設(shè)置在與所述子層相鄰的另一子層的各側(cè)面上，從而，用存儲(chǔ)器介質(zhì)在第一與第二電極組中電極結(jié)構(gòu)之間的交叉處形成可尋址的存儲(chǔ)器單元，每個(gè)薄膜器件還包括電路區(qū)，該區(qū)構(gòu)成了用于控制、驅(qū)動(dòng)并對(duì)一個(gè)或多個(gè)存儲(chǔ)器中存儲(chǔ)器單元進(jìn)行尋址的薄膜電路，所述電路通過(guò)電流通路與存儲(chǔ)器中相應(yīng)的第一和第二電極組中的電極結(jié)構(gòu)相連，所述電流通路是在位于其中設(shè)置有電極的基本上相同子層內(nèi)的導(dǎo)電結(jié)構(gòu)，各薄膜器件具有與所述設(shè)備中每個(gè)其它的薄膜器件的相應(yīng)接口，所述接口是用通訊和信號(hào)線及用于處理的支撐電路來(lái)實(shí)現(xiàn)的，所述支撐電路垂直穿過(guò)薄膜器件上的相應(yīng)專用接口區(qū)。
在本發(fā)明設(shè)備的一個(gè)最佳實(shí)施例中，所述一個(gè)或多個(gè)存儲(chǔ)器中的存儲(chǔ)器介質(zhì)它括從呈單體、低聚體或聚合體、無(wú)機(jī)或有機(jī)含碳材料形式的分子材料或者這些材料的并置物或混合物中選出的材料。這方面，存儲(chǔ)器介質(zhì)最好包括能在存儲(chǔ)器單元中提供非線性電流/電壓特征的存儲(chǔ)器材料，所述非線性電流/電壓特征是由無(wú)機(jī)或有機(jī)二極管或閾值可轉(zhuǎn)換的材料產(chǎn)生的。
在本發(fā)明設(shè)備的另一個(gè)最佳實(shí)施例中，所述存儲(chǔ)器介質(zhì)包括可轉(zhuǎn)換的材料，這種材料是一種非易失材料，它分別被選定為鐵電材料或電荷轉(zhuǎn)換有機(jī)復(fù)合體，或者，所述存儲(chǔ)器介質(zhì)可以是可轉(zhuǎn)換的并具有非線性電流/電壓特征。
最佳的是，依照本發(fā)明，所述電路包括無(wú)機(jī)和/或有機(jī)半導(dǎo)電材料。
在本發(fā)明設(shè)備的一個(gè)最佳實(shí)施例中，所述一個(gè)或多個(gè)薄膜器件中的接口區(qū)設(shè)置成包括在該器件的邊緣部分內(nèi)，所述邊緣部分在有多個(gè)器件的情況下是相互對(duì)齊的。在這方面，邊緣部分中的接口區(qū)最好還包括用于相應(yīng)薄膜器件或有選擇地用于所述設(shè)備整體的I/O接口并且能實(shí)現(xiàn)用于與外部和/或外圍設(shè)備作數(shù)據(jù)和信號(hào)通訊的功能。
最佳的是，在本發(fā)明的設(shè)備中，薄膜器件或這些器件的疊置結(jié)構(gòu)可以是這樣的即薄膜器件或這些器件的疊置結(jié)構(gòu)設(shè)置在基層上，所述基層包括用于實(shí)現(xiàn)前述設(shè)備中其它控制、驅(qū)動(dòng)和通訊功能的有源電路，每個(gè)薄膜器件均在一獨(dú)立的接口區(qū)上與一電路相連，所述獨(dú)立接口在每種情況下都垂直地穿過(guò)位于上述薄膜器件與基層之間的那些薄膜器件。這方面，所述基層最好包括一接口部分，該接口部分在所述基層上基本上水平地延伸并平行于且相鄰于設(shè)置在上方的薄膜器件，所述接口部分與薄膜器件或設(shè)置在基層上方的薄膜器件中的接口部分作電連接，并且，特別是，所述接口部分最好還包括用于所述整個(gè)設(shè)備的I/O接口，該I/O接口可實(shí)現(xiàn)與外部和/或外圍設(shè)備作數(shù)據(jù)和信號(hào)通訊的功能。
最佳的是，所述基層是用半導(dǎo)電材料具體是用無(wú)機(jī)單晶體半導(dǎo)電材料更具體說(shuō)是用硅這種單晶體半導(dǎo)電材料制成的，這方面，具體地說(shuō)，所述基層上的電路最好是用CMOS技術(shù)實(shí)現(xiàn)的。這方面，所述基層上的電路與接口部分之間的或如上設(shè)置的薄膜器件中的接口區(qū)的接口部分上的電連接被實(shí)現(xiàn)為CMOS兼容的金屬互連。
在本發(fā)明設(shè)備的一個(gè)最佳實(shí)施例中，所述設(shè)備包括兩個(gè)或多個(gè)薄膜器件，這些薄膜器件在平面內(nèi)基本上是共形的并且設(shè)置成在疊置結(jié)構(gòu)內(nèi)相互對(duì)齊。這方面，一個(gè)或多個(gè)分隔層最好在相鄰的薄膜器件之間設(shè)置成層狀并分別以獨(dú)立的方式或以有選擇的組合的方式實(shí)現(xiàn)電、熱、光或機(jī)械隔離功能或平面化功能，相應(yīng)薄膜器件中所述的接口區(qū)在各種情況下都在相應(yīng)的分隔層的通路上作電連接。
在本發(fā)明設(shè)備的另一個(gè)最佳實(shí)施例中，所述設(shè)備包括兩個(gè)或多個(gè)薄膜器件，這些薄膜器件設(shè)置或在疊置結(jié)構(gòu)中相互交錯(cuò)。這方面，一個(gè)或多個(gè)分隔層最好在相鄰的薄膜器件之間設(shè)置成層狀并分別以獨(dú)立的方式或以有選擇的組合的方式實(shí)現(xiàn)電、熱、光或機(jī)械隔離功能或平面化功能，所述分隔層僅設(shè)置在兩個(gè)相鄰的薄膜器件的重疊部分上，相應(yīng)薄膜器件的接口區(qū)設(shè)置在其交錯(cuò)區(qū)的薄膜器件的外露表面部分的上方，因此，薄膜器件之間的分隔層在沒(méi)有用于獨(dú)立薄膜器件之間電連接的通路的情況下構(gòu)成了不折斷的層。
最后，本發(fā)明的設(shè)備可最佳地設(shè)置在一載體基層上，該基層由箔狀材料或諸如硅之類的剛性材料構(gòu)成，所述的載體基層在各種情況下都設(shè)置成與疊置結(jié)構(gòu)中的最下部薄膜器件相鄰或者有選擇地配備帶有電路的基層。
以下參照示例性實(shí)施例和附圖詳細(xì)說(shuō)明可伸縮的數(shù)據(jù)處理設(shè)備具體說(shuō)是本發(fā)明的數(shù)據(jù)存儲(chǔ)設(shè)備，在附圖中

圖1a示出了本發(fā)明設(shè)備中使用的薄膜器件的平面圖；圖1b示出了沿A-A線經(jīng)過(guò)圖1a的薄膜器件的第一實(shí)施例的剖面；圖1c示出了沿A-A線經(jīng)過(guò)圖1a的薄膜器件的第二實(shí)施例的剖面；圖2a示出了本發(fā)明設(shè)備中使用的薄膜器件的第三實(shí)施例的平面圖；圖2b示出了沿B-B線經(jīng)過(guò)圖2a的薄膜器件的剖面；圖3a示出了本發(fā)明設(shè)備中使用的薄膜器件的第四實(shí)施例的平面圖；圖3b示出了沿C-C線經(jīng)過(guò)圖3a的薄膜器件的剖面；圖3c示出了沿D-D線經(jīng)過(guò)圖3a的薄膜器件的另一個(gè)剖面；圖4概略且以透視的方式示出了圖1-3之一的薄膜器件中所使用的矩陣式可尋址存儲(chǔ)器的一個(gè)實(shí)施例；圖5a示出了圖4中與圖1-3之一所示的薄膜器件中的有源電路相連的矩陣式可尋址存儲(chǔ)器的平面圖；圖5b示出了沿E-E線經(jīng)過(guò)圖5a的存儲(chǔ)器概略剖面；圖6a示出了本發(fā)明設(shè)備的第一實(shí)施例；圖6b示出了本發(fā)明設(shè)備的第二實(shí)施例；圖6c示出了本發(fā)明設(shè)備的第三實(shí)施例；圖7示出了本發(fā)明設(shè)備的第四實(shí)施例；圖8a和8b示出了本發(fā)明設(shè)備的第五實(shí)施例的變化形式；圖9概略地示出了用薄膜技術(shù)將子層加進(jìn)本發(fā)明使用的薄膜器件以及將多個(gè)這種薄膜器件加進(jìn)本發(fā)明的設(shè)備；以及圖10概略地示出了本發(fā)明設(shè)備的主要組件是分解了的最佳實(shí)施例。
本發(fā)明的主要目的是提供一種數(shù)據(jù)存儲(chǔ)器，所以，本發(fā)明的設(shè)備在以下被認(rèn)為是實(shí)現(xiàn)了一存儲(chǔ)器并被稱為“設(shè)備”。本發(fā)明的基礎(chǔ)是，按相鄰且基本平行的疊置層的形式來(lái)實(shí)現(xiàn)所述的設(shè)備，這些疊置層中的每一個(gè)都被形成為一薄膜器件，該薄膜器件由多個(gè)有特定不同功能且可用不同材料制成的薄膜子層構(gòu)成。
圖1a中以平面圖的方式示出了本發(fā)明中所使用的薄膜器件1。薄膜器件1被分別組織在電路區(qū)2、存儲(chǔ)器區(qū)3和接口區(qū)4內(nèi)。在圖1b內(nèi)，示出了沿A-A線經(jīng)過(guò)圖1c的薄膜器件的剖面。示出了包含有用薄膜技術(shù)實(shí)現(xiàn)的存儲(chǔ)器3’的存儲(chǔ)器區(qū)3設(shè)置在電路區(qū)2內(nèi)，電路區(qū)2包含有基于薄膜的電路，它用于實(shí)現(xiàn)對(duì)存儲(chǔ)器的控制、通訊和尋址功能。根據(jù)存儲(chǔ)器類型的不同，所述尋址功能例如包括在存儲(chǔ)器中進(jìn)行寫、讀和刪除以及在接口區(qū)4上與存儲(chǔ)器相通訊。圖1c示出了沿A-A線經(jīng)過(guò)圖1c的薄膜器件的剖面，但是，在圖1b以外的另一個(gè)實(shí)施例中，示出了存儲(chǔ)器區(qū)3在電路區(qū)2內(nèi)帶有重直疊置但被電絕緣層5隔離的薄膜存儲(chǔ)器3’。這方面，應(yīng)該認(rèn)識(shí)到，正如以下將詳細(xì)地說(shuō)明的那樣，每個(gè)獨(dú)立的存儲(chǔ)器3’當(dāng)然也由多個(gè)獨(dú)立的子層構(gòu)成，而且，在接口區(qū)4上未具體示出的電路區(qū)2中的電路不僅用于對(duì)獨(dú)立薄膜器件中的存儲(chǔ)器進(jìn)行控制和尋址，而且用于與以相鄰方式設(shè)置的薄膜器件1中的相應(yīng)電路及其它存儲(chǔ)器進(jìn)行通訊。
正是在這種情況下，每個(gè)獨(dú)立的薄膜器件1均由眾多數(shù)量的子層一般例如數(shù)十個(gè)子層構(gòu)成，而獨(dú)立存儲(chǔ)器3’不需要包括四至五個(gè)以上的子層，這就允許如圖1c所示那樣垂直地或者如在圖2a的平面圖和在沿圖2a的B-B線的呈剖面形式的圖2b所示的另一個(gè)最佳實(shí)施例中疊置起多個(gè)存儲(chǔ)器。薄膜器件1中的獨(dú)立存儲(chǔ)器3’也設(shè)置成疊置的，但是相交錯(cuò)的。在圖2a和2b中，示出了具有四個(gè)存儲(chǔ)器3’且由電絕緣層5相互隔離的四個(gè)存儲(chǔ)器疊置體。僅用標(biāo)號(hào)3’來(lái)分別表示各疊置體中的最下部和最上部存儲(chǔ)器。
圖3a中示出了本發(fā)明所使用的薄膜器件1的另一個(gè)實(shí)施例，它基本上對(duì)應(yīng)于圖2a中的實(shí)施例并具有由交錯(cuò)的存儲(chǔ)器形成的存儲(chǔ)器疊置體，但這種疊置體是沿對(duì)角線出現(xiàn)的，如在圖3a的平面圖、圖3b中沿圖3a的C-C線的剖面和圖3c中的中沿圖3a的D-D線的剖面所示。就更好地利用電路區(qū)2中的實(shí)際區(qū)域，分別在圖2a和圖3a中所示的疊置體中的存儲(chǔ)器結(jié)構(gòu)是最佳的，而交錯(cuò)則可以簡(jiǎn)化存儲(chǔ)器與電路區(qū)2中的電路之間的互連。當(dāng)然，應(yīng)該認(rèn)識(shí)到，電路區(qū)2中的存儲(chǔ)器區(qū)3內(nèi)的存儲(chǔ)器3’的相互結(jié)構(gòu)基本上不限于某種特定的幾何形狀，而是可在薄膜器件1的實(shí)施例和構(gòu)成因素給出的邊界內(nèi)有所變化。
圖4概略地示出了基本上是無(wú)源的矩陣式可尋址存儲(chǔ)器3’的實(shí)施例。例如在PCT/NO98/00185中公開(kāi)了這種存儲(chǔ)器，該專利屬于本申請(qǐng)人，本文引用了該專利。在圖4中，存儲(chǔ)器介質(zhì)6設(shè)置在相應(yīng)的由平行條狀電極7構(gòu)成的基底電極組與由平行條狀電極8構(gòu)成的覆蓋電極組之間。通過(guò)將電壓分別加載于基底與覆蓋電極7、8，可在存儲(chǔ)器介質(zhì)6中位于電極間交叉處獲得狀態(tài)變化，這種變化例如可用存儲(chǔ)器介質(zhì)中的阻抗的變化來(lái)表示。存儲(chǔ)器介質(zhì)6本身最好由分子材料或含碳的無(wú)機(jī)或有機(jī)材料制成。通常，存儲(chǔ)器介質(zhì)應(yīng)該有非線性的阻抗特征，并且，通過(guò)對(duì)形成在基底電極7與覆蓋電極8之間交叉處的未示出存儲(chǔ)器單元進(jìn)行尋址，能阻止產(chǎn)生所謂的流向存儲(chǔ)器矩陣中其它存儲(chǔ)器的潛行電流。通過(guò)提供有整流性質(zhì)的存儲(chǔ)器介質(zhì)最好是通過(guò)包括構(gòu)成二極管結(jié)的層或通過(guò)本身用電極材料自然形成二極管結(jié)的存儲(chǔ)器介質(zhì)6來(lái)實(shí)現(xiàn)這一點(diǎn)。
如果存儲(chǔ)器材料6是聚合物，則其信息存儲(chǔ)能力取決于它在加載了電流或電壓下的阻抗值的變化以及在斷掉電流或電壓后保持這種變化的阻抗。所述存儲(chǔ)器還可以是可轉(zhuǎn)換的材料，例如是呈聚合物形式的鐵電材料，這些材料的極化狀態(tài)可表示確定的邏輯狀態(tài)，或者，所述存儲(chǔ)器可以是諸如M(TCNQ)之類的電荷傳遞金屬有機(jī)復(fù)合體。一般地說(shuō)，在本技術(shù)中，周知有可用于矩陣式可尋址存儲(chǔ)器的多種不同存儲(chǔ)器材料，并且，在這方面例如涉及到上述文件PCT/NO98/00185。在圖4中，存儲(chǔ)器設(shè)置在中間，但是，這并不是必要條件，而是完全可能使用其它的電極結(jié)構(gòu)，例如使用如屬于本發(fā)申請(qǐng)人的PCT/NO98/00185所公開(kāi)的橋結(jié)構(gòu)，其中，基底電極7與覆蓋電極8在交叉處相互絕緣，并且，存儲(chǔ)器材料6設(shè)置在電極上，當(dāng)然，在這種情況下，需要存儲(chǔ)器材料必須具有確保其信息存儲(chǔ)容量的性質(zhì)。一般地說(shuō)，這種情況下的存儲(chǔ)器材料可以是共扼聚合物。
圖5a的平面圖中概略地示出了存儲(chǔ)器3’與電路區(qū)2中電路9之間的互連。矩陣中的各個(gè)電極6、7通過(guò)字和位線路10與電路9相連。在沿圖5a的E-E線的剖面中，圖5a中形成為薄膜器件1中的子層S1-S8的結(jié)構(gòu)會(huì)表現(xiàn)為如圖5b所示，在圖5b中，示出了兩個(gè)疊置的存儲(chǔ)器3’1、3’2以及整個(gè)都用薄膜技術(shù)實(shí)現(xiàn)的電路9。具體地說(shuō)，可以看出，用于存儲(chǔ)器3’的電流路徑和導(dǎo)體路徑即基底和覆蓋電極7、8以及將這些電極連接于電路9的線路10基本上都設(shè)置在同一子層上例如S2、S4、S6或S8上，可按目地更容易地產(chǎn)生呈一個(gè)或同一子層上的導(dǎo)電結(jié)構(gòu)形式的這種電流路徑和導(dǎo)體路徑。
圖6a示出了如果將多個(gè)薄膜器件1在本例中為三個(gè)薄膜器件加進(jìn)疊置結(jié)構(gòu)。如以前一樣，用標(biāo)號(hào)2表示電路區(qū)，用標(biāo)號(hào)3表示存儲(chǔ)器區(qū)，并且，在圖中示出了相互對(duì)齊，但這并不是必要條件。接口區(qū)4設(shè)置在電路區(qū)的側(cè)面并相應(yīng)地對(duì)齊，薄膜器件1之間的電連接用箭頭4’來(lái)概略地表示并且垂直穿過(guò)接口區(qū)4。此外，接口區(qū)4可帶有I/O接口12，接口12將薄膜器件1與未示出的用于輸入和輸出數(shù)據(jù)的外部設(shè)備或外圍設(shè)備連接接起來(lái)。
圖6b示出了處于疊里結(jié)構(gòu)的薄膜器件1，該器件設(shè)置在帶有有源電路14的基層13上。這種基層是用無(wú)機(jī)半導(dǎo)電材料例如硅或硅的異形體來(lái)實(shí)現(xiàn)的，并且，所述有源電路例如是用CMOS技術(shù)來(lái)實(shí)現(xiàn)的。基層13中的有源電路14用于在對(duì)薄膜器件中的存儲(chǔ)器進(jìn)行管理時(shí)的控制和通訊任務(wù)并可與薄膜器1的電路區(qū)2中的薄膜電路相配合，這就會(huì)為存儲(chǔ)器在薄膜器件1中留出更多的空間，因?yàn)?，電路區(qū)2中的薄膜電路在這種情況下被限于為保持對(duì)存儲(chǔ)器進(jìn)行有效的控制和驅(qū)動(dòng)所必需的，而例如對(duì)存儲(chǔ)器的數(shù)據(jù)輸入和輸出和校錯(cuò)、存儲(chǔ)器再映射等處理任務(wù)則可由用基層內(nèi)的有源電路14加以實(shí)現(xiàn)的處理器來(lái)處理。疊置薄膜器件中的接口區(qū)4內(nèi)的垂直互連4’與基層13上的接口部分15相通連，可例如用形成在接口部分15中的金屬通路來(lái)提供經(jīng)過(guò)上述接口部分的且位于電路14與垂直互連4’之間的電連接，但是如果在基層上設(shè)置了CMOS電路，則以上需在CMOS兼容的處理過(guò)程中進(jìn)行。I/O接口12設(shè)置成與基層的接口15相連，而不是將I/O接口形成在疊置薄膜器件中的接口區(qū)4內(nèi)。
圖6c中示出了本發(fā)明設(shè)備的另一個(gè)實(shí)施例。如前所述，薄膜器件按疊置結(jié)構(gòu)設(shè)置在基層13上，但是，設(shè)置獨(dú)立的接口區(qū)4以便在薄膜器1之間和在薄膜器1與基層13的接口15之間形成垂直的互連，而不是將薄膜器件1的接口區(qū)4設(shè)置在邊緣部分。這會(huì)有助于獨(dú)立薄膜器件中的在拓?fù)鋵W(xué)上被看作是最佳的結(jié)構(gòu)并減少對(duì)水平電流路徑的需要。
在圖6c的實(shí)施例中的一個(gè)變化形式中，可如圖7所示那樣實(shí)現(xiàn)所述設(shè)備。分隔層16設(shè)置在各薄膜器1之間，例如從NO專利申請(qǐng)書(shū)980781中周知有所述分隔層，所述申請(qǐng)書(shū)屬于本申請(qǐng)人，本文引用了該申請(qǐng)書(shū)，這些分隔層可獨(dú)立地或者以有選擇的組合方式實(shí)現(xiàn)例如電、熱、光或機(jī)械隔離功能。在疊置的結(jié)構(gòu)中，這些分隔層還可用作極化層。但是，當(dāng)如圖7所示那樣設(shè)置薄膜器件1中的接口區(qū)4時(shí)，先決條件是這些接口區(qū)要穿過(guò)隔離層16，并且，這一點(diǎn)必須通過(guò)在隔離層中例如呈通路形式的互連來(lái)做到，就隔離功能而言，有些事情是有害的并還會(huì)導(dǎo)致成本有所增加的生產(chǎn)步驟。避免這一點(diǎn)的一種方式是如前所述那樣在疊置結(jié)構(gòu)中設(shè)置相交錯(cuò)的薄膜器件1。
圖8a示出了一個(gè)實(shí)施例，其中，薄膜器件設(shè)置在基層13上并被分隔層16所相互分隔，但是，接口區(qū)4設(shè)置在基層13的接口15之間且設(shè)置在薄膜器件的一側(cè)的外露階梯上。分別用水平和垂直的互連4’來(lái)概略地指示薄膜器件1之間或薄膜器件與基層15之間的互連。
在圖8a的實(shí)施例中，在疊置結(jié)構(gòu)的相反一側(cè)將一未示出的載體基層設(shè)置成與薄膜器件1相鄰。在生產(chǎn)過(guò)程中，薄膜器件1的結(jié)構(gòu)相對(duì)未示出的載體基層向上，此后，如在生產(chǎn)過(guò)程中的最后步驟那樣，將帶有有源電路14的基層13設(shè)置在疊置結(jié)構(gòu)的頂部。這就意味著，在前一生產(chǎn)步驟中設(shè)置薄膜器件1之后來(lái)實(shí)現(xiàn)接口區(qū)4上的互連以及與接口部分15的互連，就形成這種互連的成本和簡(jiǎn)單性而言，某些事情在多數(shù)情況下是最佳的。
圖8b示出與圖8a大致對(duì)應(yīng)的實(shí)施例，其中薄膜器件1設(shè)置成由分隔層16相互分隔并且設(shè)置成在疊置結(jié)構(gòu)中相交錯(cuò)，因此，最靠近基層13的薄膜器件1不會(huì)蓋住整個(gè)結(jié)構(gòu)，但會(huì)構(gòu)成直至基層表面的階梯。接口區(qū)4可設(shè)置在疊置結(jié)構(gòu)中階梯部的上方，薄膜器件1之間或薄膜器件與基層13中的接口15之間的互連在疊置結(jié)構(gòu)中的階梯上水平且垂直地延伸。
圖9相當(dāng)概略地示出了各獨(dú)立的薄膜器件11、12、13是如何由多個(gè)子層這里顯示為四層S1-S4構(gòu)成的?？赏ㄟ^(guò)轉(zhuǎn)換子層s中的薄膜材料將水平的相互電連接形成為這一子層s中的整體部分，并且，可通過(guò)使導(dǎo)電材料位于薄膜中的部分對(duì)齊而相應(yīng)地形成經(jīng)過(guò)子層s的垂直導(dǎo)電互連。在特定的條件下，可在已形成的薄膜疊置體中的原位處形成這種導(dǎo)電或半導(dǎo)電結(jié)構(gòu)，或者，可在各個(gè)獨(dú)立層s中獨(dú)立地形成上述結(jié)構(gòu)，然后將各獨(dú)立的層層壓進(jìn)或以別的方式加進(jìn)構(gòu)成薄膜器件1的疊置體中。在屬于本申請(qǐng)人的PCT/NO99/00023中，說(shuō)明了一種通過(guò)幅射例如光幅射或粒子幅射在原位形成水平和垂直導(dǎo)電結(jié)構(gòu)以便在疊置的薄膜器件中形成三維導(dǎo)中或半導(dǎo)電結(jié)構(gòu)的方法，本文引用了上述專利。但是，也可用通過(guò)特殊發(fā)生器/調(diào)制器而作用于獨(dú)立子層s的電場(chǎng)來(lái)形成上述結(jié)構(gòu)，屬于本申請(qǐng)人的PCT/NO99/00022說(shuō)明了這種情況，本文引用了該專利。
圖10以分解的方式示出了本發(fā)明設(shè)備的主要組件，在圖10中，所述設(shè)備帶有三個(gè)薄膜器件11、12、13以及設(shè)置在薄膜器件的邊緣部的接口區(qū)4。示出了圖10的設(shè)備使用了基層13，該基層包括未示出的有源電路和接口15并構(gòu)成了用于整個(gè)設(shè)備的I/O接口12。但是，在本發(fā)明設(shè)備中使用這種基層13并不是先決條件，薄膜器件1的疊置結(jié)構(gòu)也可以僅設(shè)置在無(wú)源載體基層上，該基層例如由箔狀材料或諸如硅之類的剛性材料構(gòu)成。
圖10的實(shí)施例具有與上述國(guó)際專利申請(qǐng)書(shū)PCT/NO98/00185所示相應(yīng)實(shí)施例相類似的特征。在上述專利申請(qǐng)書(shū)中，詳細(xì)地公開(kāi)了矩陣式可尋址存儲(chǔ)器裝置，該裝置適用于本發(fā)明的設(shè)備，并且，還公開(kāi)了如何在疊置的薄膜層中用三維拓?fù)浣Y(jié)構(gòu)來(lái)實(shí)現(xiàn)電路。這種電路例如涉及到二極管、三極管、互補(bǔ)三極管電路和用薄膜技術(shù)實(shí)現(xiàn)的邏輯門、這里未作詳細(xì)說(shuō)明的某些內(nèi)容。應(yīng)該認(rèn)識(shí)到，獨(dú)立薄膜器件中的存儲(chǔ)器可配置成多種處理器類型中的一種或多種即RAM、ROM、WORM、ERASABLE或REWRITEABLE或者這些存儲(chǔ)器的組合。在上述專利申請(qǐng)書(shū)中也詳細(xì)地公開(kāi)了這一點(diǎn)，所以本文不再作進(jìn)一步的說(shuō)明。
本發(fā)明設(shè)備中的各薄膜器件1可在加進(jìn)疊置結(jié)構(gòu)之前構(gòu)建在專有分隔層16上。薄膜器件1中的獨(dú)立子層可具有1μm以下的厚度例如低至0.1μm，這意味著設(shè)置在載體基層或?qū)?yīng)于分隔層16的基層上的薄膜器件1連同獨(dú)立子層構(gòu)成了厚度例如為20μm的組件并且在這種情況下包括高達(dá)100個(gè)子層，這足以能用薄膜技術(shù)來(lái)實(shí)現(xiàn)較為復(fù)雜的電路并同時(shí)使得數(shù)十個(gè)獨(dú)立存儲(chǔ)器3’疊置進(jìn)各存儲(chǔ)器區(qū)3。就1μm2的存儲(chǔ)器單元而言，1cm2的單個(gè)存儲(chǔ)器可包括108個(gè)這種類型的存儲(chǔ)器，從而能存儲(chǔ)至少108位。信用卡大小的薄膜器件例如包括40個(gè)這種獨(dú)立存儲(chǔ)器，從而能存儲(chǔ)0.5GB。當(dāng)例如可實(shí)現(xiàn)為厚度為3mm的類似PCMCIA的卡的設(shè)備包括100個(gè)疊置薄膜器件時(shí)，可以看出，所述設(shè)備可在所述構(gòu)成要素給定的條件下存儲(chǔ)50GB。通過(guò)更好地利用各薄膜器件的實(shí)際區(qū)域即增加存儲(chǔ)器區(qū)3的尺寸且通過(guò)減少獨(dú)立存儲(chǔ)器單元的尺寸，可獲得更多的存儲(chǔ)容量。因?yàn)?，至少下降?.25μm×0.25μm的尺寸是合理的。在這種情況下，存儲(chǔ)容量可直接增加至800GB，可以看出，按上述方式實(shí)現(xiàn)的本發(fā)明設(shè)備可實(shí)現(xiàn)海量存儲(chǔ)器或硬盤替代物，它可在當(dāng)今大多數(shù)個(gè)人計(jì)算機(jī)或工作站中使用。
在遵循給定數(shù)據(jù)存儲(chǔ)密度的情況下，可以看出，總數(shù)據(jù)存儲(chǔ)密度由上述構(gòu)成因素即所述設(shè)備的面積和厚度給出。可用足夠數(shù)量的薄膜器件來(lái)實(shí)現(xiàn)理論上和實(shí)踐上對(duì)設(shè)計(jì)存儲(chǔ)容量的伸縮。在被集成進(jìn)例如PCMCIA卡3中的情況下，本發(fā)明的設(shè)備可代替卡內(nèi)的通常硬盤存儲(chǔ)器。在給定標(biāo)準(zhǔn)不對(duì)尺寸有限制時(shí)，本發(fā)明設(shè)備能在例如個(gè)人計(jì)算機(jī)中代替現(xiàn)有的硬盤解決方案并能以適當(dāng)伸縮的方式提供TB級(jí)的海量存儲(chǔ)容量。
最后，應(yīng)該指出，即使以平面疊置結(jié)構(gòu)實(shí)現(xiàn)了本發(fā)明的設(shè)備，但也可以想到，所述疊置結(jié)構(gòu)可形成有不同的幾何形狀。由于薄膜是用撓性材料制成的，并且，如果未使用帶有有源電路并以無(wú)機(jī)半導(dǎo)體為基礎(chǔ)的基層而例如僅是呈箔狀材料形式的撓性載體基層，那么，可以想到，如果就上述目的而言是最佳的，則整個(gè)設(shè)備例如可卷成一柱形或管狀結(jié)構(gòu)。在任何情況下都很明顯，用撓性材料實(shí)現(xiàn)的本發(fā)明設(shè)備可包括在其它對(duì)象內(nèi)，其中，對(duì)平面度或硬度的要求不再是不可避免的，從而所述設(shè)備可用于在與通常計(jì)算機(jī)技術(shù)范圍內(nèi)完全不同的情況下實(shí)現(xiàn)應(yīng)用。
權(quán)利要求
1.一種可伸縮的數(shù)據(jù)處理設(shè)備，具體說(shuō)是一種數(shù)據(jù)存儲(chǔ)設(shè)備，該設(shè)備包括一個(gè)或多個(gè)薄層器件，這些器件構(gòu)成了由多個(gè)薄膜子層形成的基本上為平面的層，其中，所述薄膜子層包括電絕緣和/或?qū)щ姾?或半導(dǎo)電結(jié)構(gòu)以及在子層中用薄膜材料來(lái)實(shí)現(xiàn)的具有信息存儲(chǔ)能力的結(jié)構(gòu)，所述結(jié)構(gòu)與相鄰子層中的其它這種結(jié)構(gòu)相對(duì)齊或作電接觸，以便實(shí)現(xiàn)薄膜器件中的有源和無(wú)源的電路元件或邏輯單元，薄膜器件中的有源和無(wú)源電路部件是用三維結(jié)構(gòu)來(lái)實(shí)現(xiàn)的并且穿過(guò)兩個(gè)或多個(gè)子層，該電路部件與一個(gè)或多個(gè)子層中的水平導(dǎo)電結(jié)構(gòu)以及穿過(guò)一個(gè)或多個(gè)子層的垂直導(dǎo)電結(jié)構(gòu)作電連接，并且，將兩個(gè)或多個(gè)薄膜器件設(shè)置成成整體的一疊基本上為平面的層，它構(gòu)成了該薄膜器件，因此，所述設(shè)備構(gòu)成了一疊置結(jié)構(gòu)，所述數(shù)據(jù)處理設(shè)備的特征在于，每個(gè)薄膜器件均包括一個(gè)或多個(gè)存儲(chǔ)器區(qū)，該區(qū)構(gòu)成了一個(gè)或多個(gè)矩陣式可尋址存儲(chǔ)器，每個(gè)可尋址存儲(chǔ)器均具有位于子層內(nèi)的存儲(chǔ)器介質(zhì)，它與呈條狀平行導(dǎo)電結(jié)構(gòu)或電極結(jié)構(gòu)形式的第一電極組及呈基本上與第一電極組中電極結(jié)構(gòu)相垂直定向的相應(yīng)電極結(jié)構(gòu)形式的第二電極組相接觸，所述電極組分別設(shè)置在與所述子層的兩面相鄰的另外子層上，從而，用存儲(chǔ)器介質(zhì)在第一與第二電極組中電極結(jié)構(gòu)之間的交叉處形成可尋址的存儲(chǔ)器單元，每個(gè)薄膜器件還包括電路區(qū)，該區(qū)構(gòu)成了用于控制、驅(qū)動(dòng)并對(duì)一個(gè)或多個(gè)存儲(chǔ)器中存儲(chǔ)器單元進(jìn)行尋址的薄膜電路，所述電路在電流通路上與存儲(chǔ)器中相應(yīng)的第一和第二電極組中的電極結(jié)構(gòu)相連，所述電流通路被形成為位于其中設(shè)置有電極的基本上相同子層內(nèi)的導(dǎo)電結(jié)構(gòu)，各薄膜器件具有與所述設(shè)備中每個(gè)其它的薄膜器件的相應(yīng)接口，所述接口是用通訊和信號(hào)線及用于處理的支撐電路來(lái)實(shí)現(xiàn)的，所述支撐電路垂直穿過(guò)薄膜器件上的相應(yīng)專用接口區(qū)。
2.如權(quán)利要求1的設(shè)備，其特征在于，一個(gè)或多個(gè)存儲(chǔ)器中的存儲(chǔ)器介質(zhì)它括從呈單體、低聚體或聚合體、無(wú)機(jī)或有機(jī)含碳材料形式的分子材料或者這些材料的并置物或混合物中選出的材料。
3.如權(quán)利要求2的設(shè)備，其特征在于，所述存儲(chǔ)器介質(zhì)包括能在存儲(chǔ)器單元中提供非線性電流/電壓特征的存儲(chǔ)器材料，所述非線性電流/電壓特征是由無(wú)機(jī)或有機(jī)二極管或閾值可轉(zhuǎn)換的材料產(chǎn)生的。
4.如權(quán)利要求1的設(shè)備，其特征在于，所述存儲(chǔ)器介質(zhì)包括可轉(zhuǎn)換的材料，這種材料是一種非易失材料，它分別被選定為鐵電材料或電荷轉(zhuǎn)換有機(jī)復(fù)合體。
5.如權(quán)利要求1的設(shè)備，其特征在于，所述存儲(chǔ)器介質(zhì)是可轉(zhuǎn)換的并具有非線性電流/電壓特征。
6.如權(quán)利要求1的設(shè)備，其特征在于，所述電路包括無(wú)機(jī)和/或有機(jī)半導(dǎo)電材料。
7.如權(quán)利要求1的設(shè)備，其特征在于，所述一個(gè)或多個(gè)薄膜器件中的接口區(qū)設(shè)置成包括在該器件的邊緣部分內(nèi)，所述邊緣部分在有多個(gè)器件的情況下是相互對(duì)齊的。
8.如權(quán)利要求7的設(shè)備，其特征在于，所述邊緣部分中的接口區(qū)還包括用于相應(yīng)薄膜器件或有選擇地用于所述設(shè)備整體的I/O接口并且能實(shí)現(xiàn)用于與外部和/或外圍設(shè)備作數(shù)據(jù)和信號(hào)通訊的功能。
9.如權(quán)利要求1的設(shè)備，其特征在于，所述薄膜器件或這些器件的疊置結(jié)構(gòu)設(shè)置在基層上，所述基層包括用于實(shí)現(xiàn)前述設(shè)備中其它控制、驅(qū)動(dòng)和通訊功能的有源電路，每個(gè)薄膜器件均在一獨(dú)立的接口區(qū)上與一電路相連，所述獨(dú)立接口在每種情況下都垂直地穿過(guò)位于上述薄膜器件與基層之間的那些薄膜器件。
10.如權(quán)利要求9的設(shè)備，其特征在于，所述基層包括一接口部分，該接口部分在所述基層上基本上水平地延伸并平行于且相鄰于設(shè)置在上方的薄膜器件，所述接口部分與薄膜器件或設(shè)置在基層上方的薄膜器件中的接口部分作電連接。
11.如權(quán)利要求10的設(shè)備，其特征在于，所述接口部分還包括用于所述整個(gè)設(shè)備的I/O接口，該I/O接口可實(shí)現(xiàn)與外部和/或外圍設(shè)備作數(shù)據(jù)和信號(hào)通訊的功能。
12.如權(quán)利要求11的設(shè)備，其特征在于，所述基層是用半導(dǎo)電材料具體是用無(wú)機(jī)單晶體半導(dǎo)電材料更具體說(shuō)是用硅這種單晶體半導(dǎo)電材料制成的。
13.如權(quán)利要求12的設(shè)備，其特征在于，所述基層上的電路最好是用CMOS技術(shù)實(shí)現(xiàn)的。
14.如權(quán)利要求10和權(quán)利要求13的設(shè)備，其特征在于，所述基層上的電路與接口部分之間的或位于上層的薄膜器件中的接口區(qū)的接口部分上的電連接被實(shí)現(xiàn)為CMOS兼容的金屬互連。
15.如權(quán)利要求1的設(shè)備，所述設(shè)備包括兩個(gè)或多個(gè)薄膜器件，其特征在于，這些薄膜器件在平面內(nèi)基本上是共形的并且設(shè)置成在疊置結(jié)構(gòu)內(nèi)相互對(duì)齊。
16.如權(quán)利要求15的設(shè)備，其特征在于，一個(gè)或多個(gè)分隔層在相鄰的薄膜器件之間設(shè)置成層狀并分別以獨(dú)立的方式或以有選擇的組合的方式實(shí)現(xiàn)電、熱、光或機(jī)械隔離功能或平面化功能，相應(yīng)薄膜器件中所述的接口區(qū)在各種情況下都在相應(yīng)的分隔層的通路上作電連接。
17.如權(quán)利要求1的設(shè)備，所述設(shè)備包括兩個(gè)或多個(gè)薄膜器件，其特征在于，這些薄膜器件設(shè)置或在疊置結(jié)構(gòu)中相互交錯(cuò)。
18.如權(quán)利要求17的設(shè)備，其特征在于，一個(gè)或多個(gè)分隔層在相鄰的薄膜器件之間設(shè)置成層狀并分別以獨(dú)立的方式或以有選擇的組合的方式實(shí)現(xiàn)電、熱、光或機(jī)械隔離功能或平面化功能，所述分隔層僅設(shè)置在兩個(gè)相鄰的薄膜器件的重疊部分上，相應(yīng)薄膜器件的接口區(qū)設(shè)置在其交錯(cuò)區(qū)的薄膜器件的外露表面部分的上方，因此，薄膜器件之間的分隔層在沒(méi)有用于獨(dú)立薄膜器件之間電連接的通路的情況下構(gòu)成了不折斷的層。
19.如權(quán)利要求1的設(shè)備，其特征在于，所述設(shè)備設(shè)置在一載體基層上，該基層由箔狀材料或諸如硅之類的剛性材料構(gòu)成，所述的載體基層在各種情況下都設(shè)置成與疊置結(jié)構(gòu)中的最下部薄膜器件相鄰或者有選擇地配備帶有電路的基層。
全文摘要
在一種可伸縮的數(shù)據(jù)處理設(shè)備中,具體地說(shuō),在一種數(shù)據(jù)存儲(chǔ)設(shè)備中,構(gòu)成一基本上為平面層的一個(gè)或多個(gè)薄層器件包括多個(gè)薄膜子層。兩個(gè)或多個(gè)薄膜器件設(shè)置成由構(gòu)成上述薄膜器件的基本上為平面的層所形成的成整體的疊置體,因此,所述設(shè)備構(gòu)成了一疊置結(jié)構(gòu)。每個(gè)薄膜器件均包括:一個(gè)或多個(gè)存儲(chǔ)器區(qū),該區(qū)構(gòu)成了矩陣式可尋址存儲(chǔ)器;以及,電路區(qū),該區(qū)構(gòu)成了用于對(duì)一個(gè)或多個(gè)存儲(chǔ)器中的存儲(chǔ)器單元進(jìn)行控制、驅(qū)動(dòng)和尋址的薄膜電路。每個(gè)存儲(chǔ)器均具有與所述設(shè)備中其它的每個(gè)一個(gè)薄膜器件的接口,所述接口是用通訊和信號(hào)線及用于處理的支撐電路來(lái)實(shí)現(xiàn)的,所述支撐電路垂直穿過(guò)薄膜器件上的相應(yīng)專用接口區(qū)。
文檔編號(hào)G11C13/00GK1334963SQ99816048
公開(kāi)日2002年2月6日 申請(qǐng)日期1999年12月3日 優(yōu)先權(quán)日1998年12月4日
發(fā)明者H·G·古德森, P·E·諾達(dá)爾, G·I·萊斯塔德, R·M·貝爾格倫, J·R·A·卡爾松, B·G·古斯塔夫松 申請(qǐng)人:薄膜電子有限公司