存儲器裝置和存儲器控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種存儲器裝置和存儲器控制方法，特別是關(guān)于具有列解碼器的存儲器裝置，其中該列解碼器可用于降低鄰近存儲單元之間的電容耦合效應(yīng)。
【背景技術(shù)】
[0002]圖1是顯示傳統(tǒng)的存儲器裝置100的示意圖。如圖1所示，存儲器裝置100至少包括一存儲單元陣列110和一列解碼器(Column Decoder) 120。為簡化圖式，存儲器裝置100的其余元件省略而未顯示于圖1中。存儲單元陣列110包括多個存儲單元。多條字符線WL和多條本地位線(Local Bit Line)BL可用于選擇這些存儲單元。另外,列解碼器120可用于選擇性地耦接這些本地位線BL之一者至一總體位線(Global Bit Line)GBL0
[0003]圖2是顯示傳統(tǒng)的存儲器裝置100的電容耦合效應(yīng)的示意圖。如圖2所示，存儲單元陣列110可用多個存儲晶體管Ml-1至M3-3實施(其亦可被稱為“存儲單元”)。隨著半導(dǎo)體制造工藝的發(fā)展，存儲器裝置100的尺寸變得更加微縮，這將使得其內(nèi)的這些存儲晶體管Ml-1至M3-3彼此更加靠近，而因鄰近單元之間的寄生電容的影響，更導(dǎo)致嚴(yán)重的相互耦合效應(yīng)。舉例來說，當(dāng)其中一字符線WL2和一本地位線BL2被選擇時，存儲晶體管M1-2、M2-2、M3-2會同時被使能，而一電流12會流經(jīng)所選擇的本地位線BL2、存儲晶體管M2-2，以及一源極線VL。在理想狀態(tài)下，相鄰近的兩條本地位線BL1、BL3應(yīng)該要維持浮接狀態(tài)且無任何電流流過。然而，在實際情況下，因為受到存儲晶體管Μ1-2、Μ2-2、Μ3-2之間的電容耦合效應(yīng)所影響，仍會有無預(yù)期的耦合電流I1、13分別產(chǎn)生并流經(jīng)存儲晶體管Μ1-2、Μ3-2以及未被選擇的本地位線BL1、BL3。此種相互耦合效應(yīng)可能會導(dǎo)致一些操作錯誤，更降低存儲器裝置100的可靠性。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是:提供一種存儲器裝置和存儲器控制方法，以解決上述相互耦合效應(yīng)可能會導(dǎo)致的一些操作錯誤，并降低存儲器裝置可靠性的問題。
[0005]在較佳實施例中，本發(fā)明提供一種存儲器裝置，包括:一存儲單元陣列，包括多條偶數(shù)本地位線和多條奇數(shù)本地位線；以及一列解碼器，包括:多個偶數(shù)通道晶體管，其中每一這些偶數(shù)通道晶體管的一控制端是分別耦接至多條偶數(shù)選擇線的單獨一條，每一這些偶數(shù)通道晶體管的一第一端是分別耦接至這些偶數(shù)本地位線的單獨一條，而每一這些偶數(shù)通道晶體管的一第二端皆耦接至一偶數(shù)總體位線；以及多個奇數(shù)通道晶體管，其中每一這些奇數(shù)通道晶體管的一控制端是分別耦接至多條奇數(shù)選擇線的單獨一條，每一這些奇數(shù)通道晶體管的一第一端是分別耦接至這些奇數(shù)本地位線的單獨一條，而每一這些奇數(shù)通道晶體管的一第二端皆耦接至一奇數(shù)總體位線；其中該偶數(shù)總體位線是相異于該奇數(shù)總體位線。
[0006]在另一較佳實施例中，本發(fā)明提供一種存儲器控制方法，包括下列步驟:提供一存儲單元陣列，其中該存儲單元陣列包括多條偶數(shù)本地位線和多條奇數(shù)本地位線；提供一列解碼器，其中該列解碼器包括多個偶數(shù)通道晶體管和多個奇數(shù)通道晶體管，其中這些偶數(shù)通道晶體管是選擇性地耦接這些偶數(shù)本地位線至一偶數(shù)總體位線，這些奇數(shù)通道晶體管是選擇性地耦接這些奇數(shù)本地位線至一奇數(shù)總體位線，而該偶數(shù)總體位線是相異于該奇數(shù)總體位線；選擇并使能這些偶數(shù)通道晶體管之一者或是這些奇數(shù)通道晶體管之一者；當(dāng)這些偶數(shù)通道晶體管之一者被選擇并使能時，禁能其余未被選擇的偶數(shù)通道晶體管，并使能所有這些奇數(shù)通道晶體管，且通過該奇數(shù)總體位線將所有這些奇數(shù)本地位線下拉至一接地電位；以及當(dāng)這些奇數(shù)通道晶體管之一者被選擇并使能時，禁能其余未被選擇的奇數(shù)通道晶體管，并使能所有這些偶數(shù)通道晶體管，且通過該偶數(shù)總體位線將所有這些偶數(shù)本地位線下拉至該接地電位。
[0007]本發(fā)明可以有效地消除鄰近存儲單元之間的電容耦合效應(yīng)，與傳統(tǒng)設(shè)計相比，本發(fā)明所提供的存儲器裝置及其列解碼器可以具有更高的可靠性和更低的錯誤率。
【附圖說明】
[0008]圖1是顯示傳統(tǒng)的存儲器裝置的示意圖；
[0009]圖2是顯示傳統(tǒng)的存儲器裝置的電容耦合效應(yīng)的示意圖；
[0010]圖3是顯示根據(jù)本發(fā)明一實施例所述的存儲器裝置的示意圖；
[0011]圖4是顯示根據(jù)本發(fā)明一實施例所述的存儲器裝置于任一偶數(shù)本地位線被選擇時的操作示意圖；
[0012]圖5是顯示根據(jù)本發(fā)明一實施例所述的存儲器裝置于任一奇數(shù)本地位線被選擇時的操作示意圖；
[0013]圖6是顯示根據(jù)本發(fā)明一實施例所述的存儲器裝置的操作優(yōu)點的示意圖；以及
[0014]圖7是顯示根據(jù)本發(fā)明一實施例所述的存儲器控制方法的流程圖。
[0015]符號說明:
[0016]100、300?存儲器裝置；
[0017]110、310?存儲單元陣列；
[0018]120、320?列解碼器；
[0019]330?總體位線解碼器
[0020]BL?本地位線；
[0021]BL0, BL2、BL4、BL6 ?偶數(shù)本地位線；
[0022]BL1、BL3、BL5、BL7 ?奇數(shù)本地位線；
[0023]GBL?總體位線；
[0024]GBLO?偶數(shù)總體位線；
[0025]GBLl?奇數(shù)總體位線；
[0026]GND?接地電位；
[0027]I1、12、13、14、15、16 ?電流;
[0028]MO、M2、M4、M6?偶數(shù)通道晶體管；
[0029]M1、M3、M5、M7?奇數(shù)通道晶體管；
[0030]Μ1-1、Μ1-2、Μ1-3、Μ2-1、Μ2-2、Μ2-3、Μ3-1、Μ3-2、Μ3-3 ?存儲晶體管；
[0031]S710、S720、S730、S740、S750 ?步驟；
[0032]VL?源極線；
[0033]WL、WL1、WL2、WL3 ?字符線；
[0034]YSA〈0>、YSA〈2>、YSA〈4>、YSA<6> ?偶數(shù)選擇線；
[0035]YSA〈1>、YSA〈3>、YSA〈5>、YSA〈7> ?奇數(shù)選擇線。
【具體實施方式】
[0036]為讓本發(fā)明的目的、特征和優(yōu)點能更明顯易懂，下文特舉出本發(fā)明的具體實施例，并配合所附圖式，作詳細(xì)說明如下。
[0037]圖3是顯示根據(jù)本發(fā)明一實施例所述的存儲器裝置300的示意圖。存儲器裝置300可以是一快閃存儲器(Flash Memory)，例如:一 NOR快閃存儲器。如圖3所示，存儲器裝置300至少包括一存儲單元陣列310和一列解碼器320。必須理解的是，存儲器裝置300還可包括其他元件，例如:一驅(qū)動器、一行解碼器，以及一感測放大器。為簡化圖式，存儲器裝置300的一些元件省略而未顯示于圖3中。存儲單元陣列310可包括多個存儲單元。在一些實施例中，存儲單元陣列310可以是一電可擦可編程只讀存儲器(EEPROM)。存儲單元陣列310還可包括多條字符線WL和多條本地位線BLO至BL7，以操作這些存儲單元。
[0038]這些本地位線BLO至BL7可以劃分為多條偶數(shù)本地位線BLO、BL2、BL4、BL6,以及多條奇數(shù)本地位線BL1、BL3、BL5、BL