串行存儲器裝置向外部主機通知內(nèi)部自計時操作的完成的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及半導體存儲器領(lǐng)域。更具體地，本發(fā)明的實施例與串行存儲器裝置有關(guān)，所述串行存儲器裝置可以包括電阻式隨機存取存儲器(ResistiveRandom-Access Memory, Re RAM)及 / 或?qū)щ姌蚪?RAM (Conductive Bridging RAM, CBRAM)
制程與裝置。
【背景技術(shù)】
[0002]在諸如固態(tài)硬盤驅(qū)動器、可換式數(shù)字相片卡等應用中越來越多地發(fā)現(xiàn)非易失性存儲器(Non-Volatile Memory，NVM)。閃存是目前使用中的主要NVM技術(shù)。然而，閃存有多項限制，諸如相對高的電力以及相對慢的操作速度。其它NVM技術(shù)(諸如包括電阻式RAM(ReRAM)及導電橋接RAM(CBRAM)的電阻式切換存儲器技術(shù))與閃存技術(shù)相比可以提供相對較低的電力以及較高的速度。例如，CBRAM運用具有能夠縮小至比閃存裝置更小的尺寸的導電橋接單元技術(shù)。

【發(fā)明內(nèi)容】

[0003]在一個實施例中，一種串行存儲器裝置可以包括:(i)命令解碼器，其被配置成檢測要在所述串行存儲器裝置中執(zhí)行的自計時操作；(ii)模式檢測器，其被配置成檢測主動輪詢模式何時被使能；以及(iii)操作完成指示器，其被配置成在所述自計時操作已完成執(zhí)行并且所述主動輪詢模式被使能時在所述串行存儲器裝置外部提供完成指示。
[0004]在一個實施例中，一種執(zhí)行主動輪詢操作的方法包括以下步驟:(i)檢測要在串行存儲器裝置中執(zhí)行的自計時操作；(ii)確定主動輪詢模式是否已使能；(iii)確定所述自計時操作何時在所述串行存儲器裝置中完成執(zhí)行；以及(iv)當所述自計時操作已完成執(zhí)行并且所述主動輪詢模式被使能時，在所述串行存儲器裝置外部提供完成指示。
[0005]本發(fā)明的特定實施例適用于串行存儲器裝置(例如，閃存)，并且可包括電阻式切換存儲器，例如，電阻式隨機存取存儲器(ReRAM)及/或?qū)щ姌蚪覴AM(CBRAM)存儲器單元。
【附圖說明】
[0006]圖1是示例性存儲器裝置布置。
[0007]圖2是示例性公共陽極陣列結(jié)構(gòu)的示意性框圖。
[0008]圖3是示例性可編程阻抗元件與示意性模型的圖。
[0009]圖4是根據(jù)本發(fā)明實施例的示例性主機與串行存儲器裝置布置的示意性框圖。
[0010]圖5是根據(jù)本發(fā)明實施例的示例性串行存儲器裝置結(jié)構(gòu)的示意性框圖。
[0011]圖6是根據(jù)本發(fā)明實施例的針對自計時內(nèi)部操作完成進行通知的例示方法的流程圖。
[0012]圖7是根據(jù)本發(fā)明實施例的示例性寄存器與自計時內(nèi)部操作控制的示意性框圖。
[0013]圖8是根據(jù)本發(fā)明實施例的與自計時內(nèi)部操作有關(guān)的示例性寄存器結(jié)構(gòu)的示意性框圖。
[0014]圖9是根據(jù)本發(fā)明實施例的針對自計時內(nèi)部操作完成進行通知的示例性控制的示意性框圖。
[0015]圖10是根據(jù)本發(fā)明實施例的針對自計時內(nèi)部操作完成的第一示例性通知的波形圖。
[0016]圖11是根據(jù)本發(fā)明實施例的針對自計時內(nèi)部操作完成的第二示例性通知的波形圖。
[0017]圖12是根據(jù)本發(fā)明實施例的針對自計時內(nèi)部操作完成的第三示例性通知的波形圖。
[0018]圖13是根據(jù)本發(fā)明實施例的針對自計時內(nèi)部操作完成和寄存器更新的通知的示例性方法的流程圖。
[0019]圖14是根據(jù)本發(fā)明實施例的對主動輪詢模式的示例性控制的示意性框圖。
【具體實施方式】
[0020]現(xiàn)在將參照本發(fā)明的特定實施例進行詳細描述，在附圖中例示出了其示例。盡管僅結(jié)合優(yōu)選實施例而對本發(fā)明進行描述，但應當理解，本發(fā)明不限于這些實施例。相反，本發(fā)明旨在涵蓋可包括在本發(fā)明的由所附權(quán)利要求限定的的精神與范圍內(nèi)的所有替代例、修改例以及等同物。而且，在本發(fā)明以下的詳細說明中會提出許多具體細節(jié)，以便徹底地理解本發(fā)明。然而，顯而易見地，對于本領(lǐng)域技術(shù)人員而言，即使沒有這些具體細節(jié)，也可以實踐本發(fā)明。此外，公知的方法、程序、處理、器件、結(jié)構(gòu)、以及電路為做詳細描述，以免混淆本發(fā)明的觀點。
[0021]以下描述的一些部分以計算機、處理器、控制器、裝置和/或存儲器內(nèi)針對數(shù)據(jù)流、信號或波形的進程、程序、邏輯塊、功能塊、處理、示意性符號和/或其它運算的示意性符號表示呈現(xiàn)。這些描述和表示通常由本領(lǐng)域技術(shù)人員使用以有效傳達他們的工作本質(zhì)給本領(lǐng)域其他技術(shù)人員。通常但非必要，被操縱的量采用能夠在計算機或數(shù)據(jù)處理系統(tǒng)中被儲存、傳輸、組合、比較和操縱的電信號、磁信號、光信號、或量子信號的形式。經(jīng)證實，有時候?qū)⒋诵┬盘柋硎緸槲?、波、波形、流、值、要素、符號、字符、品項、?shù)字、或是類似物是很方便的，特別是基于一般使用的理由。
[0022]示例性CBRAM單元結(jié)構(gòu)與架構(gòu)
[0023]本發(fā)明的特定實施例是關(guān)于電阻式切換存儲器(例如，導電橋接隨機存取存儲器(CBRAM)、電阻式RAM(ReRAM)等)。下面針對示例性實施例更詳細地解釋本發(fā)明的各項觀點。本發(fā)明的特定實施例包括操作能夠在一或更多個電阻及/或電容狀態(tài)之間被編程/寫入以及擦除的電阻式切換存儲器的結(jié)構(gòu)與方法。電阻式切換存儲器裝置可以包括具有“可編程阻抗元件”的多個電阻式存儲器單元，或任何類型的電阻式切換或電阻變化存儲器單元或元件。
[0024]圖1與圖2顯示能夠運用可編程阻抗元件的示例性存儲器架構(gòu)與電路結(jié)構(gòu)。然而，本發(fā)明的特定實施例可修改為各式各樣存儲器架構(gòu)、電路結(jié)構(gòu)以及各種類型的非易失性存儲器(包括電阻式切換存儲器)。
[0025]現(xiàn)在參考圖1，顯示了示例性存儲器裝置并且用通用附圖標記100指示。存儲器裝置100包括公共陽極扇區(qū)102-0至102-7、位線選擇電路104、公共板選擇電路106、陽極解碼電路108、字線解碼電路110以及位線解碼電路112。存儲器裝置100能夠為單一集成電路，或者可以形成為除了存儲器功能之外還提供其它功能的較大的集成電路裝置的一部分，例如(嵌入式)存儲器構(gòu)造。
[0026]圖1還可以包括命令解碼電路120。例如，命令解碼電路120可以接收外部信號，或者源自外部信號的控制信號，并且可以響應地產(chǎn)生各種內(nèi)部控制信號(例如程序、擦除、讀取等)。這些內(nèi)部操作控制信號能夠被用來產(chǎn)生各種供應電平(例如，特定的編程與擦除電壓電平)以及其它控制信號(例如，擦除操作控制信號)，以下將更詳細討論。這樣，命令解碼電路120可用來確定要在裝置上執(zhí)行的操作。
[0027]公共陽極扇區(qū)(102-0至102-7)可各包括多個存儲器單元，它們被排列成一列或更多列以及多行，并且被耦接至公共陽極板。每一個存儲器單元都可以包括一個或更多個可編程阻抗元件或CBRAM儲存元件以及選擇裝置。一般來說，CBRAM儲存元件可被配置成當大于閾值電壓的偏壓被施加至CBRAM儲存元件的電極上時，CBRAM儲存元件的電特性可以改變。例如，在某些布置中，當電壓被施加至CBRAM儲存元件的電極時，離子導體內(nèi)的導電離子可能會開始迀移并且在這些電極中比較負電處或附近形成電沉積。然而，這種電沉積未必會引起電特性改變。本文中所使用的“電沉積” 一詞是表示與大塊離子導體材料中的還原金屬或其它導電材料的濃度相比，離子導體內(nèi)的相同材料具有增加的濃度的任何區(qū)域。當電沉積形成時，電極之間的電阻可減小，并且其它電特性也可能改變。如果反向施加電壓時，電沉積會溶解回到該離子導體之中，并且裝置會回到先前的電狀態(tài)(例如，高電阻狀態(tài))。
[0028]電壓VBL_Prog、VBL_Erase以及VAN可以是常規(guī)的電源電壓，諸如+5伏特與O伏特、或+3.3伏特與O伏特、或+1.2伏特與O伏特。在一個示例中，這些電壓可以是在包括存儲器裝置100的集成電路的外部管腳處接收到的一個或更多個電源電壓。在另一個示例中，這些電壓可以是由包括存儲器裝置100的集成電路的穩(wěn)壓器所產(chǎn)生的一個或更多個電壓。在任何情況下，通過在CBRAM單元的電極上施加適合的電壓，這些電壓可被直接或間接用來對CBRAM單元進行編程(例如，在正向偏壓構(gòu)造中)或擦除CBRAM單元(例如，在逆向偏壓構(gòu)造中)。
[0029]位線選擇電路104可根據(jù)操作模式與位線解碼值來選擇性地連接一個或更多個公共陽極區(qū)(102-0至102-7)的位線。在一個特定示例中，位線選擇電路104能夠有益地將選定的位連接至電壓VBL_Prog或VBL_Erase。也就是說，在編程操作中，選定的位線可連接至電壓VBL_Prog，而在擦除操作中，選定的位線可連接至電壓VBL_Erase。
[0030]公共板選擇電路106可以將陽極板連接至未被選擇(經(jīng)由陽極解碼108)用于擦除或編程的CBRAM單元的抑制電壓。應注意，圖1中示出的布置可以有利地提供編程電壓與擦除電壓至電源電壓以外的電壓，無需如同在其它方式中那樣必須包括電荷泵等。取而代之地，提供給所選定的CBRAM裝置的供應電壓可以在編程操作與擦除操作之間切換。這樣，編程與擦除可以是“對稱”操作。也就是說，在編程操作中，要被編程的CBRAM單元可在陽極至陰極方向上被連接在適合的電壓之間(例如，V1-V2)。在擦除操作中，要被擦除的CBRAM單元可在陰極至陽極方向上連接在適合的電壓之間(例如，V2-V1)。
[0031]位線解碼電路112可以產(chǎn)生用于選擇執(zhí)行讀取操作、編程操作以及擦除操作的給定位線的值。在一種布置中，位線解碼電路112響應于地址信息(例如，列地址數(shù)據(jù))而產(chǎn)生用于施加至位線選擇電路104的位線選擇信號。字線解碼電路110可產(chǎn)生用于通過在一行或更多行選定的公共陽極區(qū)(102-0至102-7)中使能存取裝置而選擇給定的存儲器單元集合的值。響應于地址信息(例如，行地址數(shù)據(jù))，一個或更多個字線可以被驅(qū)動至選擇電壓，從而使能一行存儲器單元中的對應的選擇裝置(例如，晶體管)。
[0032]現(xiàn)在參考圖2，圖2示出了示例性公共陽極陣列結(jié)構(gòu)200的示意性框圖，該結(jié)構(gòu)是圖1中所示的示例的一種實現(xiàn)。在此示例中，電壓控制202可接收各種供應電壓(例如，VDD, VSS、VREF等)以及操作控制(例如，編程、擦除、驗證、讀取等)。電阻式存儲器單元206可包括可編程阻抗元件208與存取晶體管210，如圖所示。在此特定布置中，每一個存儲器單元206的陽極可以一起連接在