一種用于rram的存儲(chǔ)單元片內(nèi)自測(cè)電路及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于RRAM的存儲(chǔ)單元片內(nèi)檢測(cè)方法。
【背景技術(shù)】
[0002]FLASH存儲(chǔ)器作為傳統(tǒng)主流的非易失存儲(chǔ)介質(zhì)，在電子信息領(lǐng)域扮演著核心且不可或缺的角色。隨著工藝尺寸的不斷縮小，由于復(fù)雜的掩模圖形及昂貴的制造成本，越來越大的字線漏電和單元之間的串?dāng)_，以及浮柵中電子數(shù)目越來越少等原因，F(xiàn)LASH存儲(chǔ)器的發(fā)展受到了限制。因此業(yè)界逐漸研究開發(fā)一些新興的非揮發(fā)存儲(chǔ)器，如CBRAM、MRAM、PRAM,RRAM等。其中阻變型隨機(jī)存儲(chǔ)器RRAM作為一種新型的非易失性數(shù)據(jù)存儲(chǔ)技術(shù)，具有速度高、容量大、功耗低、成本低以及可靠性高的優(yōu)點(diǎn)，RRAM被普遍認(rèn)為是替代FLASH存儲(chǔ)器的最具潛力的新型存儲(chǔ)器。
[0003]同非易失性內(nèi)存NAND FALSH—樣，在阻變型隨機(jī)存儲(chǔ)器RRAM存儲(chǔ)器陣列中，數(shù)據(jù)以位的方式保存在存儲(chǔ)單元，這些存儲(chǔ)單元以8個(gè)或者16個(gè)為單位，連成子線，形成所謂的字節(jié)(x8)或字(xl6)，即存儲(chǔ)器的位寬。一定數(shù)目的字線會(huì)再組成頁(yè)。RRAM也是以頁(yè)為單位進(jìn)行讀寫數(shù)據(jù)操作。
[0004]然而在RRAM存儲(chǔ)器的芯片制造過程中由于工藝制程以及應(yīng)用中的各類原因，RRAM存儲(chǔ)器中不可避免會(huì)存在存儲(chǔ)單元損壞的情況，使之不能夠正確工作。所以在存儲(chǔ)器芯片出廠測(cè)試流程中，需要通過特定方法將存儲(chǔ)陣列中天生損壞的存儲(chǔ)單元測(cè)試并記錄出來，然后通過相關(guān)修復(fù)策略在一定程度上將這些損壞的存儲(chǔ)單元修復(fù)或替換，從而將那些自身?yè)p壞的存儲(chǔ)單元數(shù)目在可修復(fù)范圍內(nèi)的芯片挽救回來，作為合格存儲(chǔ)器芯片出廠，提尚了良品率。
[0005]同NAND FALSH—樣，在RRAM存儲(chǔ)器內(nèi)部工作中，RRAM存儲(chǔ)器也是以整頁(yè)為基本操作單位進(jìn)行讀寫操作的。RRAM存儲(chǔ)器芯片根據(jù)從外部接口得到的地址，譯碼并選中存儲(chǔ)陣列中的某一頁(yè)，然后按照內(nèi)部操作的流程對(duì)選中頁(yè)進(jìn)行數(shù)據(jù)的存取。如圖2a，在以頁(yè)為最小數(shù)據(jù)操作單元的一類存儲(chǔ)芯片中，會(huì)有一個(gè)頁(yè)緩存器，它是一個(gè)與存儲(chǔ)陣列中的一頁(yè)存儲(chǔ)空間大小相同且存儲(chǔ)位置完全對(duì)等的鎖存器陣列，用于在存儲(chǔ)器內(nèi)部數(shù)據(jù)傳輸時(shí)起到數(shù)據(jù)的緩沖存儲(chǔ)作用。
[0006]在頁(yè)操作類的存儲(chǔ)器讀寫過程中，數(shù)據(jù)的搬移一般會(huì)有兩個(gè)傳輸階段，一個(gè)階段是發(fā)生在外部接口 1與頁(yè)緩存器之間，這里稱為頁(yè)緩存器操作階段，主要是完成從外部接口 1到芯片內(nèi)部的數(shù)據(jù)接收與發(fā)送:如寫操作時(shí)將寫數(shù)據(jù)從外部接口 1搬到頁(yè)緩存器的頁(yè)緩存器寫入工作；和讀操作時(shí)將數(shù)據(jù)從頁(yè)緩存器搬移到外部接口 1的頁(yè)緩存器讀取工作。另一個(gè)階段是發(fā)生在存儲(chǔ)陣列和頁(yè)緩存器之間，稱之為陣列操作階段，用于完成芯片內(nèi)部存儲(chǔ)陣列的讀寫工作:如在寫操作時(shí)將數(shù)據(jù)從頁(yè)緩存器搬移到存儲(chǔ)陣列選中頁(yè)相應(yīng)位置的寫陣列操作；和讀操作時(shí)，將數(shù)據(jù)從存儲(chǔ)陣列中的選中頁(yè)搬到頁(yè)緩存器相應(yīng)位置的讀陣列操作，如圖2b所示。
[0007]RRAM存儲(chǔ)器主要包括存儲(chǔ)陣列、頁(yè)緩存器、數(shù)據(jù)通路、驗(yàn)證模塊、控制判斷邏輯模塊和地址發(fā)生器等，其中數(shù)據(jù)通路包括寫數(shù)據(jù)通路和讀數(shù)據(jù)通路。
[0008]在RRAM存儲(chǔ)器的寫陣列操作階段過程中，片內(nèi)的地址發(fā)生器會(huì)根據(jù)工作需求按照累加的方式遍歷所有地址，將頁(yè)緩存器中各地址的數(shù)據(jù)讀取并逐次搬移到選中頁(yè)陣列的相應(yīng)位置。每次通過寫數(shù)據(jù)通路進(jìn)行的寫操作(擦除或編程)，系統(tǒng)會(huì)根據(jù)地址發(fā)生器的當(dāng)前地址對(duì)陣列相應(yīng)位置進(jìn)行寫入操作，同時(shí)會(huì)將本次操作的寫數(shù)據(jù)保存在驗(yàn)證模塊中，每次寫操作完成后，會(huì)有一個(gè)讀驗(yàn)證操作，它會(huì)讀取之前所寫地址上的數(shù)據(jù)，并在驗(yàn)證模塊中與原始寫數(shù)據(jù)進(jìn)行比較，以判斷本次操作是否成功。如果比較結(jié)果相同即本次寫操作成功，驗(yàn)證模塊將輸出成功標(biāo)志位為1，控制判斷邏輯模塊會(huì)通知地址發(fā)生器加1，然后繼續(xù)對(duì)下一地址操作。如果比較結(jié)果不同則認(rèn)為失敗，驗(yàn)證模塊會(huì)重置成功標(biāo)志位為0，控制判斷邏輯模塊會(huì)通知地址發(fā)生器會(huì)保持當(dāng)前的操作地址，同時(shí)控制判斷邏輯模塊會(huì)告知相關(guān)模塊調(diào)節(jié)存儲(chǔ)單元相應(yīng)字線或位線的操作電壓(一般是以一定的步長(zhǎng)上調(diào)電壓)，然后芯片會(huì)對(duì)當(dāng)前地址再重復(fù)一次寫操作以及讀驗(yàn)證，以此類推，如果在規(guī)定操作次數(shù)上限時(shí)(如同一地址最多重復(fù)操作8次)還不能成功操作，即返回操作失敗信息，放棄對(duì)本地址的寫操作，地址發(fā)生器加1，繼續(xù)對(duì)下一地址執(zhí)行寫操作。如圖3所示操作過程中可知，在RRAM寫陣列操作時(shí)，隨著對(duì)遞增的地址的逐次操作，在每個(gè)地址操作結(jié)束時(shí)，控制判斷邏輯模塊根據(jù)操作標(biāo)志位的結(jié)果，已經(jīng)擁有了當(dāng)前地址是否能夠正確讀取操作的信息。然而這個(gè)反映每個(gè)地址成功與否的信息只是用于內(nèi)部重復(fù)操作的判斷依據(jù)，而芯片外部接口端無從得知此類信息。
[0009]對(duì)于如何將存儲(chǔ)器陣列中的損壞存儲(chǔ)單元檢測(cè)并記錄，目前主要的測(cè)試方式為:在存儲(chǔ)器芯片出廠前測(cè)試階段，通過測(cè)試基臺(tái)對(duì)存儲(chǔ)器芯片進(jìn)行測(cè)試具體做法如下:
[0010]如圖1所示，利用測(cè)試基臺(tái)對(duì)待測(cè)芯片的所有存儲(chǔ)陣列進(jìn)行讀寫操作，對(duì)于每個(gè)地址的操作時(shí)，基臺(tái)會(huì)進(jìn)行寫數(shù)據(jù)操作，并記錄當(dāng)前地址所寫數(shù)據(jù)，之后對(duì)同一地址進(jìn)行讀數(shù)據(jù)操作，同時(shí)與之前記錄的寫數(shù)據(jù)進(jìn)行對(duì)比，如果數(shù)據(jù)不能匹配，則在一定程度上認(rèn)為該地址的存儲(chǔ)單元為損壞單元，將當(dāng)前地址記錄。以此類推，測(cè)試基臺(tái)遍歷整個(gè)存儲(chǔ)空間地址后，即可以將陣列中所有損壞單元的位置篩選出來。
[0011]雖然這種方式能夠較為準(zhǔn)確的對(duì)存儲(chǔ)器芯片進(jìn)行測(cè)試統(tǒng)計(jì)，得到每顆芯片的錯(cuò)誤率統(tǒng)計(jì)數(shù)據(jù)，進(jìn)而進(jìn)行后續(xù)修復(fù)流程。但是，這種測(cè)試方式還是存在以下不足:
[0012]1、基于測(cè)試基臺(tái)的測(cè)量方法需要耗費(fèi)時(shí)間去開發(fā)基臺(tái)端的測(cè)試激勵(lì)以及比較篩選等程序，前期的研發(fā)階段需要耗費(fèi)大量的人力、物力。
[0013]2、這種方法需要同時(shí)對(duì)于每個(gè)存儲(chǔ)地址都做一次完整的讀寫操作，這都使得存儲(chǔ)器芯片測(cè)試時(shí)間較長(zhǎng)，延長(zhǎng)了產(chǎn)品出廠時(shí)間。

【發(fā)明內(nèi)容】

[0014]為了解決現(xiàn)有的存儲(chǔ)器芯片測(cè)試方法存在耗時(shí)久，測(cè)試激勵(lì)繁瑣的技術(shù)問題，本發(fā)明提供一種用于RRAM存儲(chǔ)器測(cè)試的片內(nèi)存儲(chǔ)單元自測(cè)篩選方法。
[0015]本發(fā)明的技術(shù)解決方案:
[0016]—種用于RRAM的存儲(chǔ)單元片內(nèi)自測(cè)電路，其特殊之處在于:包括鎖存模塊、鎖存使能模塊、回寫地址模塊以及頁(yè)緩存器回寫模塊；
[0017]所述鎖存模塊位于讀數(shù)據(jù)通路上，用于接收驗(yàn)證模塊發(fā)送的成功標(biāo)志位，并在接收到鎖存使能模塊發(fā)送的鎖存信號(hào)的情況下將當(dāng)前地址的成功標(biāo)志位采樣，產(chǎn)生當(dāng)前地址的最終操作結(jié)果；
[0018]所述鎖存使能模塊用于在控制判斷邏輯模塊判斷得知當(dāng)前操作為當(dāng)前地址的終次操作時(shí)產(chǎn)生鎖存信號(hào)，并發(fā)送給鎖存模塊和頁(yè)緩存器回寫模塊；
[0019]所述回寫地址模塊用于在控制判斷邏輯模塊判斷得知當(dāng)前操作為當(dāng)前地址的終次操作時(shí)從地址發(fā)生器提取與該終次操作所對(duì)應(yīng)的當(dāng)前地址信息，并發(fā)送給頁(yè)緩存器回寫豐吳塊；
[0020]所述頁(yè)緩存器回寫模塊用于根據(jù)收到的當(dāng)前地址信息和鎖存信號(hào)產(chǎn)生回寫地址信息和回寫使能，并發(fā)送給頁(yè)緩存器，頁(yè)緩存器根據(jù)收到的回寫地址信息和回寫使能，將當(dāng)前地址的最終操作結(jié)果存儲(chǔ)在頁(yè)緩存器相應(yīng)位置，供外部接口后續(xù)讀取。
[0021]上述鎖存使能模塊包括組合邏輯電路和時(shí)鐘門控電路，所述組合邏輯電路用于在接收到控制判斷邏輯模塊發(fā)送的操作成功信號(hào)或失敗次數(shù)達(dá)到上限時(shí)產(chǎn)生一個(gè)當(dāng)前地址的終次操作信號(hào)，發(fā)送給時(shí)鐘門控電路；所述時(shí)鐘門控電路在收到當(dāng)前地址的終次操作信號(hào)和時(shí)鐘信號(hào)時(shí)產(chǎn)生鎖存信號(hào)。
[0022]上述鎖存模塊為鎖存器電路，所述鎖存器電路的數(shù)據(jù)輸入端接驗(yàn)證模塊發(fā)送的成功標(biāo)志位，所