一種具有替換行或列的mram芯片及替換、讀寫方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及MRAM芯片，尤其涉及一種具有替換行或列的MRAM芯片及替換、讀寫方法。
【背景技術(shù)】
[0002]關(guān)于MRAM:
[0003]本發(fā)明的背景是MRAM技術(shù)的成熟。MRAM是一種新的內(nèi)存和存儲技術(shù)，可以像SRAM/DRAM 一樣快速隨機(jī)讀寫，還可以像Flash閃存一樣在斷電后永久保留數(shù)據(jù)。
[0004]它的經(jīng)濟(jì)性想當(dāng)?shù)睾?，單位容量占用的硅片面積比SRAM有很大的優(yōu)勢，比在此類芯片中經(jīng)常使用的NOR Flash也有優(yōu)勢，比嵌入式NOR Flash的優(yōu)勢更大。它的性能也相當(dāng)好，讀寫時延接近最好的SRAM，功耗則在各種內(nèi)存和存儲技術(shù)最好。而且MRAM不像DRAM以及Flash那樣與標(biāo)準(zhǔn)CMOS半導(dǎo)體工藝不兼容。MRAM可以和邏輯電路集成到一個芯片中。
[0005]MRAM 的原理:
[0006]MRAM的原理，是基于一個叫做磁性隧道結(jié)(Magnetic Tunnel Junct1n，MTJ)的結(jié)構(gòu)。它是由兩層鐵磁性材料夾著一層非常薄的非鐵磁絕緣材料組成的。如圖:
[0007]下面的一層鐵磁材料是具有固定磁化方向的參考層，上面的鐵磁材料是可變磁化方向的記憶層，它的磁化方向可以和固定磁化層同向或反向。由于量子物理的效應(yīng)，電流可以穿過中間的隧道勢皇層，但是MTJ的電阻和可變磁化層的磁化方向有關(guān)。磁化方向可以和固定磁化層同向為低電阻態(tài)，如圖1所示；磁化方向可以和固定磁化層反向為高電阻態(tài)，如圖2所示。
[0008]讀取MRAM的過程就是對MTJ的電阻進(jìn)行測量。使用比較新的STT-MRAM技術(shù)，寫MRAM也比較簡單:使用比讀更強(qiáng)的電流穿過MTJ進(jìn)行寫操作。一個自下而上的電流把可變磁化層置成與固定層同向，自上而下的電路把它置成反向。
[0009]MRAM 的架構(gòu)
[0010]每個MRAM的記憶單元由一個MTJ和一個MOS管組成，MOS管的柵極(gate)連接到芯片的字線(Word Line)負(fù)責(zé)接通或切斷這個單元，MTJ和MOS管串接在芯片的位線(BitLine)上，讀寫操作在位線上進(jìn)行，如圖3所示。
[0011]一個MRAM芯片由一個或多個MRAM存儲單元的陣列組成，每個陣列有若干外部電路，如:
[0012]?行地址解碼器:把收到的地址變成字線的選擇
[0013]?列地址解碼器:把收到的地址變成位線的選擇
[0014]?讀寫控制器:控制位線上的讀(測量)寫(加電流)操作
[0015]?輸入輸出控制:和外部交換數(shù)據(jù)
[0016]MRAM存儲單元的讀取操作，需要對MTJ的電阻進(jìn)行測量，鑒定它是處于高電阻態(tài)還是低電阻態(tài)。但在工藝實施過程中，由于材料厚度不均勻、每個MTJ晶格缺陷的不一致、每個與MTJ連接的MOS管電阻也不一致，造成每個存儲單元的電阻略有不同。存在一定的小概率，某個存儲單元的低電阻反而高于參照電阻，或高電阻低于參照電阻，這樣存儲單元(bit)就是壞的，寫進(jìn)I會讀出O或反之。
[0017]現(xiàn)代MRAM的工藝已經(jīng)非常成熟，可以把出現(xiàn)壞的存儲單元的幾率控制在極小。但是未來MRAM芯片的密度將極大，每一個芯片上的存儲單元數(shù)目也將大量增加。比如一千萬分之一的壞存儲單元概率聽起來很小，但未來MRAM，每個芯片上可能有10億個存儲單元。如果采用通常的設(shè)計，10億個存儲單元中出現(xiàn)任何一個壞存儲單元都使得這個芯片成為廢品，那么幾乎所有的芯片都是廢品。
[0018]芯片合格率是影響成本的一個重要的因素，在芯片行業(yè)是關(guān)乎存亡的。因此必須在控制工藝的同時，采用一些電路設(shè)計技術(shù)，幫助提高芯片合格率。

【發(fā)明內(nèi)容】

[0019]有鑒于現(xiàn)有技術(shù)的上述缺陷，本發(fā)明所要解決的技術(shù)問題是提供一種具有替換行或列的MRAM芯片，使用替換行或列來替換具有壞MRAM存儲單元的行或列，能夠在相同的壞存儲單元概率下，大幅度提高M(jìn)RAM芯片的合格率，從而降低MRAM芯片的成本。
[0020]本發(fā)明提供一種MRAM芯片，包括一個或多個由MRAM存儲單元組成的陣列，每個陣列與控制電路連接，控制電路包括行地址解碼器、列地址解碼器、讀寫控制器以及輸入輸出控制，每個陣列包括多個替換行或列，替換行或列用于替換具有壞MRAM存儲單元的行或列。
[0021]進(jìn)一步地，每個替換行或列包括非易失的地址寄存器，用于存儲被替換行或列的地址。
[0022]進(jìn)一步地，地址寄存器的位數(shù)取決于每個陣列中的MRAM存儲單元的行數(shù)或列數(shù)。
[0023]本發(fā)明還提供一種上述MRAM芯片的替換方法，包括以下步驟:
[0024](I)MRAM芯片的自測試電路對MRAM芯片的每一行或列進(jìn)行讀寫測試；
[0025](2)如果發(fā)現(xiàn)一個壞存儲單元，壞存儲單元所在的行或列標(biāo)定為壞行或壞列，選擇一個未使用的替換行或列，將壞行或壞列的地址寫入選中的替換行或列的地址寄存器。
[0026]本發(fā)明還提供一種上述MRAM芯片的讀寫方法，MRAM陣列具有替換行，包括以下步驟:
[0027](I)收到讀寫操作的地址，將地址發(fā)給行地址解碼器、列地址解碼器以及所有替換行；
[0028](2)如果地址對應(yīng)的行標(biāo)定為壞行，地址寄存器中存儲的地址與地址對應(yīng)的行的地址相同的替換行打開，進(jìn)行讀寫操作，并禁止行地址解碼器打開地址對應(yīng)的行。
[0029]進(jìn)一步地，步驟⑵包括以下步驟:
[0030](21)替換行比較行地址與替換行的地址寄存器中存儲的地址；
[0031](22)如果二者相同，打開替換行；
[0032](23)將行地址解碼器的使能位置O。
[0033]本發(fā)明還提供一種上述MRAM芯片的讀寫方法，MRAM陣列具有替換列，包括以下步驟:
[0034](I)收到讀寫操作的地址，將地址發(fā)給行地址解碼器、列地址解碼器以及所有替換列；
[0035](2)如果地址對應(yīng)的列標(biāo)定為壞列，地址寄存器中存儲的地址與地址對應(yīng)的列的地址相同的替換列打開，進(jìn)行讀寫操作，并禁止列地址解碼器打開地址對應(yīng)的列。
[0036]進(jìn)一步地，步驟⑵包括以下步驟:
[0037](21)替換列比較列地址與替換列的地址寄存器中存儲的地址；
[0038](22)如果二者相同，打開替換列；
[0039](23)將列地址解碼器的使能位置O。
[0040]與現(xiàn)有技術(shù)相比，本發(fā)明提供的具有替換行或列的MRAM芯片及替換、讀寫方法，具有以下有益效果:使用替換行或列來替換具有壞MRAM存儲單元的行或列，能夠在相同的壞存儲單元概率下，大幅度提高M(jìn)RAM芯片的合格率，從而降低MRAM芯片的成本。
[0041]以下將結(jié)合附圖對本發(fā)明的構(gòu)思、具體結(jié)構(gòu)及產(chǎn)生的技術(shù)效果作進(jìn)一步說明，以充分地了解本發(fā)明的目的、特征和效果。
【附圖說明】
[0042]圖1是磁性隧道結(jié)的低電阻態(tài)示意圖；
[0043]圖2是磁性隧道結(jié)的高電阻態(tài)示意圖；
[0044]圖3是MRAM存儲單元；
[0045]圖4是MRAM芯片的結(jié)構(gòu)示意圖；
[0046]圖5是本發(fā)明的具有替換行的MRAM芯片的行地址操作示意圖。
【具體實施方式】
[0047]如圖4所示，本發(fā)明的一個實施例的MRAM芯片，包括一個或多個由MRAM存儲單元組成的陣列，每個陣列與控制電路連接，控制電路包括行地址解碼器、列地址解碼器、讀寫控制器以及輸入輸出控制，每個陣列包