實現(xiàn)存儲卡寫保護和復(fù)位的電路的制作方法
【專利摘要】本發(fā)明涉及一種實現(xiàn)存儲卡寫保護和復(fù)位的電路，其特征在于，包括具有接收控制信號的三極管開關(guān)電路，與所述三級管開關(guān)電路連接的MOS管開關(guān)電路，與所述MOS管開關(guān)電路連接的外部電源接口及存儲卡電源接口；當(dāng)所述三極管開關(guān)電路導(dǎo)通時，所述MOS管開關(guān)電路導(dǎo)通，電源依次經(jīng)所述外部電源接口、所述MOS管開關(guān)電路、所述存儲卡電源接口驅(qū)動存儲卡；當(dāng)所述三極管開關(guān)電路關(guān)斷時，所述MOS管開關(guān)電路關(guān)斷，所述存儲卡斷電。本發(fā)明的電路拓撲簡單，電路失效率低、成本低，直觀；適用范圍廣，可適用于多種類型的存儲卡的寫保護和復(fù)位控制。
【專利說明】
實現(xiàn)存儲卡寫保護和復(fù)位的電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲設(shè)備領(lǐng)域，尤其涉及實現(xiàn)存儲卡寫保護和復(fù)位的電路。
【【背景技術(shù)】】
[0002]在軌道交通、航空電子等具有安全性和可用性要求的控制系統(tǒng)中，系統(tǒng)的存儲卡需要具有在控制系統(tǒng)發(fā)生系統(tǒng)整機復(fù)位或者存儲卡的數(shù)據(jù)線和地址線不可控時，對存儲卡進行寫保護功能。防止存儲卡內(nèi)部數(shù)據(jù)被修改。同時，當(dāng)存儲卡內(nèi)部發(fā)生故障時，存儲卡能實現(xiàn)單獨復(fù)位功能。
[0003]目前，部分存儲卡通過自身的機械結(jié)構(gòu)來實現(xiàn)寫保護。例如SD卡自身有一個寫保護的“LOCK”開關(guān)，通過調(diào)整該開關(guān)的位置來實現(xiàn)SD卡的寫保護。部分存儲卡硬件上不存在寫保護結(jié)構(gòu)，只能通過軟件來實現(xiàn)寫保護。例如TF卡和CF卡自身不帶寫保護開關(guān)，通過軟件來實現(xiàn)寫保護功能。
[0004]目前，存儲卡沒有專門的復(fù)位電路對自身進行復(fù)位?，F(xiàn)有方案是通過軟件對存儲卡進行初始化，實現(xiàn)對存儲卡的復(fù)位。
【
【發(fā)明內(nèi)容】
】
[0005]為解決前述問題，本發(fā)明提出一種實現(xiàn)存儲卡寫保護和復(fù)位的電路，用于實現(xiàn)在存儲卡在系統(tǒng)復(fù)位狀態(tài)下，其讀寫狀態(tài)與寫保護狀態(tài)切換的功能，還用于實現(xiàn)存儲卡單獨復(fù)位的能力，提尚系統(tǒng)對存儲卡的識別。
[0006]為達到前述目的，本發(fā)明采用如下技術(shù)方案:一種實現(xiàn)存儲卡寫保護和復(fù)位的電路，其特征在于，包括具有接收控制信號的三極管開關(guān)電路，與所述三級管開關(guān)電路連接的MOS管開關(guān)電路，與所述MOS管開關(guān)電路連接的外部電源接口及存儲卡電源接口；
[0007]當(dāng)所述三極管開關(guān)電路導(dǎo)通時，所述MOS管開關(guān)電路導(dǎo)通，電源依次經(jīng)所述外部電源接口、所述MOS管開關(guān)電路、所述存儲卡電源接口驅(qū)動存儲卡；
[0008]當(dāng)所述三極管開關(guān)電路關(guān)斷時，所述MOS管開關(guān)電路關(guān)斷，所述存儲卡斷電。
[0009]本發(fā)明的第一優(yōu)選方案在于:還包括與所述MOS管開關(guān)電路連接且用于指示所述存儲卡供電狀態(tài)的狀態(tài)指示電路。
[0010]本發(fā)明的第二優(yōu)選方案在于:所述三極管開關(guān)電路包括接收所述控制信號的第一端、第一電阻、第二電阻、第三電阻、第一三極管；
[0011]所述第一端與所述第一電阻的一端連接，所述第一電阻的另一端與所述第二電阻的一端、第三電阻的一端連接；
[0012]所述第二電阻的另一端接地，所述第三電阻的另一端連接第一三極管的基極；
[0013]所述第一三極管的發(fā)射極接地，所述第一三極管的集電極與所述MOS管開關(guān)電路連接。
[0014]本發(fā)明的第三優(yōu)選方案在于:所述MOS管開關(guān)電路包括與所述三極管開關(guān)電路中第一三極管集電極連接的第二端、第四電阻、第五電阻、第一 MOS管、第六電阻、用于與外部直流電源連接的外部電源接口 ；
[0015]所述第二端與所述第四電阻的一端連接，所述第四電阻的另一端與所述第一MOS管G極、所述第五電阻的一端連接;所述第五電阻另一端與所述外部電源接口、所述第一MOS管D極連接；
[0016]所述第一MOS管的S極連接第六電阻的一端、存儲卡電源接口；所述第六電阻的另一端接地。
[0017]本發(fā)明的第四優(yōu)選方案在于:所述狀態(tài)指示電路包括正極與所述存儲卡電源接口連接的發(fā)光二極管及與所述發(fā)光二極管負極連接的第七電阻，所述第七電阻接地。
[0018]本發(fā)明的第五優(yōu)選方案在于:所述MOS管開關(guān)電路還包括第一電容，所述第一電容一端與所述第五電阻另一端連接，所述第一電容另一端與所述第五電阻一端連接。
[0019]本發(fā)明可達到如下技術(shù)效果:電路拓撲簡單，電路失效率低、成本低，直觀;適用范圍廣，可適用于多種類型的存儲卡的寫保護和復(fù)位控制。
[0020]本發(fā)明的這些特點和優(yōu)點將會在下面的【具體實施方式】、附圖中詳細的揭露。
【【附圖說明】】
[0021 ]下面結(jié)合附圖對本發(fā)明做進一步的說明:
[0022]圖1為本發(fā)明實施例1的實現(xiàn)存儲卡寫保護和復(fù)位的電路的原理框圖。
[0023]圖2為本發(fā)明實施例1的實現(xiàn)存儲卡寫保護和復(fù)位的電路的原理圖。
【【具體實施方式】】
[0024]下面結(jié)合本發(fā)明實施例的附圖對本發(fā)明實施例的技術(shù)方案進行解釋和說明，但下述實施例僅為本發(fā)明的優(yōu)選實施例，并非全部?；趯嵤┓绞街械膶嵤├绢I(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得其他實施例，都屬于本發(fā)明的保護范圍。
[0025]實施例1。
[0026]參看圖1，一種實現(xiàn)存儲卡寫保護和復(fù)位的電路，包括具有接收控制信號的三極管開關(guān)電路，與三級管開關(guān)電路連接的MOS管開關(guān)電路，與MOS管開關(guān)電路連接的外部電源接口及存儲卡電源接口CARD_PWR;當(dāng)三極管開關(guān)電路導(dǎo)通時，MOS管開關(guān)電路導(dǎo)通，電源依次經(jīng)外部電源接口、MOS管開關(guān)電路、存儲卡電源接口 CARD_PWR驅(qū)動存儲卡；當(dāng)三極管開關(guān)電路關(guān)斷時，MOS管開關(guān)電路關(guān)斷，存儲卡斷電；還包括與MOS管開關(guān)電路連接且用于指示存儲卡供電狀態(tài)的狀態(tài)指示電路。
[0027]參看圖2，三極管開關(guān)電路包括接收控制信號的第一端、第一電阻R1、第二電阻R2、第三電阻、第一三極管;第一端與第一電阻Rl的一端連接，第一電阻Rl的另一端與第二電阻R2的一端、第三電阻R3的一端連接;第二電阻R2的另一端接地，第三電阻R3的另一端連接第一三極管Ql的基極;第一三極管Q2的發(fā)射極接地，第一三極管Ql的集電極與MOS管開關(guān)電路連接。
[0028]MOS管開關(guān)電路包括與三極管開關(guān)電路中第一三極管Ql集電極連接的第二端、第四電阻R4、第五電阻R5、第一 MOS管Q2、第六電阻R6、用于與外部直流電源VCC_BAR連接的外部電源接口；第二端與第四電阻R4的一端連接，第四電阻R4的另一端與第一 MOS管Q2的G極、第五電阻R5的一端連接;第五電阻R5另一端與外部電源接口、第一MOS管Q2的D極連接;第一MOS管Q2的S極連接第六電阻R6的一端、存儲卡電源接口 CARD_PWR;第六電阻R6的另一端接地。
[0029]狀態(tài)指示電路包括正極與存儲卡電源接口CARD_PWR連接的發(fā)光二極管Dl及與發(fā)光二極管Dl負極連接的第七電阻R7，第七電阻R7接地。
[0030]MOS管開關(guān)電路還包括第一電容Cl，第一電容Cl一端與第五電阻R5另一端連接，第一電容Cl另一端與第五電阻R5—端連接。
[0031]前述存儲卡電源接口CARD_PWR連接存儲卡。前述第一端與外部處理器連接，用于接收處理器的控制信號CTR_SIG。
[0032]基于前述電路，具體工作原理如下。
[0033]當(dāng)處理器發(fā)出的控制信號CTR_SIG為高電平時，第一電阻Rl和第二電阻R2之間的分壓為高電平。第一三極管Ql基極電壓為高電平。第一三極管Ql的發(fā)射結(jié)電壓V_be電壓大于門限值Vjbe(on))，第一三極管Ql導(dǎo)通。第四電阻R4，第五電阻R5和第一三極管Ql串聯(lián)分壓。第一MOS管大于V_(gs(th))，第一MOS管Q2導(dǎo)通，此時，存儲卡電源接口CARD_PWR與電源VCC導(dǎo)通，存儲卡導(dǎo)通電源。存儲卡處于上電狀態(tài)，即處于可讀寫狀態(tài)。此時，可對存儲卡的數(shù)據(jù)線或者地址線進行操作，讀取和修改存儲卡中的數(shù)據(jù)。發(fā)光二極管Dl通電，發(fā)出綠光，指示此時存儲卡處于可讀寫狀態(tài)。
[0034]當(dāng)系統(tǒng)需要復(fù)位或者存儲卡的數(shù)據(jù)線或者地址線存在不確定性時，需要對存儲卡進行寫保護，避免存儲卡數(shù)據(jù)受到影響。當(dāng)處理器發(fā)出的控制信號CTR_SIG為低電平時，第一電阻Rl和第二電阻R2之間的分壓為低電平。第三電阻R3的兩端電壓保持一致，為低電平，即第一三極管Ql基極電壓保持低電平。第一三極管Ql的發(fā)射結(jié)電壓V_be電壓小于門限值乂_(be(on))，第一三極管Ql不導(dǎo)通，第五電阻R5兩端的電壓一致。第一MOS管02的￥_&8小于V_(gs(th))，第一MOS管Q2不導(dǎo)通，此時，存儲卡電源接口CARD_PWR上沒有電壓，存儲卡無法導(dǎo)通電源。存儲卡處于掉電狀態(tài)，即處于寫保護狀態(tài)。此時，對存儲卡的數(shù)據(jù)線或者地址線進行操作，無法修改存儲卡中的數(shù)據(jù)。
[0035]當(dāng)系統(tǒng)無法識別存儲卡，且無法通過軟件或整機下電來實現(xiàn)存儲卡的復(fù)位時，可通過本電路對存儲卡進行復(fù)位操作。當(dāng)控制信號重新由低電平變成高電平，存儲卡的電源由斷電重新變成上電，存儲卡重新進行初始化，確保系統(tǒng)重新識別存儲卡。
[0036]以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，熟悉該本領(lǐng)域的技術(shù)人員應(yīng)該明白本發(fā)明包括但不限于附圖和上面【具體實施方式】中描述的內(nèi)容。任何不偏離本發(fā)明的功能和結(jié)構(gòu)原理的修改都將包括在權(quán)利要求書的范圍中。
【主權(quán)項】
1.一種實現(xiàn)存儲卡寫保護和復(fù)位的電路，其特征在于，包括具有接收控制信號的三極管開關(guān)電路，與所述三級管開關(guān)電路連接的MOS管開關(guān)電路，與所述MOS管開關(guān)電路連接的外部電源接口及存儲卡電源接口 ； 當(dāng)所述三極管開關(guān)電路導(dǎo)通時，所述MOS管開關(guān)電路導(dǎo)通，電源依次經(jīng)所述外部電源接口、所述MOS管開關(guān)電路、所述存儲卡電源接口驅(qū)動存儲卡； 當(dāng)所述三極管開關(guān)電路關(guān)斷時，所述MOS管開關(guān)電路關(guān)斷，所述存儲卡斷電。2.根據(jù)權(quán)利要求1所述實現(xiàn)存儲卡寫保護和復(fù)位的電路，其特征在于:還包括與所述MOS管開關(guān)電路連接且用于指示所述存儲卡供電狀態(tài)的狀態(tài)指示電路。3.根據(jù)權(quán)利要求1所述實現(xiàn)存儲卡寫保護和復(fù)位的電路，其特征在于:所述三極管開關(guān)電路包括接收所述控制信號的第一端、第一電阻、第二電阻、第三電阻、第一三極管； 所述第一端與所述第一電阻的一端連接，所述第一電阻的另一端與所述第二電阻的一端、第三電阻的一端連接； 所述第二電阻的另一端接地，所述第三電阻的另一端連接第一三極管的基極； 所述第一三極管的發(fā)射極接地，所述第一三極管的集電極與所述MOS管開關(guān)電路連接。4.根據(jù)權(quán)利要求1所述實現(xiàn)存儲卡寫保護和復(fù)位的電路，其特征在于:所述MOS管開關(guān)電路包括與所述三極管開關(guān)電路中第一三極管集電極連接的第二端、第四電阻、第五電阻、第一 MOS管、第六電阻、用于與外部直流電源連接的外部電源接口； 所述第二端與所述第四電阻的一端連接，所述第四電阻的另一端與所述第一 MOS管G極、所述第五電阻的一端連接;所述第五電阻另一端與所述外部電源接口、所述第一MOS管D極連接； 所述第一 MOS管的S極連接第六電阻的一端、存儲卡電源接口；所述第六電阻的另一端接地。5.根據(jù)權(quán)利要求2所述實現(xiàn)存儲卡寫保護和復(fù)位的電路，其特征在于:所述狀態(tài)指示電路包括正極與所述存儲卡電源接口連接的發(fā)光二極管及與所述發(fā)光二極管負極連接的第七電阻，所述第七電阻接地。6.根據(jù)權(quán)利要求4所述實現(xiàn)存儲卡寫保護和復(fù)位的電路，其特征在于:所述MOS管開關(guān)電路還包括第一電容，所述第一電容一端與所述第五電阻另一端連接，所述第一電容另一端與所述第五電阻一端連接。
【文檔編號】G11C7/24GK106098092SQ201610460702
【公開日】2016年11月9日
【申請日】2016年6月21日
【發(fā)明人】張鋒, 戶貫濤, 周在福, 張杭君
【申請人】浙江眾合科技股份有限公司