專利名稱：可堆疊式積體電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及積體電路。
已有并列于電路板上的積體電路如

圖1所示該積體電路101僅能在固定的電路板10上設(shè)置，無(wú)法擴(kuò)充數(shù)量，它已很不能滿足講求短小輕便的要求。
本實(shí)用新型的目的是提供一種能在最小的面積或空間里容納最多的積體電路的可堆疊式積體電路。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的可堆疊式積體電路，其包含積體電路本體、球狀導(dǎo)體、焊接點(diǎn)，其特征是該積體電路本體具有一第一表面及第二表面；該積體電路本體的第一表面上設(shè)有一個(gè)以上的第一接點(diǎn)，并連接至電路板，第二表面上設(shè)有一個(gè)以上的第二接點(diǎn)并使其連接至另一積體電路本體上。
上述設(shè)計(jì)，達(dá)到了在最小的面積上容納一個(gè)以上的積體電路的效果。
下面通過(guò)附圖、實(shí)施例再作進(jìn)一步說(shuō)明。
圖1已有積體電路并列于電路板上的示意圖；圖2本實(shí)用新型實(shí)施例之一堆疊于電路板的示意圖；圖3本實(shí)用新型實(shí)施例之二的側(cè)視示意圖。
如圖2、3所示本實(shí)用新型包含積體電路本體201、球狀導(dǎo)體202、焊接點(diǎn)203，其特征是該積體電路本體201具有一第一表面204及第二表面205；該積體電路本體201的第一表面204上設(shè)有一個(gè)以上的第一接點(diǎn)，并連接至電路板102，第二表面205上設(shè)有一個(gè)以上的第二接點(diǎn)并使其連接至另一積體電路本體201上。其中，該積體電路本體201含有一具有鏤空區(qū)域301的基礎(chǔ)層306；其中，該鏤空區(qū)域301內(nèi)具有一條以上的導(dǎo)線302；其中，該一條以上的導(dǎo)線302將該晶片304與一個(gè)以上的第一接點(diǎn)電連接；其中，該鏤空區(qū)域301內(nèi)填滿有絕緣粘劑303；其中，該積體電路本體201的第二表面205與一晶片304接合并具有一鏤空區(qū)域301；其中，該鏤空區(qū)域301內(nèi)填滿有絕緣粘劑303；其中，該一個(gè)以上的第一接點(diǎn)為一個(gè)以上的球狀導(dǎo)體202；其中，該等第二接點(diǎn)與另一積體電路本體201的接點(diǎn)電連接；其中，第一表面204位于積體電路本體201下方，在鏤空區(qū)域301內(nèi)的含有金或鋁的導(dǎo)線302，由打線技術(shù)連接于晶片304上；第二表面205位于積體電路本體201上方，基礎(chǔ)層306上的焊接點(diǎn)203與晶片304電連接，并由鏤空區(qū)域301內(nèi)的導(dǎo)線302連接。本實(shí)用新型主要在于在積體電路本體的上下表面各設(shè)有一個(gè)以上的接點(diǎn)，以堆疊另一積體電路本體，使在有限面積的空間設(shè)置更多的積體電路，且這積體電路可視需要，三四五層更多層的堆疊，以滿足短小、輕便的使用要求。
權(quán)利要求1.可堆疊式積體電路，其包含積體電路本體、球狀導(dǎo)體、焊接點(diǎn)，其特征是該積體電路本體具有一第一表面及第二表面；該積體電路本體的第一表面上設(shè)有一個(gè)以上的第一接點(diǎn)，并連接至電路板，第二表面上設(shè)有一個(gè)以上的第二接點(diǎn)并使其連接至另一積體電路本體上。
2.如權(quán)利要求1所述的可堆疊式積體電路，其特征是其中，該積體電路本體含有一具有鏤空區(qū)域的基礎(chǔ)層。
3.如權(quán)利要求2所述的可堆疊式積體電路，其特征是其中，該鏤空區(qū)域內(nèi)具有一條以上的導(dǎo)線。
4.如權(quán)利要求3所述的可堆疊式積體電路，其特征是其中，該一條以上的導(dǎo)線將該晶片與一個(gè)以上的第一接點(diǎn)電連接。
5.如權(quán)利要求2所述的可堆疊式積體電路，其特征是其中，該鏤空區(qū)域內(nèi)填滿有絕緣粘劑。
6.如權(quán)利要求1所述的可堆疊式積體電路，其特征是其中，該積體電路本體的第二表面與一晶片接合并具有一鏤空區(qū)域。
7.如權(quán)利要求6所述的可堆疊式積體電路，其特征是其中，該鏤空區(qū)域內(nèi)填滿有絕緣粘劑。
8.如權(quán)利要求1所述的可堆疊式積體電路，其特征是其中，該一個(gè)以上的第一接點(diǎn)為一個(gè)以上的球狀導(dǎo)體。
9.如權(quán)利要求1所述的可堆疊式積體電路，其特征是其中，該等第二接點(diǎn)與另一積體電路本體的接點(diǎn)電連接。
10.如權(quán)利要求1所述的可堆疊式積體電路，其特征是其中，第一表面位于積體電路本體下方，在鏤空區(qū)域內(nèi)的含有金或鋁的導(dǎo)線，由打線技術(shù)連接于晶片上；第二表面位于積體電路本體上方，基礎(chǔ)層上的焊接點(diǎn)與晶片電連接，并由鏤空區(qū)域內(nèi)的導(dǎo)線連接。
專利摘要本實(shí)用新型涉及積體電路,解決擴(kuò)充電路數(shù)量的需求?？啥询B式積體電路,其包含積體電路本體、球狀導(dǎo)體、焊接點(diǎn),其特征是該積體電路本體具有一第一表面及第二表面；該積體電路本體的第一表面上設(shè)有一個(gè)以上的第一接點(diǎn),并連接至電路板,第二表面上設(shè)有一個(gè)以上的第二接點(diǎn)并使其連接至另一積體電路本體上。用于電路板。
文檔編號(hào)H01L25/00GK2453648SQ0025723
公開(kāi)日2001年10月10日 申請(qǐng)日期2000年10月11日 優(yōu)先權(quán)日2000年10月11日
發(fā)明者杜修文, 彭國(guó)峰, 陳文銓, 何孟國(guó), 邱詠盛, 陳明輝, 葉乃華 申請(qǐng)人:勝開(kāi)科技股份有限公司