專利名稱：用于雙位存儲的非易失性存儲器結(jié)構(gòu)及其制造方法
背景技術(shù)：
1.發(fā)明領(lǐng)域本發(fā)明一般涉及非易失性數(shù)字存儲器，特別涉及改進(jìn)的可編程非易失性存儲器(例如傳統(tǒng)的EEPROM或快速EEPROM)的單元結(jié)構(gòu)及其制造方法，這種非易失性存儲器存儲兩位信息。
2.背景技術(shù)非易失性存儲器件例如EPROM、EEPROM和快速EPROM器件通常包含作為存儲單元的晶體管矩陣，所述存儲單元用于存儲一位信息。該矩陣中的每個晶體管都具有形成在n或p型半導(dǎo)體襯底上的源和漏區(qū)、形成在半導(dǎo)體襯底表面上且至少位于源和漏區(qū)之間的薄隧道介電層、位于絕緣層上用于保持電荷的浮柵(由多晶硅形成)、控制柵和位于浮柵和控制柵之間的多晶硅間介質(zhì)。
通常，多晶硅間介質(zhì)由二氧化硅(SiO2)的單層構(gòu)成。然而，近來的氧化物/氮化物/氧化物復(fù)合體(有時(shí)稱為ONO結(jié)構(gòu))已經(jīng)用來代替二氧化硅，因?yàn)樗鼈儽绕饐我坏难趸飳觼碚f顯示了低的電荷泄露(參見Chang et al.的美國專利No.5,619,052)。
Eitan的美國專利No.5,768,192公開了ONO結(jié)構(gòu)(以及其它的電荷俘獲介質(zhì))已經(jīng)用作絕緣體和浮柵。

圖1顯示了Eitan中公開的先有技術(shù)結(jié)構(gòu)。Eitan教導(dǎo)通過在相反的方向上(即顛倒“源”和“漏”)編程和讀此晶體管器件，縮短了編程時(shí)間，且在顯示的閾電壓方面仍然得到了很大的提高。Eitan建議此結(jié)果對減小編程時(shí)間同時(shí)防止“穿通”是有用的(即不考慮施加的閾電平，橫向電場強(qiáng)大得足以將電子拉到漏的條件)。
半導(dǎo)體存儲工業(yè)已經(jīng)探索了各種技術(shù)和方案來降低非易失性存儲器的位成本。兩個更重要的方案是尺寸收縮和多級存儲。多級存儲(經(jīng)常稱為多級單元)指的是單個單元可以代表多于一位的數(shù)據(jù)。在傳統(tǒng)的存儲單元設(shè)計(jì)中，兩個不同的電平例如0V和5V(結(jié)合一些電壓裕度)只代表一位，即代表0或1。在多級存儲中，需要多個電壓范圍/電流范圍來給多位數(shù)據(jù)編碼。多個范圍導(dǎo)致了范圍之間的裕度的減小，并且需要改進(jìn)的設(shè)計(jì)技術(shù)。結(jié)果，多級存儲單元難以設(shè)計(jì)和制造。有些顯示了差的可靠性。有些具有比常規(guī)的一位單元更慢的讀取速度。
據(jù)此，本發(fā)明的目的是制造非易失性存儲結(jié)構(gòu)，通過提供能夠存儲兩位數(shù)據(jù)的結(jié)構(gòu)實(shí)現(xiàn)費(fèi)用節(jié)約，這樣使非易失性存儲器的尺寸加倍。對于此單元結(jié)構(gòu)來說，與本發(fā)明的目的結(jié)合的是不需用減小的裕度或改進(jìn)的設(shè)計(jì)技術(shù)來操作。
通過本附圖、說明書和權(quán)利要求，對本領(lǐng)域技術(shù)人員來說上述和其它目的將變得更加明了。
發(fā)明綜述本申請公開了一種單一單元非易失性半導(dǎo)體存儲器件，用于存儲兩位信息。此器件具有一種導(dǎo)電類型的半導(dǎo)體襯底和形成在相反導(dǎo)電類型的半導(dǎo)體襯底中的右和左擴(kuò)散區(qū)。溝道區(qū)形成在左和右擴(kuò)散區(qū)之間。在溝道區(qū)的中央溝道部分上形成具有薄的柵氧化物膜的控制柵。右充電存儲區(qū)形成在中央溝道部分和右擴(kuò)散區(qū)之間的溝道區(qū)的右部分上方。左電荷存儲區(qū)形成在中央溝道部分和左擴(kuò)散區(qū)之間的溝道區(qū)的左部分上方。右和左電荷存儲區(qū)具有在半導(dǎo)體襯底上的薄氧化物層、在薄氧化物層上的氮化物層和在氮化物層上的絕緣氧化物層。每個右和左電荷存儲區(qū)能夠存儲一位信息，此信息能夠通過標(biāo)準(zhǔn)的EPROM技術(shù)的最小調(diào)節(jié)來編程和讀取。
此單元可以通過下列方法來制造(1)在一種導(dǎo)電類型的半導(dǎo)體襯底上形成一薄氧化物層；(2)在選的部分薄氧化物層上淀積一多晶硅控制柵，于是露出部分薄氧化物層；(3)在多晶硅控制柵頂上和裸露的部分薄氧化物層上形成一ONON結(jié)構(gòu)；(4)將離子注入到位于裸露的部分薄氧化物下方的半導(dǎo)體襯底中，在半導(dǎo)體襯底中形成相同導(dǎo)電類型的左、右擴(kuò)散區(qū)；(5)裸露的部分薄氧化物上淀積一旋涂玻璃層；(6)蝕刻多晶硅控制柵頂上的ONON結(jié)構(gòu)；(7)除去旋涂玻璃層；和(8)從ONON結(jié)構(gòu)去除頂部氮化層；以及(9)在整個結(jié)構(gòu)上淀積多晶硅字線層。
本發(fā)明的新穎的存儲單可通過以下步驟的另一種方法來制造(1)在一半導(dǎo)體襯底的頂上形成一ONON結(jié)構(gòu)；(2)在部分ONO結(jié)構(gòu)上淀積氧化物帶；(3)與氧化物帶的兩側(cè)相鄰形成多晶硅間隔調(diào)整層；(4)將離子注入到位于沒有被氧化物帶和相鄰的多晶硅間隔調(diào)整層覆蓋的那部分半導(dǎo)體襯底下方的半導(dǎo)體襯底中；(5)除去氧化物帶和ONO結(jié)構(gòu)的氧化物層的裸露部分；(6)蝕刻氮化物層的裸露部分；(7)除去多晶硅間隔調(diào)整層；和(8)在整個半導(dǎo)體存儲器的ONO結(jié)構(gòu)的底部氧化物上淀積多晶硅線。
圖3是由本發(fā)明的雙位非易失性單元結(jié)構(gòu)顯示出的在編程和讀取步驟的相反方向上對閾電壓的效果曲線圖；圖3A-3H是沿著字線剖取的截面圖，示出了用于制造根據(jù)本發(fā)明的雙位非易失性存儲單元的第一制造方法中所采用的各個步驟；圖4A-4H是沿著字線剖取的截面圖，示出了用于制造根據(jù)本發(fā)明的雙位非易失性存儲單元的第二制造方法中所采用的各個步驟；圖5A-5J是沿著字線剖取的截面圖，示出了用于制造根據(jù)本發(fā)明的雙位非易失性存儲單元的第三制造方法中所采取的各個步驟；
圖1顯示了根據(jù)本發(fā)明的雙位非易失性存儲結(jié)構(gòu)100。存儲結(jié)構(gòu)100是基于半導(dǎo)體襯底102的。如本領(lǐng)域中所公知，可以摻雜半導(dǎo)體襯底102形成P型或n型襯底。為了闡明本發(fā)明的性質(zhì)，僅僅說明了基于p型半導(dǎo)體襯底的單元作為參考。然而，本領(lǐng)域技術(shù)人員應(yīng)理解，本發(fā)明同樣可以應(yīng)用于基于n型半導(dǎo)體襯底的單元，應(yīng)理解進(jìn)行類似的調(diào)整即可。
在半導(dǎo)體襯底102中形成右擴(kuò)散區(qū)或溝道104，并且具有與襯底102的導(dǎo)電類型相反的導(dǎo)電類型。左擴(kuò)散區(qū)或溝道106與右擴(kuò)散區(qū)104隔開形成在半導(dǎo)體襯底102中，這樣在右和左擴(kuò)散區(qū)104和106之間形成溝道區(qū)108。左和右擴(kuò)散區(qū)具有相同的導(dǎo)電類型(在本公開的實(shí)施例中是n+)。
本領(lǐng)域普通技術(shù)人員知道，MOS晶體管中的擴(kuò)散區(qū)104、106在零偏壓狀態(tài)下是沒有區(qū)別的；在施加端電壓，當(dāng)源偏置高于漏偏置之后，才能確定每個擴(kuò)散區(qū)所起的作用。
結(jié)構(gòu)100還包括形成在溝道區(qū)108的中央溝道部分112上的柵絕緣膜層110(柵氧化物層)。當(dāng)給控制柵電極施加高電壓時(shí)，柵絕緣膜層110要有能防止擊穿所需的厚度。控制柵電極114是位于柵氧化物層110上的多晶硅層。如下所述，控制柵114還起使左和右存儲“單元”彼此絕緣的作用。
薄(隧道)氧化物層120R、氮化物層122R和絕緣氧化物層124R均勻?qū)盈B在控制柵電極114的右側(cè)和屬于控制柵114右側(cè)的那部分半導(dǎo)體襯底102上(如圖1所示)，形成右ONO介電復(fù)合體層。在最佳實(shí)施例中，氧化物層120R和124R均為約100微米厚，而氮化物層大約50微米厚。右介電結(jié)構(gòu)在中央溝道部分112和右擴(kuò)散區(qū)104之間的溝道區(qū)108的右部分118上形成了右電荷存儲區(qū)116。
薄(隧道)氧化物層120L、氮化物層122L和絕緣氧化物層124L均勻?qū)盈B在控制柵電極114的左側(cè)和屬于控制柵114左側(cè)的那部分半導(dǎo)體襯底102上(如圖1所示)，形成左ONO介電復(fù)合體層。在最佳實(shí)施例中，氧化物層120L和124L均為約100微米厚，而氮化物層大約50微米厚。左ONO介電復(fù)合體層在中央溝道部分112和左擴(kuò)散區(qū)106之間的溝道區(qū)108的左部分128上形成了左電荷存儲區(qū)126。右和左區(qū)116、126每個都能夠存儲一位數(shù)據(jù)。
盡管已經(jīng)說明了這些介電結(jié)構(gòu)，通過在薄隧道氧化物和絕緣氧化物之間夾持氮化物層而形成，但也可以采用其它的介電結(jié)構(gòu)，例如SiO2/Al2O3/SiO2。同樣，這些介電結(jié)構(gòu)不需要覆蓋結(jié)構(gòu)100的整個左和右側(cè)，反而不如只位于基本上在各個擴(kuò)散區(qū)的邊緣和控制柵114之間的半導(dǎo)體襯底112上(參見圖4F)。
多晶硅130用作字線。字線130與控制柵114電連接，并位于左和右ONO介電復(fù)合體層的頂部上。然后，如本領(lǐng)域所知道的，在字線130上施加足夠的電壓，只在溝道區(qū)108的中央溝道區(qū)112中誘發(fā)形成n溝道。
最好在存儲單元的二維陣列中采用單元結(jié)構(gòu)100。對于陣列中的每一行，每個行中單元共享公用字線130-1至130-n。關(guān)于每個列，各個列中的單元的源和漏最好通過埋置的位線對分別連接到那一列的其它單元的漏和源，這樣使所需要的金屬連接最少。這樣，通過同時(shí)選擇和適當(dāng)偏置用于編程、讀取和擦除操作的特定的埋置位線對，可以通過字線130給存儲陣列中的每個單元選址。這樣，給單元的陣列選址通常需要標(biāo)準(zhǔn)的選址電路。另外，由于每個單元存儲兩位信息，需要給所希望的列加偏置的唯一方法，能實(shí)現(xiàn)從存儲在存取單元中的對特定選擇的位。
圖2A和2B顯示了本發(fā)明的雙位非易失性存儲結(jié)構(gòu)100的工作/加偏置的原理。如上所述，在雙位非易失性存儲結(jié)構(gòu)100中，可以存儲一位數(shù)據(jù)，且此一位數(shù)據(jù)分別定位在每個右和左電荷存儲區(qū)116和126處。如下面將要描述的，通過顛倒單元100的編程和讀取方向，可以避免兩個電荷存儲區(qū)之間的干擾。圖2A表示“右位”的編程和讀取。為了給右位編程，將右擴(kuò)散區(qū)處理為漏(通過施加4-6V的電壓)，將左擴(kuò)散區(qū)處理為源(通過施加0V或用于熱e編程的低電壓)。為了讀取此右位，將左擴(kuò)散區(qū)處理為漏(通過施加1.5-2.5V電壓)，將右擴(kuò)散區(qū)104處理為源(通過施加0V電壓)。如圖2B所示，也可以采用類似的操作來編程和讀取左存儲區(qū)。
除了上述改良的熱電子編程方案，也可以采用二次離子注入來編程單元100。在此編程方案中，將體電壓降到大約-3V，而漏保持在3V，源保持在0V，柵保持6-10V。在任何情況下，此新型結(jié)構(gòu)以更薄的氧化物層提供給編程電流，使得在更低的總電壓下可以更快的編程。
如圖3所示(其中電荷存儲在右電荷存儲區(qū)中)，如果在不同的方向讀取，局部的俘獲電子顯示了不同的閾電壓。第一線表示當(dāng)右擴(kuò)散區(qū)用作漏(與編程步驟中的方向相同)時(shí)的閾電壓。第二線表示當(dāng)左擴(kuò)散區(qū)用作漏(編程步驟的反向)時(shí)的閾電壓。從這兩條線可以看出，通過顛倒用在雙位單元結(jié)構(gòu)100中的讀取和編程方向，可以顯示更有效的閾電壓性能。通過利用這種設(shè)計(jì)方案，即使給單元的兩側(cè)編程以存儲信息，通過選擇左或右擴(kuò)散區(qū)為漏也可以只讀取一位閾電壓。
通過同時(shí)一位或同時(shí)兩位可以對這些雙位存儲單元進(jìn)行擦除。如果在與零或負(fù)柵壓對應(yīng)的兩個擴(kuò)散端施加高電壓，可以將兩位一起擦除。如果在只與0或負(fù)柵壓對應(yīng)的單個擴(kuò)散端施加高電壓，只擦除一位。由于中央的單個氧化物區(qū)，由該單元設(shè)計(jì)可以避免過擦除現(xiàn)象。這樣，即使過擦除了存儲區(qū)116和126的閾電壓，通過中央的單個氧化物區(qū)，仍然可以確定有效的閾電壓。結(jié)果，此結(jié)構(gòu)的擦除閾電壓安排得非常嚴(yán)格，這樣適于低功率應(yīng)用。最佳制造方法本發(fā)明存在各種可能的制造雙位單元的方法，尤其是下面所公開的三個最佳方法。應(yīng)理解這些工藝僅僅是可能工藝的舉例，通過這些工藝可以制造本發(fā)明的雙位非易失性存儲結(jié)構(gòu)。第一制造方法用于制造圖1的n溝道型雙位非易失性存儲結(jié)構(gòu)的第一種可能的方法示于圖3A-3H中。如圖3A所示，通過任何已知的標(biāo)準(zhǔn)技術(shù)調(diào)整了半導(dǎo)體襯底的閾電壓和形成了柵氧化層102之后用位線掩模來構(gòu)圖-系列多晶硅柵114系列。然后如圖3B所示，通過熱生長和/或淀積形成ONON(氧化物/氮化物/氧化物/氮化物)層。
然后，如圖3C所示，自對準(zhǔn)注入為源和漏生成埋置的N+擴(kuò)散區(qū)。當(dāng)然，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，如果半導(dǎo)體襯底102是n型而不是p型，應(yīng)當(dāng)埋置的則代之以P+擴(kuò)散區(qū)。
然后，如圖3D所示，利用傳統(tǒng)的技術(shù)(或者最好用美國專利No.5,716,673公開的技術(shù))淀積旋涂玻璃(SiO2)(“SOG”)層，并且深腐蝕以露出多晶硅頂部上的ONON結(jié)構(gòu)，形成控制柵114。此后，如圖3E和3F所示，蝕刻多晶硅頂部的ONON膜，并除去SOG。最后如圖3G和3H所示，除去頂部的氮化物層，根據(jù)字線掩模淀積第二多晶硅層130。以這種方式，多晶硅層130與控制柵114導(dǎo)電接觸。第二制造方法用于制造圖1的雙位非易失性存儲結(jié)構(gòu)的第二種可能的方法示于圖4A-4H中。如圖4A所示，調(diào)整襯底的閾電壓之后，通過熱生長和/或淀積在半導(dǎo)體襯底上形成ONON(氧化物/氮化物/氧化物/氮化物)層。
第二，如圖4B所示，采用位線掩模來構(gòu)圖CVD氮化物，然后形成多晶硅間隔調(diào)整層。然后，自對準(zhǔn)離子注入為源和漏產(chǎn)生埋置的N+擴(kuò)散區(qū)，如圖4C所示。此后，除去CVD氮化物層，并且間隔調(diào)整層區(qū)外側(cè)的氮化物層也除去(圖4E)。然后，如圖4F和4G所示，除去多晶硅間隔調(diào)整層，清潔柵氧化物并且為了更好的質(zhì)量可以再生長。最后，如圖4H所示，通過字線掩模根據(jù)字線圖形淀積多晶硅線。第三制造方法用于制造圖1的雙位非易失性存儲結(jié)構(gòu)的第三種可能的方法示于圖5A-5J中。如圖5A所示，調(diào)整閾電壓和形成柵氧化物之后，淀積多晶硅層(多晶硅1)和氮化硅層。首先，利用位線掩模來構(gòu)圖多晶硅柵(圖5A)，其次，通過淀積氧化物和深腐蝕形成氧化物間隔調(diào)整層(如圖5B所示)。然后，自對準(zhǔn)注入為源和漏產(chǎn)生埋置的N+擴(kuò)散區(qū)(圖5C)。如圖5D和5E所示，除去氧化物間隔調(diào)整層，通過熱生長和/或淀積形成ONON(氧化物/氮化物/氧化物/氮化物)層。然后淀積SOG層并且深腐蝕以露出多晶硅控制柵114頂上的ONON膜(圖5F)。此后，蝕刻控制柵114上的ONON膜(圖5G)，除去SOG(圖5H)。最后，除去頂部的氮化物層(圖5I)，通過字線掩模淀積并構(gòu)圖的第二多晶硅層(多晶硅2)成為字線130(圖5J)。
與傳統(tǒng)的EEPROM或快速EEPROM相比，由于沒有浮柵，結(jié)構(gòu)100的制造工藝非常簡單。這樣可以避免現(xiàn)有技術(shù)中關(guān)于浮柵的各種困難，例如浮柵的制造以及控制和浮柵之間的絕緣。另外由于中央的單個氧化物區(qū)(此區(qū)顯示了此結(jié)構(gòu)的主要閾電壓)以及左和右存儲區(qū)(將被“過擦除”)不能控制整個溝道，避免了過擦除現(xiàn)象。
結(jié)構(gòu)100的柵耦合比(“GCR”)為100％。結(jié)果，結(jié)合此結(jié)構(gòu)所用的編程和擦除電壓可以比標(biāo)準(zhǔn)的EEPROM或快速EEPROM單元的編程和擦除電壓低。這些更低的編程和擦除電壓所導(dǎo)致的結(jié)果是需要更小的激勵。另外這些更低的電壓節(jié)省了電路和工藝的額外費(fèi)用。
與大大提高的GCR類似的結(jié)果是結(jié)構(gòu)100的讀取電流明顯高于標(biāo)準(zhǔn)的EEPROM或快速EEPROM單元。這樣利用本發(fā)明的結(jié)構(gòu)可以得到更高的性能。
通過更薄的中央的單個氧化物110可以提高編程速度。由于嚴(yán)格配置的低Vt分布，此單元適于低功率應(yīng)用。最后，由于其雙密度和簡單的制造工藝，結(jié)構(gòu)100的每位的成本顯著低于標(biāo)準(zhǔn)存儲器。
前面的描述和附圖僅僅解釋和說明了本發(fā)明，但本發(fā)明并不限于此。在不離開本發(fā)明的范圍的情況下，本領(lǐng)域技術(shù)人員看到本公開后可以對其作出修改和變化。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器件，用于存儲兩位數(shù)字信息，包括一種導(dǎo)電類型的半導(dǎo)體襯底；形成在所述半導(dǎo)體襯底中的右擴(kuò)散區(qū)，所述右擴(kuò)散區(qū)具有與所述半導(dǎo)體襯底的導(dǎo)電類型相反的導(dǎo)電類型；與所述右擴(kuò)散區(qū)隔開形成在所述半導(dǎo)體襯底中的左擴(kuò)散區(qū)，這樣在所述右和左擴(kuò)散區(qū)之間形成溝道區(qū)，所述左擴(kuò)散區(qū)具有與所述右擴(kuò)散區(qū)相同的導(dǎo)電類型；形成在所述溝道區(qū)的中央溝道上的柵絕緣膜；形成在所述柵絕緣膜上的控制柵電極；右電荷存儲區(qū)形成在所述中央溝道部分和所述右擴(kuò)散區(qū)之間的所述溝道區(qū)的右部分上，所述右電荷存儲區(qū)與右介電結(jié)構(gòu)相連；和左電荷存儲區(qū)形成在所述中央溝道部分和所述左擴(kuò)散區(qū)之間的所述溝道區(qū)的左部分上，所述左電荷存儲區(qū)與左介電結(jié)構(gòu)相連。
2.權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中所述右介電結(jié)構(gòu)包括所述溝道區(qū)的所述右部分上的所述半導(dǎo)體襯底上的右薄氧化物層；所述右薄氧化物層上的右氮化物層和所述右氮化物層上的右絕緣氧化物層。
3.權(quán)利要求2的非易失性半導(dǎo)體存儲器件，其中所述左介電結(jié)構(gòu)包括所述溝道區(qū)的所述左部分上的所述半導(dǎo)體襯底上的左薄氧化物層；所述左薄氧化物層上的左氮化物層和所述左氮化物層上的左絕緣氧化物層。
4.權(quán)利要求1的非易失性半導(dǎo)體存儲器件，其中所述右介電結(jié)構(gòu)包括所述溝道區(qū)的所述右部分上的所述半導(dǎo)體襯底上的右薄氧化物層；所述右薄氧化物層上的右氧化鋁層和所述右氮化物層上的右絕緣氧化物層。
5.權(quán)利要求4的非易失性半導(dǎo)體存儲器件，其中所述左介電結(jié)構(gòu)包括所述溝道區(qū)的所述左部分上的所述半導(dǎo)體襯底上的左薄氧化物層；所述左薄氧化物層上的左氧化鋁層和所述左氮化物層上的左絕緣氧化物層。
6.一種用于存儲兩位數(shù)字信息的非易失性半導(dǎo)體襯底的制造方法，包括在一種導(dǎo)電類型的半導(dǎo)體襯底上形成薄氧化物層；在薄氧化物層的選擇部分上淀積多晶硅控制柵，于是留下薄氧化層的裸露部分；在多晶硅控制柵的頂部上和薄氧化物層的露出部分上形成ONON結(jié)構(gòu)；將離子注入到薄氧化物的露出部分下的半導(dǎo)體襯底中，在半導(dǎo)體襯底中形成相同導(dǎo)電類型的右和左擴(kuò)散區(qū)；在薄氧化物的露出部分上淀積旋涂玻璃；從多晶硅控制柵的頂部蝕刻ONON結(jié)構(gòu)；除去旋涂玻璃層；從ONON結(jié)構(gòu)除去頂部的氮化物層；和在整個結(jié)構(gòu)上淀積多晶硅字線層。
7.一種用于存儲兩位數(shù)字信息的非易失性半導(dǎo)體襯底的制造方法，包括在半導(dǎo)體襯底的頂部上形成ONON結(jié)構(gòu)；在ONO結(jié)構(gòu)的部分上淀積氧化物帶；形成鄰接于氧化物帶兩側(cè)的多晶硅間隔調(diào)整層；將離子注入到?jīng)]有被氧化物帶和相鄰的多晶硅間隔調(diào)整層覆蓋的半導(dǎo)體襯底的部分下的半導(dǎo)體襯底中；除去氧化物帶和ONO結(jié)構(gòu)的氧化物層的露出部分；蝕刻氮化物層的露出部分；除去多晶硅間隔調(diào)整層；和在整個半導(dǎo)體存儲器件上的ONO結(jié)構(gòu)的底部氧化物上淀積多晶硅線。
全文摘要
本申請公開了一種單元非易失性半導(dǎo)體存儲器件,用于存儲兩位信息。此器件具有一個導(dǎo)電類型的半導(dǎo)體襯底和形成在相反導(dǎo)電類型的半導(dǎo)體襯底中的右和左擴(kuò)散區(qū)。在左和右擴(kuò)散區(qū)之間形成溝道區(qū)。在溝道區(qū)的中央溝道部分上形成具有薄的柵氧化物膜的控制柵。右電荷存儲區(qū)形成在中央溝道部分和右擴(kuò)散區(qū)之間的溝道部分的右部分上。左電荷存儲區(qū)形成在中央溝道部分和左擴(kuò)散區(qū)之間的溝道區(qū)的左部分上。左和右電荷存儲區(qū)都具有半導(dǎo)體襯底上的薄氧化物層、薄氧化物層上的氮化物層和氮化物層上的絕緣氧化物層。每個右和左電荷存儲區(qū)都能夠存儲一位信息,此信息可以通過標(biāo)準(zhǔn)EPROM技術(shù)的微小調(diào)整來編程和讀取。還公開了這種新型單元的制造方法。
文檔編號H01L21/8247GK1376313SQ00812125
公開日2002年10月23日 申請日期2000年8月25日 優(yōu)先權(quán)日1999年8月27日
發(fā)明者徐德訓(xùn), 龍翔瀾, 張耀之, 盧道政, 王明宗 申請人:馬克羅尼克斯美國公司