專利名稱：金屬氧化物半導體場效應晶體管的制作方法
技術領域：
本發(fā)明涉及一種金屬氧化物半導體場效應晶體管，特別是有關一種將閘極與間隙壁制作在一渠溝內的金屬氧化物半導體場效應晶體管。
背景技術：
半導體集成電路(semiconductor integrated circuit)的制造技術已經不斷改進，當個別元件的尺寸已經顯著地縮小時，安裝在半導體晶片上的元件數量已經大量地增加。在現今的制造程序中，半導體元件的尺寸已經縮小到次微米(sub-micron)的領域。在如此高密度的晶片上，為了要獲得良好的電性，每一個元件必須被適當縮小，以減少縮小體積的半導體元件所發(fā)生的缺陷。
參照圖1所示，傳統的金屬氧化物半導體場效應晶體管的結構為先在一底材10上形成一閘極20，此閘極20至少包含一閘極氧化層22(gate oxide layer)與一硅層24。參照圖2所示，接下來利用離子植入的方式將制程所需N型離子或是P型離子植入閘極兩側的底材內以形成輕摻雜漏極(lightly doped drain；LDD)30的區(qū)域。參照圖3所示，在閘極20的側壁上形成間隙壁40，此間隙壁40的材質大部分通常為一絕緣材質，諸如氮化硅等。間隙壁40主要的功能為減少閘極20發(fā)生漏電流的缺陷。參照圖4所示，利用離子植入的方式將制程所需N型離子或是P型離子植入底材10內以形成源極/漏極50的區(qū)域。此源極/漏極50的區(qū)域位于輕摻雜漏極30區(qū)域的兩側。參照圖5所示，利用自對準金屬硅化物(salicide)的制程在閘極20與源極/漏極50區(qū)域上形成一層金屬硅化物(silicide)60，隨即完成傳統結構的金屬氧化物半導體場效應晶體管。
當半導體的體積縮小后，半導體各部位元件的體積也將隨之縮小。而當金屬氧化物半導體場效應晶體管的體積需要縮小時，金屬氧化物半導體場效應晶體管各部位的元件也將隨之縮小，諸如閘極、間隙壁或是源極/漏極等。當源極/漏極的區(qū)域縮小時，源極/漏極的深度也會隨著縮小。但是在傳統結構的金屬氧化物半導體場效應晶體管中，若源極/漏極的接合深度太淺，則在后續(xù)形成金屬硅化物的制程后，金氧半電晶體會發(fā)生針型漏電流的缺陷，且會發(fā)生換位(trade off)的問題。若源極/漏極的接合深度太深，則容易造成漏極電壓導致源極與通道間電位能下降與貫穿漏電流的缺陷。因此，在半導體元件的體積越來越小的趨勢下，若仍舊采用傳統結構的金屬氧化物半導體場效應晶體管，則會降低半導體元件的品質及優(yōu)良率(yield)，并增加生產的成本。

發(fā)明內容
本發(fā)明提供的目的是提供一種金屬氧化物半導體場效應晶體管，它可減少漏極電壓導致源極與通道間電位能的下降、貫穿漏電流、針型漏電流以及換位，從而提高半導體元件的品質及優(yōu)良率。
為實現上述目的，根據本發(fā)明一方面的一種金屬氧化物半導體場效應晶體管，其特點是，至少包含一晶片，其中所述的晶片至少包含一底材；一渠溝，其中所述的渠溝位于所述底材內；一閘極，其中所述的閘極位于所述渠溝的一底部；一間隙壁，其中所述的間隙壁位于所述閘極的一側壁且填滿所述渠溝；一源極/漏極區(qū)域，其中所述的源極/漏極區(qū)域位于所述底材內且位于所述間隙壁的一側；一源極/漏極延伸區(qū)域，其中所述的源極/漏極延伸區(qū)域位于所述間隙壁的一底部且相鄰于所述源極/漏極區(qū)域；及一金屬硅化物層，其中所述的金屬硅化物層位于所述閘極與所述源極/漏極區(qū)域上方。
為實現上述目的，根據本發(fā)明另一方面的一種金屬氧化物半導體場效應晶體管，其特點是，至少包含一晶片，所述的晶片至少包含一底材；一渠溝，所述的渠溝位于所述底材內；一閘極，所述的閘極位于所述渠溝的一底部且至少包含一閘極氧化層與一硅層；一間隙壁，所述的間隙壁位于所述閘極的一側壁且填滿所述渠溝；一源極/漏極區(qū)域，所述的源極/漏極區(qū)域位于所述底材內且位于所述間隙壁的一側；一源極/漏極延伸區(qū)域，所述的源極/漏極延伸區(qū)域位于所述間隙壁的一底部且相鄰于所述源極/漏極區(qū)域；及一金屬硅化物層，所述的金屬硅化物層位于所述閘極與所述源極/漏極區(qū)域上方。
本發(fā)明利用在底材內的渠溝內形成閘極與間隙壁所制作的金屬氧化物半導體場效應晶體管，以避免縮小體積后的金屬氧化物半導體場效應晶體管因為源極/漏極的接合深度太深或是太淺，所造成漏極電壓導致源極與通道間電位能下降及貫穿漏電流的缺陷。本發(fā)明也可避免因為源極/漏極的接合深度太深或是太淺所造成針型漏電流及換位的缺陷。本發(fā)明更可提高半導體元件的品質及優(yōu)良率。
為更清楚理解本發(fā)明的目的、特點和優(yōu)點，下面將結合附圖對本發(fā)明的較佳實施例進行詳細說明。


圖1為在晶片底材上形成一閘極的示意圖；圖2為形成在底材內輕摻雜漏極的示意圖；圖3為在閘極的側壁上形成間隙壁的示意圖；圖4為在底材內形成源極/漏極區(qū)域的示意圖；圖5為形成一金屬硅化物層于閘極與源極/漏極區(qū)域上的示意圖；圖6為在底材內形成一渠溝的示意圖；圖7為在渠溝的底部形成一閘極的示意圖；圖8為在底材與閘極上形成一間隙壁層并填滿渠溝的示意圖；圖9為在閘極兩側的側壁形成間隙壁并填滿渠溝的示意圖；圖10為在底材內形成源極/漏極區(qū)域與源極/漏極延伸區(qū)域的示意圖；圖11為在閘極、間隙壁與源極/漏極區(qū)域上形成一金屬層的示意圖；及圖12為在閘極與源極/漏極區(qū)域上形成金屬硅化物層的示意圖。
具體實施例方式
本發(fā)明的一些實施例會詳細描述如下。然而，除了詳細描述外，本發(fā)明還可以有其他實施方式，且本發(fā)明的保護范圍不受其限定。
本發(fā)明為將閘極與間隙壁形成于底材的一渠溝內以制作金屬氧化物半導體場效應晶體管。參照圖6所示，首先提供一晶片，此晶片至少包含一底材100。接下來移除部分的底材100，以在底材100內形成一渠溝120，此渠溝120的寬度及深度隨著制程所需而不同。移除的方式大部分使用蝕刻的方法，而底材100所使用的材質大部分為一硅底材。參照圖7所示，在渠溝120的底部形成一閘極200，此閘極至少包含一閘極氧化層220與一硅層240。閘極氧化層220位于渠溝120底部的底材100上，硅層240則位于閘極氧化層220上。渠溝120的深度范圍約為閘極200厚度的50至80％，而渠溝120的寬度范圍約為0.2μm至0.35μm。隨著半導體元件體積的縮小，渠溝120的深度與寬度將會越來越小。閘極200的體積隨著金屬氧化物半導體場效應晶體管的縮小而縮小。參照圖8所示，接下來在閘極200與底材100上形成一間隙壁層300，并填滿整個渠溝120。通常采用絕緣物質作為間隙壁層300的材質，諸如氮化硅等。
參照圖9所示，移除部分的間隙壁層300，以在閘極200的兩側形成間隙壁310。此間隙壁310的功能為防止閘極200發(fā)生漏電流且其位于閘極200的側壁并填滿整個渠溝120。通常采用蝕刻的方式以移除部分的間隙壁層300。參照圖10所示，接下來將制程所需的N型離子或是P型離子植入間隙壁兩側的底材內，以在底材100內制作源極/漏極區(qū)域400。傳統制作金屬氧化物半導體場效應晶體管的方式，大部分采用輕摻雜漏極的方式以避免金屬氧化物半導體場效應晶體管發(fā)生短通道效應的缺陷。但是在金屬氧化物半導體場效應晶體管體積縮小后，輕摻雜漏極區(qū)域也將隨之縮小。在輕摻雜漏極的制程中，雖然可以控制輕摻雜漏極區(qū)域的大小，但是在后續(xù)的高溫制程中，輕摻雜區(qū)域中的離子將很容易通過滲透及擴散的作用移至其他區(qū)域，使輕摻雜漏極的區(qū)域擴大而發(fā)生短通道效應的缺陷。因此在本發(fā)明中，直接植入制程所需的離子以形成源極/漏極區(qū)域400。接下來再施以一第一快速加熱制程作為回火(anneal)的制程。通過控制離子植入的深度與制程的溫度使得植入的離子通過擴散或滲透的作用移至適當的位置，以取代輕摻雜漏極區(qū)域的功能。此區(qū)域通常稱為源極/漏極的延伸區(qū)域(source/drain extended region)420。此源極/漏極的延伸區(qū)域420位于間隙壁310下方的區(qū)域且與源極/漏極區(qū)域相鄰。此第一快速加熱制程的溫度大約為950℃至1050℃。
參照圖11所示，在閘極200、間隙壁310與源極/漏極區(qū)域400上形成一金屬層500。大部分使用化學氣相沉積法(chemicai vapor deposition)(CVD)或是磁控直流電濺鍍法(direct current magnetron sputtering)來沉積此金屬層500。接下來，將晶片送入反應室中進行第二快速加熱制程，使金屬層500與接觸處的硅反應，以形成金屬硅化物(silicide)層510。第二快速加熱制程的溫度大約為500至700℃。此時的金屬硅化物的結構主要是電阻值較高的C-49相的結構。參照圖12所示，利用RCA清洗的方式來去除未參與反應或反應后所殘留的金屬層500，而將金屬硅化合物層510留在閘極200與源極/漏極區(qū)域400上。最后再執(zhí)行第三快速加熱制程，將C-49相的金屬硅化物結構轉換成電阻值較低的C-54相的結構。第三快速加熱制程的溫度大約為750至850℃。此金屬層500的材質可為鈦、鈷及白金等，通常使用鈦為此金屬層500的材質。
鈦是現在自對準金屬硅化物制程中最常使用的金屬材料?；旧?，鈦是一種氧吸能力(oxygen gettering)不錯的金屬材料，在適當的溫度下，鈦極易與金屬氧化物半導體晶體管上的漏極/源極和閘極上的硅因交互擴散而形成一電阻率很低的鈦硅化合物(titanium silicide；TiSi2)。
借助本發(fā)明所制作而成的金屬氧化物半導體場效應晶體管，可較精確地控制源極/漏極區(qū)域的接合深度，且源極/漏極區(qū)域的接合深度的誤差允許范圍也較大，因此不會由于源極/漏極的接合深度太深，而發(fā)生漏極電壓導致源極與通道間電位能下降與貫穿漏電流的缺陷。借助本發(fā)明的結構，也可以避免源極/漏極的接合度太淺，而在后續(xù)形成自對準金屬硅化物制程后發(fā)生針型漏電流及換位的缺陷。利用本發(fā)明的結構，可順利縮小半導體元件的體積，而不會影響其效能，因此可提高半導體元件的品質與優(yōu)良率。
以上所述僅為本發(fā)明的較佳實施例而已，此實施例僅用來說明而非用以限定本發(fā)明的申請專利范圍。在不脫離本發(fā)明的實質內容的范疇內仍可予以變化而加以實施，所述的種種變化應仍屬本發(fā)明的范圍。
權利要求
1.一種金屬氧化物半導體場效應晶體管，其特征在于，至少包含一晶片，其中所述的晶片至少包含一底材；一渠溝，其中所述的渠溝位于所述底材內；一閘極，其中所述的閘極位于所述渠溝的一底部；一間隙壁，其中所述的間隙壁位于所述閘極的一側壁且填滿所述渠溝；一源極/漏極區(qū)域，其中所述的源極/漏極區(qū)域位于所述底材內且位于所述間隙壁的一側；一源極/漏極延伸區(qū)域，其中所述的源極/漏極延伸區(qū)域位于所述間隙壁的一底部且相鄰于所述源極/漏極區(qū)域；及一金屬硅化物層，其中所述的金屬硅化物層位于所述閘極與所述源極/漏極區(qū)域上方。
2.如權利要求1所述的金屬氧化物半導體場效應晶體管，其特征在于，所述閘極至少包含一閘極氧化層。
3.如權利要求1所述的金屬氧化物半導體場效應晶體管，其特征在于，所述閘極至少包含一硅層。
4.如權利要求1所述的金屬氧化物半導體場效應晶體管，其特征在于，所述渠溝的深度為所述閘極的厚度的50至80％。
5.如權利要求1所述的金屬氧化物半導體場效應晶體管，其特征在于，所述的金屬層的材料為白金。
6.一種金屬氧化物半導體場效應晶體管，其特征在于，至少包含一晶片，所述的晶片至少包含一底材；一渠溝，所述的渠溝位于所述底材內；一閘極，所述的閘極位于所述渠溝的一底部且至少包含一閘極氧化層與一硅層；一間隙壁，所述的間隙壁位于所述閘極的一側壁且填滿所述渠溝；一源極/漏極區(qū)域，所述的源極/漏極區(qū)域位于所述底材內且位于所述間隙壁的一側；一源極/漏極延伸區(qū)域，所述的源極/漏極延伸區(qū)域位于所述間隙壁的一底部且相鄰于所述源極/漏極區(qū)域；及一金屬硅化物層，所述的金屬硅化物層位于所述閘極與所述源極/漏極區(qū)域上方。
7.如權利要求6所述的金屬氧化物半導體場效應晶體管，其特征在于，所述的渠溝的一深度為所述閘極的厚度的50至80％。
8.如權利要求6所述的金屬氧化物半導體場效應晶體管，其特征在于，所述的金屬層的材料為鈦。
9.如權利要求6所述的金屬氧化物半導體場效應晶體管，其特征在于，所述的金屬層的材料為鈷。
10.如權利要求6所述的金屬氧化物半導體場效應晶體管，其特征在于，所述的金屬層的材料為白金。
全文摘要
本發(fā)明涉及一種金屬氧化物半導體場效應晶體管，特別是有關一種將閘極與間隙壁制作在一渠溝內的金屬氧化物半導體場效應晶體管結構。本發(fā)明至少包含一渠溝、一閘極、一間隙壁、一源極/漏極區(qū)域與一源極/漏極延伸區(qū)域，其中所述的閘極至少包含一硅層與一閘極氧化層，以降低源極/漏極的接合深度，并降低漏極電壓導致源極與通道間電位能下降與貫穿漏電流的效應，避免在后續(xù)制程中發(fā)生針型漏電流的缺陷。
文檔編號H01L29/786GK1400667SQ0112498
公開日2003年3月5日 申請日期2001年8月8日 優(yōu)先權日2001年8月8日
發(fā)明者賴漢昭, 林宏穗, 盧道政 申請人:旺宏電子股份有限公司