專利名稱：堆迭式閘極快閃記憶元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體記憶元件，特別是有關(guān)于一種堆迭式閘極(stacked-gate)快閃記憶元件。
Jung-Dal Choi等人在IEEE 2000，“A0.15μm NAND Flash Technology with0.11μm2Cell Size for l Gbit Flash Memory”揭示一種高密度快閃記憶體，其中為了連接NAND記憶胞陣列，利用一條復(fù)晶硅作為共同的源極線，而鎢位線則是以鑲嵌式制程形成在源極線之上。此種雙層的內(nèi)連線結(jié)構(gòu)具有制程簡單與減少制程步驟的優(yōu)點(diǎn)。
另外，H.Watanabe等人在IEEE 1998，“Novel 0.44μm2Ti-Salicide STIcell Technofogy for High Density NOR Flash Memores and High PerformanceEmbedded AppIication”揭示另一種高密度快閃記憶體，其結(jié)構(gòu)包含淺溝槽隔離結(jié)構(gòu)、硅化鈦的復(fù)晶硅閘極與源極/汲極、以及鎢局部內(nèi)連源極線。
其主要缺陷在于當(dāng)源極線開口發(fā)生對準(zhǔn)失誤而曝露出控制閘極時(shí)，不可避免地容易發(fā)生源極線與控制閘極之間發(fā)生短路，降低元件優(yōu)良率及可靠度。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種堆迭式閘極快閃記憶元件，通過具有一源極線介于堆迭閘極之間，且此源極線的表面高度低于堆迭閘極的高度，當(dāng)源極線開口發(fā)生對準(zhǔn)失誤而曝露出控制閘極時(shí)，此種凹入式的源極線可以避免源極線與控制閘極之間發(fā)生短路，達(dá)到提高元件優(yōu)良率及增加元件可靠度的目的。
本發(fā)明的目的是這樣實(shí)現(xiàn)的一種堆迭式閘極快閃記憶元件，其特征是它包括隧穿氧化層設(shè)于半導(dǎo)體基底上；堆迭閘極陣列設(shè)于該隧穿氧化層上，該堆迭閘極包括一浮置閘極于該隧穿氧化層上、閘極間介電層于該浮置閘極上及控制閘極于該閘極間介電層上；交替排列的源極/汲極區(qū)設(shè)于該堆迭閘極之間；第一介電層覆于該堆迭閘極與基底上，該第一介電層具有一源極線開口通到該源極區(qū)；源極線將該源極線開口填滿部分與該源極區(qū)形威接觸，該源極線是設(shè)置于該堆迭閘極之間，且其表面高度低于該堆迭閘極；第二介電層覆于該源極線與該第一介電層上，該第二介電層具有一栓塞開口通到該汲極區(qū)；汲極金屬栓塞填入該栓塞開口與該汲極形成接觸；金屬位線設(shè)于該第二介電層上，與該汲極金屬栓塞形成接觸。
該浮置閘極包含摻雜復(fù)晶硅。該控制閘極包含摻雜復(fù)晶硅。更包括金屬硅化物設(shè)于該控制閘極與該源極/汲極區(qū)上。該金屬硅化物為硅化鈷。更包括間隔層設(shè)于該堆迭閘極的側(cè)壁。該間隔層包含氮化硅。該源極線的材質(zhì)是選自下列的至少一種鎢、鈦、摻雜硅或其組合。該金屬栓塞包含鎢。該基底上更包括淺溝槽隔離區(qū)。該淺溝槽隔離區(qū)的表面高度低于該基底表面。該源極/汲極區(qū)具有一接合深度，該淺溝槽隔離區(qū)的表面高度是介于該基底表面與該接合深度之間。
下面結(jié)合較佳實(shí)施例配合附圖詳細(xì)說明。


圖1是本發(fā)明的快閃記憶體俯視示意圖。
圖2是圖1的A-A剖視示意圖。
圖3是圖1的B-B剖視示意圖。
浮置閘極12是由一浮置閘極層所形成，其材質(zhì)可為摻雜復(fù)晶硅。較佳者，浮置閘極12的厚度約為1000-4000，可利用低壓化學(xué)氣相沉積法在530-650℃之間，以硅烷(SiH4)為反應(yīng)氣體沉積而成。在浮置閘極12之上沉積有一厚度約250-300的閘極間介電層13，其材質(zhì)通常為ONO(氧化物/氮化物/氧化物)或Ta2O5。在閘極間介電層13之上，形成有一控制閘極14?？刂崎l極14通常亦為摻雜復(fù)晶硅，厚度較佳約3000-4000。
在堆迭閘極50之間的基底11中，形成有交替排列的汲極區(qū)26與源極區(qū)27。源極/汲極區(qū)26、27可利用堆迭閘極50作為罩幕，以離子布植形成，布植濃度約在1×1015-5×1015atoms/cm3之間。如圖2中所示，源極/汲極區(qū)26、27具有一接合深度D1。
在堆迭間極50的側(cè)壁形成有一氮化硅間隔層，覆蓋住浮置閘極12、閘極間介電層13和控制閘極14的邊緣表面。側(cè)壁間隔層28的厚度較佳在1500-2000之間。在形成間隔層之后，進(jìn)行N+離子布植，可形成源極/汲極區(qū)。
在控制閘極I4與源極/汲極區(qū)26、27之上，形成有自對準(zhǔn)硅化物29(Salicides；Self-Aligned Silicides)，其可降低阻值，以提高記憶元件的操作速度。自對準(zhǔn)硅化物29的材質(zhì)以硅化鈷較佳，厚度約1000-2000。
在堆迭閘極50之上，形成有一平坦化的內(nèi)層介電層30(ILD；InterLayerDielectric)，厚度約3000-4000。內(nèi)層介電層30的材質(zhì)較佳為硼磷-四乙氧基硅烷(BP-TEOS)。內(nèi)層介電層30具有一開口31，介于堆迭閘極50之間，通到底下的源極區(qū)27。
在源極區(qū)27之上的堆迭閘極50之間，形成有一源極線41將開口31填滿部分。源極線41沿著堆迭閘極的間隔層28之間往下延伸與源極區(qū)27形成接觸。本發(fā)明的一重要特征是，此源極線41的表面高度低于控制閘極14的上表面，如圖2中所示。當(dāng)源極線開口31發(fā)生對準(zhǔn)失誤而曝露出控制閘極14時(shí)，此種“凹入式(recessed)的源極線41可以避免源極線與控制閘極之間發(fā)生短路。由于對準(zhǔn)失誤發(fā)生的機(jī)率會隨著元件尺寸的縮小而增加，因此本發(fā)明此種特征將有助于提高元件優(yōu)良率，增加元件可靠度。源極線41的材質(zhì)選自鎢、銀、摻雜硅或是其組合。
在內(nèi)層介電層30之上形成有一層金屬間介電層32(IMD；InterMetalDielectric)，厚度約10000-12000。金屬間介電層32覆蓋住源極區(qū)27上的源極線41，但具有一拴塞開口33通到底下的汲極區(qū)26。金屬間介電層32可由一種或一種以上半導(dǎo)體技術(shù)中常用的介電材料所構(gòu)成，例如，氧化硅，硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、旋涂式玻璃(SOG)或低介電常數(shù)材料，如氟硅玻璃(FSG)等。在汲極區(qū)26之上形成有一金屬栓塞40將栓塞開口33完全填滿。金屬栓塞40沿著堆迭閘極的間隔層28之間往下延伸與汲極區(qū)26形成接觸。金屬栓塞40的材質(zhì)以鎢較佳。在金屬間介電層32之上形成有一金屬位元線44，厚度約7000-8000，其可先沉積一層毯覆性的金屬材料，然后再將其蝕刻成位元線。
在圖1中，金屬栓塞40與源極區(qū)26的接觸位置以x表示。在圖2中，金屬位元線44是橫跨在金屬間介電層32上方并與汲極栓塞40形成接觸，而源極區(qū)27上的源極線41是以前后方向延伸。
圖3為圖1沿著B-B線所得的剖視示意圖，其顯示有多數(shù)個(gè)淺溝槽隔離結(jié)構(gòu)(ST)60延伸到基底11中。淺溝槽隔離結(jié)構(gòu)60的形成是將一隔離氧化層填入隔離溝槽62中，然后以回蝕刻或化學(xué)機(jī)械研磨法將其平坦化。本發(fā)明的另一頂重要特征是，淺溝槽隔離結(jié)構(gòu)60是凹入基底表面，然而其凹入的深度D2不應(yīng)低于源極/汲極區(qū)的接合深度D1。易言之，淺溝槽隔離結(jié)構(gòu)60的表面高度最好介于基底表面與源極/汲極區(qū)的接合深度之間(0＜D1＜D2)。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，所作些許的更動與潤飾，都屬于本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種堆迭式閘極快閃記憶元件，其特征是它包括隧穿氧化層設(shè)于半導(dǎo)體基底上；堆迭閘極陣列設(shè)于該隧穿氧化層上，該堆迭閘極包括一浮置閘極于該隧穿氧化層上、閘極間介電層于該浮置閘極上及控制閘極于該閘極間介電層上；交替排列的源極/汲極區(qū)設(shè)于該堆迭閘極之間；第一介電層覆于該堆迭閘極與基底上，該第一介電層具有一源極線開口通到該源極區(qū)；源極線將該源極線開口填滿部分與該源極區(qū)形威接觸，該源極線是設(shè)置于該堆迭閘極之間，且其表面高度低于該堆迭閘極；第二介電層覆于該源極線與該第一介電層上，該第二介電層具有一栓塞開口通到該汲極區(qū)；汲極金屬栓塞填入該栓塞開口與該汲極形成接觸；金屬位線設(shè)于該第二介電層上，與該汲極金屬栓塞形成接觸。
2.根據(jù)權(quán)利要求1所述的堆迭式閘極快閃記憶元件，其特征是該浮置閘極包含摻雜復(fù)晶硅。
3.根據(jù)權(quán)利要求1所述的堆迭式閘極快閃記憶元件，其特征是該控制閘極包含摻雜復(fù)晶硅。
4.根據(jù)權(quán)利要求1所述的堆迭式閘極快閃記憶元件，其特征是更包括金屬硅化物設(shè)于該控制閘極與該源極/汲極區(qū)上。
5.根據(jù)權(quán)利要求4所述的堆迭式閘極快閃記憶元件，其特征是該金屬硅化物為硅化鈷。
6.根據(jù)權(quán)利要求1所述的堆迭式閘極快閃記憶元件，其特征是更包括間隔層設(shè)于該堆迭閘極的側(cè)壁。
7.根據(jù)權(quán)利要求6所述的堆迭式閘極快閃記憶元件，其特征是該間隔層包含氮化硅。
8.根據(jù)權(quán)利要求1所述的堆迭式閘極快閃記憶元件，其特征是該源極線的材質(zhì)是選自下列的至少一種鎢、鈦、摻雜硅或其組合。
9.根據(jù)權(quán)利要求1所述的堆迭式閘極快閃記憶元件，其特征是該金屬栓塞包含鎢。
10.根據(jù)權(quán)利要求1所述的堆迭式閘極快閃記憶元件，其特征是該基底上更包括淺溝槽隔離區(qū)。
11.根據(jù)權(quán)利要求10所述的堆迭式閘極快閃記憶元件，其特征是該淺溝槽隔離區(qū)的表面高度低于該基底表面。
12.根據(jù)權(quán)利要求11所述的堆迭式閘極快閃記憶元件，其特征是該源極/汲極區(qū)具有一接合深度，該淺溝槽隔離區(qū)的表面高度是介于該基底表面與該接合深度之間。
全文摘要
一種堆迭式閘極快閃記憶元件，它是形成在－P－淡摻雜的硅基底上，在此基底上形成有隧穿氧化層。在隧穿氧化層上形成有堆迭閘極，包括浮置閘極、閘極間介電層和控制閘極。堆迭閘極在浮置閘極、閘極間介電層和控制閘極的邊緣具有側(cè)壁。具有一源極線介于堆迭閘極之間，且此源極線的表面高度低于堆迭閘極的高度，當(dāng)源極線開口發(fā)生對準(zhǔn)失誤而曝露出控制閘極時(shí)，此種凹入式的源極線可以避免源極線與控制閘極之間發(fā)生短路，具有提高元件優(yōu)良率及增加元件可靠度的功效。
文檔編號H01L27/105GK1427481SQ01140378
公開日2003年7月2日 申請日期2001年12月17日 優(yōu)先權(quán)日2001年12月17日
發(fā)明者許以仁 申請人:世界先進(jìn)積體電路股份有限公司