專利名稱：閘極組件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體組件及其制造方法，特別是一種閘極組件及其制造方法。
雖然上述的晶體管結(jié)構(gòu)長(zhǎng)久以來(lái)已被廣泛的使用，然而隨著半導(dǎo)體技術(shù)對(duì)積集度要求的提高，組件尺寸不斷的縮小，若仍使用氧化硅作為閘極氧化層或使用氮化硅作為間隔物便會(huì)有諸多不良影響，使組件的限縮受到限制。舉例而言，當(dāng)組件尺寸縮小時(shí)，閘極氧化層的厚度也必須變小，但當(dāng)閘極氧化層變薄時(shí)，對(duì)于時(shí)某一固定的操作電壓，其電場(chǎng)強(qiáng)度就增加了。如此一來(lái)，電子就可經(jīng)由隧穿(tunneling)的方法產(chǎn)生漏電流或是崩潰。另一方面，當(dāng)組件尺寸縮小時(shí)，間隔物的寬度也必須變小，但是當(dāng)間隔物變薄時(shí)，就會(huì)增加耦合電容，而且還會(huì)造成源/汲極與閘極之間的隔離變差。
本發(fā)明閘極組件包括包括基底、形成于基底表面的高介電常數(shù)的閘極介電層、形成于閘極介電層表面的閘極、形成于閘極的側(cè)壁低介電常數(shù)的閑置間隔物及形成于閑置間隔物的側(cè)壁的主間隔物；制造方法包括下列步驟(1)在半導(dǎo)體基底形成高介電常數(shù)的介電層；(2)于介電層上形成導(dǎo)電層；(3)定義導(dǎo)電層并與高介電常數(shù)的介電層以分別形成閘極及閘極介電層；(4)于閘極側(cè)壁形成低介電常數(shù)的閑置間隔物；(5)于閑置間隔物的側(cè)壁形成主間隔物。
其中閘極介電層的介電常數(shù)大于10。
閘極介電層的材質(zhì)為ZrO2、HfO2、Ta2O5、TiO2或Al2O3等族群。
閑置間隔物的介電常數(shù)小于3。
閑置間隔物的材質(zhì)為摻氟硅玻璃(FSG)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)以及SILK(Dow Chemical公司產(chǎn)制)等族群。
閑置間隔物的介電常數(shù)等于1。
閑置間隔物為空氣。
基底上設(shè)有源極區(qū)、汲極區(qū)及介于兩者之間的信道區(qū)。
形成于閘極介電層表面的閘極為第一導(dǎo)電層；于為閘極的第一導(dǎo)電層形成第二導(dǎo)電層。
第一導(dǎo)電層為擇自摻雜復(fù)晶硅層與復(fù)晶硅鍺其中之一。
第二導(dǎo)電層最好是未摻雜的復(fù)晶硅。
一種閘極組件，它包括包括基底、形成于基底表面的閘極介電層、形成于閘極介電層表面的閘極、形成于閘極的側(cè)壁的閑置間隔物及形成于閑置間隔物的側(cè)壁的主間隔物；閘極介電層具有第一介電常數(shù)ε1；閘極具有第二介電常數(shù)ε2；閑置間隔物具有第三介電常數(shù)ε3；主間隔物具有第四介電常數(shù)ε4。
閘極介電層的介電常數(shù)ε1大于10。
閘極介電層的材質(zhì)為ZrO2、HfO2、Ta2O5、TiO2或Al2O3等族群。
閑置間隔物的介電常數(shù)ε3小于3。
閑置間隔物的材質(zhì)為摻氟硅玻璃(FSG)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)以及SILK(Dow Chemical公司產(chǎn)制)等族群。
閑置間隔物的介電常數(shù)ε3等于1。
基底上設(shè)有源極區(qū)、汲極區(qū)及介于兩者之間的信道區(qū)。
形成于閘極介電層表面的閘極為第一導(dǎo)電層；于為閘極的第一導(dǎo)電層形成第二導(dǎo)電層。
第一導(dǎo)電層為擇自摻雜復(fù)晶硅層與復(fù)晶硅鍺其中之一。
第二導(dǎo)電層最好是未摻雜的復(fù)晶硅。
主間隔物的介電常數(shù)則介于3～10之間。
主間隔物的材質(zhì)為氧化硅層、氮化硅層或氮氧化硅層族群。
一種閘極組件制造方法，它包括下列步驟(1)在半導(dǎo)體基底形成高介電常數(shù)的介電層；(2)于介電層上形成導(dǎo)電層；(3)定義導(dǎo)電層并與高介電常數(shù)的介電層以分別形成閘極及閘極介電層；(4)于閘極側(cè)壁形成低介電常數(shù)的閑置間隔物；(5)于閑置間隔物的側(cè)壁形成主間隔物。
步驟(1)中形成的介電層的介電常數(shù)大于10。
介電層的材質(zhì)為ZrO2、HfO2、Ta2O5、TiO2或Al2O3等族群。
步驟(2)包括于閘極介電層表面形成第一導(dǎo)電層及于第一導(dǎo)電層上形成第二導(dǎo)電層。
第一導(dǎo)電層為擇自摻雜復(fù)晶硅層與復(fù)晶硅鍺其中之一。
第二導(dǎo)電層系為未摻雜的復(fù)晶硅。
步驟(3)與步驟(4)之間包括以閘極為罩幕對(duì)半導(dǎo)體基底進(jìn)行淡摻雜制程。
步驟(4)中形成的閑置間隔物的介電常數(shù)小于3。
閑置間隔物的材質(zhì)為摻氟硅玻璃(FSG)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)以及SILK(Dow Chemical公司產(chǎn)制)等族群。
步驟(5)之后還包括閘極及主間隔物為罩幕，對(duì)半導(dǎo)體基底進(jìn)行濃摻雜制程。
一種閘極組件制造方法，它包括下列步驟(1)在半導(dǎo)體基底形成高介電常數(shù)的介電層；(2)于介電層上形成導(dǎo)電層；(3)定義導(dǎo)電層并與高介電常數(shù)的介電層以分別形成閘極及閘極介電層；(4)于閘極側(cè)壁形成閑置間隔物；(5)于閑置間隔物的側(cè)壁形成主間隔物；(6)選擇性地將閑置間隔物去除，以在閘極與主間隔物之間形成間隙。
閑置間隔物的材質(zhì)相對(duì)主間隔物的材質(zhì)具有高蝕刻選擇性。
一種閘極組件制造方法，它包括下列步驟(1)在半導(dǎo)體基底形成高介電常數(shù)的介電層，閘極介電層具有第一介電常數(shù)ε1；(2)于介電層上形成導(dǎo)電層，導(dǎo)電層具有第二介電常數(shù)ε2；(3)定義導(dǎo)電層并與高介電常數(shù)的介電層以分別形成閘極及閘極介電層；(4)于閘極側(cè)壁形成閑置間隔物，閑置間隔物具有第三介電常數(shù)ε3；(5)于閑置間隔物的側(cè)壁形成主間隔物，主間隔物具有第四介電常數(shù)ε4；其中ε2＞ε1＞ε4＞ε3。
步驟(1)中形成的介電層的介電常數(shù)大于10。
介電層的材質(zhì)為ZrO2、HfO2、Ta2O5、TiO2或Al2O3等族群。
步驟(2)包括于閘極介電層表面形成第一導(dǎo)電層及于第一導(dǎo)電層上形成第二導(dǎo)電層。
第一導(dǎo)電層為擇自摻雜復(fù)晶硅層與復(fù)晶硅鍺其中之一。
第二導(dǎo)電層系為未摻雜的復(fù)晶硅。
步驟(3)與步驟(4)之間包括以閘極為罩幕對(duì)半導(dǎo)體基底進(jìn)行淡摻雜制程。
步驟(4)中形成的閑置間隔物的介電常數(shù)小于3。
閑置間隔物的材質(zhì)為摻氟硅玻璃(FSG)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)以及SILK(Dow Chemical公司產(chǎn)制)等族群。
步驟(5)中形成的主間隔物的介電常數(shù)介于3-10之間。
主間隔物的材質(zhì)為氧化硅層、氮化硅層或氮氧化硅層族群。
步驟(5)之后還包括閘極及主間隔物為罩幕，對(duì)半導(dǎo)體基底進(jìn)行濃摻雜制程。
由于本發(fā)明閘極組件包括包括基底、形成于基底表面的高介電常數(shù)的閘極介電層、形成于閘極介電層表面的閘極、形成于閘極的側(cè)壁低介電常數(shù)的閑置間隔物及形成于閑置間隔物的側(cè)壁的主間隔物；制造方法包括在半導(dǎo)體基底形成高介電常數(shù)的介電層、于介電層上形成導(dǎo)電層、定義導(dǎo)電層并與高介電常數(shù)的介電層以分別形成閘極及閘極介電層、于閘極側(cè)壁形成低介電常數(shù)的閑置間隔物及于閑置間隔物的側(cè)壁形成主間隔物。在本發(fā)明中，由于使用高介電常數(shù)的閘極介電層取代習(xí)知的閘極氧化層，因此當(dāng)組件尺寸限縮時(shí)，便可獲得較高的反轉(zhuǎn)載子密度(Qinv；inversion carrier density)，而不必訴諸于將介電層厚度大幅縮小；如此一來(lái)，因?yàn)樵黾恿薗inv/Jg，亦可避免因介電層厚度太薄而產(chǎn)生漏電流(Jg)或是崩潰的情形；另一方面，由于閑置間隔物具有低介電常數(shù)，因此可將從源/汲極到閘極的耦合電場(chǎng)降到最低；使其在低供應(yīng)電壓時(shí)仍具有高電流驅(qū)動(dòng)力；降低源/汲極到閘極之間的寄生電容；降低介電層漏電流，以適合低電力產(chǎn)品，例如可攜式的產(chǎn)品的應(yīng)用。不僅使MOS晶體管配合組件尺寸縮小化，而且提高組件積集度及性能，從而達(dá)到本發(fā)明的目的。
圖2、為本發(fā)明閘極制造方法過(guò)程剖視圖(形成堆棧結(jié)構(gòu))。
圖3、為本發(fā)明閘極制造方法過(guò)程剖視圖(形成具有閘極圖案的罩幕)。
圖4、為本發(fā)明閘極制造方法過(guò)程剖視圖(定義堆棧閘極)。
圖5、為本發(fā)明閘極制造方法過(guò)程剖視圖(形成淡摻雜源極/汲極區(qū))。
圖6、為本發(fā)明閘極制造方法過(guò)程剖視圖(沉積介電層)。
圖7、為本發(fā)明閘極制造方法過(guò)程剖視圖(蝕刻形成閑置間隔物)。
圖8、為本發(fā)明閘極制造方法過(guò)程剖視圖(形成主間隔物)。
圖9、為本發(fā)明閘極制造方法過(guò)程剖視圖(形成源極/汲極)。


圖10、為本發(fā)明閘極制造方法過(guò)程剖視圖(形成金屬硅化物)。
圖11、為本發(fā)明閘極結(jié)構(gòu)示意剖視圖(閑置間隔物為空氣間隙)。
如圖1所示，本發(fā)明包括半導(dǎo)體基底10，如方向?yàn)?00的P型硅基底或具P井的硅基底。在基底10上形成有隔離區(qū)11以界定出主動(dòng)區(qū)。
本發(fā)明閘極組件包括基底10、形成于基底10表面的高介電常數(shù)的閘極介電層12、形成于閘極介電層12表面為第一導(dǎo)電層的閘極14、形成于閘極14的側(cè)壁的低介電常數(shù)的閑置間隔物16及形成于閑置間隔物16的側(cè)壁的主間隔物18。
此外，為構(gòu)成完整的晶體管，基底10上設(shè)有源/汲極區(qū)20、兩者間的信道區(qū)及形成于為第一導(dǎo)電層的閘極14與源/汲極20上為第二導(dǎo)電層的金屬硅化物22。
為第一導(dǎo)電層的閘極14較佳為擇自摻雜(doped)復(fù)晶硅層與復(fù)晶硅鍺(poly-SiGe)其中之一。第二導(dǎo)電層的金屬硅化物22最好是未摻雜(un-doped)的復(fù)晶硅。
閘極介電層12的材質(zhì)為ZrO2、HfO2、Ta2O5、TiO2或Al2O3等族群，其具有第一介電常數(shù)ε1；閘極14具有第二介電常數(shù)ε2；閑置間隔物16的材質(zhì)為摻氟硅玻璃(FSG)、HSQ(hydrogen silsesquioxane)、MSQ(methylsilsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)或SILK(Dow Chemical公司產(chǎn)制)等族群，其具有第三介電常數(shù)ε3；主間隔物18的材質(zhì)為氧化硅層、氮化硅層或氮氧化硅層，其具有第四介電常數(shù)ε4，并令第一、二、三、四介電常數(shù)ε1、ε2、ε3、ε4的大小比例最好為ε2＞ε1＞ε4＞ε3。
較佳實(shí)施例中，閘極介電層12的介電常數(shù)ε1最好大于10、閑置間隔物16的介電常數(shù)ε3最好小于3、主間隔物18的介電常數(shù)ε4則介于3～10之間。
在本發(fā)明中，由于使用高介電常數(shù)的閘極介電層12取代習(xí)知的閘極氧化層，因此當(dāng)組件尺寸限縮時(shí)，便可獲得較高的反轉(zhuǎn)載子密度(Qinv；inversioncarrier density)，而不必訴諸于將介電層厚度大幅縮小。如此一來(lái)，因?yàn)樵黾恿薗inv/Jg，亦可避免因介電層厚度太薄而產(chǎn)生漏電流(Jg)或是崩潰的情形。
另一方面，本發(fā)明閘極組件形成以由介電常數(shù)小于3的材料，或者為介電常數(shù)為1的單純的空氣間隙所構(gòu)成的閑置間隔物16。由于閑置間隔物16具有低介電常數(shù)，因此可將從源/汲極到閘極的耦合電場(chǎng)降到最低。
綜合上述，本發(fā)明閘極組件使用高介電常數(shù)的閘極介電層12與低介電常數(shù)材料或或空氣間隙構(gòu)成的閑置間隔物16。
本發(fā)明閘極組件至少具備下列優(yōu)點(diǎn)1、在低供應(yīng)電壓時(shí)仍具有高電流驅(qū)動(dòng)力；2、降低源/汲極到閘極之間的寄生電容；3、降低介電層漏電流，以適合低電力產(chǎn)品，例如可攜式的產(chǎn)品的應(yīng)用。
本發(fā)明閘極組件的制造方法包括下列步驟形成堆棧結(jié)構(gòu)如圖2所示，以半導(dǎo)體材質(zhì)，如鍺(germanium)或砷化鎵(gallium-arsenide)材料并以磊晶(expitaxial)或絕緣層上有硅(silicon on insulator)等方式形成方向?yàn)?00的P型硅基底或具P井的硅基底(silicon)，為方便說(shuō)明，本實(shí)施例采用具P井的硅基底100為例。
在基底100上以傳統(tǒng)的隔離方法，如區(qū)域氧化法(LOCOS)或淺溝槽隔離法(STI)定義主動(dòng)區(qū)(active area)后，在基底上依序形成高介電常數(shù)的介電層102及導(dǎo)電層104、106。
介電層102系用來(lái)取代習(xí)知以熱氧化法形成的閘氧化層，其介電常數(shù)最好大于10，適當(dāng)?shù)牟牧侠缬衂rO2、HfO2、Ta2O5、TiO2及Al2O3等。
導(dǎo)電層104、106系用來(lái)作為閘極，導(dǎo)電層104較佳為擇自摻雜(doped)復(fù)晶硅層與復(fù)晶硅鍺(poly-SiGe)其中之一。導(dǎo)電層106最好是未摻雜(un-doped)的復(fù)晶硅。
形成具有閘極圖案的罩幕如圖3所示，以傳統(tǒng)的微影與蝕刻方式，在圖2所示的堆棧結(jié)構(gòu)上形成具有閘極圖案的罩幕；罩幕包括硬式罩幕108、底部抗反射層110及光阻層112；硬式罩幕108的材質(zhì)通常為氮化硅(Si3N4)或氮氧化硅(SiOxNy)。
定義堆棧閘極如圖4所示，去除底部抗反射層110及光阻層2后，以干蝕刻法，如電漿蝕刻或反應(yīng)性離子蝕刻法(RIE)沿著硬式罩幕108依序蝕刻導(dǎo)電層106、104，以定義出堆棧閘極；堆棧閘極包括下閘極104a及上閘極106a。在蝕刻過(guò)程中摻雜復(fù)晶硅層或復(fù)晶硅鍺導(dǎo)電層104的蝕刻速率大于未摻雜復(fù)晶硅導(dǎo)電層106的蝕刻速率，因此，便形成如圖4中所示的底切現(xiàn)象(undercut)。亦即，下閘極104a會(huì)比上閘極106a窄。
形成淡摻雜源極/汲極區(qū)如圖5所示，以硬式罩幕108及閘極為罩幕，以磷為離子源，進(jìn)行淡摻雜離子植入114，經(jīng)過(guò)快速熱回火程序形成作為防止短信道效應(yīng)之用的淡摻雜源極/汲極區(qū)115。此外，亦可視需要，對(duì)基底10施以暈狀離子布植(halo ioninplant)，在淡摻雜源極/汲極區(qū)115的下方形成暈狀摻雜區(qū)(未顯示)，用以避免MOS組件的擊穿效應(yīng)(punch-through effect)。
沉積介電層如圖6所示，將硬式罩幕108從堆棧閘極上去除后，于堆棧閘極上沉積一層低介電常數(shù)的介電層116；介電層116為摻氟硅玻璃(FSG)、HSQ(hydrogensilsesquioxane)、MSQ(methyl silsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)以及SILK(Dow Chemical公司產(chǎn)制)等介電常數(shù)最好小于3的適當(dāng)材料；介電層116以用旋涂法(spin-on-coating)經(jīng)烘烤后形成，或者以低溫化學(xué)氣相沉積法(LT-CVD)形成。
蝕刻形成閑置間隔物如圖7所示，以非等向性(anisotropic)的蝕刻法對(duì)低介電常數(shù)介電層116進(jìn)行回蝕刻，以在下、上閘極104a、106a的側(cè)壁形成低介電常數(shù)的閑置間隔物(dummy spacer)116a。
形成主間隔物如圖8所示，依照沉積-回蝕刻的方式，在閑置間隔物116a的側(cè)壁形成主間隔物118。
主間隔物118的功能與傳統(tǒng)的閘極間隔物類同，其一般為氧化硅層，其能以四乙氧基硅甲烷(TEOStetra-ethyl-ortho-silicate)為主反應(yīng)物，并藉低壓化學(xué)氣相沉積(LPCVD)制程產(chǎn)生；此外，主間隔物118亦可為氮化硅層或氮氧化硅層；因此，主間隔物118的介電常數(shù)通常介于3～10之間。至此，便完成本發(fā)明閘極組件的制作，但為完成整個(gè)MOS晶體管的制作，后續(xù)步驟尚包括形成源極/汲極與金屬硅化物。
形成源極/汲極如圖9所示，隨后，以上閘極106a及主間隔物118為罩幕，以磷或砷為離子源，對(duì)半導(dǎo)體基底進(jìn)行高濃度且深度較深的離子植入120，即濃摻雜，形成源極/汲極121。
形成金屬硅化物如圖10所示，在上閘極106a及源極/汲極121的表面上形成自對(duì)準(zhǔn)金屬硅化物(salicide)122。通常是先利用濺鍍沉積的方式在硅基底上形成鈦膜，并以65 0～750℃的快速熱回火制程，使鈦金屬與源極/汲極121上的硅與門(mén)極上的復(fù)晶硅反應(yīng)，以形成電阻值約60～80μΩcm的C49相硅化鈦(TiSi2)。而未參與反應(yīng)或反應(yīng)后所剩余的金屬鈦，則以濕蝕刻的方式加以清除；然后，再以較高溫度的快速熱回火，在700～900℃下將C49相硅化鈦轉(zhuǎn)換成電阻值較低(16～20μΩcm)的C54相硅化鈦；此外，除了硅化鈦的外，亦可形成其它金屬硅化物，例如硅化鈷(CoSi2)、硅化鎳(NiSi)。
形成間隙如圖11所示，本發(fā)明閘極組件亦可選擇性地將閑置間隔物116a去除，而在下、上閘極104a、106a側(cè)壁與主間隔物118之間形成介電常數(shù)為1的空氣間隙間隔物(air-gap spacer)124，同樣可達(dá)到本發(fā)明的目的。閑置間隔物116a可用濕蝕刻法選擇性地將其去除。如果在本發(fā)明中最后形成空氣間隙間隔物124，在中沉積介電層以在中形成閑置間隔物的材質(zhì)就不一定要使用低介電常數(shù)的材料，只要構(gòu)成閑置間隔物116a的材質(zhì)相對(duì)主間隔物118的材質(zhì)具有高蝕刻，以被選擇性地去除即可。
權(quán)利要求
1.一種閘極組件，它包括包括基底、形成于基底表面的閘極介電層、形成于閘極介電層表面的閘極、形成于閘極的側(cè)壁的閑置間隔物及形成于閑置間隔物的側(cè)壁的主間隔物；其特征在于所述的閘極介電層為高介電常數(shù)的閘極介電層；閑置間隔物為低介電常數(shù)的閑置間隔物。
2.根據(jù)權(quán)利要求1所述的閘極組件，其特征在于所述的閘極介電層的介電常數(shù)大于10。
3.根據(jù)權(quán)利要求2所述的閘極組件，其特征在于所述的閘極介電層的材質(zhì)為ZrO2、HfO2、Ta2O5、TiO2或Al2O3等族群。
4.根據(jù)權(quán)利要求1所述的閘極組件，其特征在于所述的閑置間隔物的介電常數(shù)小于3。
5.根據(jù)權(quán)利要求4所述的閘極組件，其特征在于所述的閑置間隔物的材質(zhì)為摻氟硅玻璃(FSG)、HSQ(hydrogen silsesquioxane)、MSQ(methylsilsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)以及SILK(Dow Chemical公司產(chǎn)制)等族群。
6.根據(jù)權(quán)利要求1所述的閘極組件，其特征在于所述的閑置間隔物的介電常數(shù)等于1。
7.根據(jù)權(quán)利要求1所述的閘極組件，其特征在于所述的閑置間隔物為空氣。
8.根據(jù)權(quán)利要求1所述的閘極組件，其特征在于所述的基底上設(shè)有源極區(qū)、汲極區(qū)及介于兩者之間的信道區(qū)。
9.根據(jù)權(quán)利要求1所述的閘極組件，其特征在于所述的形成于閘極介電層表面的閘極為第一導(dǎo)電層；于為閘極的第一導(dǎo)電層形成第二導(dǎo)電層。
10.根據(jù)權(quán)利要求9所述的閘極組件，其特征在于所述的第一導(dǎo)電層為擇自摻雜復(fù)晶硅層與復(fù)晶硅鍺其中之一。
11.根據(jù)權(quán)利要求9所述的閘極組件，其特征在于所述的第二導(dǎo)電層最好是未摻雜的復(fù)晶硅。
12.一種閘極組件，它包括包括基底、形成于基底表面的閘極介電層、形成于閘極介電層表面的閘極、形成于閘極的側(cè)壁的閑置間隔物及形成于閑置間隔物的側(cè)壁的主間隔物；其特征在于所述的閘極介電層具有第一介電常數(shù)ε1；閘極具有第二介電常數(shù)ε2；閑置間隔物具有第三介電常數(shù)ε3；主間隔物具有第四介電常數(shù)ε4。
13.根據(jù)權(quán)利要求12所述的閘極組件，其特征在于所述的閘極介電層的介電常數(shù)ε1大于10。
14.根據(jù)權(quán)利要求12所述的閘極組件，其特征在于所述的閘極介電層的材質(zhì)為ZrO2、HfO2、Ta2O5、TiO2或Al2O3等族群。
15.根據(jù)權(quán)利要求12所述的閘極組件，其特征在于所述的閑置間隔物的介電常數(shù)ε3小于3。
16.根據(jù)權(quán)利要求15所述的閘極組件，其特征在于所述的閑置間隔物的材質(zhì)為摻氟硅玻璃(FSG)、HSQ(hydrogen silsesquioxane)、MSQ(methylsilsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)以及SILK(Dow Chemical公司產(chǎn)制)等族群。
17.根據(jù)權(quán)利要求15所述的閘極組件，其特征在于所述的閑置間隔物的介電常數(shù)ε3等于1。
18.根據(jù)權(quán)利要求12所述的閘極組件，其特征在于所述的基底上設(shè)有源極區(qū)、汲極區(qū)及介于兩者之間的信道區(qū)。
19.根據(jù)權(quán)利要求12所述的閘極組件，其特征在于所述的形成于閘極介電層表面的閘極為第一導(dǎo)電層；于為閘極的第一導(dǎo)電層形成第二導(dǎo)電層。
20.根據(jù)權(quán)利要求19所述的閘極組件，其特征在于所述的第一導(dǎo)電層為擇自摻雜復(fù)晶硅層與復(fù)晶硅鍺其中之一。
21.根據(jù)權(quán)利要求19所述的閘極組件，其特征在于所述的第二導(dǎo)電層最好是未摻雜的復(fù)晶硅。
22.根據(jù)權(quán)利要求12所述的閘極組件，其特征在于所述的主間隔物的介電常數(shù)則介于3～10之間。
23.根據(jù)權(quán)利要求22所述的閘極組件，其特征在于所述的主間隔物的材質(zhì)為氧化硅層、氮化硅層或氮氧化硅層族群。
24.一種閘極組件制造方法，其特征在于它包括下列步驟(1)在半導(dǎo)體基底形成高介電常數(shù)的介電層；(2)于介電層上形成導(dǎo)電層；(3)定義導(dǎo)電層并與高介電常數(shù)的介電層以分別形成閘極及閘極介電層；(4)于閘極側(cè)壁形成低介電常數(shù)的閑置間隔物；(5)于閑置間隔物的側(cè)壁形成主間隔物。
25.根據(jù)權(quán)利要求24所述的閘極組件制造方法，其特征在于所述的步驟(1)中形成的介電層的介電常數(shù)大于10。
26.根據(jù)權(quán)利要求25所述的閘極組件制造方法，其特征在于所述的介電層的材質(zhì)為ZrO2、HfO2、Ta2O5、TiO2或Al2O3等族群。
27.根據(jù)權(quán)利要求24所述的閘極組件制造方法，其特征在于所述的步驟(2)包括于閘極介電層表面形成第一導(dǎo)電層及于第一導(dǎo)電層上形成第二導(dǎo)電層。
28.根據(jù)權(quán)利要求27所述的閘極組件制造方法，其特征在于所述的第一導(dǎo)電層為擇自摻雜復(fù)晶硅層與復(fù)晶硅鍺其中之一。
29.根據(jù)權(quán)利要求27所述的閘極組件制造方法，其特征在于所述的第二導(dǎo)電層系為未摻雜的復(fù)晶硅。
30.根據(jù)權(quán)利要求24所述的閘極組件制造方法，其特征在于所述的步驟(3)與步驟(4)之間包括以閘極為罩幕對(duì)半導(dǎo)體基底進(jìn)行淡摻雜制程。
31.根據(jù)權(quán)利要求24所述的閘極組件制造方法，其特征在于所述的步驟(4)中形成的閑置間隔物的介電常數(shù)小于3。
32.根據(jù)權(quán)利要求31所述的閘極組件制造方法，其特征在于所述的閑置間隔物的材質(zhì)為摻氟硅玻璃(FSG)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)以及SILK(Dow Chemical公司產(chǎn)制)等族群。
33.根據(jù)權(quán)利要求24所述的閘極組件制造方法，其特征在于所述的步驟(5)之后還包括閘極及主間隔物為罩幕，對(duì)半導(dǎo)體基底進(jìn)行濃摻雜制程。
34.一種閘極組件制造方法，其特征在于它包括下列步驟(1)在半導(dǎo)體基底形成高介電常數(shù)的介電層；(2)于介電層上形成導(dǎo)電層；(3)定義導(dǎo)電層并與高介電常數(shù)的介電層以分別形成閘極及閘極介電層；(4)于閘極側(cè)壁形成閑置間隔物；(5)于閑置間隔物的側(cè)壁形成主間隔物；(6)選擇性地將閑置間隔物去除，以在閘極與主間隔物之間形成間隙。
35.根據(jù)權(quán)利要求34所述的閘極組件制造方法，其特征在于所述的閑置間隔物的材質(zhì)相對(duì)主間隔物的材質(zhì)具有高蝕刻選擇性。
36.一種閘極組件制造方法，其特征在于它包括下列步驟(1)在半導(dǎo)體基底形成高介電常數(shù)的介電層，閘極介電層具有第一介電常數(shù)ε1；(2)于介電層上形成導(dǎo)電層，導(dǎo)電層具有第二介電常數(shù)ε2；(3)定義導(dǎo)電層并與高介電常數(shù)的介電層以分別形成閘極及閘極介電層；(4)于閘極側(cè)壁形成閑置間隔物，閑置間隔物具有第三介電常數(shù)ε3；(5)于閑置間隔物的側(cè)壁形成主間隔物，主間隔物具有第四介電常數(shù)ε4；其中ε2＞ε1＞ε4＞ε3。
37.根據(jù)權(quán)利要求36所述的閘極組件制造方法，其特征在于所述的步驟(1)中形成的介電層的介電常數(shù)大于10。
38.根據(jù)權(quán)利要求37所述的閘極組件制造方法，其特征在于所述的介電層的材質(zhì)為ZrO2、HfO2、Ta2O5、TiO2或Al2O3等族群。
39.根據(jù)權(quán)利要求36所述的閘極組件制造方法，其特征在于所述的步驟(2)包括于閘極介電層表面形成第一導(dǎo)電層及于第一導(dǎo)電層上形成第二導(dǎo)電層。
40.根據(jù)權(quán)利要求39所述的閘極組件制造方法，其特征在于所述的第一導(dǎo)電層為擇自摻雜復(fù)晶硅層與復(fù)晶硅鍺其中之一。
41.根據(jù)權(quán)利要求39所述的閘極組件制造方法，其特征在于所述的第二導(dǎo)電層系為未摻雜的復(fù)晶硅。
42.根據(jù)權(quán)利要求36所述的閘極組件制造方法，其特征在于所述的步驟(3)與步驟(4)之間包括以閘極為罩幕對(duì)半導(dǎo)體基底進(jìn)行淡摻雜制程。
43.根據(jù)權(quán)利要求36所述的閘極組件制造方法，其特征在于所述的步驟(4)中形成的閑置間隔物的介電常數(shù)小于3。
44.根據(jù)權(quán)利要求43所述的閘極組件制造方法，其特征在于所述的閑置間隔物的材質(zhì)為摻氟硅玻璃(FSG)、HSQ(hydrogen silsesquioxane)、MSQ(methyl silsesquioxane)、FLARE(Allied Signal公司產(chǎn)制)、PAE-2(Schumacher公司產(chǎn)制)以及SILK(Dow Chemical公司產(chǎn)制)等族群。
45.根據(jù)權(quán)利要求36所述的閘極組件制造方法，其特征在于所述的步驟(5)中形成的主間隔物的介電常數(shù)介于3～10之間。
46.根據(jù)權(quán)利要求45所述的閘極組件制造方法，其特征在于所述的主間隔物的材質(zhì)為氧化硅層、氮化硅層或氮氧化硅層族群。
47.根據(jù)權(quán)利要求36所述的閘極組件制造方法，其特征在于所述的步驟(5)之后還包括閘極及主間隔物為罩幕，對(duì)半導(dǎo)體基底進(jìn)行濃摻雜制程。
全文摘要
一種閘極組件及其制造方法。為提供一種使MOS晶體管配合組件尺寸縮小化、提高組件積集度及性能的半導(dǎo)體組件及其制造方法，提出本發(fā)明，閘極組件包括包括基底、形成于基底表面的高介電常數(shù)的閘極介電層、形成于閘極介電層表面的閘極、形成于閘極的側(cè)壁低介電常數(shù)的閑置間隔物及形成于閑置間隔物的側(cè)壁的主間隔物；制造方法包括在半導(dǎo)體基底形成高介電常數(shù)的介電層、于介電層上形成導(dǎo)電層、定義導(dǎo)電層并與高介電常數(shù)的介電層以分別形成閘極及閘極介電層、于閘極側(cè)壁形成低介電常數(shù)的閑置間隔物及于閑置間隔物的側(cè)壁形成主間隔物。
文檔編號(hào)H01L29/78GK1437269SQ0210359
公開(kāi)日2003年8月20日 申請(qǐng)日期2002年2月7日 優(yōu)先權(quán)日2002年2月7日
發(fā)明者郭治群 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司