專利名稱：半導體器件的隔離方法
技術領域：
該美國非臨時專利申請根據35U.S.C.§119要求在2001年5月18日申請的韓國專利申請2001-0027345和在2001年9月28日申請的韓國專利申請2001-0060554的優(yōu)先權，這里引證這兩份專利申請的全部內容供參考。
本發(fā)明涉及半導體器件的隔離方法，特別涉及通過在半導體襯底中形成預定深度的溝槽而用于隔離單個器件的淺溝槽隔離(STI)。
為了利用常規(guī)STI技術形成溝槽，在將要形成器件的硅襯底上部分地形成氮化物掩模層。其中將要形成溝槽的一部分半導體襯底留下未被干涉標記(intrude mark)覆蓋，并且刻蝕硅襯底以形成溝槽。然后，在溝槽中形成用做STI襯里層的絕緣氮化硅層，并淀積氧化硅層以填充溝槽。該絕緣氮化硅層被平面化以便與硅襯底齊平，因而只在溝槽中留下硅絕層，這樣就限定了器件隔離區(qū)域。去掉留在將要形成器件的區(qū)域上的氮化硅層，完成了器件隔離工藝。為了去掉留在將要形成器件的區(qū)域上的氮化硅層，可以采用在高處理溫度下使用磷酸(H3PO4)的濕刻蝕。然而，在大多數情況下，由于濕刻蝕的特性，暴露于刻蝕液的所有層都稍微被刻蝕并以不同的刻蝕速率被消耗。這樣，在要暴露于濕刻蝕工藝的層是由與作為STI襯里層的絕緣氮化硅層相同的材料形成的情況下，該層和該STI襯里層同時被各向同性地刻蝕。此外，為了維持晶體管的電性能和填充溝槽的氧化硅層的厚度而引入要暴露于濕刻蝕工藝的層的情況下，該層可能被濕刻蝕工藝損傷。而且，由于在不同層之間的裂縫發(fā)生的化學反應比材料表面更劇烈，因此沿著其上將要形成器件的半導體襯底的每個區(qū)域和溝槽之間的邊界可能產生凹痕，因此可能使漏電流增加并產生涉及晶體管的電性能的隆起現象。另外，在后來的工藝中在導電層(如導電多晶硅)上形成圖案的情況下，在去掉導電層之后，位于凹痕中的導電層可能仍然保留，因而可能產生電故障，如短路故障。
本發(fā)明的至少一個典型實施例提供半導體器件的隔離方法，用于降低漏電流而不產生影響晶體管的電性能的隆起現象。
在本發(fā)明的至少一個典型實施例中，提供半導體器件的隔離方法。在半導體襯底的區(qū)域上形成絕緣掩模層圖案。用絕緣掩模層圖案做掩模，在半導體襯底中形成預定深度的溝槽。在絕緣掩模層圖案上和溝槽的側壁上形成氧化物層。在氧化物層上形成溝槽襯里層。
在其上形成有溝槽襯里層的半導體襯底上的溝槽上形成絕緣填料層，以便填充溝槽。去掉絕緣掩模層圖案。
在形成絕緣掩模層圖案的步驟中，通過干氧化在半導體襯底上形成基底氧化物層，通過低壓化學汽相淀積(LP CVD)在基底氧化物層上形成氮化硅掩模層。
為了在絕緣掩模層上形成溝槽圖案，在絕緣掩模層上涂敷光刻膠，通過光刻工藝形成溝槽圖案，并用光刻膠做掩模，通過干刻蝕在絕緣掩模層上下部分形成溝槽圖案。在這種情況下，為了減少在光刻膠涂敷到絕緣掩模層上之前由絕緣層的光反射引起的工藝障礙，可進一步形成由氮化硅或氮氧化硅形成的防反射層。此外，當在絕緣掩模層上形成溝槽圖案時，可以去掉基底氧化物層，以便露出半導體襯底。在絕緣掩模層上形成溝槽圖案之后，可完全去掉光刻膠。
在半導體襯底中形成溝槽的步驟中，用絕緣掩模層做掩模，通過干刻蝕將硅刻蝕到在0.1μm和1μm之間的深度。在這種情況下，在使光刻膠留在絕緣掩模層圖案中的同時刻蝕溝槽的情況下，該步驟進一步包括去掉光刻膠的步驟。可另外在溝槽的側壁或內壁上形成氧化保護層，用于在溝槽刻蝕中修復對溝槽的等離子體損傷和減少后來工藝中的污染。氧化保護層是通過熱氧化形成的，優(yōu)選通過干氧化形成。還可以包括通過化學汽相淀積淀積的氧化硅層。
在絕緣掩模層圖案的表面上形成氧化物層的步驟中，該氧化物層是通過熱氧化氮化硅層形成的。在氮化硅層的表面上形成氧化物層的步驟中，其上形成有絕緣掩模層圖案的半導體襯底被加熱到需要的溫度。接著，通過在絕緣掩模層上提供氧化氣體，形成預定厚度的氧化物層。在這種情況下，加熱半導體襯底的步驟是通過快速熱處理進行的。特別是，由于在快速熱處理中氧化物層因在氮化硅層中的較高氧化速率而很容易被形成，因此在700℃-1100℃的溫度形成厚度為20-300埃的氧化物層。氫氣與總混合氣體的體積比為1-50％。形成氧化物層的步驟是在Kr/O2等離子體氣氛下進行的。另外，形成氧化物層的步驟是在1乇-760乇的壓力下進行的。
接下來，形成作為保護層的溝槽襯里層，以便溝槽中的氧化物層不受后來的濕清洗或濕刻蝕工藝的影響。溝槽襯里層是由氮化硅層形成的，氮化硅層是通過低壓化學汽相淀積形成的，由于相對高的密度和硬度被用做溝槽襯里層而不會滲透溶液或雜質元素。該溝槽襯里層可以由因高密度而可以用保護層的氮化硼(BN)或氧化鋁(Al2O3)構成，而不是由氮化硅層構成。在典型實施例中，BN是利用低壓化學汽相淀積(LP CVD)和原子層淀積(ALD)中的一種方法形成的，氧化鋁是利用原子層淀積形成的。
在用絕緣填料層填充溝槽的步驟中，在溝槽中形成作為絕緣填料層的氧化硅層，以便完全填充溝槽。在這種情況下，利用等離子體通過化學汽相淀積形成氧化硅層。由于氧化硅層因其不緊密結構而具有低密度，通過在800-1150℃之間的溫度下和在惰性氣體氣氛下熱處理該絕緣填料層預定時間，使氧化硅層致密化。接著，被致密化的氧化硅填料層通過化學機械拋光而被平面化并去除，以便只在溝槽中留下絕緣填料層。在這種情況下，平面化絕緣填料層的步驟是用絕緣掩模層做拋光停止層，通過化學機械拋光進行的。
完全去掉溝槽以外的其它部分中的氧化硅填料層之后，利用濕刻蝕法刻蝕用做絕緣掩模層的氮化硅層和基底氧化物層并去除。在這種情況下，為了去除氮化硅層，用于濕刻蝕的刻蝕液是磷酸(H3PO4)溶液并具有對氧化硅層的高刻蝕選擇性，因此在基本上不影響基底氧化物層的情況下去除了用做絕緣掩模層的氮化硅層。該基底氧化物層是采用氧化硅層刻蝕液去除的，由此完成隔離工藝。
同樣，根據本發(fā)明的至少一個典型實施例的半導體器件的隔離方法，通過在絕緣掩模層的側壁上形成預定厚度的側壁氧化物層，可以減少沿著溝槽邊緣產生凹痕，由此增強涉及漏電流或閾值電壓的器件電特性。
在本發(fā)明的另一典型實施例中，提供半導體器件的隔離方法。在其上露出硅的半導體襯底上依次形成柵絕緣層、柵導電層和絕緣掩模層。該絕緣掩模層、柵導電層和柵絕緣層被構圖以形成絕緣掩模層圖案和柵極。用絕緣掩模層和柵極作為掩模，在半導體襯底的硅中形成溝槽。通過快速熱處理，在暴露于溝槽中的半導體襯底的硅表面上和柵極的柵導電層的側壁上形成預定厚度的側壁絕緣層。用絕緣填料層填充溝槽。絕緣填料層被平面化之后去掉絕緣掩模層，然后在上述柵極上形成第二柵極，由此完成浮置柵極。
在形成柵絕緣層的步驟中，采用稀釋HF溶液和作為強酸的H2SO4溶液和HCl溶液清洗半導體襯底的表面，以便從半導體襯底表面去除雜質，如聚合物和重金屬。通過向半導體襯底上提供氧氣，氧化其上露出硅的半導體襯底，由此形成柵絕緣層。然后，形成被清洗的柵氧化物層，由此增強柵絕緣層的電可靠性。在形成氧化硅層之后，用N2O或NO做氮源氣，氮化柵絕緣層的表面，由此形成氮氧化硅層(SiON)，氮氧化硅層是優(yōu)選的，因為在柵絕緣層極薄時將會退化的柵絕緣層的可靠性因氮氧化硅層而被增強了。
在形成柵絕緣層之后，形成具有導電性的柵導電層，在柵導電層上形成絕緣掩模層。柵導電層是利用化學汽相淀積而由摻雜磷(P)或砷(As)的多晶硅形成的，絕緣掩模層是利用等離子體增強化學汽相淀積(PE CVD)而由預定厚度的氮化硅層形成的，以便絕緣掩模層用做在后面工藝中刻蝕溝槽的掩模。
在絕緣掩模層上涂敷光刻膠，通過對準曝光和顯影工藝在光刻膠上形成柵極圖案和溝槽圖案。用其上形成柵極圖案和溝槽圖案的光刻膠做掩模，利用干刻蝕在絕緣掩模層和柵導電層上形成柵極圖案，同時，形成用于刻蝕溝槽的掩模。在典型實施例中，形成在接觸半導體襯底的區(qū)域中的柵絕緣層的最下部分被完全去掉，因而其上露出硅的半導體襯底露出，因此在后面的溝槽刻蝕工藝中很容易刻蝕溝槽。接著，用光刻膠和絕緣掩模層作掩模，利用干刻蝕在半導體襯底的硅中形成溝槽。由于刻蝕副產品(bi-product)可能在溝槽中產生聚合物，因此可通過后面的清洗工藝去除聚合物。
在暴露于溝槽中的半導體襯底的硅表面上和在柵極的柵導電層的側壁上形成預定厚度的側壁絕緣層。側壁絕緣層是在0.1-700乇的壓力下、在800-1150℃的處理溫度下并對其提供選擇的處理氣體(氧化劑氣體)而氧化形成的氧化硅層。在形成氧化硅層時同時使用氫(H2)氣和氧(O2)氣，并在半導體襯底上就地同時進行濕氧化和干氧化。在這種情況下，以1∶50和1∶5之間的體積比提供氫氣和氧氣，因此用于形成薄氧化硅層的工藝可控性很高。
在半導體襯底的整個表面上厚厚地形成硅絕緣層，由此用絕緣填料層填充溝槽。在這種情況下，硅絕緣層是氧化硅層，并且是通過利用有高淀積速率和高填充特性的等離子體的等離子體增強化學汽相淀積(PE CVD)形成的。接著，采用化學機械拋光(CMP)，通過平面化工藝完全去掉形成在絕緣掩模層上的氧化硅層，只在溝槽中留下氧化硅層，因此完成了溝槽填充工藝。
根據要制造的半導體器件的特性，采用單柵的DRAM、SRAM或非易失性存儲器(NVM)當中的部分半導體存儲器件是通過形成結、電容器和層間絕緣(ILD)層的工藝以及金屬互連工藝制造的。
采用雙柵的半導體存儲器件，如閃速存儲器或EPROM或EEPROM，包括如下形成第二柵極的工藝。
即，在通過溝槽填充工藝形成絕緣層和柵極之后，在所述柵極上形成雙第二柵極。首先，去掉作為形成在柵極上的絕緣掩模層的氮化硅層，以便露出柵極的上部，由作為導電材料的摻雜雜質的多晶硅形成中間柵極，并在柵極表面上形成絕緣層。通過加寬第二柵極接觸柵極的面積，可實現高容量。絕緣層是TaO5、PLZT、PZT和BST中的一種或氧化物/氮化物/氧化物(ONO)。在絕緣層上形成第二柵導電層。第二柵導電層還形成摻雜多晶硅上的硅化物層。涂敷光刻膠，并通過對準曝光和顯影工藝在第二柵導電層上形成第二柵極圖案。用光刻膠作掩模，通過干刻蝕將柵極圖案轉移到第二柵導電層上，從而形成第二柵極。但是，第二柵極與器件的信號處理速度有關。在器件的設計規(guī)則極窄的情況下，摻雜雜質的多晶硅不夠了，可以采用通過組合有低電阻率的金屬硅化物形成的多晶硅硅化物(polycide)。在這種情況下，硅化物是在具有極窄設計規(guī)則的柵極圖案中利用自對準硅化作用形成的。
在形成柵極之后形成第二柵極時，絕緣層是高介質層，不置入中間柵極，并且絕緣層形成在柵極的上部，然后可以形成第二柵極。這樣，減少了工藝數量，結果是減少了制造成本。
形成第二柵極之后，通過形成位線和接觸的工藝及金屬互連工藝，完成了制造半導體存儲器件如閃速存儲器、EPROM或EEPROM的工藝。
采用快速熱氧化，通過與隔離溝槽圖案同時在柵極側壁上形成柵極側壁絕緣層，該半導體存儲器件可以抑制在形成在柵極上的絕緣掩模層之間的界面處形成鳥嘴。
在本發(fā)明的又一典型實施例中，提供在半導體襯底上形成氧化硅層的方法。制備包括其上露出硅或多晶硅的區(qū)域的半導體襯底。該半導體襯底保持在低壓氣氛中。該半導體襯底在預定處理溫度下被快速熱氧化。向半導體襯底上提供含有氧源氣和氫源氣的反應氣體，并通過濕氧化和干氧化的組合氧化反應，在其上露出硅或多晶硅的區(qū)域上形成氧化硅層。
露出區(qū)域是柵極的側壁或溝槽的側壁。
所述低壓在0.1-700乇之間。
處理溫度在800-1150℃之間。
反應氣體是作為氧源氣的氧(O2)氣和作為氫源氣的氫(H2)氣以預定比例的混合氣體，以1∶50和1∶5之間的體積比提供氧氣和氫氣，并以在1slm和10slm之間的流速提供氧氣。
氫源氣是重氫(D2)或超重氫(T2)之一，氧源氣是N2O和NO之一。
反應氣體還包括惰性氣氛氣體，該氣氛氣體是氮氣(N2)、氬氣(Ar)和氦氣(He)。
在本發(fā)明的至少一個典型實施例中的半導體器件隔離方法中，利用快速熱氧化在半導體襯底的硅或多晶硅中形成氧化硅層，由此通過用短時間形成氧化硅層，使暴露氧化反應氣體的時間很短，氧化氣體沒有移動到界面，因此可以抑制在形成在柵極上的絕緣掩模層之間的界面形成鳥嘴。
圖2-9是表示根據本發(fā)明典型實施例的用于隔離半導體器件的單獨器件的方法的截面圖；

圖10是表示根據本發(fā)明典型實施例的在氮化硅層上形成氧化硅層的方法的單元工藝流程圖；圖11-18是表示根據本發(fā)明另一典型實施例的制造半導體器件的方法的截面圖；圖19-21是表示根據本發(fā)明又一典型實施例的制造半導體器件的方法的截面圖；圖22是表示根據本發(fā)明再一典型實施例在半導體襯底上形成氧化硅層的方法的工藝流程圖；圖23是表示根據本發(fā)明再一典型實施例用于在半導體襯底上形成氧化硅層的快速熱處理器的示意圖；圖24A和24B是通過掃描電子顯微鏡(SEM)拍攝的照片，示出了根據本發(fā)明又一典型實施例形成柵極側壁氧化物層之后的部分和在現有技術中形成柵極側壁氧化物層之后的部分；和圖24C和24D是表示圖24A和24B的截面圖。
圖1是表示半導體器件的截面圖，其中該半導體器件采用了根據本發(fā)明的至少一個典型實施例的半導體器件的隔離方法。如圖1所示，根據本發(fā)明的至少一個典型實施例的半導體器件包括在半導體襯底100中凹入預定深度的溝槽110。在沒有被溝槽110占據的半導體襯底100的部分表面上形成用做掩模的絕緣掩模層103，其中依次淀積基底氧化物層101和氮化硅層102。在溝槽110的側壁和底部形成作為保護層的氧化物層105。在絕緣掩模層103的側壁上形成側壁保護層107。在氧化物層105和側壁保護層107上形成預定厚度的氮化硅的溝槽襯里層109。形成氧化硅層111以填充溝槽110。
圖2-9是表示隔離圖1中所示的半導體器件的單獨器件的典型方法的截面圖。參見圖2，基底氧化物層101和氮化硅層102依次形成在半導體襯底100上，以便形成絕緣掩模層103。在一個典型實施例中，基底氧化物層102是利用熱氧化形成的，其中半導體襯底100的硅與氧或汽化水(H2O)反應，以便氧化。熱氧化是在900-950℃的處理溫度下進行的。通過化學汽相淀積(CVD)形成厚度為500-1500μm的氮化硅層102。利用低壓化學汽相淀積(LP CVD)形成的氮化硅層102具有高密度和良好的硬度并展現優(yōu)異的機械特性。然而，當超細圖案被轉印到光刻膠上時，這是在形成絕緣掩模層103之后在對準曝光工藝中通過在絕緣掩模層103上照射光形成的，由于在絕緣掩模層103表面上產生不規(guī)則光反射，因此不可能在光刻膠上精細地形成該圖案。換言之，圖案的臨界尺寸不可能好。相應地，為了減少在絕緣掩模層103表面上的光反射，可進一步在絕緣掩模層103上形成防反射層。該防反射層可以由通過等離子體增強CVD形成的氮化硅層或氮氧化硅層形成，并形成為預定厚度。
參見圖3，在氮化硅層102上涂敷光刻膠，利用步進器進行對準和曝光工藝，其中步進器包括其上形成溝槽圖案的標線，并且利用顯影劑進行顯影，由此形成在此處形成有溝槽圖案的光刻膠層201。然后，通過干刻蝕法刻蝕絕緣掩模層103，由此形成溝槽圖案。在一個典型實施例中，絕緣掩模層103通過反應離子刻蝕或等離子體增強干刻蝕被各向異性干刻蝕。絕緣掩模層103可以用至少兩種不同方式干刻蝕。第一種方式是只刻蝕氮化硅層102，氮化硅層102下面的基底氧化物層101留下。第二種方式是氮化硅層102和基底氧化物層101都被刻蝕，以便露出半導體襯底100的硅。
參見圖4，利用其上被轉印了溝槽圖案的絕緣掩模層103做掩模，使半導體襯底100的硅凹入預定深度，由此形成溝槽110。溝槽110的深度可以在0.1μm-1μm范圍內，這取決于半導體器件的特性或設計規(guī)則。優(yōu)選，溝槽110形成為朝向其底部的錐形，用于在后來工藝中減少在溝槽110淀積的填充材料中產生的空隙的可能性。溝槽刻蝕可以在光刻膠201留在絕緣掩模層103上的情況下進行，或者可以在通過清洗工藝完全去掉光刻膠201之后只用絕緣掩模層103做掩模進行。為了減少半導體襯底100的硅被含在光刻膠201中的有機材料污染的可能性，可以完全去掉光刻膠201，然后只用絕緣掩模層103做掩模，溝槽-刻蝕半導體襯底100。
參見圖5，通過熱氧化在通過溝槽刻蝕形成的溝槽110的側壁和底部形成氧化保護層105。熱氧化是一種干氧化，并在950℃相對高的溫度下通過向溝槽110中提供氧(O2)氣形成氧化硅層，在該工藝期間，為了去除在其上露出硅的區(qū)域上的污染金屬，優(yōu)選注入鹽酸(HCl)氣體(這個工藝被稱為清洗氧化)。結果是，在溝槽110中形成未被金屬污染的氧化保護層105。氧化保護層105可以不形成在已經形成氮化硅層或氧化硅層的區(qū)域上。引入氧化保護層105是為了修復在溝槽刻蝕中對溝槽110的等離子體損傷和通過氧化缺陷部分而減少由等離子體損傷造成的缺陷。此外，氧化保護層105可以減少污染物，如過渡金屬或有機材料在溝槽110中進入硅襯底中，并作為緩沖層，用于減少后來形成的以填充溝槽110的填充絕緣層的累積應力直接轉移到溝槽110的側壁上。
接著，通過快速熱氧化在由氮化硅層形成的絕緣掩模層103的表面上形成氧化硅層。這里，氧化硅層可以利用快速熱氧化同時形成在絕緣掩模層103的側壁上和溝槽110的側壁或內壁上。濕氧化或干氧化可用做快速熱氧化。在大多數情況下，氮化硅層更容易被采用快速熱處理(RTP)的濕氧化氧化。在700-1150℃的溫度下利用RTP并向反應器中以O2∶H2適當比提供氧氣和氫氣的混合氣體，在氮化硅層上形成該氧化硅層。在典型實施例中，提供到反應器中的氫氣與總混合氣體的體積比為約1-50％。反應器的壓力可以調整到1乇-760乇的范圍內。結果是，在絕緣掩模層103的側壁和上表面上形成側壁氧化物層107，并且氧化保護層105變得更厚(在沒有分開形成氧化保護層105的情況下，在該步驟中在溝槽110的側壁上形成氧化保護層105)。這樣，可減少在形成溝槽110中發(fā)生由錯位或堆疊缺陷產生的晶格應變，由此在已經完成制造半導體器件所需要的所有工藝之后，提高了半導體器件的電特性。
參見圖6，溝槽襯里層109是通過低壓化學汽相淀積(LP CVD)而由氧化保護層105和側壁氧化物層107上的氮化硅層形成的。形成得具有高密度的溝槽襯里層109減少了與溝槽110的上部相鄰的絕緣填料層111或基底氧化物層101在后來濕處理如濕清洗或濕刻蝕中被過刻蝕的可能性，因此減少了沿著溝槽110中的絕緣填料層111和基底氧化物層110之間的邊界產生凹痕。
接下來，在溝槽襯里層109上厚厚地淀積由氧化硅層形成的絕緣填料層111，以便填充溝槽110。絕緣填料層111可通過低壓化學汽相淀積(LP CVD)或利用等離子體的等離子體增強化學汽相淀積(PECVD)形成。絕緣填料層111可通過高密度等離子體化學汽相淀積(HDP CVD)形成。臭氧原硅酸四乙酯(TEOS(Si(OC2H5)4)氧化物層、硅烷基氧化物層或未摻雜硅酸鹽玻璃(USG)層可用于絕緣填料層111?；蛘撸咛幚頊囟妊趸?HTO)和硼磷硅酸鹽玻璃(BPSG)之一與臭氧原硅酸四乙酯、硅烷基氧化物和USG之一的混合層可用于絕緣填料層111。淀積絕緣填料層111以完全填充溝槽110之后，在惰性氣氛中在800-1150℃的處理溫度下使絕緣填料層111致密化。然后，絕緣填料層111被壓縮和致密化，以便具有高機械強度和高耐化學性。這樣，絕緣填料層111在氟酸溶液如HF或緩沖HF(BHF)中不被刻蝕，其中的氟酸是在后來的刻蝕工藝中使用的用于氧化硅層的刻蝕液，并且在刻蝕工藝之后可以留下，由此減少溝槽110的邊緣塌陷的可能性和減少在溝槽110的中心周圍產生空隙。
參見圖7，除了填充溝槽110的部分絕緣填料層111之后，去掉形成在半導體襯底100上的絕緣填料層111。通過化學機械拋光，拋光該絕緣填料層111以使其與絕緣掩模層103所包含的氮化硅層102齊平。結果是，只在溝槽110中留下絕緣填料層111。在該化學機械拋光工藝中，呈現氮化硅層相對于氧化硅層的低拋光選擇性的方法可用于保護位于氧化硅層111下面的半導體襯底100的下層和硅的目的。
參見圖8，為了完成隔離工藝并露出半導體襯底100的硅，首先去掉形成在其上形成有器件的區(qū)域中的絕緣掩模層103所包含的氮化硅層102?？赏ㄟ^干刻蝕或使用刻蝕液的濕刻蝕去掉氮化硅層102。為了在不對半導體襯底100的硅產生等離子體損傷的情況下進行刻蝕工藝，可通過使用磷酸(H3PO4)的濕刻蝕去掉氮化硅層102。如果不完全從基底氧化物層100的表面上去掉氮化硅層102，則基底氧化物層101可以在后面刻蝕工藝中被刻蝕的很好。這樣，氮化硅層102可以被過刻蝕約基準刻蝕時間的100-200％，以便從基底氧化物層101表面上完全去掉氮化硅層102。由于用于去除氮化硅層102的刻蝕工藝，基底氧化物層101和絕緣填料層111被輕微刻蝕，并磨損掉一點，置入側壁氧化物層107和絕緣填料層111之間的溝槽襯里層109還趨于被輕微刻蝕和凹入。然而，溝槽襯里層109被刻蝕的深度不可能到達半導體襯底100表面以下。
參見圖9，留在其上可放置器件的區(qū)域上的基底氧化物層可以被去除，以便露出半導體襯底100的表面?；籽趸飳涌梢酝ㄟ^濕刻蝕去除。含HF或BHF的溶液或者HF或BHF的稀釋溶液可用做刻蝕液。為了減少在刻蝕工藝之后很容易形成的水標志保留在半導體襯底100上，可在半導體襯底100上進行過氧化氫(H2O2)處理，然后利用異丙醇(IPA)烘干法烘干半導體襯底100。在濕刻蝕工藝期間，側壁氧化物層107和基底氧化物層101被刻蝕并去除，由氧化硅層形成并暴露于外部的絕緣填料層111露出預定厚度。結果，如圖9所示，絕緣填料層111、溝槽襯里層109和氧化保護層105的上表面幾乎與半導體襯底100的表面齊平。然而，相對于半導體襯底100沒有階梯高度差的絕緣填料層111不總是很好的。相反，絕緣填料層111可以形成為具有相對于半導體襯底100的表面的階梯高度差。為此，通過調整絕緣掩模層103的厚度、絕緣掩模層103的拋光程度、基底氧化物層101的厚度和基底氧化物層101被刻蝕的程度，溝槽110可以形成為具有稍高于半導體襯底100的其它部分的階梯高度差。
如上所述，在本發(fā)明至少一個典型實施例中的半導體器件的隔離方法，通過在絕緣掩模層103的側壁上形成預定厚度的側壁氧化物層107，可以減少沿著溝槽110的邊緣產生凹痕的可能性。此外，根據本發(fā)明的典型實施例的半導體器件隔離方法，通過在高處理溫度(或采用高溫處理)下形成側壁氧化物層107，可以修復對溝槽110的損傷和由溝槽刻蝕產生的缺陷，由此在完成半導體器件的制造之后，可以減少漏電流。而且，通過減少產生不希望的現象，如在I-V曲線中涉及閾值電壓的隆起現象，可以增強器件的電特性。
圖10是表示在本發(fā)明典型實施例的半導體器件隔離方法中通過熱氧化在氮化硅層上形成氧化硅層的步驟的單元工藝流程圖。如圖10所示，在步驟s1中，在半導體襯底100上形成具有圖案的氮化物層。在步驟s2，在高溫反應器或高溫反應室中將半導體襯底快速加熱到預定處理溫度。在步驟s3，通過注入與硅反應形成氧化物層的反應物質(元素)如氧化氣體，并使反應材料與半導體襯底接觸，在氮化硅層上形成預定厚度的氧化硅層。
在典型實施例中，加熱半導體襯底所需要的處理溫度設定為在700℃-1100℃的范圍內，此外，反應器或反應室的壓力可設定為在1-760乇的范圍內。
氧化氣體可以是具有O2∶H2適當比的氧(O2)和氫(H2)混合氣體。在典型實施例中，考慮到突然爆炸的可能性，氫氣的體積可以調整到比氧氣的體積少，這樣氫氣與混合氣體的體積比可以為1-50％。
為了提供作為等離子體型的氧化氣體，含有Kr和氧O2氣體的反應氣體被注入到等離子體反應室中，這樣氧氣被轉換成氧等離子體。將氧等離子體提供給半導體襯底。然后，可以更容易地發(fā)生氮化硅層與氧等離子體之間的反應，因此通過反應可以更快速地形成氧化硅層。
代替用在本發(fā)明典型實施例中使用的通過熱氧化或化學汽相淀積形成的氧化物層，側壁氧化物層107可采用通過氧化由化學汽相淀積形成的多晶硅得到的氧化硅層。
代替本發(fā)明典型實施例中的氮化硅層，硼氮化物(BN)或氧化鋁(Al2O3)層可用于溝槽襯里層109。BN可通過低壓化學汽相淀積(LPCVD)或原子層淀積(ALD)形成，其中原子層淀積是光化學汽相淀積類型。然而，由于必須薄薄地形成溝槽襯里層109，因此可以利用ALD形成BN。而且，在形成氧化鋁層作為溝槽襯里層109的情況下，可采用ALD。
圖11-18是表示根據本發(fā)明的又一典型實施例的制造半導體器件的方法的截面圖。對于上述典型實施例和該典型實施例之間的區(qū)別，下面將介紹除了用于半導體襯底的參考標記以外的具有其它參考標記的其它元件。
參見圖11，在其上露出硅的半導體襯底100上形成柵絕緣層121。這里，其中氧化硅層被氮源氣氮化的的氮化硅層以及氧化硅層可用于柵絕緣層121。
形成柵絕緣層121之后，在柵絕緣層121上形成柵導電層122。柵導電層122是具有給定導電性的層，被摻雜磷(P)或砷(As)的多晶硅可用于柵導電層122?？梢圆捎玫蛪夯瘜W汽相淀積(LP CVD)形成柵導電層122，并且此時通過向半導體襯底100提供硅源氣和摻雜磷(P)的源氣，可原位摻雜雜質，結果是工藝簡單，摻雜的濃度均勻。
當需要不超過通過向多晶硅中摻雜雜質如磷(P)得到的表面電阻(Rs)的特性時，可通過組合具有較低表面電阻(Rs)的金屬硅化物如硅化鎢(WSi)、硅化鈦(TiSi)或硅化鈷(CoSi)形成柵導電層122。
形成柵導電層122之后，在柵導電層122上形成作為絕緣掩模層140的氮化硅層。由于在刻蝕柵極圖案和溝槽圖案時將厚厚地刻蝕該層，因此氮化硅層可用做保護層，以便減少與長時間暴露的等離子體的物理碰撞和由電源的震動產生的損傷。要刻蝕的層很厚，光刻膠不會留下作為掩模層，直到刻蝕溝槽為止，因此氮化硅層還可以用做刻蝕掩模。即使由于絕緣掩模層140的高密度和大的硬度而使絕緣掩模層140形成得比具有優(yōu)異機械特性的層厚，絕緣掩模層140形成為一層，它將給形成在絕緣掩模層下面的柵導電層或給半導體襯底100的硅施加減少應力。這樣，氮化硅層可以通過使用等離子體的等離子體增強CVD形成。在該層需要潔凈度或硬度時，氮化硅層(Si3N4)還可以通過LP CVD形成。
通過這種方式，柵絕緣層121、柵導電層122和絕緣掩模層140依次形成在半導體襯底100上。在柵導電層122和絕緣掩模層140形成為分別與多晶硅和氮化硅層互相接觸的情況下，這是由于優(yōu)異的粘附性，在用于剝離絕緣掩模層140的后續(xù)工藝中，柵導電層122可能被用做下層的多晶硅損傷。這樣，通過CVD形成的氧化硅層可以置于柵導電層122和作為絕緣緩沖層130的絕緣掩模層140之間，并且氮化硅層可形成在作為絕緣掩模層140的氧化硅層上。采用LP CVD形成的并用做氧化硅層的中溫氧化物(MTO)層、TEOS氧化物層或高溫氧化物(HTO)層可用于絕緣緩沖層130。
參見圖12，用光刻膠200涂敷絕緣掩模層140，通過對準曝光和顯影處理在光刻膠200上形成有柵極和溝槽圖案。首先，用其上形成柵極和溝槽圖案的光刻膠200做掩模，通過干刻蝕在由氮化硅層形成的絕緣掩模層140中形成柵極和溝槽圖案。用光刻膠200做掩模，依次干刻蝕作為氧化硅層的下層絕緣緩沖層130和柵導電層122，柵極和溝槽圖案作為掩模被轉移，由此形成柵極120。在這種情況下，通過過刻蝕完全去掉柵絕緣層121并用光刻膠200和絕緣掩模層140做掩模，將半導體襯底100的硅101刻蝕到預定深度，由此形成向下凹入硅101的溝槽150。隨后，可通過濕刻蝕去掉剩余光刻膠200和在溝槽刻蝕期間產生的聚合物。通過這種方法，可在半導體襯底100上同時形成用于隔離單獨器件的柵極120和溝槽150。
參見圖13，在露出硅101的溝槽150的側壁上形成襯里絕緣層170，在其上露出柵導電層122的柵極120側壁上形成柵側壁絕緣層125。襯里絕緣層170和柵側壁絕緣層125通過熱氧化由氧化硅層形成。襯里絕緣層170和柵側壁絕緣層125是通過在預定溫度下加熱半導體襯底100，使選擇的氧化氣體與硅的氧化反應形成的，其中氧化氣體提供到其上露出硅101的溝槽150的側壁上和柵極120的側壁上。氧化氣體可以是氫(H2)和氧(O2)的混合氣體并與在半導體襯底100上露出的硅發(fā)生濕和干氧化反應，形成氧化硅層(SiO2)。這樣，氧化硅層具有由干氧化和濕氧化產生的兩種特性?？梢酝ㄟ^需要約幾秒-幾十秒的短時間的快速熱處理加熱半導體襯底100，以便減少處理時間和在半導體襯底100上累積的熱聚集。用于形成氧化物層的處理溫度取決于要形成的氧化硅層的厚度，但是可在800-1150℃之間的相對高溫下形成氧化物層，由此提高氧化物層的特性。在薄薄地形成柵側壁絕緣層125和作為氧化硅層的襯里絕緣層170的情況下，氧化物層的生長率很高，并且很難控制氧化物層的厚度和均勻性，該氧化物層是在0.1-700乇的低壓下形成的，以便減小其生長率。通過這種方式，氧化用做掩模的絕緣層的側壁，由此減少在柵極的上部和絕緣掩模層140之間的界面處產生的鳥嘴現象。
參見圖14，在半導體襯底100上形成厚絕緣填料層190以填充溝槽150。該絕緣填料層190可以是通過LP CVD或等離子體的CVD形成的氧化硅層。
參見圖15，通過平面化工藝去掉形成在半導體襯底100上的絕緣填料層190到預定厚度。如圖15所示，用絕緣掩模層140做拋光停止層，在絕緣掩模層140的上部進行化學機械拋光，以便拋光絕緣填料層190，由此只留下在溝槽區(qū)域中的絕緣填料層190，用于隔離單獨的器件。
參見圖16，均勻去掉絕緣填料層190、絕緣掩模層140和絕緣緩沖層130到與柵極120的上表面相鄰的部分，選擇去掉留在柵極120上的絕緣掩模層140以露出柵極120的表面。可通過至少兩種方式去掉絕緣掩模層140到柵極120的上表面。
第一種方式是，通過采用磷酸(H3PO4)溶液的濕刻蝕在高溫下完全去掉由氮化硅層(Si3N4)形成的絕緣掩模層140，然后，通過采用氟酸溶液如HF或緩沖的HF(BHF)的濕刻蝕去掉由氧化硅層(SiO2)形成的絕緣緩沖層130。
第二種方式是，通過干刻蝕去掉由氮化硅層形成的絕緣掩模層140，通過濕刻蝕去掉絕緣緩沖層130。然后，柵極120的上表面暴露于半導體襯底100，并且通過與柵極120的上表面的階梯高度差，在其中形成溝槽150的隔離區(qū)域中平面化絕緣填料層190。
參見圖17，在柵極120的上表面上淀積作為導電材料的摻雜雜質的多晶硅。使用形成圖案的工藝如光刻工藝和干刻蝕工藝在導電材料上形成中間柵極123。在中間柵極123表面上形成作為絕緣層的介質層211。該介質層211決定器件的特性，但一般由氧化硅層或氮化硅層形成。然而，在由于閃速存儲器的特性的需要而在柵極120和第二柵極210之間具有高介電常數的情況下，可以采用由高介質材料如Ta2O5、PLZT、PZT或BST形成的高介質層，其中上述介質材料可適用于動態(tài)隨機存取存儲器(DRAM)。
參見圖18，第二柵導電層212形成在介質層211上。
第二柵導電層212可由通過摻雜磷(P)或砷(As)作為雜質形成的多晶硅形成，以便具有導電性。第二柵導電層212可利用LP CVD通過原位雜質摻雜形成。在第二柵導電層212需要較低表面電阻的情況下，摻雜多晶硅就不夠了，因此可采用通過組合具有低電阻率的金屬硅化物形成的多晶硅硅化物(polycide)。即，通過在其上已經形成圖案的第二柵極210上淀積鈦(Ti)、鉬(Mo)、鎳(Ni)或鈷(Co)，和通過在預定溫度下進行熱處理，使金屬硅化物只在其上露出硅的柵極上熱反應，由此通過用于形成TiSi、MoSi、NiSi或CoSi的自對準硅化作用形成金屬硅化物?？赏ㄟ^金屬CVD淀積WSi。
用光刻膠(未示出)涂敷第二柵導電層212，通過光刻工藝和干刻蝕工藝形成第二柵極210。之后，進行用于形成源和漏的連續(xù)工藝，然后依次形成層間絕緣(ILD)層220、接觸(未示出)和位線(未示出)。位線是通過組合具有導電性的雜質摻雜多晶硅231與硅化鎢層232形成的。根據需要，通過用于形成ILD層220和接觸的工藝以及金屬互連工藝、多個金屬互連工藝完成半導體器件。
圖19-21是表示根據本發(fā)明的另一典型實施例的制造半導體器件的方法的截面圖。圖11-15中所示的典型實施例與該典型實施例相同，下面將介紹連續(xù)工藝。
參見圖19，均勻去掉絕緣填料層190、絕緣掩模層140、和絕緣緩沖層130直到柵極120的上表面，以便露出柵極120的上表面?？赏ㄟ^至少兩種方式去除絕緣掩模層140和絕緣緩沖層130直到柵極120的上表面。
第一種方式是，通過如圖15所示的CMP去掉絕緣填料層190，通過改變用于CMP的拋光漿料以相同的拋光速率去掉氮化硅層和氧化硅層。在一個工藝中去掉絕緣填料層190和絕緣緩沖層130直到柵極120的上表面，由此一次暴露和平面化柵極120。通過采用由多晶硅形成的柵極120做拋光停止層，拋光和去除由氧化硅層形成的絕緣緩沖層130，露出柵極120的上表面。
第二種方式是兩步工藝，通過采用磷酸(H3PO4)溶液的濕刻蝕去掉由氮化硅層形成的絕緣掩模層140。使用具有相對于氧化硅層和氮化硅層的高選擇性的方法的干刻蝕可用于選擇地去除氮化硅層。然后，在已經去掉絕緣掩模層140的位置形成不均勻的氧化硅層圖案。在這個狀態(tài)下，通過采用用于拋光氧化硅層的拋光漿料的CMP，均勻拋光絕緣填料層190和絕緣緩沖層130，直到露出柵極120的上表面。由多晶硅形成的柵導電層122用做拋光停止層。然后，露出柵極120的上表面，并在形成溝槽150的隔離區(qū)域中平面化絕緣填料層190。
第三種方式是，當通過CMP拋光圖15所示的絕緣填料層190時，采用用于以相同的拋光速率拋光氧化硅層和氮化硅層的拋光漿料。這樣，如圖7所示，在一步工藝中拋光絕緣填料層190、絕緣掩模層140和絕緣緩沖層130直到柵極120的上表面。
參見圖20，介質層211形成在柵極120的上表面上作為絕緣層，第二柵導電層212形成在介質層211上。介質層211決定器件的特性，但是一般由氧化硅層或氮化硅層形成。然而，在由于閃速存儲器件的特性而在柵極120和第二柵極210之間需要高介電常數的情況下，可以采用由高介質材料如Ta2O5、PLZT、PZT或BST形成的高介質層，其中上述介質材料可適用于動態(tài)隨機存取存儲器(DRAM)。
第二柵導電層212可由通過摻雜作為雜質的磷(P)或砷(As)以便具有導電性的多晶硅形成。第二柵導電層212可利用LP CVD通過原位雜質摻雜形成。在第二柵導電層212需要低表面電阻的情況下，摻雜多晶硅就不夠了，因此可采用通過組合具有低電阻率的金屬硅化物形成的多晶硅硅化物(polycide)。即，通過在其上已經形成圖案的第二柵極210上淀積鈦(Ti)、鉬(Mo)、鎳(Ni)或鈷(Co)，和通過在預定溫度下進行熱處理，使金屬硅化物只在其上露出硅的柵極上熱反應，由此通過用于形成TiSi、MoSi、NiSi或CoSi的自對準硅化作用形成金屬硅化物。可通過金屬CVD淀積WSi。
參見圖21，與圖18中一樣，用光刻膠(未示出)涂敷第二柵導電層212，并且通過光刻工藝和干刻蝕工藝形成第二柵極210。隨后，進行用于形成源和漏的連續(xù)工藝，然后依次形成層間絕緣(ILD)層220、接觸(未示出)和位線(未示出)。位線是通過組合具有導電性的雜質摻雜多晶硅231與硅化鎢層232形成的。根據需要，通過用于形成ILD層220和接觸成形的工藝以及金屬互連工藝、多個金屬互連工藝完成半導體器件。
在根據本發(fā)明的典型實施例用于隔離具有上述結構的半導體器件的單獨器件的方法中，由于當在柵極120的側壁上形成柵側壁氧化物層125時采用了具有短工藝時間的快速熱處理，因此可以減小在形成氧化物層期間氧化氣體滲入界面的距離，以便減少沿著絕緣緩沖層130和柵極120之間的界面、和置于柵極120和硅之間的柵絕緣層121生長鳥嘴。形成柵側壁氧化物層，同時氧化由氮化硅層形成的絕緣掩模層140，因此更均勻地進行柵導電層122的多晶硅的氧化，均勻地進行柵側壁氧化物層125的構形，因此可減少由與相鄰單元的橋接產生的缺陷。
快速熱處理已經用在用于離子激活的結熱處理工藝中。然而，由于在快速熱處理期間，半導體襯底的溫度相對不穩(wěn)定，因此通過快速熱處理器(RTP)難以形成均勻膜層，因此快速熱處理器已經不用于形成層了。然而，近年來，由于RTP的顯著發(fā)展，即RTP的結構已經被研制成單個腔室型，為了得到均勻溫度而旋轉半導體襯底，已經實現了更均勻的溫度分布。
此外，已經改進了用于提供反應氣體的方法，即，該方法可以用于半導體器件以形成均勻膜層，并且可通過快速熱氧化得到該均勻膜層。就是說，氫(H2)和氧(O2)用于氧化反應氣體，以便氫(H2)和氧(O2)流入反應器或反應室，產生汽化的水(H2O)并與硅反應形成濕氧化物層，濕氧化物層的特性被提高了，并且不管反應元素(物質)如硅或多晶硅怎樣，生長速率都有一點差別，氧化物膜層的厚度和通過氧化溝槽中的襯底的硅形成的襯里絕緣層170的厚度或通過氧化多晶硅形成的柵側壁絕緣層125之間有小差別，因此，濕氧化物層形成為基本上均勻的厚度。
圖22是單元工藝流程圖，表示根據本發(fā)明的再一典型實施例的用于在半導體存儲器件的柵側壁上形成氧化硅層的方法，圖23是表示根據本發(fā)明的典型實施例用于形成氧化硅層的快速熱處理器(RTP)的示意圖。
參見圖22和23，刻蝕溝槽或刻蝕柵極圖案之后，提供其上同時露出柵極側壁上的一部分多晶硅和溝槽中的一部分硅襯底的至少之一的半導體襯底(圖1中的100)。將半導體襯底(圖1中的100)放置在反應室(圖23的10)中的晶片支架13上，通過真空系統(tǒng)(圖23的30)保持反應室10內為所希望的低壓，通過由輻射燈構成的加熱器(圖23的11)在半導體襯底100上進行快速熱處理。然后，通過氣體提供裝置20、氣體入口15和反應室10以預定比向半導體襯底100同時提供氫源氣和氧源氣。然后，氫源氣和氧源氣在半導體襯低100附近反應，并產生汽化水(H2O)和O2原子團，以便同時濕氧化和干氧化在半導體襯底100上露出的硅和多晶硅，形成預定厚度的氧化硅層。圖23的參考標記16表示在反應之后抽出剩余氣體的氣體出口。
在本發(fā)明的典型實施例中，氧源氣采用氧(O2)，氫源氣采用氫(H2)。氧化反應氣體是以氫與氧的流速比為1∶50到1∶5提供的，因而提供的氧比氫多。氫氣可以以0.1-2slm的速度提供。
反應室10處于0.1-700乇之間的低壓。這是因為半導體器件的設計規(guī)則特別精細，因此薄薄地形成氧化物層，并且應當通過減小氧化速率來減小生長率以實現工藝可控性。
由于只在溫度必須為高溫和充分發(fā)生氧化反應時，氧化物層的特性良好，因此溫度在800-1150℃之間增高。特別是，為了形成具有高密度的良好和潔凈的氧化物層，應該在900-1000℃之間的溫度形成氧化物層。此外，由于具有電阻型加熱器的標準腔室使該腔室內的處理溫度達到高溫要花費很長時間和半導體襯底長時間暴露于高溫下，因此通過采用快速熱氧化可使溫度快速升高或降低，并且可以減少不需要的半導體襯底暴露于熱量的時間。
圖24A和24B是通過掃描電子顯微鏡(SEM)拍攝的照片，表示根據本發(fā)明的典型實施例在形成柵側壁氧化物層之后的柵極截面(圖24A)和在現有技術中形成柵側壁氧化物層之后的柵極截面(圖24B)。圖24C和24D是表示圖24A和24B的截面圖，用于解釋圖24A和24B之間的差別。
在根據本發(fā)明的典型實施例的柵極截面(圖24A)中，在柵極120和絕緣掩模層140之間的絕緣緩沖層130的界面生長的鳥嘴的尺寸比現有技術中圖24B的鳥嘴尺寸小很多。
參見圖24C和24D，在現有技術中，在被構圖的柵極1120中的角部邊緣X或在溝槽1160和柵絕緣層1121相交的角部邊緣形成銳角。在柵極1120和溝槽1160(在與圖15D的參考線‘A’相比界面切線為‘B’的情況下為反向傾斜，在與圖15D的參考線‘A’相比界面切線為‘C’的情況下為正向傾斜)的基礎上，形成在絕緣掩模層相交的邊緣和角部的柵側壁氧化物層1125的界面在參考線‘A’基礎上形成在‘B’方向，并具有反向傾斜形狀，因此對完成的半導體器件的電特性產生不良影響。就是說，電場集中在銳角角部，柵絕緣層1121即使在低工作電壓下也很容易破裂，因此柵絕緣層1121的可靠性退化了，并且在柵極1120的邊緣產生的鳥嘴現象導致產生漏電流，即軟故障。此外，溝槽1160的側壁的傾斜方向反向時，在形成襯里絕緣層1170(氧化硅層)之后在溝槽1160的邊緣形成的銳角角部可能在形成結之后產生I-V曲線中的閾值電壓的雙隆起現象，因此使器件的特性退化。然而，根據本發(fā)明的典型實施例的柵側壁氧化物層125的鳥嘴尺寸很小，并且柵側壁氧化物層125的角部被倒圓，以便減小柵極120和溝槽160的側壁的反向傾斜。這樣，電特性不會下降。
關于反應率，代替用于反應氣體的氧源氣和氫源氣，其它源氣也可以用于反應氣體。就是說，也可以采用重氫(D2)和超重氫(T2)，以便適當地形成作為氫源氣的反應率。由于重氫(D2)和超重氫(T2)的質量比氫(H2)的質量大，氣體均勻地提供到半導體襯底上，雖然因小質量而給半導體襯底提供少量重氫(D2)或超重氫(T2)以便產生作為用于濕氧化的物質的汽化水(H2O)，也不會合適地進行與氧的燃燒反應。
代替氧，氧源氣可采用N2O和NO。當源氣采用氧時，在高溫和相對高溫下氧化速率很高，因此不能保證氧化物層的均勻性。然而，當N2O和NO用于氧源氣時，在反應期間產生的氧原子的數量比在氧分子分解時產生的氧原子的數量少，因此可以預料相對低的生長率，并且可以提高氧化物層的均勻性。不管源極是否是但晶硅或多晶硅，都可以均勻地形成氧化物層。這樣，可以解決在側壁(當在后面工藝中淀積多晶硅和在多晶硅中進行柵極構圖時，為柵極側壁)上產生的多晶硅殘留問題。
如上所述，氧化反應氣體可以只包括參與氧化反應的源氣，但是氧化反應氣體中還可包括作為載體氣體提供以稀釋反應氣體的惰性氣體。惰性氣體可采用氮(N2)、氬氣(Ar)、氦氣(He)。
上述本發(fā)明的典型實施例可用于閃速存儲器、電可編程只讀存儲器(EPROM)或與閃速存儲器一樣采用雙柵的EEPROM。在這種情況下，代替介質層，置于柵極120(浮置柵極)和第二柵極210之間的絕緣層211可采用氧化硅層或氮化硅層。
本發(fā)明的典型實施例可適用于只有一個柵極的常規(guī)半導體存儲器件。即，當其中同時形成溝槽和柵極的本發(fā)明的典型實施例適用于只有一個柵極的常規(guī)半導體存儲器件時，進行制造工藝，直到形成柵極120為止，在形成柵極120之后，在不形成第二柵極(圖1的220)的情況下，進行包括直接形成源和漏結的工藝的后面工藝，這些工藝可以不同于常規(guī)工藝。
根據本發(fā)明的典型實施例的半導體器件的隔離方法，通過在其上形成溝槽圖案的絕緣掩模層的側壁上形成側壁氧化物層，可減少或防止在完成隔離工藝之后沿著溝槽的邊緣產生凹痕。此外，根據本發(fā)明的典型實施例的半導體器件的隔離方法，在形成溝槽期間通過減輕在高溫下形成側壁氧化物層時產生的對溝槽的損傷或應力，可以增強涉及漏電流或閾值電壓的器件電特性。
根據本發(fā)明的典型實施例的半導體器件的隔離方法，通過采用快速熱氧化在同時形成有隔離溝槽圖案的柵極的側壁上形成柵側壁絕緣層，可抑制在形成在柵極上的絕緣掩模層之間的界面處形成鳥嘴。這樣，可提高由鳥嘴產生的存儲器件的閾值電壓的分布均勻性，由此大大地增加了半導體存儲器件的生產率。
通過同時提供作為氧化氣體的氧氣和氫氣，可在半導體襯底上同時進行濕氧化和干氧化，因此可形成具有作為干氧化層的生長率或小于干氧化層的生長率的濕氧化層的特性的氧化硅層。
此外，根據本發(fā)明典型實施例的半導體器件的隔離方法，通過在溝槽側壁上同時形成襯里絕緣層和柵側壁絕緣層以提高工藝生產率，可減少分散處理的數量和處理時間，并且可提高半導體器件的產率。
另外，根據本發(fā)明典型實施例的半導體器件的隔離方法可同時氧化作為絕緣掩模層的氮化硅層，以便均勻氧化下層多晶硅，由此減少由半導體存儲單元之間的橋接產生的缺陷。
前面已經參照優(yōu)選實施例具體示出并介紹了本發(fā)明，本領域技術人員應該理解，在不脫離由所附權利要求限定的本發(fā)明精神和范圍的情況下，可以在形式和細節(jié)上做出各種改變。
權利要求
1.一種半導體器件的隔離方法，包括a)在半導體襯底的多個區(qū)域上形成絕緣掩模層圖案；b)用絕緣掩模層圖案做掩模，在半導體襯底上形成預定深度的溝槽；c)在絕緣掩模層圖案上和溝槽的側壁上形成氧化物層；d)在氧化物層上形成溝槽襯里層；e)在其上形成溝槽襯里層的半導體襯底上的溝槽中形成絕緣填料層，以便填充溝槽；和f)去掉絕緣掩模層圖案。
2.根據權利要求1的方法，其中a)步驟包括在半導體襯底上形成基底氧化物層；和在基底氧化物層上形成氮化硅掩模層。
3.根據權利要求2的方法，其中基底氧化物層是通過熱氧化半導體襯底而形成的。
4.根據權利要求2的方法，其中氮化硅掩模層是通過低壓化學汽相淀積形成的。
5.根據權利要求1的方法，其中步驟a)包括在半導體襯底的整個表面上形成絕緣掩模層；用光刻膠涂敷該絕緣掩模層；通過光刻在光刻膠上形成溝槽圖案；和用光刻膠溝槽圖案做掩模，在絕緣掩模層上形成溝槽圖案。
6.根據權利要求5的方法，其中還包括在形成絕緣掩模層的步驟和用光刻膠涂敷絕緣掩模層的步驟之間形成防反射層。
7.根據權利要求6的方法，其中防反射層是由氮化硅層和氮氧化硅層之一形成的。
8.根據權利要求5的方法，其中在絕緣掩模層上形成溝槽圖案的步驟中，干刻蝕絕緣掩模層，以便露出半導體襯底的表面。
9.根據權利要求5的方法，其中在絕緣掩摸層中形成溝槽圖案的步驟包括去掉光刻膠。
10.根據權利要求1的方法，其中步驟a)包括依次在暴露于硅的半導體襯底上形成柵絕緣層、柵導電層和絕緣掩模層；和構圖該絕緣掩模層、柵導電層和柵絕緣層，形成絕緣掩摸圖案和柵極。
11.根據權利要求10的方法，其中步驟a)還包括在柵極和絕緣掩模層之間形成絕緣緩沖層。
12.根據權利要求11的方法，其中絕緣掩模層是由CVD形成的氮化硅層，絕緣緩沖層是氧化硅層。
13.根據權利要求1的方法，其中在步驟b)中，溝槽是通過干刻蝕形成的。
14.根據權利要求1的方法，其中溝槽的深度在0.1-1μm的范圍內。
15.根據權利要求5的方法，其中在半導體襯底中形成溝槽之后，該方法還包括去掉在步驟a)之后留下來的任何光刻膠。
16.根據權利要求1的方法，其中在步驟b)和c)之間，該方法還包括在溝槽的側壁或內壁上形成氧化保護層。
17.根據權利要求16的方法，其中氧化保護層是通過熱氧化形成的。
18.根據權利要求16的方法，還包括通過化學汽相淀積在氧化保護層上形成氧化物層。
19.根據權利要求1的方法，其中在步驟c)中，氧化物層是通過熱氧化絕緣掩模層圖案的表面形成的。
20.根據權利要求19的方法，其中在絕緣掩模層圖案表面上形成氧化物層的步驟包括將在其上形成絕緣掩模層圖案的半導體襯底加熱到預定溫度；和通過向絕緣掩模層上提供氧化氣體，形成預定厚度的氧化物層。
21.根據權利要求20的方法，其中加熱半導體襯底的步驟是通過快速熱處理進行的。
22.根據權利要求20的方法，其中加熱半導體襯底的步驟是在700-1100℃的溫度下進行的。
23.根據權利要求20的方法，其中形成氧化物層的步驟是在1-760乇的壓力下進行的。
24.根據權利要求20的方法，其中氧化氣體是氧(O2)和氫(H2)的混合氣體。
25.根據權利要求24的方法，其中氫氣與總混合氣體的體積比為1-50％。
26.根據權利要求25的方法，其中氧氣與氫氣以1∶50至1∶5的體積比提供的。
27.根據權利要求26的方法，其中氫氣是在0.1-2slm的流率提供的。
28.根據權利要求20的方法，其中形成氧化物層的步驟是在Kr/O2等離子體氣氛中進行的。
29.根據權利要求18的方法，其中氧化物層形成為20-300μm的厚度。
30.根據權利要求1的方法，其中在步驟d)中，溝槽襯里層是由氮化硅層形成的。
31.根據權利要求30的方法，其中氮化硅層是通過低壓化學汽相淀積形成的。
32.根據權利要求1的方法，其中在步驟d)中，溝槽襯里層是由氮化硼形成的。
33.根據權利要求32的方法，其中氮化硼是通過低壓化學汽相淀積和原子層淀積中的一種工藝形成的。
34.根據權利要求1的方法，其中溝槽襯里層是由氧化鋁形成的。
35.根據權利要求34的方法，其中氧化鋁是通過原子層淀積形成的。
36.根據權利要求1的方法，其中步驟e)包括在溝槽中形成絕緣填料層以完全填充溝槽；熱處理絕緣填料層，以便致密化絕緣填料層；平面化絕緣填料層，同時去掉淀積在其上將要形成器件的區(qū)域上絕緣填料層，以便使絕緣填料層只留在溝槽中。
37.根據權利要求36的方法，其中絕緣填料層由氧化硅層形成。
38.根據權利要求36的方法，其中絕緣填料層是通過化學汽相淀積形成的。
39.根據權利要求38的方法，其中絕緣填料層是采用等離子體通過化學汽相淀積形成的。
40.根據權利要求36的方法，其中熱處理絕緣填料層的步驟是在800-1150℃的溫度下進行的。
41.根據權利要求40的方法，其中熱處理絕緣填料層的步驟是在惰性氣體氣氛中進行的。
42.根據權利要求36的方法，其中平面化絕緣填料層的步驟是通過化學機械拋光進行的。
43.根據權利要求42的方法，其中平面化絕緣填料層的步驟是用絕緣掩模層做拋光停止層，通過化學機械拋光進行的。
44.根據權利要求1的方法，其中在步驟f)中，通過濕刻蝕去掉絕緣掩模層圖案。
45.根據權利要求44的方法，其中通過磷酸(H3PO4)溶液刻蝕絕緣掩模層圖案。
46.一種半導體器件的隔離方法，包括a)在其上露出硅的半導體襯底上依次形成柵絕緣層、柵導電層和絕緣掩模層b)構圖絕緣掩模層、柵導電層和柵絕緣層，以便形成絕緣掩模層圖案和柵極；c)用絕緣掩模層和柵極做掩模，在半導體襯底的硅中形成溝槽；d)利用快速熱處理，在暴露于溝槽中的半導體襯底的硅的表面上和柵極的柵導電層的側壁上形成預定厚度的側壁絕緣層；和e)用絕緣填料層填充溝槽。
47.根據權利要求46的方法，其中步驟a)包括在柵導電層和絕緣掩模層之間形成絕緣緩沖層。
48.根據權利要求47的方法，其中絕緣掩模層是通過化學汽相淀積形成的氮化硅層。
49.根據權利要求47的方法，其中絕緣緩沖層是氧化硅層。
50.根據權利要求46的方法，其中在步驟d)中，側壁絕緣層是氧化硅層。
51.根據權利要求50的方法，其中氧化硅層是在800-1150℃的處理溫度下被氧化和形成的。
52.根據權利要求50的方法，其中在低壓下形成氧化硅層。
53.根據權利要求52的方法，其中壓力在0.1-700乇之間。
54.根據權利要求50的方法，其中在形成氧化硅層時同時使用氫(H2)氣和氧(O2)氣。
55.根據權利要求54的方法，其中以1∶50-1∶5的體積比提供氫氣和氧氣。
56.根據權利要求55的方法，其中以0.1-2slm的流速提供氫氣。
57.根據權利要求46的方法，還包括在步驟e)之后形成第二柵極。
58.根據權利要求57的方法，其中形成第二柵極的步驟包括暴露柵極的上部；在柵極表面上形成介質層；在介質層上形成第二柵導電層；和在第二柵導電層上形成第二柵極圖案。
59.根據權利要求58的方法，其中暴露柵極上部的步驟包括在柵極上部形成導電材料；和構圖該導電材料以形成中間柵極。
60.根據權利要求59的方法，其中導電材料時摻雜雜質的多晶硅。
61.根據權利要求60的方法，其中介質層是高介電系數介質層。
62.根據權利要求61的方法，其中介質層是TaO5、PLZT、PZT和BST中的一種。
63.根據權利要求58的方法，其中第二柵導電層是摻雜雜質的多晶硅。
64.根據權利要求63的方法，其中第二柵導電層還形成摻雜多晶硅上的硅化物層。
65.根據權利要求64的方法，其中硅化物層是在多晶硅上通過自對準硅化作用形成的。
66.一種在半導體襯底上形成氧化硅層的方法，該方法包括a)制備包括其上露出硅或多晶硅的多個區(qū)域的半導體襯底；b)將半導體襯底保持在低壓氣氛中；c)在預定處理溫度下快速熱加熱半導體襯底；和d)向半導體襯底上提供含有氧源氣和氫源氣的反應氣體，通過濕氧化反應和干氧化反應的組合氧化反應，在其上露出硅或多晶硅的區(qū)域上形成氧化硅層。
67.根據權利要求66的方法，其中在步驟a)中，露出區(qū)域是柵極的側壁和溝槽的側壁。
68.根據權利要求66的方法，其中在步驟b)中，低壓是在0.1-700乇之間。
69.根據權利要66的方法，其中在步驟c)中，處理溫度在800-1150℃之間。
70.根據權利要求66的方法，其中在步驟d)中，反應氣體是作為氧源氣的氧氣(O2)和作為氫源氣的氫氣(H2)以預定比混合的混合氣體。
71.根據權利要求70的方法，其中以1∶50-1∶5的體積比提供氧氣和氫氣。
72.根據權利要求71的方法，其中以1slm-10slm之間的流速提供氧氣。
73.根據權利要求66的方法，其中氫源氣是重氫(D2)或超重氫(T2)中的一種。
74.根據權利要求66的方法，其中氧源氣是N2O和NO中的一種。
75.根據權利要求66的方法，其中反應氣體還包括惰性氣氛氣體。
76.根據權利要求75的方法，其中該氣氛氣體是氮氣(N2)、氬氣(Ar)和氦氣(He)中的一種。
全文摘要
提供一種半導體器件的隔離方法,其中絕緣掩模層形成在半導體襯底的預定區(qū)域上。采用絕緣掩模層做掩模,在半導體襯底中形成預定深度的溝槽。在絕緣掩模層上和溝槽的側壁上形成氧化物層。在氧化物層上形成溝槽襯里層。在形成溝槽襯里層的半導體襯底中的溝槽中形成絕緣填料層,以便填充溝槽。去掉絕緣掩模層。根據該半導體器件的隔離方法,可以減少沿著溝槽的邊緣產生凹痕,減少在絕緣掩模層之間的界面產生鳥嘴型氧化物層,并降低漏電流,或提高電特性,如閾值電壓。
文檔編號H01L29/66GK1387248SQ0212022
公開日2002年12月25日 申請日期2002年5月20日 優(yōu)先權日2001年5月18日
發(fā)明者柳載潤, 樸文漢, 安東浩, 洪錫薰, 樸暻媛, 李正守 申請人:三星電子株式會社